JP3654000B2 - 自励式共振型インバータ回路 - Google Patents
自励式共振型インバータ回路 Download PDFInfo
- Publication number
- JP3654000B2 JP3654000B2 JP23960798A JP23960798A JP3654000B2 JP 3654000 B2 JP3654000 B2 JP 3654000B2 JP 23960798 A JP23960798 A JP 23960798A JP 23960798 A JP23960798 A JP 23960798A JP 3654000 B2 JP3654000 B2 JP 3654000B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inductor
- control
- switching element
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、インダクタおよび共振用キャパシタの共振回路とスイッチング素子とを有し、インダクタと磁気結合する帰還インダクタから得られる起電力を利用してスイッチング素子のオン／オフ制御を行って、直流電源からの直流電力を高周波の交流電力に変換する自励式共振型インバータ回路に関するものである。
【０００２】
【従来の技術】
近年、スイッチング素子への電圧（電流）を正弦波状にしてスイッチング損失を低減するようにした共振型インバータ技術が、従来のハードスイッチング方式よりも高効率で低ノイズであることから急速に実用化されてきている。
【０００３】
この種の共振型インバータ技術を採用する方式では、スイッチング素子への正弦波状電圧がゼロに近づいた時点でスイッチング素子をオンにするいわゆるゼロ電圧スイッチングを実現する必要があるとともに、スイッチング素子のオン期間を制御可能にして出力を安定化する必要がある。一般に、これらを実現するために、スイッチング素子への電圧の監視を行い、この監視結果に応じてスイッチング素子をオンにし、次いでタイマなどの計時による所定時間の経過後にスイッチング素子をオフにする一方、回路中の安定化すべき部位の信号の検出を行い、この検出結果に応じてスイッチング素子のオン期間を制御する方法が採られる。
【０００４】
しかしながら、上記方式では、スイッチング素子への電圧の監視を行い、この監視結果に応じてスイッチング素子をオンにする回路、スイッチング素子のオン期間を管理する回路およびオン期間を制御する別の制御回路が必要となるので、部品点数が増大して回路が複雑になるとともにコストアップとなる。
【０００５】
このような問題を解決するための方式として、バイアス回路および帰還インダクタを用いた簡単な回路でゼロ電圧スイッチングを実現する自励発振の回路方式がある。
【０００６】
図９はこのような自励発振の回路方式の一例を示す従来の自励式共振型インバータ回路の概略構成図で、この自励式共振型インバータ回路は、電界効果トランジスタ（ＦＥＴ）Ｑ１２の起動用の起動回路１１と、ＦＥＴＱ１２、トランスＴ１の１次巻線Ｌ１２および共振用キャパシタＣ１２などにより構成され直流電源Ｅからの直流電力を高周波の交流電力に変換する直流交流変換回路１２と、トランスＴ１に設けられた（図９では１次側に設けられている。）帰還巻線Ｌ１３から得られる起電力を利用してＦＥＴＱ１２をオンにするオン制御回路１３と、ＦＥＴＱ１２のオン期間における１次巻線Ｌ１２上の電流の増大を電圧の上昇で検出する抵抗Ｒ１４paおよびこの抵抗Ｒ１４paの電圧がターンオンしきい値に達するとオンになってＦＥＴＱ１２をオフにするトランジスタＱ１４などにより構成されるオフ制御回路１４paとを備えている。
【０００７】
なお、この種の回路構成は、例えば特開平９−３２２４１６号公報に開示されている。
【０００８】
また、図１０に示すように、上記トランジスタＱ１４のような補助スイッチング素子を使用する別の方式が特開平５−３０４７７３号公報に記載されている。補助スイッチング素子としてトランジスタＱ２paを使用するこの回路では、帰還巻線Ｌ１paに誘導される起電力によって抵抗Ｒ１paを介してキャパシタＣ１paに正電圧が印加されると、キャパシタＣ１paの電圧が上昇し、この電圧がトランジスタＱ２paのターンオンしきい値に達すると、トランジスタＱ２paがオンになってメインのトランジスタＱ１paがオフになる構成になっている。
【０００９】
【発明が解決しようとする課題】
しかしながら、図９の自励式共振型インバータ回路は、低出力で使用される場合には非常にシンプルで信頼性の高い回路方式になるものの、高出力で使用される場合には電流増大検出用の抵抗Ｒ１４paでの損失が増大するので放熱対策が必要になってくる。
【００１０】
一方、図１０に示す回路では、上記放熱対策は不要となるが別の問題が生じてくる。すなわち、帰還巻線Ｌ１paに誘導される起電力によって抵抗Ｒ１paを介してキャパシタＣ１paに負電圧が印加されると、キャパシタＣ１paの電荷がダイオードＤ１paを介して瞬時に放電し、キャパシタＣ１paの電圧が帰還巻線Ｌ１paの負電圧にほぼ等しくなる。このため、トランジスタＱ２paのベース電圧が負に大きく降圧され、トランジスタＱ２paが破壊に至る可能性がある。また、この回路方式は、充電期間が帰還巻線Ｌ１paの電圧の大きさに反比例しており、負帰還作用により自動的に主巻線の電圧出力を安定化させる構成になっており、厳密に安定化させる場合、他の部分例えば出力電流などを安定化させる場合、あるいは２次電池への充電などのように最初は大電流で後に小電流となるような時間的に出力を変化させる場合に対応可能になっていない。
【００１１】
本発明は、上記事情に鑑みてなされたものであり、高出力時でも抵抗での損失に対する放熱対策が不要で、出力安定化制御や必要に応じた可変出力制御が実現容易となる自励式共振型インバータ回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するための本発明の自励式共振型インバータ回路は、直流電源の両出力端間のオン／オフを行う主スイッチング素子、この主スイッチング素子がオン／オフを行う経路上に介在するインダクタ、およびこのインダクタとともに共振回路を構成する共振用キャパシタを有し、前記直流電源からの直流電力を高周波の交流電力に変換する直流交流変換回路と、前記インダクタと磁気結合する帰還インダクタから得られる起電力を利用して前記主スイッチング素子をオンにするオン制御回路と、逆並列接続される２個のダイオード、これら２個のダイオードとそれぞれ直列回路を構成する２個の抵抗、前記インダクタと磁気結合する帰還インダクタの一端側に前記２組の直列回路を介して一端が接続されるオフ制御用キャパシタ、このオフ制御用キャパシタの一端側にアノードが接続されるダイオード、およびこのダイオードのカソード側に接続される補助スイッチング素子を有し、前記オフ制御用キャパシタの充電時間に応じて前記主スイッチング素子のオン時点からオフ時点までのオン期間の制御を行うとともに、このオン期間の経過時に前記補助スイッチング素子が前記主スイッチング素子をオフにするオフ制御回路と、前記オフ制御用キャパシタへの電力供給用の電源とを備えるものである。
【００１３】
この構成では、主スイッチング素子がオン／オフを行う経路上に抵抗が例えば単独で存在しないことから高出力時でも抵抗での損失に対する放熱対策が不要になる。また、オフ制御用キャパシタに電圧を別途印可すると主スイッチング素子のオン期間が短くなるので、出力安定化制御や必要に応じた可変出力制御が実現容易となる。さらに、この構成では、電源からのバイアス電圧をオフ制御用キャパシタに適宜印加することにより主スイッチング素子のオン期間が調整される。
【００１４】
なお、前記オン制御回路は、前記主スイッチング素子のオン用に利用される起電力を得るための前記帰還インダクタとして第１帰還インダクタを有し、前記オフ制御回路は、前記２組の直列回路を介して前記オフ制御用キャパシタに接続される前記帰還インダクタとして第２帰還インダクタを有する構成でもよい。この構成でも、高出力時でも抵抗での損失に対する放熱対策が不要になるとともに出力安定化制御や必要に応じた可変出力制御が実現容易となる。
【００１５】
また、前記オン制御回路およびオフ制御回路の双方は、前記インダクタと磁気結合する帰還インダクタを同一の帰還インダクタで共有する構成でもよい。この構成によれば、高出力時でも抵抗での損失に対する放熱対策が不要になるとともに出力安定化制御や必要に応じた可変出力制御が実現容易となる。また、同一の帰還インダクタが共有されることから小型化が可能になる。
【００１６】
また、前記オフ制御用キャパシタの一端および他端にそれぞれカソードおよびアノードが接続される放電電圧クランプ用のダイオードを備える構成でもよい。この構成によれば、補助スイッチング素子の電圧が負方向に大きく降圧されるのが抑制される。
【００１７】
また、前記磁気結合によって生じる起電力の正極性の電圧を一定にして前記２組の直列回路を介して前記オフ制御用キャパシタに印加する定電圧回路を備える構成でもよい。この構成によれば、主スイッチング素子のオフ制御が安定するようになる。
【００１９】
また、前記電源は、前記主スイッチング素子のオン期間調整制御用の信号検出を行う検出回路と、この検出回路の検出結果に応じて前記オフ制御用キャパシタに電力を供給する制御回路とを備える構成でもよい。この構成では、主スイッチング素子のオン期間が自動的に調整されるようになる。
【００２０】
また、前記主スイッチング素子は１石であり、前記共振用キャパシタは前記インダクタに並列接続される構成でもよい。この構成によれば、高出力時でも抵抗での損失に対する放熱対策が不要になるとともに出力安定化制御や必要に応じた可変出力制御が実現容易となる。
【００２１】
また、前記直流交流変換回路、オン制御回路およびオフ制御回路を２組有し、前記２組の一方における前記直流交流変換回路のインダクタ、前記オン制御回路で利用される帰還インダクタ、および前記オフ制御回路で利用される帰還インダクタは、それぞれ前記２組の他方における前記直流交流変換回路のインダクタ前記オン制御回路で利用される帰還インダクタ、および前記オフ制御回路で利用される帰還インダクタに対して極性が逆であり、前記２組の各共振用キャパシタは同一組内のインダクタに並列接続される構成でもよい。この構成によれば、高出力時でも抵抗での損失に対する放熱対策が不要になるとともに出力安定化制御や必要に応じた可変出力制御が実現容易となる。また、プッシュプル回路方式の構成が可能になる。
【００２２】
さらに、前記オン制御回路およびオフ制御回路を各２個有し、前記直流交流変換回路は、前記主スイッチング素子、前記直流電源と直列接続される別の直流電源の両出力端間のオン／オフを行う別の主スイッチング素子、これら２石の主スイッチング素子の各々に並列接続される共振用キャパシタ、および前記２石の主スイッチング素子の一方がオン／オフを行う経路上に介在するとともに前記２石の主スイッチング素子の他方がオン／オフを行う経路上に介在するインダクタを有し、前記２個のオン制御回路は、それぞれ前記２石の主スイッチング素子を前記帰還インダクタから得られる起電力を利用してオンにし、前記２個のオフ制御回路は、それぞれ、前記２石の主スイッチング素子のオン期間の制御を行うとともに、前記２石の主スイッチング素子を前記オン期間の経過時にオフにし、前記２個のオン制御回路の一方で利用される帰還インダクタは、前記２個のオン制御回路の他方で利用される帰還インダクタに対して極性が逆であり、前記２個のオフ制御回路の一方で利用される帰還インダクタは、前記２個のオフ制御回路の他方で利用される帰還インダクタに対して極性が逆である構成でもよい。この構成によれば、放熱対策が不要になるとともに出力安定化制御や必要に応じた可変出力制御が実現容易となる。また、ハーフブリッジ回路方式の構成が可能になる。
【００２３】
【発明の実施の形態】
図１は本発明の第１実施形態に係る自励式共振型インバータ回路を示す概略構成図で、以下この図１を用いて第１実施形態について説明すると、本自励式共振型インバータ回路は、起動回路１１、直流交流変換回路１２およびオン制御回路１３を図９と同様に備えているとともに、図９のオフ制御回路１４paとは回路構成が異なるオフ制御回路１４を備えている。なお、直流電源Ｅは、交流電源からの電力に対して整流および平滑などを行って直流電力を得る電源回路でもよく、あるいはバッテリやポリアセン２次電池などでもよい。
【００２４】
起動回路１１は、直流電源Ｅの高電位側出力端に一端が接続される抵抗Ｒ１１およびこの抵抗Ｒ１１の他端と直流電源Ｅの低電位側出力端との間に接続されるキャパシタＣ１１により構成され、起動時にキャパシタＣ１１に発生する電圧でＦＥＴＱ１２をオンさせるものである。ただし、キャパシタＣ１１の電圧は、後述する帰還巻線Ｌ１３および抵抗Ｒ１３を介して、ＦＥＴＱ１２のゲートに印加される構成になっている。
【００２５】
直流交流変換回路１２は、直流電源Ｅの両出力端間のオン／オフを行うＦＥＴ（主スイッチング素子）Ｑ１２、このＦＥＴＱ１２がオン／オフを行う経路上の高電位側に介在するトランスＴ１の１次巻線（インダクタ）Ｌ１２、この１次巻線Ｌ１２に並列接続され１次巻線Ｌ１２とともに共振（電圧共振）回路を構成する共振用キャパシタＣ１２、上記経路上に介在しアノードおよびカソードがそれぞれ１次巻線Ｌ１２およびＦＥＴＱ１２のドレインに接続されるダイオードＤ１２、このダイオードＤ１２に並列接続される抵抗Ｒ１２、およびトランスＴ１の２次巻線Ｌ１５により構成され、直流電源Ｅからの直流電力を高周波の交流電力に変換して２次巻線Ｌ１５の両端に出力するものである。
【００２６】
オン制御回路１３は、トランスＴ１（図１では１次側）に設けられ抵抗Ｒ１１とキャパシタＣ１１との間に一端が接続される帰還巻線（第１帰還インダクタ）Ｌ１３、およびこの帰還巻線Ｌ１３の他端とＦＥＴＱ１２のゲートとの間に接続される抵抗Ｒ１３により構成され、帰還巻線Ｌ１３から得られる起電力を利用してＦＥＴＱ１２をオンにするものである。
【００２７】
オフ制御回路１４は、逆（順方向が互いに逆になるように）並列接続される２個のダイオードＤ１４１，Ｄ１４２、これら２個のダイオードＤ１４１，Ｄ１４２とそれぞれ直列回路を構成する２個の抵抗Ｒ１４１，Ｒ１４２、トランスＴ１に設けられ上記２組の直列回路の一端およびグランドにそれぞれ一端および他端が接続される帰還巻線（第２帰還インダクタ）Ｌ１４、この帰還巻線Ｌ１４の一端側に上記２組の直列回路を介して一端が接続される他端接地のオフ制御用キャパシタＣ１４１、このオフ制御用キャパシタＣ１４１の一端側にアノードが接続されるダイオードＤ１４３、オフ制御用キャパシタＣ１４１の一端および他端にそれぞれカソードおよびアノードが接続される放電電圧クランプ用のダイオードＤ１４４、ＦＥＴＱ１２のゲートにアノードが接続されるダイオードＤ１４５、ダイオードＤ１４３，Ｄ１４５のカソードにそれぞれベースおよびコレクタが接続されるエミッタ接地のトランジスタ（補助スイッチング素子）Ｑ１４、およびこのトランジスタＱ１４のベース・エミッタ間に接続されるキャパシタＣ１４２により構成され、オフ制御用キャパシタＣ１４１の充電時間に応じてＦＥＴＱ１２のオン時点からオフ時点までのオン期間の制御を行うとともに、このオン期間の経過時にトランジスタＱ１４をオンにしてＦＥＴＱ１２をオフにするものである。ただし、ダイオードＤ１４４は、オフ制御用キャパシタＣ１４１の負電位を当該ダイオードＤ１４４の順方向電圧分のマイナス０．７Ｖ程度にクランプし、トランジスタＱ１４のベース電圧が負方向に大きく降圧されるのを抑制するためのものである。
【００２８】
また、図１に示すように、１次巻線Ｌ１２の両端のうち、直流電源Ｅの高電位側出力端に接続される一端の極性を正とすると、帰還巻線Ｌ１３は、他端（図１では下端）の極性が正となるようにトランスＴ１に巻かれ、１次巻線Ｌ１２と磁気結合している一方、帰還巻線Ｌ１４は、一端（図１では上端）の極性が正となるようにトランスＴ１に巻かれ、１次巻線Ｌ１２と磁気結合している。
【００２９】
図２は本自励式共振型インバータ回路の動作時における１次巻線Ｌ１２のＦＥＴＱ１２側の電圧Ｖｄ、ＦＥＴＱ１２を流れるドレイン電流Ｉｄ、ＦＥＴＱ１２のゲート電圧Ｖｇ、トランジスタＱ１４のベース電圧Ｖｂおよびオフ制御用キャパシタＣ１４１の電圧Ｖｃを示す波形図で、以下この図２を用いて本自励式共振型インバータ回路の動作について説明する。
【００３０】
まず、電源投入時点から時点ｔ０の動作について説明する。電源が投入されると、直流電源Ｅの出力電圧が起動回路１１に印加し、キャパシタＣ１１の電圧が上昇してＦＥＴＱ１２のゲート電圧が上昇する。この後、ＦＥＴＱ１２のゲート電圧がそのターンオンしきい値に達するとＦＥＴＱ１２がオンになる。
【００３１】
ＦＥＴＱ１２がオンになると、直流電源Ｅ、１次巻線Ｌ１２、ダイオードＤ１２、ＦＥＴＱ１２および直流電源Ｅの経路上にこの順番に電流が増大しながら流れる。この電流によって１次巻線Ｌ１２が正に励磁されて帰還巻線Ｌ１４に正の起電力が誘導される。これにより、帰還巻線Ｌ１４から一方（図１では上方）の直列回路を介してオフ制御用キャパシタＣ１４１に正電圧が印可され、オフ制御用キャパシタＣ１４１の電圧が上昇してトランジスタＱ１４のベース電圧が上昇する。この後、トランジスタＱ１４のベース電圧がそのターンオンしきい値に達すると、トランジスタＱ１４がオンになってＦＥＴＱ１２がオフになる（時点ｔ０）。
【００３２】
次に、時点ｔ０から時点ｔ１の動作について説明する。ＦＥＴＱ１２がオフになると（時点ｔ０）、１次巻線Ｌ１２の励磁エネルギが共振用キャパシタＣ１２への移動を開始して共振が始まり、共振回路に共振電圧が発生する。すなわち、１次巻線Ｌ１２の励磁エネルギが共振用キャパシタＣ１２に移動するにつれて電圧Ｖｄが正弦波状に上昇し、励磁エネルギの移動完了時点で最大となる。このような電圧変動が生じると、１次巻線Ｌ１２が逆に励磁されて帰還巻線Ｌ１３，１４に逆の起電力が誘導される。これにより、帰還巻線Ｌ１３から逆の電圧が印加されてＦＥＴＱ１２のゲート電圧Ｖｇが正弦波状に下降する。一方、帰還巻線Ｌ１４にも逆の電圧が発生し、オフ制御用キャパシタＣ１４１が下方の直列回路を介して放電を始めてトランジスタＱ１４のベース電圧Ｖｂが下降する。
【００３３】
この後、トランジスタＱ１４のベース電圧Ｖｂがそのターンオンしきい値よりも低くなるとトランジスタＱ１４がオフになる一方、ＦＥＴＱ１２のゲート電圧Ｖｇもターンオンしきい値よりも低くなるからＦＥＴＱ１２のオフ状態が維持される。
【００３４】
この後、共振用キャパシタＣ１２への１次巻線Ｌ１２の励磁エネルギの移動が完了すると、移動したエネルギが１次巻線Ｌ１２に戻り始め、戻るにつれて電圧Ｖｄが正弦波状に下降する。このような電圧変動が生じると、１次巻線Ｌ１２が正に励磁されて帰還巻線Ｌ１３，１４に正の起電力が誘導される。これにより、帰還巻線Ｌ１３から正の電圧が印加されてＦＥＴＱ１２のゲート電圧Ｖｇが正弦波状に上昇する。一方、帰還巻線Ｌ１４からオフ制御用キャパシタＣ１４１側に正電圧が印可されるが、その誘導起電力ではオフ制御用キャパシタＣ１４１の電圧が上昇するには至らない。
【００３５】
この後、ＦＥＴＱ１２のゲート電圧Ｖｇがターンオンしきい値に達すると（時点ｔ１）、ＦＥＴＱ１２がオンになる。このとき、ＦＥＴＱ１２への正弦波状電圧Ｖｄがゼロに近づいた時点ｔ１でＦＥＴＱ１２がオンになるので、ゼロ電圧スイッチングが実現されることになる。
【００３６】
次に、既に明らかではあるが時点ｔ１から時点ｔ２の動作について概説する。ＦＥＴＱ１２がオンになると（時点ｔ１）、ドレイン電流Ｉｄが流れ、１次巻線Ｌ１２が正に励磁されて帰還巻線Ｌ１４に正の起電力が誘導され、これにより、帰還巻線Ｌ１４からオフ制御用キャパシタＣ１４１に正電圧が印可され、オフ制御用キャパシタＣ１４１の電圧Ｖｃが上昇してトランジスタＱ１４のベース電圧Ｖｂが上昇する。この後、トランジスタＱ１４のベース電圧Ｖｂがそのターンオンしきい値に達すると（時点ｔ２）、トランジスタＱ１４がオンになってＦＥＴＱ１２がオフになる。
【００３７】
最後に、時点ｔ２から時点ｔ４の動作について概説する。ＦＥＴＱ１２がオフになると（時点ｔ２）、１次巻線Ｌ１２の励磁エネルギが共振用キャパシタＣ１２に移動を始め、１次巻線Ｌ１２が逆に励磁されて帰還巻線Ｌ１３，１４に逆の起電力が誘導される。これにより、帰還巻線Ｌ１３から逆の電圧が印加されてＦＥＴＱ１２のゲート電圧Ｖｇが正弦波状に下降する。一方、帰還巻線Ｌ１４に逆の電圧が発生し、オフ制御用キャパシタＣ１４１が放電を始めてトランジスタＱ１４のベース電圧Ｖｂが下降する。
【００３８】
この後、トランジスタＱ１４のベース電圧Ｖｂがそのターンオンしきい値よりも低くなるとトランジスタＱ１４がオフになる一方、ＦＥＴＱ１２のオフ状態が維持される。この後、オフ制御用キャパシタＣ１４１の放電が完了する（時点ｔ３）。
【００３９】
この後、共振用キャパシタＣ１２への１次巻線Ｌ１２の励磁エネルギの移動が完了すると、移動したエネルギが１次巻線Ｌ１２に戻り始め、戻るにつれて電圧Ｖｄが正弦波状に下降し、１次巻線Ｌ１２が正に励磁されて帰還巻線Ｌ１３に正の起電力が誘導される。これにより、帰還巻線Ｌ１３から正の電圧が印加されてＦＥＴＱ１２のゲート電圧Ｖｇが正弦波状に上昇し、ターンオンしきい値に達すると、ＦＥＴＱ１２がオンになる（時点ｔ４）。このようにしてインバータ動作が持続する。
【００４０】
以上、第１実施形態によれば、ＦＥＴＱ１２のオン時にドレイン電流が直に流れる抵抗が存在しないことから高出力時でも抵抗での損失に対する放熱対策を不要にすることが可能になる。また、オフ制御用キャパシタに電圧を別途印可すると主スイッチング素子のオン期間が短くなるので、後述するように、出力安定化制御や必要に応じた可変出力制御が実現容易となる。さらに、少ない部品でゼロ電圧スイッチングが可能になる。
【００４１】
なお、第１実施形態では、トランスＴ１が使用される構成になっているが、これに限らず、特開平９−３２２４１６号公報記載の非接触式充電装置のように、１次巻線Ｌ１２および２次巻線Ｌ１５をそれぞれ非接触で磁気結合する２個のコイルに代え、そして帰還巻線Ｌ１３，Ｌ１４をそれぞれ１次巻線Ｌ１２に代わるコイルに磁気結合する２個のコイルに代えた構成でもよい。
【００４２】
図３は本発明の第２実施形態に係る自励式共振型インバータ回路を示す概略構成図で、以下この図３を用いて第２実施形態について説明すると、本自励式共振型インバータ回路は、起動回路１１、直流交流変換回路１２およびオン制御回路１３を第１実施形態と同様に備えているとともに、第１実施形態のオフ制御回路１４とは回路構成が異なるオフ制御回路２４を備えている。
【００４３】
このオフ制御回路２４は、オフ制御回路１４と同様に、ダイオードＤ１４１，Ｄ１４２、抵抗Ｒ１４１，Ｒ１４２、オフ制御用キャパシタＣ１４１、ダイオードＤ１４３〜Ｄ１４５、トランジスタＱ１４およびキャパシタＣ１４２を備えている他、オフ制御回路１４と異なる回路素子として、２組の直列回路の一端およびグランドにそれぞれカソードおよびアノードが接続された低電圧ダイオードＺＤ２４１、およびこの低電圧ダイオードＺＤ２４１のカソードと抵抗Ｒ１３側の帰還巻線Ｌ１３との間に接続された抵抗Ｒ２４１を備えている。
【００４４】
これら低電圧ダイオードＺＤ２４１および抵抗Ｒ２４１は、帰還巻線Ｌ１３からの起電力の正極性の電圧を一定にして、上記２組の直列回路（詳しくは上方の直列回路）を介してオフ制御用キャパシタＣ１４１に印加する定電圧回路を構成する。
【００４５】
この定電圧回路の作用について説明すると、帰還巻線Ｌ１４に代わる帰還巻線Ｌ１３にドレイン電流に応じた正の起電力が誘導されると、上記定電圧回路により、帰還巻線Ｌ１３からオフ制御用キャパシタＣ１４１側に一定の正の電圧が印加されることになって、オフ制御回路２４によるＦＥＴＱ１２のオフ制御が安定することとなる。
【００４６】
また、オフ制御回路２４に対する帰還巻線Ｌ１３の動作は第１実施形態の帰還巻線Ｌ１４と同様であるので、本自励式共振型インバータ回路の動作は第１実施形態の自励式共振型インバータ回路の動作と同様となる。
【００４７】
以上、第２実施形態によれば、第１実施形態と同様の効果を奏することが可能になる他、帰還巻線Ｌ１４が不要になることから小型化が可能になるとともに、定電圧回路により安定したＦＥＴＱ１２のオフ制御が可能になる。
【００４８】
図４は本発明の第３実施形態に係る自励式共振型インバータ回路を示す概略構成図で、以下この図４を用いて第３実施形態について説明すると、本自励式共振型インバータ回路は、起動回路１１、直流交流変換回路１２、オン制御回路１３およびオフ制御回路１４を第１実施形態と同様に備えているとともに、ダイオードＤ３５、抵抗Ｒ３５、およびこれらダイオードＤ３５および抵抗Ｒ３５を介してオフ制御用キャパシタＣ１４１にバイアス電圧（電力）を適宜印加（供給）する電圧源（電源）３５を備えている。
【００４９】
次に、電圧源３５の動作について説明する。電圧源３５がバイアス電圧をオフ制御用キャパシタＣ１４１側に印加すると、トランジスタＱ１４のベース電圧がターンオンしきい値に達するまでの時間が短くなり、これにより、ＦＥＴＱ１２のオン期間が短くなる。
【００５０】
以上、第３実施形態によれば、第１実施形態と同様に動作することから同様の効果を奏することが可能になるとともに、電圧源３５からのバイアス電圧をオフ制御用キャパシタＣ１４１に適宜印加することによりＦＥＴＱ１２のオン期間の調整制御が可能になる。
【００５１】
図５は本発明の第４実施形態に係る自励式共振型インバータ回路を示す概略構成図で、以下この図５を用いて第４実施形態について説明すると、本自励式共振型インバータ回路は、起動回路１１、直流交流変換回路１２、オン制御回路１３およびオフ制御回路１４を第１実施形態と同様に備えているとともに、ダイオードＤ４５、およびこのダイオードＤ４５を介してオフ制御用キャパシタＣ１４１にバイアス電圧を印加する電圧源（電源）４５を備えている。
【００５２】
この電圧源４５は、ＦＥＴＱ１２のオン期間調整制御用の信号として、例えば直流交流変換回路１２の出力部から出力情報を検出する出力情報検出回路（検出回路）４５１、およびこの出力情報検出回路４５１の検出結果に応じてＦＥＴＱ１２のオン期間調整用の電圧を生成してダイオードＤ４５を介してオフ制御用キャパシタＣ１４１に印加する制御回路４５２により構成されている。
【００５３】
次に、電圧源４５の動作について説明すると、直流交流変換回路１２の出力情報に応じて得られた電圧がダイオードＤ４５を介してオフ制御用キャパシタＣ１４１に印加される。これにより、オフ制御用キャパシタＣ１４１の電圧がトランジスタＱ１４のターンオンしきい値に達するまでの時間が短くなってＦＥＴＱ１２のオン期間が短くなるから、直流交流変換回路１２の出力情報に応じたＦＥＴＱ１２のオン期間の自動調整制御が可能になる。
【００５４】
以上、第４実施形態によれば、第１実施形態と同様に動作することから同様の効果を奏することが可能になるとともに、ＦＥＴＱ１２のオン期間の自動調整制御が可能になる。
【００５５】
なお、第４実施形態では、ＦＥＴＱ１２のオン期間調整制御用の信号として、直流交流変換回路１２の出力部から出力情報が検出される構成になっているが、その検出する部分は任意的である。例えばＦＥＴＱ１２のオン期間調整制御用の信号として、ＦＥＴＱ１２のドレイン電流の検出を行って、この検出結果に応じてＦＥＴＱ１２のオン期間を調整制御する構成でもよい。
【００５６】
図６は本発明の第５実施形態に係る自励式共振型インバータ回路を示す概略構成図で、以下この図６を用いて第５実施形態について説明すると、本自励式共振型インバータ回路は、２個の起動回路１１、実質的に２個分の直流交流変換回路１２に相当する直流交流変換回路５２、２個のオン制御回路１３および２個のオフ制御回路１４を有している。
【００５７】
直流交流変換回路５２は、２石のＦＥＴ（主スイッチング素子）Ｑ５２、２個の共振用キャパシタＣ５２、センタタップで分離される２部分が２個分の１次巻線Ｌ１２に相当する１次巻線Ｌ５２、およびセンタタップで分離される２部分が２個分の２次巻線Ｌ１５に相当する２次巻線Ｌ５５により構成されている。
【００５８】
そして、上記各回路により構成される２組の一方（図６では上方の組み）における１次巻線Ｌ５２の一方の部分（インダクタ）、帰還巻線Ｌ１３および帰還巻線Ｌ１４は、それぞれ２組の他方（図６では下方の組み）における１次巻線Ｌ５２の他方の部分（インダクタ）、帰還巻線Ｌ１３および帰還巻線Ｌ１４に対して極性が逆であり、２組の各共振用キャパシタＣ５２は同一組内の１次巻線Ｌ５２の一部分に並列接続されている。なお、本自励式共振型インバータ回路の出力には、２個のダイオードＤ５１，５２、およびキャパシタＣ５１を介して負荷Ｚが接続されている。
【００５９】
このように構成することにより、実質的に２個分の第１実施形態の自励式共振型インバータ回路に相当する本自励式共振型インバータ回路がプッシュプル動作を行うようになり、プッシュプル回路方式の構成が可能になる。
【００６０】
以上、第５実施形態によれば、本自励式共振型インバータ回路が実質的に２個分の第１実施形態の自励式共振型インバータ回路によって構成されるので、第１実施形態と同様の効果を奏することが可能になるとともに、プッシュプル回路方式の構成が可能になる。
【００６１】
図７は本発明の第６実施形態に係る自励式共振型インバータ回路を示す概略構成図で、以下この図７を用いて第６実施形態について説明すると、本自励式共振型インバータ回路は、２個のコンデンサＣ１，Ｃ２、２個のダイオードＤ６１、および直流交流変換回路６２に加えて、起動回路１１、オン制御回路１３およびオフ制御回路１４を各２個有している。なお、本自励式共振型インバータ回路の出力には、第６実施形態と同様に、２個のダイオードＤ５１，５２およびキャパシタＣ５１を介して負荷Ｚが接続されている。
【００６２】
コンデンサＣ１，Ｃ２は直流電源Ｅの両出力端の間に直列接続され、それぞれに直流電源Ｅの半分の電圧が発生するように設定されている。
【００６３】
各ダイオードＤ６１は、抵抗Ｒ１１とコンデンサＣ１１の間にアノードが接続され、後述のＦＥＴＱ６２のドレインにカソードが接続されており、ＦＥＴＱ６２のオン時間が長くなりすぎないようにするためのものである。すなわち、コンデンサＣ１１の電圧がＦＥＴＱ６２のターンオン電圧を維持すると、コンデンサＣ１１、帰還巻線Ｌ１３、抵抗Ｒ１３、ダイオードＤ１４５、トランジスタＱ１４およびコンデンサＣ１１の経路でターンオフされるターンオフ時間が長くなる。一度、共振が始まると、帰還巻線Ｌ１３の起電力でＦＥＴＱ６２を十分オンにできるので、ダイオードＤ６１を用いて、ＦＥＴＱ６２のオン時にコンデンサＣ１１、ダイオードＤ６１、ＦＥＴＱ６２およびコンデンサＣ１１の経路でコンデンサＣ１１の電荷を放電させ、コンデンサＣ１１の両端電圧がほぼ０Ｖになるようにしている。
【００６４】
直流交流変換回路６２は、コンデンサ（直流電源）Ｃ１の両端間のオン／オフを行うＦＥＴ（主スイッチング素子）Ｑ６２、コンデンサ（別の直流電源）Ｃ２の両端間のオン／オフを行う別のＦＥＴＱ６２、これら２石のＦＥＴＱ６２の各々に並列接続される共振用キャパシタＣ６２、一方のＦＥＴＱ６２がオン／オフを行う経路上に介在するとともに他方のＦＥＴＱ６２がオン／オフを行う経路上に介在する１次巻線（インダクタ）Ｌ６２、およびこの１次巻線Ｌ６２に磁気結合するセンタタップ付の２次巻線Ｌ６５を有している。
【００６５】
また、２個のオン制御回路１３は、それぞれ２石のＦＥＴＱ６２を帰還巻線Ｌ１３から得られる起電力を利用してオンにし、また２個のオフ制御回路１４は、それぞれ、オフ制御用キャパシタＣ１４１の充電時間に応じて２石のＦＥＴＱ６２のオン期間の制御を行うとともに、２石のＦＥＴＱ６２をそのオン期間の経過時にオフにするように接続されている。
【００６６】
さらに、一方の帰還巻線Ｌ１３は他方の帰還巻線Ｌ１３に対して極性が逆で、また一方の帰還巻線Ｌ１４は他方の帰還巻線Ｌ１４に対して極性が逆である。
【００６７】
このように構成することにより、２石のＦＥＴＱ６２が交互にオン／オフを行うハーフブリッジ回路が得られる。また、このハーフブリッジ回路では、共振は各ＦＥＴＱ６２の内部ダイオードによっていわゆる部分共振となる。すなわち、上記他の実施形態と同様に、ＦＥＴＱ６２がオンした後にオフになると共振が始まるが、オフになった一方のＦＥＴＱ６２のドレイン・ソース間に加わる電圧がその共振によって電源電圧以上になると、他方のＦＥＴＱ６２の内部ダイオードによってクランプされ、これにより、ドレイン・ソース間の電圧が電源電圧以上の場合には共振が行われなくなる。
【００６８】
図８は本自励式共振型インバータ回路の動作時における各部の波形図で、以下この図８を用いて本自励式共振型インバータ回路の動作について説明する。
【００６９】
まず、電源が投入されると、Ａ側の起動回路１１には１次巻線Ｌ６２が介在することから、Ｂ側の起動回路１１のキャパシタＣ１１の電圧が先にＦＥＴＱ６２のターンオンしきい値に達して、Ｂ側のＦＥＴＱ６２が先にオンになる。
【００７０】
Ｂ側において、ＦＥＴＱ６２がオンになると、キャパシタＣ２、１次巻線Ｌ６２、ＦＥＴＱ６２およびキャパシタＣ２の経路上にこの順番に電流が増大しながら流れる。この電流によって１次巻線Ｌ６２が逆に励磁されて帰還巻線Ｌ１４に逆の起電力が誘導される。これにより、帰還巻線Ｌ１４から一方（図では上方）の直列回路を介してオフ制御用キャパシタＣ１４１に正電圧が印可され、オフ制御用キャパシタＣ１４１の電圧が上昇してトランジスタＱ１４のベース電圧が上昇する。この後、トランジスタＱ１４のベース電圧がそのターンオンしきい値に達すると（時点ｔ１０）、トランジスタＱ１４がオンになってＦＥＴＱ６２がオフになる。
【００７１】
一方、Ａ側において、起動回路１１のキャパシタＣ１１の電圧がＢ側の起動回路１１に遅れて上昇してトランジスタＱ１４のベース電圧がそのターンオンしきい値に達しても、上記１次巻線Ｌ６２の逆の励磁によって帰還巻線Ｌ１３に逆の起電力が誘導され、ＦＥＴＱ６２のゲート電圧が下がるので、ＦＥＴＱ６２はオンにならずにオフのままとなる。
【００７２】
Ｂ側において、ＦＥＴＱ６２がオフになると、１次巻線Ｌ６２の励磁エネルギが共振用キャパシタＣ６２に移動してドレイン電圧が上昇する。この後、このドレイン電圧がコンデンサＣ２の電圧以上になると、Ａ側のＦＥＴＱ６２の内部ダイオードによってクランプされる（時点ｔ１１）。このような電圧変動が生じると、１次巻線Ｌ６２が正に励磁されて帰還巻線Ｌ１３，１４に正の起電力が誘導される。これにより、帰還巻線Ｌ１４に正の電圧が発生し、オフ制御用キャパシタＣ１４１が下方の直列回路を介して放電を始めてトランジスタＱ１４のベース電圧が下降する（「Ｂ側のＣ１４１の電圧」参照）。この後、トランジスタＱ１４のベース電圧がそのターンオンしきい値よりも低くなるとトランジスタＱ１４がオフになる一方、ＦＥＴＱ６２のゲート電圧もターンオンしきい値よりも低くなるからＦＥＴＱ６２はオフを維持する。
【００７３】
一方、Ａ側において、Ｂ側のＦＥＴＱ６２がオフになると、帰還巻線Ｌ１３に逆の起電力が誘導されなくなって正の起電力が誘導されるので、ＦＥＴＱ６２のゲート電圧が上昇してそのターンオンしきい値に達し、ＦＥＴＱ６２がオンになる（時点ｔ１２）。この後、キャパシタＣ１、ＦＥＴＱ６２、１次巻線Ｌ６２およびキャパシタＣ１の経路上にこの順番に電流が増大しながら流れ、１次巻線Ｌ６２が正に励磁されて帰還巻線Ｌ１３，Ｌ１４に正の起電力が誘導される。これにより、帰還巻線Ｌ１４から上方の直列回路を介してオフ制御用キャパシタＣ１４１に正電圧が印可され、オフ制御用キャパシタＣ１４１の電圧が上昇してトランジスタＱ１４のベース電圧が上昇する（「Ａ側のＣ１４１の電圧」参照）。この後、トランジスタＱ１４のベース電圧がそのターンオンしきい値に達すると、トランジスタＱ１４がオンになってＦＥＴＱ６２がオフになる（時点ｔ１３）。この後、共振が始まり、ドレイン電圧が上昇してクランプされ（時点ｔ１４）、１次巻線Ｌ６２が逆に励磁されて帰還巻線Ｌ１３，１４に逆の起電力が誘導される。これにより、オフ制御用キャパシタＣ１４１が放電を始めてトランジスタＱ１４のベース電圧が下降する（「Ａ側のＣ１４１の電圧」参照）。この後、トランジスタＱ１４のベース電圧がそのターンオンしきい値よりも低くなるとトランジスタＱ１４がオフになる一方、ＦＥＴＱ６２のゲート電圧もターンオンしきい値よりも低くなるからＦＥＴＱ６２はオフを維持する。
【００７４】
一方、Ｂ側において、Ａ側のＦＥＴＱ６２がオフになると（時点ｔ１３）、帰還巻線Ｌ１３に正の起電力が誘導されなくなって逆の起電力が誘導されるので、ＦＥＴＱ６２のゲート電圧が上昇してそのターンオンしきい値に達し、ＦＥＴＱ６２がオンになる。この後、キャパシタＣ２、１次巻線Ｌ６２、ＦＥＴＱ６２およびキャパシタＣ２の経路上にこの順番に電流が増大しながら流れ、１次巻線Ｌ６２が正に励磁されて帰還巻線Ｌ１３，Ｌ１４に正の起電力が誘導される。これにより、オフ制御用キャパシタＣ１４１の電圧が上昇してトランジスタＱ１４のベース電圧が上昇する。この後、トランジスタＱ１４のベース電圧がそのターンオンしきい値に達すると、トランジスタＱ１４がオンになってＦＥＴＱ６２がオフになる（時点ｔ１５）。
【００７５】
以後、同様にして一対のＦＥＴＱ６２は同時にオンとならないようにデットタイムを有しながら交互にオン／オフを繰り返す。これにより、インバータ動作が持続する。
【００７６】
以上、第６実施形態によれば、第１実施形態と同様の効果を奏することが可能になるとともに、ハーフブリッジ回路方式の構成が可能になる。
【００７７】
【発明の効果】
以上のことから明らかなように、請求項１、２および７記載の発明によれば、高出力時でも抵抗での損失に対する放熱対策を不要にすることが可能になるとともに、出力安定化制御や必要に応じた可変出力制御を容易に実現することが可能となる。
また、請求項１記載の発明によれば、主スイッチング素子のオン期間の調整制御が可能になる。
【００７８】
請求項３記載の発明によれば、小型化が可能になる。
【００７９】
請求項４記載の発明によれば、補助スイッチング素子の電圧が負方向に大きく降圧されるのを抑制することが可能になる。
【００８０】
請求項５記載の発明によれば、主スイッチング素子の安定なオフ制御が可能になる。
【００８２】
請求項６記載の発明によれば、主スイッチング素子のオン期間の自動調整制御が可能になる。
【００８３】
請求項８記載の発明によれば、プッシュプル回路方式の構成が可能になる。
【００８４】
請求項９記載の発明によれば、ハーフブリッジ回路方式の構成が可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る自励式共振型インバータ回路を示す概略構成図である。
【図２】本自励式共振型インバータ回路の動作時における１次巻線のＦＥＴ側の電圧、ＦＥＴを流れるドレイン電流、ＦＥＴのゲート電圧、トランジスタのベース電圧およびオフ制御用キャパシタの電圧を示す波形図である。
【図３】本発明の第２実施形態に係る自励式共振型インバータ回路を示す概略構成図である。
【図４】本発明の第３実施形態に係る自励式共振型インバータ回路を示す概略構成図である。
【図５】本発明の第４実施形態に係る自励式共振型インバータ回路を示す概略構成図である。
【図６】本発明の第５実施形態に係る自励式共振型インバータ回路を示す概略構成図である。
【図７】本発明の第６実施形態に係る自励式共振型インバータ回路を示す概略構成図である。
【図８】本自励式共振型インバータ回路の動作時における各部の波形図である。
【図９】自励発振の回路方式の一例を示す従来の自励式共振型インバータ回路の概略構成図である。
【図１０】補助スイッチング素子を使用する別の方式を示す図である。
【符号の説明】
１１ 起動回路
１２ 直流交流変換回路
１３ オン制御回路
１４ オフ制御回路
Ｑ１２ ＦＥＴ
Ｑ１４ トランジスタ
Ｌ１２ １次巻線
Ｌ１３，Ｌ１４ 帰還巻線
Ｃ１２ 共振用キャパシタ
Ｃ１４１ オフ制御用キャパシタ
【発明の属する技術分野】
本発明は、インダクタおよび共振用キャパシタの共振回路とスイッチング素子とを有し、インダクタと磁気結合する帰還インダクタから得られる起電力を利用してスイッチング素子のオン／オフ制御を行って、直流電源からの直流電力を高周波の交流電力に変換する自励式共振型インバータ回路に関するものである。
【０００２】
【従来の技術】
近年、スイッチング素子への電圧（電流）を正弦波状にしてスイッチング損失を低減するようにした共振型インバータ技術が、従来のハードスイッチング方式よりも高効率で低ノイズであることから急速に実用化されてきている。
【０００３】
この種の共振型インバータ技術を採用する方式では、スイッチング素子への正弦波状電圧がゼロに近づいた時点でスイッチング素子をオンにするいわゆるゼロ電圧スイッチングを実現する必要があるとともに、スイッチング素子のオン期間を制御可能にして出力を安定化する必要がある。一般に、これらを実現するために、スイッチング素子への電圧の監視を行い、この監視結果に応じてスイッチング素子をオンにし、次いでタイマなどの計時による所定時間の経過後にスイッチング素子をオフにする一方、回路中の安定化すべき部位の信号の検出を行い、この検出結果に応じてスイッチング素子のオン期間を制御する方法が採られる。
【０００４】
しかしながら、上記方式では、スイッチング素子への電圧の監視を行い、この監視結果に応じてスイッチング素子をオンにする回路、スイッチング素子のオン期間を管理する回路およびオン期間を制御する別の制御回路が必要となるので、部品点数が増大して回路が複雑になるとともにコストアップとなる。
【０００５】
このような問題を解決するための方式として、バイアス回路および帰還インダクタを用いた簡単な回路でゼロ電圧スイッチングを実現する自励発振の回路方式がある。
【０００６】
図９はこのような自励発振の回路方式の一例を示す従来の自励式共振型インバータ回路の概略構成図で、この自励式共振型インバータ回路は、電界効果トランジスタ（ＦＥＴ）Ｑ１２の起動用の起動回路１１と、ＦＥＴＱ１２、トランスＴ１の１次巻線Ｌ１２および共振用キャパシタＣ１２などにより構成され直流電源Ｅからの直流電力を高周波の交流電力に変換する直流交流変換回路１２と、トランスＴ１に設けられた（図９では１次側に設けられている。）帰還巻線Ｌ１３から得られる起電力を利用してＦＥＴＱ１２をオンにするオン制御回路１３と、ＦＥＴＱ１２のオン期間における１次巻線Ｌ１２上の電流の増大を電圧の上昇で検出する抵抗Ｒ１４paおよびこの抵抗Ｒ１４paの電圧がターンオンしきい値に達するとオンになってＦＥＴＱ１２をオフにするトランジスタＱ１４などにより構成されるオフ制御回路１４paとを備えている。
【０００７】
なお、この種の回路構成は、例えば特開平９−３２２４１６号公報に開示されている。
【０００８】
また、図１０に示すように、上記トランジスタＱ１４のような補助スイッチング素子を使用する別の方式が特開平５−３０４７７３号公報に記載されている。補助スイッチング素子としてトランジスタＱ２paを使用するこの回路では、帰還巻線Ｌ１paに誘導される起電力によって抵抗Ｒ１paを介してキャパシタＣ１paに正電圧が印加されると、キャパシタＣ１paの電圧が上昇し、この電圧がトランジスタＱ２paのターンオンしきい値に達すると、トランジスタＱ２paがオンになってメインのトランジスタＱ１paがオフになる構成になっている。
【０００９】
【発明が解決しようとする課題】
しかしながら、図９の自励式共振型インバータ回路は、低出力で使用される場合には非常にシンプルで信頼性の高い回路方式になるものの、高出力で使用される場合には電流増大検出用の抵抗Ｒ１４paでの損失が増大するので放熱対策が必要になってくる。
【００１０】
一方、図１０に示す回路では、上記放熱対策は不要となるが別の問題が生じてくる。すなわち、帰還巻線Ｌ１paに誘導される起電力によって抵抗Ｒ１paを介してキャパシタＣ１paに負電圧が印加されると、キャパシタＣ１paの電荷がダイオードＤ１paを介して瞬時に放電し、キャパシタＣ１paの電圧が帰還巻線Ｌ１paの負電圧にほぼ等しくなる。このため、トランジスタＱ２paのベース電圧が負に大きく降圧され、トランジスタＱ２paが破壊に至る可能性がある。また、この回路方式は、充電期間が帰還巻線Ｌ１paの電圧の大きさに反比例しており、負帰還作用により自動的に主巻線の電圧出力を安定化させる構成になっており、厳密に安定化させる場合、他の部分例えば出力電流などを安定化させる場合、あるいは２次電池への充電などのように最初は大電流で後に小電流となるような時間的に出力を変化させる場合に対応可能になっていない。
【００１１】
本発明は、上記事情に鑑みてなされたものであり、高出力時でも抵抗での損失に対する放熱対策が不要で、出力安定化制御や必要に応じた可変出力制御が実現容易となる自励式共振型インバータ回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するための本発明の自励式共振型インバータ回路は、直流電源の両出力端間のオン／オフを行う主スイッチング素子、この主スイッチング素子がオン／オフを行う経路上に介在するインダクタ、およびこのインダクタとともに共振回路を構成する共振用キャパシタを有し、前記直流電源からの直流電力を高周波の交流電力に変換する直流交流変換回路と、前記インダクタと磁気結合する帰還インダクタから得られる起電力を利用して前記主スイッチング素子をオンにするオン制御回路と、逆並列接続される２個のダイオード、これら２個のダイオードとそれぞれ直列回路を構成する２個の抵抗、前記インダクタと磁気結合する帰還インダクタの一端側に前記２組の直列回路を介して一端が接続されるオフ制御用キャパシタ、このオフ制御用キャパシタの一端側にアノードが接続されるダイオード、およびこのダイオードのカソード側に接続される補助スイッチング素子を有し、前記オフ制御用キャパシタの充電時間に応じて前記主スイッチング素子のオン時点からオフ時点までのオン期間の制御を行うとともに、このオン期間の経過時に前記補助スイッチング素子が前記主スイッチング素子をオフにするオフ制御回路と、前記オフ制御用キャパシタへの電力供給用の電源とを備えるものである。
【００１３】
この構成では、主スイッチング素子がオン／オフを行う経路上に抵抗が例えば単独で存在しないことから高出力時でも抵抗での損失に対する放熱対策が不要になる。また、オフ制御用キャパシタに電圧を別途印可すると主スイッチング素子のオン期間が短くなるので、出力安定化制御や必要に応じた可変出力制御が実現容易となる。さらに、この構成では、電源からのバイアス電圧をオフ制御用キャパシタに適宜印加することにより主スイッチング素子のオン期間が調整される。
【００１４】
なお、前記オン制御回路は、前記主スイッチング素子のオン用に利用される起電力を得るための前記帰還インダクタとして第１帰還インダクタを有し、前記オフ制御回路は、前記２組の直列回路を介して前記オフ制御用キャパシタに接続される前記帰還インダクタとして第２帰還インダクタを有する構成でもよい。この構成でも、高出力時でも抵抗での損失に対する放熱対策が不要になるとともに出力安定化制御や必要に応じた可変出力制御が実現容易となる。
【００１５】
また、前記オン制御回路およびオフ制御回路の双方は、前記インダクタと磁気結合する帰還インダクタを同一の帰還インダクタで共有する構成でもよい。この構成によれば、高出力時でも抵抗での損失に対する放熱対策が不要になるとともに出力安定化制御や必要に応じた可変出力制御が実現容易となる。また、同一の帰還インダクタが共有されることから小型化が可能になる。
【００１６】
また、前記オフ制御用キャパシタの一端および他端にそれぞれカソードおよびアノードが接続される放電電圧クランプ用のダイオードを備える構成でもよい。この構成によれば、補助スイッチング素子の電圧が負方向に大きく降圧されるのが抑制される。
【００１７】
また、前記磁気結合によって生じる起電力の正極性の電圧を一定にして前記２組の直列回路を介して前記オフ制御用キャパシタに印加する定電圧回路を備える構成でもよい。この構成によれば、主スイッチング素子のオフ制御が安定するようになる。
【００１９】
また、前記電源は、前記主スイッチング素子のオン期間調整制御用の信号検出を行う検出回路と、この検出回路の検出結果に応じて前記オフ制御用キャパシタに電力を供給する制御回路とを備える構成でもよい。この構成では、主スイッチング素子のオン期間が自動的に調整されるようになる。
【００２０】
また、前記主スイッチング素子は１石であり、前記共振用キャパシタは前記インダクタに並列接続される構成でもよい。この構成によれば、高出力時でも抵抗での損失に対する放熱対策が不要になるとともに出力安定化制御や必要に応じた可変出力制御が実現容易となる。
【００２１】
また、前記直流交流変換回路、オン制御回路およびオフ制御回路を２組有し、前記２組の一方における前記直流交流変換回路のインダクタ、前記オン制御回路で利用される帰還インダクタ、および前記オフ制御回路で利用される帰還インダクタは、それぞれ前記２組の他方における前記直流交流変換回路のインダクタ前記オン制御回路で利用される帰還インダクタ、および前記オフ制御回路で利用される帰還インダクタに対して極性が逆であり、前記２組の各共振用キャパシタは同一組内のインダクタに並列接続される構成でもよい。この構成によれば、高出力時でも抵抗での損失に対する放熱対策が不要になるとともに出力安定化制御や必要に応じた可変出力制御が実現容易となる。また、プッシュプル回路方式の構成が可能になる。
【００２２】
さらに、前記オン制御回路およびオフ制御回路を各２個有し、前記直流交流変換回路は、前記主スイッチング素子、前記直流電源と直列接続される別の直流電源の両出力端間のオン／オフを行う別の主スイッチング素子、これら２石の主スイッチング素子の各々に並列接続される共振用キャパシタ、および前記２石の主スイッチング素子の一方がオン／オフを行う経路上に介在するとともに前記２石の主スイッチング素子の他方がオン／オフを行う経路上に介在するインダクタを有し、前記２個のオン制御回路は、それぞれ前記２石の主スイッチング素子を前記帰還インダクタから得られる起電力を利用してオンにし、前記２個のオフ制御回路は、それぞれ、前記２石の主スイッチング素子のオン期間の制御を行うとともに、前記２石の主スイッチング素子を前記オン期間の経過時にオフにし、前記２個のオン制御回路の一方で利用される帰還インダクタは、前記２個のオン制御回路の他方で利用される帰還インダクタに対して極性が逆であり、前記２個のオフ制御回路の一方で利用される帰還インダクタは、前記２個のオフ制御回路の他方で利用される帰還インダクタに対して極性が逆である構成でもよい。この構成によれば、放熱対策が不要になるとともに出力安定化制御や必要に応じた可変出力制御が実現容易となる。また、ハーフブリッジ回路方式の構成が可能になる。
【００２３】
【発明の実施の形態】
図１は本発明の第１実施形態に係る自励式共振型インバータ回路を示す概略構成図で、以下この図１を用いて第１実施形態について説明すると、本自励式共振型インバータ回路は、起動回路１１、直流交流変換回路１２およびオン制御回路１３を図９と同様に備えているとともに、図９のオフ制御回路１４paとは回路構成が異なるオフ制御回路１４を備えている。なお、直流電源Ｅは、交流電源からの電力に対して整流および平滑などを行って直流電力を得る電源回路でもよく、あるいはバッテリやポリアセン２次電池などでもよい。
【００２４】
起動回路１１は、直流電源Ｅの高電位側出力端に一端が接続される抵抗Ｒ１１およびこの抵抗Ｒ１１の他端と直流電源Ｅの低電位側出力端との間に接続されるキャパシタＣ１１により構成され、起動時にキャパシタＣ１１に発生する電圧でＦＥＴＱ１２をオンさせるものである。ただし、キャパシタＣ１１の電圧は、後述する帰還巻線Ｌ１３および抵抗Ｒ１３を介して、ＦＥＴＱ１２のゲートに印加される構成になっている。
【００２５】
直流交流変換回路１２は、直流電源Ｅの両出力端間のオン／オフを行うＦＥＴ（主スイッチング素子）Ｑ１２、このＦＥＴＱ１２がオン／オフを行う経路上の高電位側に介在するトランスＴ１の１次巻線（インダクタ）Ｌ１２、この１次巻線Ｌ１２に並列接続され１次巻線Ｌ１２とともに共振（電圧共振）回路を構成する共振用キャパシタＣ１２、上記経路上に介在しアノードおよびカソードがそれぞれ１次巻線Ｌ１２およびＦＥＴＱ１２のドレインに接続されるダイオードＤ１２、このダイオードＤ１２に並列接続される抵抗Ｒ１２、およびトランスＴ１の２次巻線Ｌ１５により構成され、直流電源Ｅからの直流電力を高周波の交流電力に変換して２次巻線Ｌ１５の両端に出力するものである。
【００２６】
オン制御回路１３は、トランスＴ１（図１では１次側）に設けられ抵抗Ｒ１１とキャパシタＣ１１との間に一端が接続される帰還巻線（第１帰還インダクタ）Ｌ１３、およびこの帰還巻線Ｌ１３の他端とＦＥＴＱ１２のゲートとの間に接続される抵抗Ｒ１３により構成され、帰還巻線Ｌ１３から得られる起電力を利用してＦＥＴＱ１２をオンにするものである。
【００２７】
オフ制御回路１４は、逆（順方向が互いに逆になるように）並列接続される２個のダイオードＤ１４１，Ｄ１４２、これら２個のダイオードＤ１４１，Ｄ１４２とそれぞれ直列回路を構成する２個の抵抗Ｒ１４１，Ｒ１４２、トランスＴ１に設けられ上記２組の直列回路の一端およびグランドにそれぞれ一端および他端が接続される帰還巻線（第２帰還インダクタ）Ｌ１４、この帰還巻線Ｌ１４の一端側に上記２組の直列回路を介して一端が接続される他端接地のオフ制御用キャパシタＣ１４１、このオフ制御用キャパシタＣ１４１の一端側にアノードが接続されるダイオードＤ１４３、オフ制御用キャパシタＣ１４１の一端および他端にそれぞれカソードおよびアノードが接続される放電電圧クランプ用のダイオードＤ１４４、ＦＥＴＱ１２のゲートにアノードが接続されるダイオードＤ１４５、ダイオードＤ１４３，Ｄ１４５のカソードにそれぞれベースおよびコレクタが接続されるエミッタ接地のトランジスタ（補助スイッチング素子）Ｑ１４、およびこのトランジスタＱ１４のベース・エミッタ間に接続されるキャパシタＣ１４２により構成され、オフ制御用キャパシタＣ１４１の充電時間に応じてＦＥＴＱ１２のオン時点からオフ時点までのオン期間の制御を行うとともに、このオン期間の経過時にトランジスタＱ１４をオンにしてＦＥＴＱ１２をオフにするものである。ただし、ダイオードＤ１４４は、オフ制御用キャパシタＣ１４１の負電位を当該ダイオードＤ１４４の順方向電圧分のマイナス０．７Ｖ程度にクランプし、トランジスタＱ１４のベース電圧が負方向に大きく降圧されるのを抑制するためのものである。
【００２８】
また、図１に示すように、１次巻線Ｌ１２の両端のうち、直流電源Ｅの高電位側出力端に接続される一端の極性を正とすると、帰還巻線Ｌ１３は、他端（図１では下端）の極性が正となるようにトランスＴ１に巻かれ、１次巻線Ｌ１２と磁気結合している一方、帰還巻線Ｌ１４は、一端（図１では上端）の極性が正となるようにトランスＴ１に巻かれ、１次巻線Ｌ１２と磁気結合している。
【００２９】
図２は本自励式共振型インバータ回路の動作時における１次巻線Ｌ１２のＦＥＴＱ１２側の電圧Ｖｄ、ＦＥＴＱ１２を流れるドレイン電流Ｉｄ、ＦＥＴＱ１２のゲート電圧Ｖｇ、トランジスタＱ１４のベース電圧Ｖｂおよびオフ制御用キャパシタＣ１４１の電圧Ｖｃを示す波形図で、以下この図２を用いて本自励式共振型インバータ回路の動作について説明する。
【００３０】
まず、電源投入時点から時点ｔ０の動作について説明する。電源が投入されると、直流電源Ｅの出力電圧が起動回路１１に印加し、キャパシタＣ１１の電圧が上昇してＦＥＴＱ１２のゲート電圧が上昇する。この後、ＦＥＴＱ１２のゲート電圧がそのターンオンしきい値に達するとＦＥＴＱ１２がオンになる。
【００３１】
ＦＥＴＱ１２がオンになると、直流電源Ｅ、１次巻線Ｌ１２、ダイオードＤ１２、ＦＥＴＱ１２および直流電源Ｅの経路上にこの順番に電流が増大しながら流れる。この電流によって１次巻線Ｌ１２が正に励磁されて帰還巻線Ｌ１４に正の起電力が誘導される。これにより、帰還巻線Ｌ１４から一方（図１では上方）の直列回路を介してオフ制御用キャパシタＣ１４１に正電圧が印可され、オフ制御用キャパシタＣ１４１の電圧が上昇してトランジスタＱ１４のベース電圧が上昇する。この後、トランジスタＱ１４のベース電圧がそのターンオンしきい値に達すると、トランジスタＱ１４がオンになってＦＥＴＱ１２がオフになる（時点ｔ０）。
【００３２】
次に、時点ｔ０から時点ｔ１の動作について説明する。ＦＥＴＱ１２がオフになると（時点ｔ０）、１次巻線Ｌ１２の励磁エネルギが共振用キャパシタＣ１２への移動を開始して共振が始まり、共振回路に共振電圧が発生する。すなわち、１次巻線Ｌ１２の励磁エネルギが共振用キャパシタＣ１２に移動するにつれて電圧Ｖｄが正弦波状に上昇し、励磁エネルギの移動完了時点で最大となる。このような電圧変動が生じると、１次巻線Ｌ１２が逆に励磁されて帰還巻線Ｌ１３，１４に逆の起電力が誘導される。これにより、帰還巻線Ｌ１３から逆の電圧が印加されてＦＥＴＱ１２のゲート電圧Ｖｇが正弦波状に下降する。一方、帰還巻線Ｌ１４にも逆の電圧が発生し、オフ制御用キャパシタＣ１４１が下方の直列回路を介して放電を始めてトランジスタＱ１４のベース電圧Ｖｂが下降する。
【００３３】
この後、トランジスタＱ１４のベース電圧Ｖｂがそのターンオンしきい値よりも低くなるとトランジスタＱ１４がオフになる一方、ＦＥＴＱ１２のゲート電圧Ｖｇもターンオンしきい値よりも低くなるからＦＥＴＱ１２のオフ状態が維持される。
【００３４】
この後、共振用キャパシタＣ１２への１次巻線Ｌ１２の励磁エネルギの移動が完了すると、移動したエネルギが１次巻線Ｌ１２に戻り始め、戻るにつれて電圧Ｖｄが正弦波状に下降する。このような電圧変動が生じると、１次巻線Ｌ１２が正に励磁されて帰還巻線Ｌ１３，１４に正の起電力が誘導される。これにより、帰還巻線Ｌ１３から正の電圧が印加されてＦＥＴＱ１２のゲート電圧Ｖｇが正弦波状に上昇する。一方、帰還巻線Ｌ１４からオフ制御用キャパシタＣ１４１側に正電圧が印可されるが、その誘導起電力ではオフ制御用キャパシタＣ１４１の電圧が上昇するには至らない。
【００３５】
この後、ＦＥＴＱ１２のゲート電圧Ｖｇがターンオンしきい値に達すると（時点ｔ１）、ＦＥＴＱ１２がオンになる。このとき、ＦＥＴＱ１２への正弦波状電圧Ｖｄがゼロに近づいた時点ｔ１でＦＥＴＱ１２がオンになるので、ゼロ電圧スイッチングが実現されることになる。
【００３６】
次に、既に明らかではあるが時点ｔ１から時点ｔ２の動作について概説する。ＦＥＴＱ１２がオンになると（時点ｔ１）、ドレイン電流Ｉｄが流れ、１次巻線Ｌ１２が正に励磁されて帰還巻線Ｌ１４に正の起電力が誘導され、これにより、帰還巻線Ｌ１４からオフ制御用キャパシタＣ１４１に正電圧が印可され、オフ制御用キャパシタＣ１４１の電圧Ｖｃが上昇してトランジスタＱ１４のベース電圧Ｖｂが上昇する。この後、トランジスタＱ１４のベース電圧Ｖｂがそのターンオンしきい値に達すると（時点ｔ２）、トランジスタＱ１４がオンになってＦＥＴＱ１２がオフになる。
【００３７】
最後に、時点ｔ２から時点ｔ４の動作について概説する。ＦＥＴＱ１２がオフになると（時点ｔ２）、１次巻線Ｌ１２の励磁エネルギが共振用キャパシタＣ１２に移動を始め、１次巻線Ｌ１２が逆に励磁されて帰還巻線Ｌ１３，１４に逆の起電力が誘導される。これにより、帰還巻線Ｌ１３から逆の電圧が印加されてＦＥＴＱ１２のゲート電圧Ｖｇが正弦波状に下降する。一方、帰還巻線Ｌ１４に逆の電圧が発生し、オフ制御用キャパシタＣ１４１が放電を始めてトランジスタＱ１４のベース電圧Ｖｂが下降する。
【００３８】
この後、トランジスタＱ１４のベース電圧Ｖｂがそのターンオンしきい値よりも低くなるとトランジスタＱ１４がオフになる一方、ＦＥＴＱ１２のオフ状態が維持される。この後、オフ制御用キャパシタＣ１４１の放電が完了する（時点ｔ３）。
【００３９】
この後、共振用キャパシタＣ１２への１次巻線Ｌ１２の励磁エネルギの移動が完了すると、移動したエネルギが１次巻線Ｌ１２に戻り始め、戻るにつれて電圧Ｖｄが正弦波状に下降し、１次巻線Ｌ１２が正に励磁されて帰還巻線Ｌ１３に正の起電力が誘導される。これにより、帰還巻線Ｌ１３から正の電圧が印加されてＦＥＴＱ１２のゲート電圧Ｖｇが正弦波状に上昇し、ターンオンしきい値に達すると、ＦＥＴＱ１２がオンになる（時点ｔ４）。このようにしてインバータ動作が持続する。
【００４０】
以上、第１実施形態によれば、ＦＥＴＱ１２のオン時にドレイン電流が直に流れる抵抗が存在しないことから高出力時でも抵抗での損失に対する放熱対策を不要にすることが可能になる。また、オフ制御用キャパシタに電圧を別途印可すると主スイッチング素子のオン期間が短くなるので、後述するように、出力安定化制御や必要に応じた可変出力制御が実現容易となる。さらに、少ない部品でゼロ電圧スイッチングが可能になる。
【００４１】
なお、第１実施形態では、トランスＴ１が使用される構成になっているが、これに限らず、特開平９−３２２４１６号公報記載の非接触式充電装置のように、１次巻線Ｌ１２および２次巻線Ｌ１５をそれぞれ非接触で磁気結合する２個のコイルに代え、そして帰還巻線Ｌ１３，Ｌ１４をそれぞれ１次巻線Ｌ１２に代わるコイルに磁気結合する２個のコイルに代えた構成でもよい。
【００４２】
図３は本発明の第２実施形態に係る自励式共振型インバータ回路を示す概略構成図で、以下この図３を用いて第２実施形態について説明すると、本自励式共振型インバータ回路は、起動回路１１、直流交流変換回路１２およびオン制御回路１３を第１実施形態と同様に備えているとともに、第１実施形態のオフ制御回路１４とは回路構成が異なるオフ制御回路２４を備えている。
【００４３】
このオフ制御回路２４は、オフ制御回路１４と同様に、ダイオードＤ１４１，Ｄ１４２、抵抗Ｒ１４１，Ｒ１４２、オフ制御用キャパシタＣ１４１、ダイオードＤ１４３〜Ｄ１４５、トランジスタＱ１４およびキャパシタＣ１４２を備えている他、オフ制御回路１４と異なる回路素子として、２組の直列回路の一端およびグランドにそれぞれカソードおよびアノードが接続された低電圧ダイオードＺＤ２４１、およびこの低電圧ダイオードＺＤ２４１のカソードと抵抗Ｒ１３側の帰還巻線Ｌ１３との間に接続された抵抗Ｒ２４１を備えている。
【００４４】
これら低電圧ダイオードＺＤ２４１および抵抗Ｒ２４１は、帰還巻線Ｌ１３からの起電力の正極性の電圧を一定にして、上記２組の直列回路（詳しくは上方の直列回路）を介してオフ制御用キャパシタＣ１４１に印加する定電圧回路を構成する。
【００４５】
この定電圧回路の作用について説明すると、帰還巻線Ｌ１４に代わる帰還巻線Ｌ１３にドレイン電流に応じた正の起電力が誘導されると、上記定電圧回路により、帰還巻線Ｌ１３からオフ制御用キャパシタＣ１４１側に一定の正の電圧が印加されることになって、オフ制御回路２４によるＦＥＴＱ１２のオフ制御が安定することとなる。
【００４６】
また、オフ制御回路２４に対する帰還巻線Ｌ１３の動作は第１実施形態の帰還巻線Ｌ１４と同様であるので、本自励式共振型インバータ回路の動作は第１実施形態の自励式共振型インバータ回路の動作と同様となる。
【００４７】
以上、第２実施形態によれば、第１実施形態と同様の効果を奏することが可能になる他、帰還巻線Ｌ１４が不要になることから小型化が可能になるとともに、定電圧回路により安定したＦＥＴＱ１２のオフ制御が可能になる。
【００４８】
図４は本発明の第３実施形態に係る自励式共振型インバータ回路を示す概略構成図で、以下この図４を用いて第３実施形態について説明すると、本自励式共振型インバータ回路は、起動回路１１、直流交流変換回路１２、オン制御回路１３およびオフ制御回路１４を第１実施形態と同様に備えているとともに、ダイオードＤ３５、抵抗Ｒ３５、およびこれらダイオードＤ３５および抵抗Ｒ３５を介してオフ制御用キャパシタＣ１４１にバイアス電圧（電力）を適宜印加（供給）する電圧源（電源）３５を備えている。
【００４９】
次に、電圧源３５の動作について説明する。電圧源３５がバイアス電圧をオフ制御用キャパシタＣ１４１側に印加すると、トランジスタＱ１４のベース電圧がターンオンしきい値に達するまでの時間が短くなり、これにより、ＦＥＴＱ１２のオン期間が短くなる。
【００５０】
以上、第３実施形態によれば、第１実施形態と同様に動作することから同様の効果を奏することが可能になるとともに、電圧源３５からのバイアス電圧をオフ制御用キャパシタＣ１４１に適宜印加することによりＦＥＴＱ１２のオン期間の調整制御が可能になる。
【００５１】
図５は本発明の第４実施形態に係る自励式共振型インバータ回路を示す概略構成図で、以下この図５を用いて第４実施形態について説明すると、本自励式共振型インバータ回路は、起動回路１１、直流交流変換回路１２、オン制御回路１３およびオフ制御回路１４を第１実施形態と同様に備えているとともに、ダイオードＤ４５、およびこのダイオードＤ４５を介してオフ制御用キャパシタＣ１４１にバイアス電圧を印加する電圧源（電源）４５を備えている。
【００５２】
この電圧源４５は、ＦＥＴＱ１２のオン期間調整制御用の信号として、例えば直流交流変換回路１２の出力部から出力情報を検出する出力情報検出回路（検出回路）４５１、およびこの出力情報検出回路４５１の検出結果に応じてＦＥＴＱ１２のオン期間調整用の電圧を生成してダイオードＤ４５を介してオフ制御用キャパシタＣ１４１に印加する制御回路４５２により構成されている。
【００５３】
次に、電圧源４５の動作について説明すると、直流交流変換回路１２の出力情報に応じて得られた電圧がダイオードＤ４５を介してオフ制御用キャパシタＣ１４１に印加される。これにより、オフ制御用キャパシタＣ１４１の電圧がトランジスタＱ１４のターンオンしきい値に達するまでの時間が短くなってＦＥＴＱ１２のオン期間が短くなるから、直流交流変換回路１２の出力情報に応じたＦＥＴＱ１２のオン期間の自動調整制御が可能になる。
【００５４】
以上、第４実施形態によれば、第１実施形態と同様に動作することから同様の効果を奏することが可能になるとともに、ＦＥＴＱ１２のオン期間の自動調整制御が可能になる。
【００５５】
なお、第４実施形態では、ＦＥＴＱ１２のオン期間調整制御用の信号として、直流交流変換回路１２の出力部から出力情報が検出される構成になっているが、その検出する部分は任意的である。例えばＦＥＴＱ１２のオン期間調整制御用の信号として、ＦＥＴＱ１２のドレイン電流の検出を行って、この検出結果に応じてＦＥＴＱ１２のオン期間を調整制御する構成でもよい。
【００５６】
図６は本発明の第５実施形態に係る自励式共振型インバータ回路を示す概略構成図で、以下この図６を用いて第５実施形態について説明すると、本自励式共振型インバータ回路は、２個の起動回路１１、実質的に２個分の直流交流変換回路１２に相当する直流交流変換回路５２、２個のオン制御回路１３および２個のオフ制御回路１４を有している。
【００５７】
直流交流変換回路５２は、２石のＦＥＴ（主スイッチング素子）Ｑ５２、２個の共振用キャパシタＣ５２、センタタップで分離される２部分が２個分の１次巻線Ｌ１２に相当する１次巻線Ｌ５２、およびセンタタップで分離される２部分が２個分の２次巻線Ｌ１５に相当する２次巻線Ｌ５５により構成されている。
【００５８】
そして、上記各回路により構成される２組の一方（図６では上方の組み）における１次巻線Ｌ５２の一方の部分（インダクタ）、帰還巻線Ｌ１３および帰還巻線Ｌ１４は、それぞれ２組の他方（図６では下方の組み）における１次巻線Ｌ５２の他方の部分（インダクタ）、帰還巻線Ｌ１３および帰還巻線Ｌ１４に対して極性が逆であり、２組の各共振用キャパシタＣ５２は同一組内の１次巻線Ｌ５２の一部分に並列接続されている。なお、本自励式共振型インバータ回路の出力には、２個のダイオードＤ５１，５２、およびキャパシタＣ５１を介して負荷Ｚが接続されている。
【００５９】
このように構成することにより、実質的に２個分の第１実施形態の自励式共振型インバータ回路に相当する本自励式共振型インバータ回路がプッシュプル動作を行うようになり、プッシュプル回路方式の構成が可能になる。
【００６０】
以上、第５実施形態によれば、本自励式共振型インバータ回路が実質的に２個分の第１実施形態の自励式共振型インバータ回路によって構成されるので、第１実施形態と同様の効果を奏することが可能になるとともに、プッシュプル回路方式の構成が可能になる。
【００６１】
図７は本発明の第６実施形態に係る自励式共振型インバータ回路を示す概略構成図で、以下この図７を用いて第６実施形態について説明すると、本自励式共振型インバータ回路は、２個のコンデンサＣ１，Ｃ２、２個のダイオードＤ６１、および直流交流変換回路６２に加えて、起動回路１１、オン制御回路１３およびオフ制御回路１４を各２個有している。なお、本自励式共振型インバータ回路の出力には、第６実施形態と同様に、２個のダイオードＤ５１，５２およびキャパシタＣ５１を介して負荷Ｚが接続されている。
【００６２】
コンデンサＣ１，Ｃ２は直流電源Ｅの両出力端の間に直列接続され、それぞれに直流電源Ｅの半分の電圧が発生するように設定されている。
【００６３】
各ダイオードＤ６１は、抵抗Ｒ１１とコンデンサＣ１１の間にアノードが接続され、後述のＦＥＴＱ６２のドレインにカソードが接続されており、ＦＥＴＱ６２のオン時間が長くなりすぎないようにするためのものである。すなわち、コンデンサＣ１１の電圧がＦＥＴＱ６２のターンオン電圧を維持すると、コンデンサＣ１１、帰還巻線Ｌ１３、抵抗Ｒ１３、ダイオードＤ１４５、トランジスタＱ１４およびコンデンサＣ１１の経路でターンオフされるターンオフ時間が長くなる。一度、共振が始まると、帰還巻線Ｌ１３の起電力でＦＥＴＱ６２を十分オンにできるので、ダイオードＤ６１を用いて、ＦＥＴＱ６２のオン時にコンデンサＣ１１、ダイオードＤ６１、ＦＥＴＱ６２およびコンデンサＣ１１の経路でコンデンサＣ１１の電荷を放電させ、コンデンサＣ１１の両端電圧がほぼ０Ｖになるようにしている。
【００６４】
直流交流変換回路６２は、コンデンサ（直流電源）Ｃ１の両端間のオン／オフを行うＦＥＴ（主スイッチング素子）Ｑ６２、コンデンサ（別の直流電源）Ｃ２の両端間のオン／オフを行う別のＦＥＴＱ６２、これら２石のＦＥＴＱ６２の各々に並列接続される共振用キャパシタＣ６２、一方のＦＥＴＱ６２がオン／オフを行う経路上に介在するとともに他方のＦＥＴＱ６２がオン／オフを行う経路上に介在する１次巻線（インダクタ）Ｌ６２、およびこの１次巻線Ｌ６２に磁気結合するセンタタップ付の２次巻線Ｌ６５を有している。
【００６５】
また、２個のオン制御回路１３は、それぞれ２石のＦＥＴＱ６２を帰還巻線Ｌ１３から得られる起電力を利用してオンにし、また２個のオフ制御回路１４は、それぞれ、オフ制御用キャパシタＣ１４１の充電時間に応じて２石のＦＥＴＱ６２のオン期間の制御を行うとともに、２石のＦＥＴＱ６２をそのオン期間の経過時にオフにするように接続されている。
【００６６】
さらに、一方の帰還巻線Ｌ１３は他方の帰還巻線Ｌ１３に対して極性が逆で、また一方の帰還巻線Ｌ１４は他方の帰還巻線Ｌ１４に対して極性が逆である。
【００６７】
このように構成することにより、２石のＦＥＴＱ６２が交互にオン／オフを行うハーフブリッジ回路が得られる。また、このハーフブリッジ回路では、共振は各ＦＥＴＱ６２の内部ダイオードによっていわゆる部分共振となる。すなわち、上記他の実施形態と同様に、ＦＥＴＱ６２がオンした後にオフになると共振が始まるが、オフになった一方のＦＥＴＱ６２のドレイン・ソース間に加わる電圧がその共振によって電源電圧以上になると、他方のＦＥＴＱ６２の内部ダイオードによってクランプされ、これにより、ドレイン・ソース間の電圧が電源電圧以上の場合には共振が行われなくなる。
【００６８】
図８は本自励式共振型インバータ回路の動作時における各部の波形図で、以下この図８を用いて本自励式共振型インバータ回路の動作について説明する。
【００６９】
まず、電源が投入されると、Ａ側の起動回路１１には１次巻線Ｌ６２が介在することから、Ｂ側の起動回路１１のキャパシタＣ１１の電圧が先にＦＥＴＱ６２のターンオンしきい値に達して、Ｂ側のＦＥＴＱ６２が先にオンになる。
【００７０】
Ｂ側において、ＦＥＴＱ６２がオンになると、キャパシタＣ２、１次巻線Ｌ６２、ＦＥＴＱ６２およびキャパシタＣ２の経路上にこの順番に電流が増大しながら流れる。この電流によって１次巻線Ｌ６２が逆に励磁されて帰還巻線Ｌ１４に逆の起電力が誘導される。これにより、帰還巻線Ｌ１４から一方（図では上方）の直列回路を介してオフ制御用キャパシタＣ１４１に正電圧が印可され、オフ制御用キャパシタＣ１４１の電圧が上昇してトランジスタＱ１４のベース電圧が上昇する。この後、トランジスタＱ１４のベース電圧がそのターンオンしきい値に達すると（時点ｔ１０）、トランジスタＱ１４がオンになってＦＥＴＱ６２がオフになる。
【００７１】
一方、Ａ側において、起動回路１１のキャパシタＣ１１の電圧がＢ側の起動回路１１に遅れて上昇してトランジスタＱ１４のベース電圧がそのターンオンしきい値に達しても、上記１次巻線Ｌ６２の逆の励磁によって帰還巻線Ｌ１３に逆の起電力が誘導され、ＦＥＴＱ６２のゲート電圧が下がるので、ＦＥＴＱ６２はオンにならずにオフのままとなる。
【００７２】
Ｂ側において、ＦＥＴＱ６２がオフになると、１次巻線Ｌ６２の励磁エネルギが共振用キャパシタＣ６２に移動してドレイン電圧が上昇する。この後、このドレイン電圧がコンデンサＣ２の電圧以上になると、Ａ側のＦＥＴＱ６２の内部ダイオードによってクランプされる（時点ｔ１１）。このような電圧変動が生じると、１次巻線Ｌ６２が正に励磁されて帰還巻線Ｌ１３，１４に正の起電力が誘導される。これにより、帰還巻線Ｌ１４に正の電圧が発生し、オフ制御用キャパシタＣ１４１が下方の直列回路を介して放電を始めてトランジスタＱ１４のベース電圧が下降する（「Ｂ側のＣ１４１の電圧」参照）。この後、トランジスタＱ１４のベース電圧がそのターンオンしきい値よりも低くなるとトランジスタＱ１４がオフになる一方、ＦＥＴＱ６２のゲート電圧もターンオンしきい値よりも低くなるからＦＥＴＱ６２はオフを維持する。
【００７３】
一方、Ａ側において、Ｂ側のＦＥＴＱ６２がオフになると、帰還巻線Ｌ１３に逆の起電力が誘導されなくなって正の起電力が誘導されるので、ＦＥＴＱ６２のゲート電圧が上昇してそのターンオンしきい値に達し、ＦＥＴＱ６２がオンになる（時点ｔ１２）。この後、キャパシタＣ１、ＦＥＴＱ６２、１次巻線Ｌ６２およびキャパシタＣ１の経路上にこの順番に電流が増大しながら流れ、１次巻線Ｌ６２が正に励磁されて帰還巻線Ｌ１３，Ｌ１４に正の起電力が誘導される。これにより、帰還巻線Ｌ１４から上方の直列回路を介してオフ制御用キャパシタＣ１４１に正電圧が印可され、オフ制御用キャパシタＣ１４１の電圧が上昇してトランジスタＱ１４のベース電圧が上昇する（「Ａ側のＣ１４１の電圧」参照）。この後、トランジスタＱ１４のベース電圧がそのターンオンしきい値に達すると、トランジスタＱ１４がオンになってＦＥＴＱ６２がオフになる（時点ｔ１３）。この後、共振が始まり、ドレイン電圧が上昇してクランプされ（時点ｔ１４）、１次巻線Ｌ６２が逆に励磁されて帰還巻線Ｌ１３，１４に逆の起電力が誘導される。これにより、オフ制御用キャパシタＣ１４１が放電を始めてトランジスタＱ１４のベース電圧が下降する（「Ａ側のＣ１４１の電圧」参照）。この後、トランジスタＱ１４のベース電圧がそのターンオンしきい値よりも低くなるとトランジスタＱ１４がオフになる一方、ＦＥＴＱ６２のゲート電圧もターンオンしきい値よりも低くなるからＦＥＴＱ６２はオフを維持する。
【００７４】
一方、Ｂ側において、Ａ側のＦＥＴＱ６２がオフになると（時点ｔ１３）、帰還巻線Ｌ１３に正の起電力が誘導されなくなって逆の起電力が誘導されるので、ＦＥＴＱ６２のゲート電圧が上昇してそのターンオンしきい値に達し、ＦＥＴＱ６２がオンになる。この後、キャパシタＣ２、１次巻線Ｌ６２、ＦＥＴＱ６２およびキャパシタＣ２の経路上にこの順番に電流が増大しながら流れ、１次巻線Ｌ６２が正に励磁されて帰還巻線Ｌ１３，Ｌ１４に正の起電力が誘導される。これにより、オフ制御用キャパシタＣ１４１の電圧が上昇してトランジスタＱ１４のベース電圧が上昇する。この後、トランジスタＱ１４のベース電圧がそのターンオンしきい値に達すると、トランジスタＱ１４がオンになってＦＥＴＱ６２がオフになる（時点ｔ１５）。
【００７５】
以後、同様にして一対のＦＥＴＱ６２は同時にオンとならないようにデットタイムを有しながら交互にオン／オフを繰り返す。これにより、インバータ動作が持続する。
【００７６】
以上、第６実施形態によれば、第１実施形態と同様の効果を奏することが可能になるとともに、ハーフブリッジ回路方式の構成が可能になる。
【００７７】
【発明の効果】
以上のことから明らかなように、請求項１、２および７記載の発明によれば、高出力時でも抵抗での損失に対する放熱対策を不要にすることが可能になるとともに、出力安定化制御や必要に応じた可変出力制御を容易に実現することが可能となる。
また、請求項１記載の発明によれば、主スイッチング素子のオン期間の調整制御が可能になる。
【００７８】
請求項３記載の発明によれば、小型化が可能になる。
【００７９】
請求項４記載の発明によれば、補助スイッチング素子の電圧が負方向に大きく降圧されるのを抑制することが可能になる。
【００８０】
請求項５記載の発明によれば、主スイッチング素子の安定なオフ制御が可能になる。
【００８２】
請求項６記載の発明によれば、主スイッチング素子のオン期間の自動調整制御が可能になる。
【００８３】
請求項８記載の発明によれば、プッシュプル回路方式の構成が可能になる。
【００８４】
請求項９記載の発明によれば、ハーフブリッジ回路方式の構成が可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る自励式共振型インバータ回路を示す概略構成図である。
【図２】本自励式共振型インバータ回路の動作時における１次巻線のＦＥＴ側の電圧、ＦＥＴを流れるドレイン電流、ＦＥＴのゲート電圧、トランジスタのベース電圧およびオフ制御用キャパシタの電圧を示す波形図である。
【図３】本発明の第２実施形態に係る自励式共振型インバータ回路を示す概略構成図である。
【図４】本発明の第３実施形態に係る自励式共振型インバータ回路を示す概略構成図である。
【図５】本発明の第４実施形態に係る自励式共振型インバータ回路を示す概略構成図である。
【図６】本発明の第５実施形態に係る自励式共振型インバータ回路を示す概略構成図である。
【図７】本発明の第６実施形態に係る自励式共振型インバータ回路を示す概略構成図である。
【図８】本自励式共振型インバータ回路の動作時における各部の波形図である。
【図９】自励発振の回路方式の一例を示す従来の自励式共振型インバータ回路の概略構成図である。
【図１０】補助スイッチング素子を使用する別の方式を示す図である。
【符号の説明】
１１ 起動回路
１２ 直流交流変換回路
１３ オン制御回路
１４ オフ制御回路
Ｑ１２ ＦＥＴ
Ｑ１４ トランジスタ
Ｌ１２ １次巻線
Ｌ１３，Ｌ１４ 帰還巻線
Ｃ１２ 共振用キャパシタ
Ｃ１４１ オフ制御用キャパシタ
Claims (9)
- 直流電源の両出力端間のオン／オフを行う主スイッチング素子、この主スイッチング素子がオン／オフを行う経路上に介在するインダクタ、およびこのインダクタとともに共振回路を構成する共振用キャパシタを有し、前記直流電源からの直流電力を高周波の交流電力に変換する直流交流変換回路と、
前記インダクタと磁気結合する帰還インダクタから得られる起電力を利用して前記主スイッチング素子をオンにするオン制御回路と、
逆並列接続される２個のダイオード、これら２個のダイオードとそれぞれ直列回路を構成する２個の抵抗、前記インダクタと磁気結合する帰還インダクタの一端側に前記２組の直列回路を介して一端が接続されるオフ制御用キャパシタ、このオフ制御用キャパシタの一端側にアノードが接続されるダイオード、およびこのダイオードのカソード側に接続される補助スイッチング素子を有し、前記オフ制御用キャパシタの充電時間に応じて前記主スイッチング素子のオン時点からオフ時点までのオン期間の制御を行うとともに、このオン期間の経過時に前記補助スイッチング素子が前記主スイッチング素子をオフにするオフ制御回路と、
前記オフ制御用キャパシタへの電力供給用の電源と
を備える自励式共振型インバータ回路。 - 前記オン制御回路は、前記主スイッチング素子のオン用に利用される起電力を得るための前記帰還インダクタとして第１帰還インダクタを有し、
前記オフ制御回路は、前記２組の直列回路を介して前記オフ制御用キャパシタに接続される前記帰還インダクタとして第２帰還インダクタを有する
請求項１記載の自励式共振型インバータ回路。 - 前記オン制御回路およびオフ制御回路の双方は、前記インダクタと磁気結合する帰還インダクタを同一の帰還インダクタで共有する請求項１記載の自励式共振型インバータ回路。
- 前記オフ制御用キャパシタの一端および他端にそれぞれカソードおよびアノードが接続される放電電圧クランプ用のダイオードを備える請求項１〜３のいずれかに記載の自励式共振型インバータ回路。
- 前記磁気結合によって生じる起電力の正極性の電圧を一定にして前記２組の直列回路を介して前記オフ制御用キャパシタに印加する定電圧回路を備える請求項１〜４のいずれかに記載の自励式共振型インバータ回路。
- 前記電源は、前記主スイッチング素子のオン期間調整制御用の信号検出を行う検出回路と、この検出回路の検出結果に応じて前記オフ制御用キャパシタに電力を供給する制御回路とを備える請求項１記載の自励式共振型インバータ回路。
- 前記主スイッチング素子は１石であり、前記共振用キャパシタは前記インダクタに並列接続される請求項１〜６のいずれかに記載の自励式共振型インバータ回路。
- 前記直流交流変換回路、オン制御回路およびオフ制御回路を２組有し、
前記２組の一方における前記直流交流変換回路のインダクタ、前記オン制御回路で利用される帰還インダクタ、および前記オフ制御回路で利用される帰還インダクタは、それぞれ前記２組の他方における前記直流交流変換回路のインダクタ前記オン制御回路で利用される帰還インダクタ、および前記オフ制御回路で利用される帰還インダクタに対して極性が逆であり、
前記２組の各共振用キャパシタは同一組内のインダクタに並列接続される
請求項１〜６のいずれかに記載の自励式共振型インバータ回路。 - 前記オン制御回路およびオフ制御回路を各２個有し、
前記直流交流変換回路は、前記主スイッチング素子、前記直流電源と直列接続される別の直流電源の両出力端間のオン／オフを行う別の主スイッチング素子、これら２石の主スイッチング素子の各々に並列接続される共振用キャパシタ、および前記２石の主スイッチ ング素子の一方がオン／オフを行う経路上に介在するとともに前記２石の主スイッチング素子の他方がオン／オフを行う経路上に介在するインダクタを有し、
前記２個のオン制御回路は、それぞれ前記２石の主スイッチング素子を前記帰還インダクタから得られる起電力を利用してオンにし、
前記２個のオフ制御回路は、それぞれ、前記２石の主スイッチング素子のオン期間の制御を行うとともに、前記２石の主スイッチング素子を前記オン期間の経過時にオフにし、
前記２個のオン制御回路の一方で利用される帰還インダクタは、前記２個のオン制御回路の他方で利用される帰還インダクタに対して極性が逆であり、
前記２個のオフ制御回路の一方で利用される帰還インダクタは、前記２個のオフ制御回路の他方で利用される帰還インダクタに対して極性が逆である
請求項１〜６のいずれかに記載の自励式共振型インバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23960798A JP3654000B2 (ja) | 1998-08-26 | 1998-08-26 | 自励式共振型インバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23960798A JP3654000B2 (ja) | 1998-08-26 | 1998-08-26 | 自励式共振型インバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000069767A JP2000069767A (ja) | 2000-03-03 |
| JP3654000B2 true JP3654000B2 (ja) | 2005-06-02 |
Family
ID=17047271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23960798A Expired - Lifetime JP3654000B2 (ja) | 1998-08-26 | 1998-08-26 | 自励式共振型インバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3654000B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3115116U (ja) | 2005-07-26 | 2005-11-04 | 船井電機株式会社 | 自励式インバータ回路 |
| JP2008005607A (ja) * | 2006-06-21 | 2008-01-10 | Matsushita Electric Works Ltd | 自励式発振回路 |
| JP6273918B2 (ja) * | 2014-03-10 | 2018-02-07 | 株式会社リコー | 自励式インバータ装置及びプラズマ発生装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6341837Y2 (ja) * | 1980-07-18 | 1988-11-02 | ||
| JP3416863B2 (ja) * | 1994-06-27 | 2003-06-16 | 松下電工株式会社 | 電源装置 |
| JPH09233849A (ja) * | 1996-02-21 | 1997-09-05 | Matsushita Electric Ind Co Ltd | スイッチングインバータ回路 |
| JP3391999B2 (ja) * | 1996-12-24 | 2003-03-31 | 松下電工株式会社 | 電源回路 |
-
1998
- 1998-08-26 JP JP23960798A patent/JP3654000B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000069767A (ja) | 2000-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3247328B2 (ja) | 非接触電力伝達装置 | |
| US7242595B2 (en) | Switching power supply circuit | |
| JP4395881B2 (ja) | スイッチング電源装置の同期整流回路 | |
| US20080043506A1 (en) | Dc-ac converter | |
| US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
| US6366480B2 (en) | Switching power supply apparatus | |
| KR20000035380A (ko) | 스위칭 전원 회로 | |
| JP4632023B2 (ja) | 電力変換装置 | |
| US9935547B2 (en) | System and method for a switched-mode power supply | |
| JP2001025243A (ja) | スイッチング電源装置 | |
| JP2003047179A (ja) | 非接触電力伝達装置 | |
| JP3821454B2 (ja) | 蛍光ランプ点灯装置 | |
| KR20070026016A (ko) | 전력 변환 장치 | |
| KR20200106167A (ko) | 통합된 자가 구동식 능동 클램프 | |
| WO2012098867A1 (ja) | 非接触充電装置の給電装置 | |
| JP4683364B2 (ja) | 複合共振型スイッチング電源装置 | |
| JP2001333576A (ja) | Ｄｃ／ｄｃコンバータの制御方法 | |
| JP3654000B2 (ja) | 自励式共振型インバータ回路 | |
| JP2004266976A (ja) | 電源装置 | |
| KR100387382B1 (ko) | 고효율의 스위칭모드 전원공급기 | |
| US20080037299A1 (en) | Method for driving dc-ac converter | |
| JP3263751B2 (ja) | スイッチング電源 | |
| JP2005073403A (ja) | 突入電流抑制回路 | |
| JP2001292571A (ja) | 同期整流回路 | |
| JP3761558B2 (ja) | スイッチング電源回路及び該スイッチング電源回路に用いられる制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |