JP3647380B2 - 定電圧電源装置及びそれを用いた伝送システムの中継装置 - Google Patents
定電圧電源装置及びそれを用いた伝送システムの中継装置 Download PDFInfo
- Publication number
- JP3647380B2 JP3647380B2 JP2001082075A JP2001082075A JP3647380B2 JP 3647380 B2 JP3647380 B2 JP 3647380B2 JP 2001082075 A JP2001082075 A JP 2001082075A JP 2001082075 A JP2001082075 A JP 2001082075A JP 3647380 B2 JP3647380 B2 JP 3647380B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- constant voltage
- delay
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Rectifiers (AREA)
Description
【発明の属する技術分野】
本発明は、安定化電源装置に関する。特に、力率改善装置を併設した電源装置において、給電開始時には力率改善装置を一定時間停止させることにより、それらを並列接続可能とする定電圧電源装置に関する。複数の定電圧電源装置が同時に起動されるような全ての場合に適用できる。従って、工場、事務所、家庭内におるけ複数の電気装置を同時に起動させる場合の定電圧電源装置として用いることができる。特に、本発明は、複数並列接続されるCATV中継装置の電源装置に適用できる。
【0002】
【従来の技術】
近年、安定化電源装置には力率改善装置が用いられている。力率改善装置とは、交流回路の電圧と電流の位相差を少なくして負荷への入力を最大にする装置である。図6に、力率改善型昇圧回路を用いた定電圧電源装置を示す。図は、概略回路図である。力率改善型昇圧回路10(PFC:Power Factor Correction Circuit)は、一種のアクティブフィルタであり、コイル11、ダイオード12、平滑コンデンサ13、スイッチング装置14、及び発振回路15からなる。この力率改善型昇圧回路10は、電源装置に適用される場合は、図のように全波整流回路20とDC−DCコンバータ30間に挿入されて使用される。
【0003】
この回路において、全波整流回路20から入力される電流をIin、電圧をVin、コイル11のインダクタンスをL、スイッチング装置14のオン時間をτとすれば、平滑コンデンサ13に流入する電流Iinは次式で表される。
【数1】
Iin=Vin・τ/L (1)
上式は、スイッチング装置14のオン時間τの制御により電流Iinが制御できることを示している。即ち、負荷電流が時間的に変動しても、オン時間が調整されることで、負荷変動に応じた電圧/電流比に制御することができる。そして、その時、両者の位相差±θをほぼゼロとすることができる。即ち、力率=cosθが最大に制御される。
【0004】
具体的には、出力電圧Vout とスイッチング装置14に流れる電流に基づいて、そのスイッチング装置14をオン・オフする。例えば、スイッチング装置14に流れる電流が所定値以上となるとスイッチング装置14をオフに、平滑コンデンサ13の端子電圧、即ち、出力電圧が所定値以下になると再びオンする。これにより、図7に示す鋸歯状の電流波形が形成される。これにより、負荷変動に対して、力率改善型昇圧回路10の入力電圧Vinと平均入力電流Iinの位相はほぼ一致される。即ち、DC−DCコンバータ30への入力は常に最大に、即ち定電圧電源装置としての出力は常に最大になるように制御されている。
【0005】
【発明が解決しようする課題】
しかしながら、例えばCATV伝送路では上記定電圧電源装置を有した中継装置が、伝送路に並列に設置される。即ち、伝送路に沿って上記定電圧電源装置が、即ち、上記力率改善型昇圧回路が多数並列に配置される。このように力率改善型昇圧回路を電源供給ラインに多数並列に接続すると、給電開始時には各力率改善型昇圧回路の平滑コンデンサ13が全て空であるため、上記スイッチング装置14がほぼ同時にオン動作することになる。即ち、各コイル11から接地に向かって一斉に電流が流れることになり供給側では過電流となる。即ち、給電点の安全装置が作動して、給電が停止されるという問題があった。
【0006】
本発明は上述した問題点を解決するためになされたものであり、その目的は、複数の力率改善型定電圧電源装置への給電開始において、各力率改善型昇圧回路の起動を遅延させることにより同時動作を回避し、給電側の過電流を防止したことである。即ち、力率改善型電源装置の並列配置を可能とすることである。
又、発明の他の目的は、CATV伝送路の各中継装置に力率改善型定電圧電源装置の使用を可能とすることである。そして、それにより中継装置を省電力とするとともに電源供給開始時においてもその安定性を確立することである。
【0007】
【課題を解決するための手段】
上記の課題を解決するために請求項1及び請求項2に記載の定電圧電源装置は、電源供給ラインに並列に複数設置される定電圧電源装置であって、整流回路、発振回路、昇圧回路、並びに電圧変換回路を備え、発振回路が昇圧回路のスイッチング装置を制御して電圧を昇圧させその昇圧電圧を電圧変換回路に印加して定電圧を得る定電圧電源装置において、昇圧回路の出力電圧を検出する電圧検出回路と、昇圧回路の出力電圧に基づいて遅延信号を発生する遅延信号発生回路と、遅延信号発生回路の出力に基づいてスイッチング装置のスイッチング開始時期を遅延させる遅延装置とを備える。
【0008】
従来例で述べたように、力率改善型電源装置を電源供給ラインに並列に複数設置すると、初期段階の給電開始時においては、昇圧回路の出力電圧が所定値に立上がるまでの間、スイッチング装置が同時に比較的長い期間オン動作するため、供給側で過電流になるという問題がある。
そこで本発明では、先ず電圧検出回路が昇圧回路の出力電圧を検出する。この電圧検出回路は、例えば減衰回路である。そして、遅延信号発生回路がその出力電圧、例えばトリガ電圧を受けて遅延時間を算出し遅延信号を発生する。
【0009】
遅延時間の算出とは、例えばクロックのカウントであり所定数のカウント終了後、上記遅延信号を発生する。即ち、遅延信号は遅延終了の意味である。そして、この遅延信号を次段の遅延装置が受けスイッチング装置を実効的に動作させる。即ち、通常動作に比較して、カウント所要時間だけ実効的なスイッチング動作を遅延させる。尚、この遅延は、例えば発振回路の発振自体の遅延であってもよいし、又、例えば、発振回路からスイッチング装置へ信号経路のオン・オフによる遅延であってもよい。又、スイッチング装置内の電流路に直列に、上記の遅延時間だけオフするスイッチを設けたものでも良い。
【0010】
このように給電開始時にスイッチング装置の動作が遅延されると、例えば昇圧回路の平滑コンデンサには、その遅延時間内に、入力電圧に応じた電力が蓄積される。即ち、力率は最適ではないが昇圧回路の電圧は立ち上がり、次段の電圧変換回路を作動させる。昇圧回路が、一旦作動すれば、次段の電圧変換回路の負荷変動にはばらつきがあるため、遅延信号によって遅延が解除されても昇圧回路のスイッチング装置は、一斉には動作しない。即ち、従来のように給電開始時において、給電側が過電流になることはない。従って、従来の力率改善型電源装置をこのような構成にすれば、それらを電源供給ラインにそって並列に多数配置することができる。即ち、例えば長い伝送線路で電力供給を行うネットワークシステムの中継装置に使用できる。即ち、上記ネットワークシステムに有用な定電圧電源装置となる。
又、昇圧回路は、例えば、整流回路の出力電流を通過させるコイル、コンデンサに充電させる向きにのみ電流を流すダイオード、コイルを流れる電流を蓄積するコンデンサ等で構成される。そして、スイッチング装置は、コイルの出力端子と接地線路との間に、即ち、ダイオードとコンデンサとの接続回路に並列に設けられる。
発振回路は、スイッチング装置の接点をオンオフさせるための信号を生成する回路である。例えば、昇圧回路のコイルに流れる電流が所定値に達した時にスイッチング装置の接点をオフし、昇圧回路のコンデンサの端子電圧が所定値より低下した時にスイッチング装置の接点をオンさせる信号を発生する回路である。
また、請求項1又は請求項2に記載の定電圧電源装置によれば、遅延装置は遅延信号によってオン・オフ制御される半導体スイッチであることを特徴とする。この半導体スイッチは、遅延信号発生回路の遅延信号(’H’又は’L’)で、導通、切断が制御される例えばトランジスタ、アナログスイッチ等の半導体素子である。よって、容易にスイッチング装置の作動、停止を切り換えることができる。即ち、力率改善機能を容易に切り換えることができる。又、それを高速に行うことができる。
【0011】
請求項1に記載の定電圧電源装置によれば、遅延信号発生回路は比較回路であることを特徴とする。例えば、比較回路の参照電圧を昇圧回路のある程度、立ち上がった出力電圧(通常動作時の出力電圧を含む)に等しく設定する。給電開始時には、昇圧回路側の例えば平滑コンデンサは空であるので、比較回路は、例えば’L’を出力する。即ち、スイッチング装置は停止される。その後、昇圧回路は交流電流の数サイクルでその出力電圧が所定値になる。これにより、比較回路は’H’を出力する。即ち、スイッチング装置を動作させる。
【0012】
この比較回路の出力信号の’L’から’H’の切り換え時間が遅延時間となる。即ち、昇圧回路の平滑コンデンサの充電時間が遅延時間となるように構成すれば、クロックを用いた遅延と同等の効果がある。これによっても、スイッチング装置の同時作動が防止され、給電側の過電流が回避される。尚、この時、遅延時間は平滑コンデンサの充電時間となるが、上記参照電圧をそれより小に設定すれば遅延時間はより短くなる。遅延時間をコンデンサの充電時間より短くして用いても良い。又、上記比較回路は例えばアナログコンパレータであっても、デジタルコンパレータであってもよい。両者を含む。
【0013】
例えば、比較回路がアナログコンパレータである場合には、基準電圧と可変抵抗で参照値を任意に設定できる。又、デジタルコンパレータであれば、例えばDIPスイッチ等で設定できる。
比較回路の参照値は任意に設定可能であるので、遅延時間を任意に全て異ならせることができる。即ち、各スイッチング装置の動作開始時刻を任意に全て異ならせることができる。これによっても、電源供給側の過電流を確実に回避することができる。
【0014】
請求項2に記載の定電圧電源装置によれば、遅延信号発生回路はタイマ回路であることを特徴とする。タイマ回路であれば、各定電圧電源装置におけるスイッチング装置の起動を正確に遅延させることができる。即ち、予め従来方式による昇圧時間を測定しておけば、最小時間で力率改善機能を作動させることができる。よって、より省電力型の定電圧電源装置となる。
【0015】
タイマ回路の遅延時間は任意に設定可能である構成にすれば、各タイマ回路による遅延時間を全て異ならせることができる。即ち、各スイッチング装置の動作開始時刻を全て異ならせることができる。これにより、電源供給側の過電流を確実に回避することができる。
【0016】
請求項3に記載の定電圧電源装置によれば、タイマ回路は電力供給線の交流周波数を所定数カウントすることを特徴とする。
例えば、昇圧回路(の平滑コンデンサ)は交流電流の数サイクルで所定値に達する。即ち、この交流周波数を数カウント計数すれば確実に昇圧回路(の平滑コンデンサ)を定常状態とすることができる。
よって、交流周波数を所定数、計数する間そのスイッチング装置を停止すれば、電力供給開始時における過電流を確実に回避することができる。
【0017】
請求項4に記載の定電圧電源装置によれば、その遅延装置は昇圧回路のスイッチング装置に直列に設けられることを特徴とする。この構成は、スイッチング装置には発振回路からのスイッチング信号(高周波信号)を入力させるものの、整流後の脈流電流の流入を遅延時間だけ阻止する構成である。即ち、遅延時間だけスイッチング装置の機能を停止させる構成である。
【0018】
例えば、遅延信号発生回路の遅延信号が’L’であればオフ、即ち切断状態となり、整流後の脈流電流のスイッチング装置への流入が遮断される。又、遅延時間後、遅延信号発生回路の遅延信号を’H’とすれば、オン、即ち導通状態となり、整流後の脈流電流が流入する。即ち、力率改善機能が作動する。このように、従来のスイッチング装置に遅延装置を直列に挿入し、それを電圧検出回路と遅延信号発生回路で制御すれば、容易に力率改善機能と停止、作動が制御できる。即ち、多数に並列接続しても、給電開始時に安定動作をする定電圧電源装置が実現できる。
【0019】
請求項5に記載の定電圧電源装置によれば、遅延装置は発振回路の電源ライン上に設けられることを特徴とする。この構成は、発振回路の電源ラインに遅延装置を設けて、発振回路自身の動作をオン・オフさせる構成である。即ち、当初、発振回路への電力供給を停止し、遅延時間後、その供給を開始する構成である。これにより、スイッチング装置は、遅延時間後、動作を開始する。
このような構成としても、請求項4に記載の定電圧電源装置と同等の効果が得られる。即ち、給電開始時にも安定動作をする定電圧電源装置が実現できる。尚、上記電源ラインは、接地ラインも含む。電源ラインは、供給された電流の流れる経路を意味する。上記遅延装置は、その経路上の何れの個所に設けても良い。
【0020】
請求項6に記載の定電圧電源装置によれば、遅延装置は発振回路の出力線上に設けられることを特徴とする。この構成は、発振回路の出力線上に遅延装置を設けて、出力されるスイッチング信号をオン・オフさせる構成である。即ち、当初、発振回路の出力線を切断し、遅延時間後、それを接続する構成である。これにより、スイッチング装置は、遅延時間後、通常動作を開始する。
このような構成としても、請求項4に記載の定電圧電源装置と同等の効果が得られる。尚、上記出力線は、発振回路の出力端子からスイッチング装置のコントロール入力端子に至る経路を意味する。上記遅延装置は、その経路上の何れの個所に設けても良い。
【0021】
【0022】
請求項7に記載の伝送システムの中継装置は、請求項1乃至請求項6の何れか1項に記載の定電圧電源装置を用いたことを特徴とする。
伝送システムの中継装置は、例えば増幅器等を作動させる定電圧電源装置を有しており、それらは伝送路にそって並列に設置される。又、各定電圧電源装置の電力は、例えば伝送システムの中央装置側から送電される。
本発明による中継装置は、請求項1乃至請求項6の何れか1項に記載の定電圧電源装置を用いている。よって、給電開始時において、伝送システムの供給側で過電流は流れることはない。よって、給電開始時において伝送システムの安定動作を保証する中継装置となる。
【0023】
請求項8に記載の伝送システムの中継装置はローパスフィルタを有し、そのローパスフィルタによって伝送路から交流電力を抽出する。そして、それにより定電圧電源装置を作動することを特徴とする。従って、伝送路にデータ信号と交流電力を重畳させて伝送するシステム、例えばCATV伝送システムに適用できる中継装置となる。即ち、例えばCATV伝送システムの給電開始時においても、局側に過電流を生じさせない、安定動作を保証する中継装置となる。
【0024】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。なお、本発明は下記実施例に限定されるものではない。
(第1実施例)
図1に本発明の定電圧電源装置を示す。図は、回路図である。本発明の定電圧電源装置60は、整流回路である全波整流回路20、コイル11、ダイオード12、平滑コンデンサ13、スイッチング装置14、発振回路15、遅延信号発生回路であるタイマ回路40、半導体スイッチ41、電圧検出回路50、電圧変換回路であるDC−DCコンバータ30から構成される。尚、コイル11、ダイオード12、平滑コンデンサ13、スイッチング装置14、発振回路15とで、従来例の力率改善型昇圧回路10が構成される。
【0025】
全波整流回路20は、入力端子AC_INから入力された交流電力を全波整流する整流器である。力率改善型昇圧回路10は、交流回路の電圧と電流の位相差を少なくしてその出力電力を、負荷変動にかかわらず最大とする装置である。即ち、入力側の電圧/電流比が一定値になるように、スイッチング装置14を発振回路15でオン・オフする装置である。又、電圧検出回路50は、力率改善型昇圧回路10の出力電圧を検出する回路である。例えば、その出力電圧を減衰する減衰器である。
又、タイマ回路40は、交流電力の立ち上がりを計数する例えばダウンカウンタである。即ち、任意に入力されたデータ(カウント値)をダウンカウントし、そのカウント終了時に遅延信号である終了信号を出力するカウンタである。例えば、交流電力を3サイクルカウントすれば、遅延信号を出力する。半導体スイッチ41はこの遅延信号によって制御されるオン・オフスイッチである。これは、例えばアナログスイッチ、トランジスタ、リレー等から構成される。
【0026】
次に、信号の流れに従って各構成要素の機能を説明する。上述したように、従来の力率改善型の定電圧電源装置を並列に多数設置すると、給電開始時に供給側のヒューズが作動するという問題がある。これは、給電開始時に、力率改善型昇圧回路10のスイッチング装置14が同時に動作するためである。即ち、初期段階においてスイッチング装置14が全て同時にオンになるため、コイル11を介して電流が一斉に接地に流れるからである。
【0027】
それを防止するため、本実施例では先ず電圧検出回路50が力率改善型昇圧回路10の出力電圧Vout を検出する。そして、それを例えば減衰して出力する。初期段階であるので、平滑コンデンサ13は空である。従って、ほぼ0Vがタイマ回路40に、例えばイネーブル信号として出力される。タイマ回路40はそのイネーブル信号よって、例えばカウントダウンを開始する。即ち、タイマ回路40は、データ入力されたカウンタ値、例えば上記3値を、交流周波数でカウントダウンする。即ち、このカウントダウン期間が、遅延時間となる。
即ち、当初は、半導体スイッチ41はタイマ回路40の出力によってオフとなり、コイル電流は接地には流出しない。そして、その遅延時間の間、整流後の脈流電力はコイル11、ダイオード12を介して平滑コンデンサ13に蓄積される。即ち、昇圧回路の出力電圧は立ち上がり、次段の電DC−DCコンバータ30を作動させる。
【0028】
カウントダウンが終了すれば、タイマ回路40の出力が、例えば’H’となり半導体スイッチ41がオンされる。即ち、スイッチング装置14を接地に導通させる。これにより、コイル電流がスイッチング装置14を介して接地に流れるようになり、力率改善型昇圧回路10が通常動作となる。これにより、DC−DCコンバータ30の出力端子DC_OUTからは、例えば24Vの定電圧が出力される。
【0029】
この力率改善型昇圧回路10が、一旦作動すれば、次段のDC−DCコンバータ30の負荷変動にはばらつきがあるので、それ以降はスイッチング装置14は一斉に、同じには動作しない。即ち、従来のように給電開始時において、給電側が過電流になることはない。従って、従来の力率改善型昇圧回路10に本実施例のような電圧検出回路50とタイマ回路40と半導体スイッチ41を備えて定電圧電源装置を構成すれば、それらを電源供給ラインにそって並列に多数配置することができる。即ち、例えば長い伝送線路を有するネットワークシステムの中継装置に適用することができる。即ち、ネットワークシステムの中継装置に有用な定電圧電源装置とすることができる。
尚、この場合、各タイマ回路40に設定されるデータ(参照値)は異なる値であることが望ましい。参照値が異なると、各遅延時間も異なることになる。即ち、各スイッチング装置14の起動時刻が確実に異なることになる。よって、確実に給電側の過電流を防止することができる。
【0030】
(第2実施例)
図2に本発明の定電圧電源装置の第2実施例を示す。図は、回路図である。第1実施例は遅延信号発生回路をタイマ回路40とした1例であった。本実施例は、それを比較回路45とした例である。この比較回路45は、例えば可変抵抗VRにより参照電圧を基準電圧Eの分圧とするアナログコンパレータである。例えば、その基準電圧Eを通常動作の力率改善型昇圧回路10の減衰後の出力電圧Vout ’に等しいか、又は僅かに下回る、又は、一斉に給電されても給電点において過電流とはならない電圧値になるように設定する。
【0031】
給電開始時には、力率改善型昇圧回路10の例えば平滑コンデンサ13は空である。この時、出力電圧Vout ’<参照電圧Eであるので比較回路45は、半導体スイッチ41に、例えば(比較結果)’L’を出力する。これにより、スイッチング装置14は作動されない。よって、力率が小である通常の平滑化が行われ、交流入力の数サイクルでその平滑コンデンサ13は飽和する。平滑コンデンサ13が飽和すると、出力電圧Vout が所定値になり出力電圧Vout ’が基準電圧Eになる。よって、比較回路45は次に逆の’H’を出力する。
【0032】
この比較回路45の出力信号(=遅延信号)の’L’から’H’の切り換え時間が遅延時間となる。即ち、力率改善型昇圧回路10の平滑コンデンサ13の充電時間が遅延時間となるように構成すれば、第1実施例のタイマ回路40を用いた場合と同等の効果がある。従って、このような構成でも、給電開始時のスイッチング装置4の同時オンが防止され、給電側の過電流が回避される。
この場合、各比較回路45に設けられる可変抵抗VRの抵抗値は、異なる値であることが望ましい。可変抵抗VRの抵抗値が異なると、各遅延時間も異なることになり、各スイッチング装置14の起動時刻が確実に異なることになる。よって、確実に給電側の過電流を防止することができる。
【0033】
尚、上記比較回路45はデジタルコンパレータであってもよい。その時は、可変抵抗VRに代えて、参照値として例えばDIPスイッチ等でデジタル値を入力する。そして、電圧検出回路50の出力に図示しないA/D変換器を備え、A/D変換されたデジタル値をそのデジタルコンパレータに出力すればよい。同様の結果が得られる。
【0034】
(第3実施例)
図3に第1実施例又は第2実施例の定電圧電源装置を用いたCATV伝送システムの中継装置を示す。図は、ブロック図である。このシステムは、中央装置であるCATV局1、CATV局1から延出された同軸ケーブル2、中継装置100、中継装置100から分岐された分岐線路5、分配器6、需要家の端末装置7から構成される。又、中継装置100は、ハイパスフィルタ(HPF)4、ローパスフィルタ(LPF)3(電力分離フィルタ)、第1、又は第2実施例の力率改善型電源装置である定電圧電源装置60及び双方向増幅器70から構成される。
【0035】
このシステムにおいては、同軸ケーブル2にはデータ信号(TV信号も含む)と交流電力が重畳されている。即ち、CATV局1がデータ信号と交流電力を重畳させて送出するシステムである。各中継装置100では、LPF3によって交流電力を抽出し、それを定電圧電源装置60に供給する。定電圧電源装置60は、第1、又は第2実施例のように構成されており、例えば24Vの定電圧を出力し双方向増幅器70に与える。
この時、定電圧電源装置60の力率改善型昇圧回路10(図1)は、第1及び第2実施例で説明したように給電開始時において一斉作動しないように設定されている。よって、給電側に過電流が流れることはない。即ち、給電開始時にも安定動作を保証する中継装置とすることができる。
【0036】
(変形例)
以上、本発明を表わす1実施例を示したが、他にさまざまな変形例が考えられる。
例えば、第1実施例では、半導体スイッチ41をスイッチング装置14に直列に配置し、スイッチング装置14の作動を遅延させたが、図4に示すようにそれを発振回路15の電源供給ラインである接地線上に設けても良い。即ち、発振回路15に対する電源供給時刻を遅らせることで、結果的にスイッチング装置14の作動を遅延させてもよい。このように構成してもよい。
【0037】
又、図5に示すように、その半導体スイッチ41を発振回路15の出力に設けても良い。即ち、発振回路15を通常に動作させておいて、その出力を半導体スイッチ41でオン・オフさせてもよい。即ち、給電開始時は半導体スイッチ41をオフにし、一定時間後、それをオンにしてもよい。結果的にスイッチング装置14の動作は遅延される。このように構成してもよい。
【0038】
又、上記半導体スイッチ41の位置変更は、第2実施例の定電圧電源装置60(図2)においても有効である。即ち、タイマ回路40に代えて比較回路45を採用した回路においても、半導体スイッチ41の位置は上記のように変更してもよい。
【図面の簡単な説明】
【図1】本発明の第1実施例に係わる定電圧電源装置の回路図。
【図2】本発明の第2実施例に係わる定電圧電源装置の回路図。
【図3】本発明の第3実施例に係わる伝送システムと中継装置のブロック図。
【図4】本発明の第1実施例に係わる変形回路図。
【図5】本発明の第1実施例に係わる変形回路図。
【図6】従来の定電圧電源装置の回路図。
【図7】力率改善方法を示す原理図。
【符号の説明】
1…CATV局
2…同軸ケーブル
3…ローパスフィルタ
4…ハイパスフィルタ
10…力率改善型昇圧回路
11…コイル
12…ダイオード
13…平滑コンデンサ
14…スイッチング装置
15…発振回路
20…全波整流回路
30…DC−DCコンバータ
40…タイマ回路
41…半導体スイッチ
45…比較回路
50…電圧検出回路
60…定電圧電源装置
70…双方向増幅器
Claims (8)
- 電源供給ラインに並列に複数設置される定電圧電源装置であって、整流回路、発振回路、昇圧回路、並びに電圧変換回路を備え、前記発振回路が前記昇圧回路のスイッチング装置を制御して電圧を昇圧させ、該昇圧電圧を前記電圧変換回路に印加して定電圧を得る定電圧電源装置において、
前記昇圧回路の出力電圧を検出する電圧検出回路と、
前記昇圧回路の出力電圧に基づいて遅延信号を発生する遅延信号発生回路と、
前記遅延信号発生回路の出力に基づいて、前記スイッチング装置のスイッチング開始時期を遅延させる遅延装置と
を備え、
前記遅延信号発生回路は、比較回路であり、
前記遅延装置は前記遅延信号によってオン・オフ制御される半導体スイッチであることを特徴とする定電圧電源装置。 - 電源供給ラインに並列に複数設置される定電圧電源装置であって、整流回路、発振回路、昇圧回路、並びに電圧変換回路を備え、前記発振回路が前記昇圧回路のスイッチング装置を制御して電圧を昇圧させ、該昇圧電圧を前記電圧変換回路に印加して定電圧を得る定電圧電源装置において、
前記昇圧回路の出力電圧を検出する電圧検出回路と、
前記昇圧回路の出力電圧に基づいて遅延信号を発生する遅延信号発生回路と、
前記遅延信号発生回路の出力に基づいて、前記スイッチング装置のスイッチング開始時期を遅延させる遅延装置と
を備え、
前記遅延信号発生回路は、タイマ回路であり、
前記遅延装置は前記遅延信号によってオン・オフ制御される半導体スイッチであることを特徴とする定電圧電源装置。 - 前記タイマ回路は、電力供給線の交流周波数を所定数カウントすることを特徴とする請求項2に記載の定電圧電源装置。
- 前記遅延装置は前記昇圧回路の前記スイッチング装置に直列に設けられることを特徴とする請求項1乃至請求項3の何れか1項に記載の定電圧電源装置。
- 前記遅延装置は、前記発振回路の電源ライン上に設けられることを特徴とする請求項1乃至請求項3の何れか1項に記載の定電圧電源装置。
- 前記遅延装置は、前記発振回路の出力線上に設けられることを特徴とする請求項1乃至請求項3の何れか1項に記載の定電圧電源装置。
- 請求項1乃至請求項6の何れか1項に記載の定電圧電源装置を用いたことを特徴とする伝送システムの中継装置。
- 前記中継装置はローパスフィルタを有し、該ローパスフィルタが伝送路から交流電力を抽出し、それにより前記定電圧電源装置が作動されることを特徴とする請求項7に記載の伝送システムの中継装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001082075A JP3647380B2 (ja) | 2001-03-22 | 2001-03-22 | 定電圧電源装置及びそれを用いた伝送システムの中継装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001082075A JP3647380B2 (ja) | 2001-03-22 | 2001-03-22 | 定電圧電源装置及びそれを用いた伝送システムの中継装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002281741A JP2002281741A (ja) | 2002-09-27 |
JP3647380B2 true JP3647380B2 (ja) | 2005-05-11 |
Family
ID=18938068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001082075A Expired - Fee Related JP3647380B2 (ja) | 2001-03-22 | 2001-03-22 | 定電圧電源装置及びそれを用いた伝送システムの中継装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3647380B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104714579A (zh) * | 2015-03-09 | 2015-06-17 | 中国科学院长春光学精密机械与物理研究所 | 基于rlc振荡放电的星载相机供电*** |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100535082B1 (ko) * | 2003-12-02 | 2005-12-07 | 현대자동차주식회사 | 두 개의 배터리를 입출력으로 하는 직류 컨버터의돌입전류 방지회로 |
JP2007189781A (ja) * | 2006-01-11 | 2007-07-26 | Sharp Corp | 駆動装置及び回路モジュール |
JP5210331B2 (ja) * | 2010-01-06 | 2013-06-12 | 力銘科技股▲分▼有限公司 | インタリーブ・ブリッジレス・パワー・ファクター修正器およびその制御方法 |
JP5579477B2 (ja) * | 2010-03-26 | 2014-08-27 | パナソニック株式会社 | 過電流防止式電源装置及びそれを用いた照明器具 |
JP2013013288A (ja) * | 2011-06-30 | 2013-01-17 | Shindengen Electric Mfg Co Ltd | 定電流電源装置 |
WO2013136475A1 (ja) * | 2012-03-14 | 2013-09-19 | 富士通株式会社 | 電源装置及び電源投入制御方法 |
US9647541B2 (en) * | 2014-09-04 | 2017-05-09 | Texas Instruments Incorporated | Hysteretic control DC/DC converter switching frequency with reduced dependence on voltage and current |
CN104714580B (zh) * | 2015-03-09 | 2016-08-24 | 中国科学院长春光学精密机械与物理研究所 | 一种改进的磁保持继电器星载相机供电*** |
-
2001
- 2001-03-22 JP JP2001082075A patent/JP3647380B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104714579A (zh) * | 2015-03-09 | 2015-06-17 | 中国科学院长春光学精密机械与物理研究所 | 基于rlc振荡放电的星载相机供电*** |
CN104714579B (zh) * | 2015-03-09 | 2016-12-07 | 中国科学院长春光学精密机械与物理研究所 | 基于rlc振荡放电的星载相机供电*** |
Also Published As
Publication number | Publication date |
---|---|
JP2002281741A (ja) | 2002-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8593127B2 (en) | Method and apparatus to reduce line current harmonics from a power supply | |
US8624572B2 (en) | Switching control circuit and switching power-supply apparatus | |
EP1178591B1 (en) | Power supply device with detection of malfunctioning | |
JP3659742B2 (ja) | 力率補正付きスイッチングモード電源 | |
US20060022648A1 (en) | Method and control circuitry for improved-performance switch-mode converters | |
US6493245B1 (en) | Inrush current control for AC to DC converters | |
US8773869B2 (en) | System and method for conversion of high voltage AC to low voltage DC using input voltage gating | |
JP3647380B2 (ja) | 定電圧電源装置及びそれを用いた伝送システムの中継装置 | |
JP6707390B2 (ja) | 絶縁型のdc/dcコンバータ、それを用いた電源アダプタおよび電子機器、その制御方法 | |
US9548667B2 (en) | Constant on-time (COT) control in isolated converter | |
JP2000502868A (ja) | 待機作動中の損失電力の小さいスイッチング電源 | |
US6177782B1 (en) | Circuit and method of controlling a regulator with an output feedback signal and devoid of an input feedforward signal | |
KR100773790B1 (ko) | 주전원의 주파수 동기 버스트 모드 전원 장치 | |
CN101183828B (zh) | 具有内部调整的导通时间的集成开关 | |
JPH07241075A (ja) | 電力変換における電流検出装置及び方法 | |
US6867634B2 (en) | Method for detecting the null current condition in a PWM driven inductor and a relative driving circuit | |
JP2017225248A (ja) | 絶縁型のdc/dcコンバータ、それを用いた電源アダプタおよび電子機器 | |
US4233558A (en) | Regulated dual DC power supply | |
KR100377424B1 (ko) | 동기식전치컨버터를구비한스위칭모드전원장치 | |
CN108696104B (zh) | 具有最大电流模式控制的改进的开关功率转换器 | |
US4559591A (en) | D.C. voltage converter including a pulse width controlled semiconductor switch | |
JP2008118755A (ja) | 省電力回路、スイッチング電源装置 | |
JP2018007515A (ja) | 絶縁型のdc/dcコンバータならびにその一次側コントローラ、制御方法、それを用いた電源アダプタおよび電子機器 | |
JP4359973B2 (ja) | 電源回路 | |
US6388906B1 (en) | Backslope regulator system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041020 |
|
A131 | Notification of reasons for refusal |
Effective date: 20041026 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050208 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120218 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |