JP3646013B2 - Ｄｒａｍコンデンサの製造方法 - Google Patents
Ｄｒａｍコンデンサの製造方法 Download PDFInfo
- Publication number
- JP3646013B2 JP3646013B2 JP32102298A JP32102298A JP3646013B2 JP 3646013 B2 JP3646013 B2 JP 3646013B2 JP 32102298 A JP32102298 A JP 32102298A JP 32102298 A JP32102298 A JP 32102298A JP 3646013 B2 JP3646013 B2 JP 3646013B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- tungsten silicide
- tungsten
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 43
- 239000003990 capacitor Substances 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 229910052721 tungsten Inorganic materials 0.000 claims description 34
- 239000010937 tungsten Substances 0.000 claims description 34
- -1 tungsten nitride Chemical class 0.000 claims description 34
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 31
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 31
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910015801 BaSrTiO Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3211—Nitridation of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）コンデンサの製造方法に係り、特に、タングステンナイトライド（ＷＮ）を用いたＤＲＡＭコンデンサの製造方法に関する。
【０００２】
【従来の技術】
従来のコンデンサは、金属−絶縁体−シリコン（ＭＩＳ）を積層した構造を有している。コンデンサの電極として使用されるポリシリコン層は、その表面が容易に酸化して、自然の酸化物の層が形成される。この自然の酸化物の層は、誘電体層の誘電率を低下させ、その容量を減らし、それにより誘電体層の品質を低下させる。
【０００３】
このため、従来の方法は、ポリシリコン層の代わりに金属層を使用することにより、上記問題を改善する。これは、コンデンサの構造が、金属−絶縁体−金属（ＭＩＭ）の積層体であることを意味する。さらに、このコンデンサの構造は、集積度の高いＤＲＡＭで使用されているように、不揮発性強誘電体メモリ（ＦｅＲＡＭ）および高い誘電率を持つコンデンサの製造の際にも使用される。
【０００４】
【発明が解決しようとする課題】
しかし、ＭＩＭコンデンサの従来の構造のコンタクト部に、金属材料を直接充填するのは難しい。金属のステップ・カバレージは不完全なので、コンデンサの下部（底部）電極として金属層を供給する前に、コンタクト部を充填するためのポリシリコン層およびバリヤ層（または接着層）を供給しなければならない。この作業により、プロセスはさらに複雑になる。また、容量を増大するために、下部電極の表面積の増大が行われる。上記目的を達成するために、厚い金属が通常使用される。しかし、金属層を厚く形成するとマイクロ・ローディング効果が起こり、エッチング・プロセスがさらに複雑になり、時間がかかることになる。
【０００５】
タングステンナイトライドは、前記コンデンサの金属層としての使用に適している。何故なら、酸化に対する抵抗力が高く、化学蒸着法プロセスと整合性が良いからである。しかし、タングステンナイトライドがポリシリコンに直接触れると、タングステンナイトライドとポリシリコンとの間の接着が弱いので、タングステンナイトライドは剥落する恐れがある。それ故、タングステンナイトライドとポリシリコンとの間に拡散バリヤ層を設ける必要がある。
【０００６】
さらに、タングステンナイトライドを形成する従来の方法では、タングステンナイトライドに窒素を導入した後で、迅速に加熱処理を行う必要がある。しかし、この方法で形成したタングステンナイトライドは、成長速度が遅く、均一性が低く、そのため、タングステンナイトライドの導電率が低下する。
【０００７】
それ故、本発明の目的は、ＤＲＡＭコンデンサの従来の製造方法を改良し、また簡単にした製造方法を提供することである。この方法は、タングステンナイトライドを、ＭＩＭコンデンサ構造として使用する。
【０００８】
【課題を解決するための手段】
本発明は、ＤＲＡＭコンデンサの製造方法を提供することにより、上記目的を達成する。タングステンナイトライドは、簡単な構造のコンデンサを製造する際に使用される。また、このコンデンサの形成プロセスは、容易に実行することができる。コンデンサの下部電極より小さい一部の中に、ドーピングされたポリシリコン層が供給される。その後、タングステンシリサイド層が形成され、このタングステンシリサイド層の上にタングステンナイトライド層が形成される。
【０００９】
添付の図面を参照しながら、以下に本発明を説明する。
【００１０】
【発明の実施の形態】
＜第一の実施形態＞
図１〜図６は、ＤＲＡＭコンデンサを製造するための第一の実施形態のプロセスの複数のステップを示す断面図である。
【００１１】
図１について説明すると、例えば、Ｐタイプの基板のような半導体基板１００が供給される。電界効果トランジスタ１０５が、半導体基板１００の表面上に形成される。電界効果トランジスタ１０５は、半導体基板１００の活性領域上に形成される。フィールド酸化領域、浅いトレンチ絶縁体（ＳＴＩ）または類似の他の構造が、絶縁分離構造として使用される。電界効果トランジスタ１０５は、ゲート構造体１０４およびソース／ドレイン領域１０２および１０３を備える。例えば、酸化物のような絶縁材が、基板１００上に形成される。その後、接触窓１０７が前記絶縁材上に形成され、図１に示すような絶縁層１０６が形成される。これにより、以降のステップで形成されるコンデンサと電気的に接続するソース／ドレイン領域１０２が露出する。
【００１２】
その材質が、例えば、ドーピングされたポリシリコンである導電層１０８が、絶縁材１０６上に形成され、接触窓１０７が充填され、ソース／ドレイン領域１０２と接触する。
【００１３】
次に、図２について説明すると、下部電極のパターンを形成するための第一のステップが実行される。フォトレジストが、導電層１０８上に形成され、後続のステップ中に形成される下部電極より小さい、パターン化された導電層（図示せず）を形成するようにパターニングされる。導電層１０８は、導電層１０８ａを形成するように、フォトレジストを用いてパターン形成される。導電層１０８ａの臨界寸法はＣＤ1 である。導電層１０８ａは、例えば、エッチングにより形成される。フォトレジストで覆われていない導電層１０８は、絶縁層１０６の上にそのまま残り、約５０〜５００Åの厚さを持つ。この厚さ１０９の導電層により、後続のプロセス中、形成されたタングステンシリサイドが絶縁材１０６と接触するのが防止される。タングステンシリサイドと絶縁層との間の界面での粒子形成を防止し、タングステンシリサイドが剥離するのを防止するために、導電層を形成する必要がある。図３について説明すると、約５００〜１５００Åの厚さを持つタングステンシリサイド層１１０が、導電層１０８ａ上に形成される。
【００１４】
図４について説明すると、下部電極をパターン形成するための第二のステップが実行される。フォトレジスト（図示せず）がタングステンシリサイド１１０上に供給され、下部電極の領域を形成するためにパターン形成される。フォトレジストにより臨界寸法ＣＤ2 を持つ導電層１０８ａがパターン化され、導電層１０８ｂとタングステンシリサイド層１１０ａとが形成される。臨界寸法ＣＤ2 は、臨界寸法ＣＤ1 より大きく、エッチングにより形成される。
【００１５】
下部電極の領域を、フォトレジストを用いてパターン形成する場合には、フォトレジストの整合のズレおよびエッチング・バイアスの問題を考慮する必要がある。フォトレジストの整合のズレの数値、およびエッチング・バイアスが「ｓ」であり、蒸着したタングステンシリサイドの厚さが「ｔ」である場合には、両者の間の関係は下記式により表わされる。
【００１６】
（ＣＤ2 −ｔ−ＣＤ1 ）＞ｓ
図５について説明すると、窒素導入プロセスが実行され、その場合、タングステンシリサイド１１０ａに窒素を均等に導入するために基板１００を回転する。導入エネルギは、約１０〜３０ｋｅＶであり、窒素のドーズ量は約５×１０14〜５×１０15ｃｍ-2である。その後、アンモニア（ＮＨ3 ）の存在下、温度８００〜１０００℃で急速な加熱処理が行われる。タングステンシリサイドの表面上にタングステンナイトライド層１１１を形成するために、約１５〜９０秒の間、タングステンシリサイド１１０ａの一部の上で窒化が行われる。タングステンシリサイド層１１０ｂは、窒化を行った後に残留しているタングステンシリサイド１１０ａから形成される。タングステンシリサイドのシリコン原子が２（ｘ＜２）以下である場合には、窒化により形成されたタングステンナイトライド層の厚さはもっと厚くなる。
【００１７】
タングステンナイトライド層は、上記方法で形成されるが、物理蒸着法（ＰＶＤ）または化学蒸着法（ＣＶＤ）によっても形成することができる。
【００１８】
タングステンナイトライドを形成する従来の方法は、窒素をタングステンシリサイドに導入した後で、急速な加熱処理を行う。形成速度は遅く、形成されたタングステンナイトライドの質は均一ではない。本発明は、アンモニア・ガスの存在下で、急速な加熱処理を行うタングステンナイトライドの形成方法を提供する。上記方法は、タングステンナイトライドの形成速度を速めるばかりでなく、その均一性も大きく改善する。
【００１９】
さらに、導電層１０８ｂの露出した部分の中の一部が、アンモニア・ガスの存在下で行われる前記急速な加熱処理中に反応して、酸化窒化シリコン層１１２（ＳｉＯx Ｎy ）を形成する。この酸化窒化シリコン層１１２が形成されると、元の酸化物の形成が減少する。酸化窒化シリコン層１１２の誘電率は、元の酸化物の誘電率より高いので、コンデンサの容量が増大する。上部電極を形成するためのバック・エンディング処理中、導電層１０８ｂの露出した部分は、ＭＩＳコンデンサ構造体を形成するのに使用される。すべてのコンデンサ構造体の約５％はＭＩＳコンデンサ構造体であり、９５％は、ＭＩＭコンデンサ構造体である。
【００２０】
図６について説明すると、厚さ約１０〜１６Åの誘電体層１１３が、下部電極の露出面上に形成される。誘電体層１１３は、酸化シリコン層であっても、酸化窒化物（ＮＯ）構造体であっても、酸化物−窒化物−酸化物（ＯＮＯ）構造体であっても、または、例えば、五酸化タンタル（Ｔａ2 Ｏ5 ）、チタン酸ジルコン酸鉛（ＰｂＺｒＴｉＯ3 、ＰＺＴ）またはチタン酸ストロンチウム酸バリウム（ＢａＳｒＴｉＯ3 、ＢＳＴ）のような高い誘電率を持つ他の誘電体材料であってもよい。その後、上部電極としての導電層１１４が、誘電体層１１３の表面上に形成される。これで、コンデンサ構造体の製造は終了する。
【００２１】
前記実施形態のＤＲＡＭコンデンサの製造方法は、ＭＩＭ構造体１３０を約９５％含み、ＭＩＳ構造体１２０を約５％含む。さらに、本発明のＭＩＭ構造体は、従来技術の際に発生した漏洩電流を防止する。ＭＩＭ構造体は簡単で、その製造方法も容易に実行することができる。
【００２２】
＜第二の実施形態＞
図７〜図１０は、ＤＲＡＭコンデンサの製造方法の第二の実施形態の複数の処理ステップを示す断面図である。
【００２３】
図７について説明すると、構造体および材質は図１のものと同じものであり、同じ参照番号が使用されているので、ここでの説明は省略する。
【００２４】
図８について説明すると、以降のステップで形成される下部電極より小さい領域１４０は、例えば、乾式エッチングによりパターン形成される。絶縁層１０６は、エッチング阻止層として使用され、導電層１０８は、導電層１０８ｃを形成するためにパターン形成される。
【００２５】
図９について説明すると、例えば、チタンナイトライド層１１５のようなバリヤ層が、導電層１０８ｃ上に形成される。その後、タングステンナイトライド層１１６が、例えば、化学蒸着法または物理蒸着法により、チタンナイトライド層１１５上に蒸着される。チタンナイトライド層１１５は、ポリシリコン層１０８ｃとタングステンナイトライド層１１６とが直接接触するのを防止する。このような接触が起こると、タングステンナイトライド層が剥離する。図１０について説明すると、下部電極１１７をパターン形成するために、エッチング処理が行われる。チタンナイトライド層１１５は、チタンナイトライド層１１５ａを形成するためにパターン形成され、タングステンナイトライド層１１６は、タングステンナイトライド層１１６ａを形成するためにパターン形成される。ＤＲＡＭコンデンサの下部電極１１７は、チタンナイトライド層１１５ａ、タングステンナイトライド層１１６ａ、および導電層１０８ｃを備える。
【００２６】
次に、ＤＲＡＭコンデンサの形成プロセスが実行される。これらのプロセスは、図６のプロセスと同じであるので、説明は省略する。
【００２７】
さらに、図８に示す構造体の仕上げが終了した後、他の方法としては、タングステンシリサイド層を導電層１０８ｃ上に蒸着することもできる。その後、窒素がタングステンシリサイド層に導入され、タングステンシリサイド層の表面上にタングステンナイトライド層を形成するために、アンモニアの存在下で急速な加熱処理が行われる。タングステンナイトライド層を形成するプロセスは、第一の実施形態の場合と同じであるので、説明は省略する。
【００２８】
本発明は、下記の特徴を持つ。
【００２９】
（１）本発明は、タングステンナイトライドの形成方法を提供する。タングステンシリサイド層上にタングステンナイトライド層を形成するために、窒素がタングステンシリサイド層に導入され、アンモニア・ガスの存在下で急速な加熱処理が行われる。
【００３０】
（２）本発明は、タングステンナイトライドの形成速度を速め、均一性を高めることができる方法を提供する。
【００３１】
（３）本発明は、漏洩電流の問題を防止することができる。
【００３２】
（４）本発明のＤＲＡＭ構造体は構造が簡単で、構造体の形成プロセスを容易に行うことができる。
【００３３】
（５）本発明は、タングステンシリサイド層と絶縁層との境界でのタングステンシリサイドの粒子の形成およびその剥離を防止することができる。
【００３４】
好適な実施形態を参照しながら、本発明を説明してきたが、これは単に例示としてのものに過ぎない。上記説明は、種々の修正および類似の装置および手順をカバーすることを目的とする。それ故、特許請求の範囲は、すべての上記修正および類似の装置および手順を包含するように広義に解釈すべきである。
【図面の簡単な説明】
【図１】ＤＲＡＭコンデンサを製造するための第一の実施形態のプロセスの複数のステップを示す断面図である（その１）。
【図２】ＤＲＡＭコンデンサを製造するための第一の実施形態のプロセスの複数のステップを示す断面図である（その２）。
【図３】ＤＲＡＭコンデンサを製造するための第一の実施形態のプロセスの複数のステップを示す断面図である（その３）。
【図４】ＤＲＡＭコンデンサを製造するための第一の実施形態のプロセスの複数のステップを示す断面図である（その４）。
【図５】ＤＲＡＭコンデンサを製造するための第一の実施形態のプロセスの複数のステップを示す断面図である（その５）。
【図６】ＤＲＡＭコンデンサを製造するための第一の実施形態のプロセスの複数のステップを示す断面図である（その６）。
【図７】ＤＲＡＭコンデンサを製造するための第二の実施形態のプロセスの複数のステップを示す断面図である（その１）。
【図８】ＤＲＡＭコンデンサを製造するための第二の実施形態のプロセスの複数のステップを示す断面図である（その２）。
【図９】ＤＲＡＭコンデンサを製造するための第二の実施形態のプロセスの複数のステップを示す断面図である（その３）。
【図１０】ＤＲＡＭコンデンサを製造するための第二の実施形態のプロセスの複数のステップを示す断面図である（その４）。
【符号の説明】
１００：基板
１０２，１０３：ソース／ドレイン領域
１０６：絶縁層
１０７：接触窓
１０８，１０８ａ，１０８ｂ：導電層
１１０ａ，１１０ｂ：タングステンシリサイド層
１１１：タングステンナイトライド層
１１２：酸化窒化シリコン層
１１３：誘電体層
１１４：導電層
１１５ａ：チタンナイトライド層
１１６ａ：タングステンナイトライド層
１１７：下部電極
【発明の属する技術分野】
本発明は、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）コンデンサの製造方法に係り、特に、タングステンナイトライド（ＷＮ）を用いたＤＲＡＭコンデンサの製造方法に関する。
【０００２】
【従来の技術】
従来のコンデンサは、金属−絶縁体−シリコン（ＭＩＳ）を積層した構造を有している。コンデンサの電極として使用されるポリシリコン層は、その表面が容易に酸化して、自然の酸化物の層が形成される。この自然の酸化物の層は、誘電体層の誘電率を低下させ、その容量を減らし、それにより誘電体層の品質を低下させる。
【０００３】
このため、従来の方法は、ポリシリコン層の代わりに金属層を使用することにより、上記問題を改善する。これは、コンデンサの構造が、金属−絶縁体−金属（ＭＩＭ）の積層体であることを意味する。さらに、このコンデンサの構造は、集積度の高いＤＲＡＭで使用されているように、不揮発性強誘電体メモリ（ＦｅＲＡＭ）および高い誘電率を持つコンデンサの製造の際にも使用される。
【０００４】
【発明が解決しようとする課題】
しかし、ＭＩＭコンデンサの従来の構造のコンタクト部に、金属材料を直接充填するのは難しい。金属のステップ・カバレージは不完全なので、コンデンサの下部（底部）電極として金属層を供給する前に、コンタクト部を充填するためのポリシリコン層およびバリヤ層（または接着層）を供給しなければならない。この作業により、プロセスはさらに複雑になる。また、容量を増大するために、下部電極の表面積の増大が行われる。上記目的を達成するために、厚い金属が通常使用される。しかし、金属層を厚く形成するとマイクロ・ローディング効果が起こり、エッチング・プロセスがさらに複雑になり、時間がかかることになる。
【０００５】
タングステンナイトライドは、前記コンデンサの金属層としての使用に適している。何故なら、酸化に対する抵抗力が高く、化学蒸着法プロセスと整合性が良いからである。しかし、タングステンナイトライドがポリシリコンに直接触れると、タングステンナイトライドとポリシリコンとの間の接着が弱いので、タングステンナイトライドは剥落する恐れがある。それ故、タングステンナイトライドとポリシリコンとの間に拡散バリヤ層を設ける必要がある。
【０００６】
さらに、タングステンナイトライドを形成する従来の方法では、タングステンナイトライドに窒素を導入した後で、迅速に加熱処理を行う必要がある。しかし、この方法で形成したタングステンナイトライドは、成長速度が遅く、均一性が低く、そのため、タングステンナイトライドの導電率が低下する。
【０００７】
それ故、本発明の目的は、ＤＲＡＭコンデンサの従来の製造方法を改良し、また簡単にした製造方法を提供することである。この方法は、タングステンナイトライドを、ＭＩＭコンデンサ構造として使用する。
【０００８】
【課題を解決するための手段】
本発明は、ＤＲＡＭコンデンサの製造方法を提供することにより、上記目的を達成する。タングステンナイトライドは、簡単な構造のコンデンサを製造する際に使用される。また、このコンデンサの形成プロセスは、容易に実行することができる。コンデンサの下部電極より小さい一部の中に、ドーピングされたポリシリコン層が供給される。その後、タングステンシリサイド層が形成され、このタングステンシリサイド層の上にタングステンナイトライド層が形成される。
【０００９】
添付の図面を参照しながら、以下に本発明を説明する。
【００１０】
【発明の実施の形態】
＜第一の実施形態＞
図１〜図６は、ＤＲＡＭコンデンサを製造するための第一の実施形態のプロセスの複数のステップを示す断面図である。
【００１１】
図１について説明すると、例えば、Ｐタイプの基板のような半導体基板１００が供給される。電界効果トランジスタ１０５が、半導体基板１００の表面上に形成される。電界効果トランジスタ１０５は、半導体基板１００の活性領域上に形成される。フィールド酸化領域、浅いトレンチ絶縁体（ＳＴＩ）または類似の他の構造が、絶縁分離構造として使用される。電界効果トランジスタ１０５は、ゲート構造体１０４およびソース／ドレイン領域１０２および１０３を備える。例えば、酸化物のような絶縁材が、基板１００上に形成される。その後、接触窓１０７が前記絶縁材上に形成され、図１に示すような絶縁層１０６が形成される。これにより、以降のステップで形成されるコンデンサと電気的に接続するソース／ドレイン領域１０２が露出する。
【００１２】
その材質が、例えば、ドーピングされたポリシリコンである導電層１０８が、絶縁材１０６上に形成され、接触窓１０７が充填され、ソース／ドレイン領域１０２と接触する。
【００１３】
次に、図２について説明すると、下部電極のパターンを形成するための第一のステップが実行される。フォトレジストが、導電層１０８上に形成され、後続のステップ中に形成される下部電極より小さい、パターン化された導電層（図示せず）を形成するようにパターニングされる。導電層１０８は、導電層１０８ａを形成するように、フォトレジストを用いてパターン形成される。導電層１０８ａの臨界寸法はＣＤ1 である。導電層１０８ａは、例えば、エッチングにより形成される。フォトレジストで覆われていない導電層１０８は、絶縁層１０６の上にそのまま残り、約５０〜５００Åの厚さを持つ。この厚さ１０９の導電層により、後続のプロセス中、形成されたタングステンシリサイドが絶縁材１０６と接触するのが防止される。タングステンシリサイドと絶縁層との間の界面での粒子形成を防止し、タングステンシリサイドが剥離するのを防止するために、導電層を形成する必要がある。図３について説明すると、約５００〜１５００Åの厚さを持つタングステンシリサイド層１１０が、導電層１０８ａ上に形成される。
【００１４】
図４について説明すると、下部電極をパターン形成するための第二のステップが実行される。フォトレジスト（図示せず）がタングステンシリサイド１１０上に供給され、下部電極の領域を形成するためにパターン形成される。フォトレジストにより臨界寸法ＣＤ2 を持つ導電層１０８ａがパターン化され、導電層１０８ｂとタングステンシリサイド層１１０ａとが形成される。臨界寸法ＣＤ2 は、臨界寸法ＣＤ1 より大きく、エッチングにより形成される。
【００１５】
下部電極の領域を、フォトレジストを用いてパターン形成する場合には、フォトレジストの整合のズレおよびエッチング・バイアスの問題を考慮する必要がある。フォトレジストの整合のズレの数値、およびエッチング・バイアスが「ｓ」であり、蒸着したタングステンシリサイドの厚さが「ｔ」である場合には、両者の間の関係は下記式により表わされる。
【００１６】
（ＣＤ2 −ｔ−ＣＤ1 ）＞ｓ
図５について説明すると、窒素導入プロセスが実行され、その場合、タングステンシリサイド１１０ａに窒素を均等に導入するために基板１００を回転する。導入エネルギは、約１０〜３０ｋｅＶであり、窒素のドーズ量は約５×１０14〜５×１０15ｃｍ-2である。その後、アンモニア（ＮＨ3 ）の存在下、温度８００〜１０００℃で急速な加熱処理が行われる。タングステンシリサイドの表面上にタングステンナイトライド層１１１を形成するために、約１５〜９０秒の間、タングステンシリサイド１１０ａの一部の上で窒化が行われる。タングステンシリサイド層１１０ｂは、窒化を行った後に残留しているタングステンシリサイド１１０ａから形成される。タングステンシリサイドのシリコン原子が２（ｘ＜２）以下である場合には、窒化により形成されたタングステンナイトライド層の厚さはもっと厚くなる。
【００１７】
タングステンナイトライド層は、上記方法で形成されるが、物理蒸着法（ＰＶＤ）または化学蒸着法（ＣＶＤ）によっても形成することができる。
【００１８】
タングステンナイトライドを形成する従来の方法は、窒素をタングステンシリサイドに導入した後で、急速な加熱処理を行う。形成速度は遅く、形成されたタングステンナイトライドの質は均一ではない。本発明は、アンモニア・ガスの存在下で、急速な加熱処理を行うタングステンナイトライドの形成方法を提供する。上記方法は、タングステンナイトライドの形成速度を速めるばかりでなく、その均一性も大きく改善する。
【００１９】
さらに、導電層１０８ｂの露出した部分の中の一部が、アンモニア・ガスの存在下で行われる前記急速な加熱処理中に反応して、酸化窒化シリコン層１１２（ＳｉＯx Ｎy ）を形成する。この酸化窒化シリコン層１１２が形成されると、元の酸化物の形成が減少する。酸化窒化シリコン層１１２の誘電率は、元の酸化物の誘電率より高いので、コンデンサの容量が増大する。上部電極を形成するためのバック・エンディング処理中、導電層１０８ｂの露出した部分は、ＭＩＳコンデンサ構造体を形成するのに使用される。すべてのコンデンサ構造体の約５％はＭＩＳコンデンサ構造体であり、９５％は、ＭＩＭコンデンサ構造体である。
【００２０】
図６について説明すると、厚さ約１０〜１６Åの誘電体層１１３が、下部電極の露出面上に形成される。誘電体層１１３は、酸化シリコン層であっても、酸化窒化物（ＮＯ）構造体であっても、酸化物−窒化物−酸化物（ＯＮＯ）構造体であっても、または、例えば、五酸化タンタル（Ｔａ2 Ｏ5 ）、チタン酸ジルコン酸鉛（ＰｂＺｒＴｉＯ3 、ＰＺＴ）またはチタン酸ストロンチウム酸バリウム（ＢａＳｒＴｉＯ3 、ＢＳＴ）のような高い誘電率を持つ他の誘電体材料であってもよい。その後、上部電極としての導電層１１４が、誘電体層１１３の表面上に形成される。これで、コンデンサ構造体の製造は終了する。
【００２１】
前記実施形態のＤＲＡＭコンデンサの製造方法は、ＭＩＭ構造体１３０を約９５％含み、ＭＩＳ構造体１２０を約５％含む。さらに、本発明のＭＩＭ構造体は、従来技術の際に発生した漏洩電流を防止する。ＭＩＭ構造体は簡単で、その製造方法も容易に実行することができる。
【００２２】
＜第二の実施形態＞
図７〜図１０は、ＤＲＡＭコンデンサの製造方法の第二の実施形態の複数の処理ステップを示す断面図である。
【００２３】
図７について説明すると、構造体および材質は図１のものと同じものであり、同じ参照番号が使用されているので、ここでの説明は省略する。
【００２４】
図８について説明すると、以降のステップで形成される下部電極より小さい領域１４０は、例えば、乾式エッチングによりパターン形成される。絶縁層１０６は、エッチング阻止層として使用され、導電層１０８は、導電層１０８ｃを形成するためにパターン形成される。
【００２５】
図９について説明すると、例えば、チタンナイトライド層１１５のようなバリヤ層が、導電層１０８ｃ上に形成される。その後、タングステンナイトライド層１１６が、例えば、化学蒸着法または物理蒸着法により、チタンナイトライド層１１５上に蒸着される。チタンナイトライド層１１５は、ポリシリコン層１０８ｃとタングステンナイトライド層１１６とが直接接触するのを防止する。このような接触が起こると、タングステンナイトライド層が剥離する。図１０について説明すると、下部電極１１７をパターン形成するために、エッチング処理が行われる。チタンナイトライド層１１５は、チタンナイトライド層１１５ａを形成するためにパターン形成され、タングステンナイトライド層１１６は、タングステンナイトライド層１１６ａを形成するためにパターン形成される。ＤＲＡＭコンデンサの下部電極１１７は、チタンナイトライド層１１５ａ、タングステンナイトライド層１１６ａ、および導電層１０８ｃを備える。
【００２６】
次に、ＤＲＡＭコンデンサの形成プロセスが実行される。これらのプロセスは、図６のプロセスと同じであるので、説明は省略する。
【００２７】
さらに、図８に示す構造体の仕上げが終了した後、他の方法としては、タングステンシリサイド層を導電層１０８ｃ上に蒸着することもできる。その後、窒素がタングステンシリサイド層に導入され、タングステンシリサイド層の表面上にタングステンナイトライド層を形成するために、アンモニアの存在下で急速な加熱処理が行われる。タングステンナイトライド層を形成するプロセスは、第一の実施形態の場合と同じであるので、説明は省略する。
【００２８】
本発明は、下記の特徴を持つ。
【００２９】
（１）本発明は、タングステンナイトライドの形成方法を提供する。タングステンシリサイド層上にタングステンナイトライド層を形成するために、窒素がタングステンシリサイド層に導入され、アンモニア・ガスの存在下で急速な加熱処理が行われる。
【００３０】
（２）本発明は、タングステンナイトライドの形成速度を速め、均一性を高めることができる方法を提供する。
【００３１】
（３）本発明は、漏洩電流の問題を防止することができる。
【００３２】
（４）本発明のＤＲＡＭ構造体は構造が簡単で、構造体の形成プロセスを容易に行うことができる。
【００３３】
（５）本発明は、タングステンシリサイド層と絶縁層との境界でのタングステンシリサイドの粒子の形成およびその剥離を防止することができる。
【００３４】
好適な実施形態を参照しながら、本発明を説明してきたが、これは単に例示としてのものに過ぎない。上記説明は、種々の修正および類似の装置および手順をカバーすることを目的とする。それ故、特許請求の範囲は、すべての上記修正および類似の装置および手順を包含するように広義に解釈すべきである。
【図面の簡単な説明】
【図１】ＤＲＡＭコンデンサを製造するための第一の実施形態のプロセスの複数のステップを示す断面図である（その１）。
【図２】ＤＲＡＭコンデンサを製造するための第一の実施形態のプロセスの複数のステップを示す断面図である（その２）。
【図３】ＤＲＡＭコンデンサを製造するための第一の実施形態のプロセスの複数のステップを示す断面図である（その３）。
【図４】ＤＲＡＭコンデンサを製造するための第一の実施形態のプロセスの複数のステップを示す断面図である（その４）。
【図５】ＤＲＡＭコンデンサを製造するための第一の実施形態のプロセスの複数のステップを示す断面図である（その５）。
【図６】ＤＲＡＭコンデンサを製造するための第一の実施形態のプロセスの複数のステップを示す断面図である（その６）。
【図７】ＤＲＡＭコンデンサを製造するための第二の実施形態のプロセスの複数のステップを示す断面図である（その１）。
【図８】ＤＲＡＭコンデンサを製造するための第二の実施形態のプロセスの複数のステップを示す断面図である（その２）。
【図９】ＤＲＡＭコンデンサを製造するための第二の実施形態のプロセスの複数のステップを示す断面図である（その３）。
【図１０】ＤＲＡＭコンデンサを製造するための第二の実施形態のプロセスの複数のステップを示す断面図である（その４）。
【符号の説明】
１００：基板
１０２，１０３：ソース／ドレイン領域
１０６：絶縁層
１０７：接触窓
１０８，１０８ａ，１０８ｂ：導電層
１１０ａ，１１０ｂ：タングステンシリサイド層
１１１：タングステンナイトライド層
１１２：酸化窒化シリコン層
１１３：誘電体層
１１４：導電層
１１５ａ：チタンナイトライド層
１１６ａ：タングステンナイトライド層
１１７：下部電極
Claims (6)
- ソース／ドレイン領域とＭＯＳトランジスタ上に形成され第一の開口部を持つ絶縁層とを備え、前記ＭＯＳトランジスタを含む半導体基板を使用するＤＲＡＭコンデンサの製造方法であって、
・前記第一の開口部を充填し、前記ソース／ドレイン領域と接続するように、前記絶縁層上に導電層を形成するステップと、
・前記導電層をパターン化して第一の寸法パターンを形成すると共に、前記第一の寸法パターン以外の前記絶縁層上の前記導電層を所定の厚さに保つステップと、
・前記導電層上にタングステンシリサイド層を形成するステップと、
・前記第一の寸法パターン上の前記タングステンシリサイド層をパターン化して前記絶縁層上の前記導電層を除去し、前記第一の寸法パターンより大きな第二の寸法パターンを前記絶縁層に接触させることなく前記第一の寸法パターンを覆うように形成するステップと、前記タングステンシリサイド層および前記導電層と相俟って前記ＤＲＡＭコンデンサの下部電極を形成するように、前記タングステンシリサイド層の表面上に、タングステンナイトライド層を形成するステップと、
・前記ＤＲＡＭコンデンサの構造体の仕上げを行うために、前記下部電極上に誘電体層と上部電極とを形成するステップとを備える方法。 - 請求項１記載の方法において、
前記導電層の材料がドーピングされたポリシリコンを含むことを特徴とする方法。 - 請求項１記載の方法において、
前記第一の寸法パターン以外の前記絶縁層上の前記導電層の所定の厚さが５０〜５００Åであることを特徴とする方法。 - 請求項１記載の方法において、
前記タングステンシリサイド層の厚さが５００〜１５００Åであることを特徴とする方法。 - 請求項１記載の方法において、
前記タングステンシリサイド層上に、タングステンナイトライド層を形成するステップが、さらに、前記タングステンシリサイド層への窒素の導入と、アンモニア・ガスの存在下での急速な加熱処理とを含むことを特徴とする方法。 - 請求項５記載の方法において、
前記急速な加熱処理が、８００〜１０００℃の温度範囲で、１５〜９０秒間行われることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW87115163 | 1998-09-11 | ||
| TW087115163A TW386307B (en) | 1998-09-11 | 1998-09-11 | Method of producing DRAM capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000091538A JP2000091538A (ja) | 2000-03-31 |
| JP3646013B2 true JP3646013B2 (ja) | 2005-05-11 |
Family
ID=21631338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32102298A Expired - Fee Related JP3646013B2 (ja) | 1998-09-11 | 1998-11-11 | Ｄｒａｍコンデンサの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6218238B1 (ja) |
| JP (1) | JP3646013B2 (ja) |
| TW (1) | TW386307B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100587037B1 (ko) * | 1999-10-28 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체장치 제조방법 |
| JP4567167B2 (ja) * | 2000-09-18 | 2010-10-20 | 東京エレクトロン株式会社 | 半導体装置およびその製造方法 |
| US6737728B1 (en) * | 2000-10-12 | 2004-05-18 | Intel Corporation | On-chip decoupling capacitor and method of making same |
| US20020072209A1 (en) * | 2000-12-11 | 2002-06-13 | Vanguard International Semiconductor Corporation | Method of forming tungsten nitride layer as metal diffusion barrier in gate structure of MOSFET device |
| US6803306B2 (en) * | 2001-01-04 | 2004-10-12 | Broadcom Corporation | High density metal capacitor using via etch stopping layer as field dielectric in dual-damascence interconnect process |
| KR100408410B1 (ko) * | 2001-05-31 | 2003-12-06 | 삼성전자주식회사 | 엠아이엠(ｍｉｍ) 커패시터를 갖는 반도체 소자 및 그제조 방법 |
| US7781819B2 (en) * | 2001-05-31 | 2010-08-24 | Samsung Electronics Co., Ltd. | Semiconductor devices having a contact plug and fabrication methods thereof |
| US7045381B1 (en) * | 2002-06-28 | 2006-05-16 | Silicon Light Machines Corporation | Conductive etch stop for etching a sacrificial layer |
| KR100524935B1 (ko) * | 2002-11-04 | 2005-10-31 | 삼성전자주식회사 | 반도체 메모리 소자의 제조방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07161931A (ja) * | 1993-12-02 | 1995-06-23 | Nec Corp | 半導体装置の製造方法 |
| JP2795250B2 (ja) * | 1996-02-19 | 1998-09-10 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JPH10107218A (ja) * | 1996-09-26 | 1998-04-24 | Toshiba Corp | 電極配線 |
| US5731130A (en) * | 1996-11-12 | 1998-03-24 | Vanguard International Semiconductor Corporation | Method for fabricating stacked capacitors on dynamic random access memory cells |
| US6096597A (en) * | 1997-01-31 | 2000-08-01 | Texas Instruments Incorporated | Method for fabricating an integrated circuit structure |
| US5960303A (en) * | 1997-06-23 | 1999-09-28 | Micron Technology, Inc. | Process of forming titanium silicide interconnects |
-
1998
- 1998-09-11 TW TW087115163A patent/TW386307B/zh not_active IP Right Cessation
- 1998-10-14 US US09/172,458 patent/US6218238B1/en not_active Expired - Lifetime
- 1998-11-11 JP JP32102298A patent/JP3646013B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-04 US US09/542,715 patent/US6479344B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW386307B (en) | 2000-04-01 |
| US20020081803A1 (en) | 2002-06-27 |
| JP2000091538A (ja) | 2000-03-31 |
| US6218238B1 (en) | 2001-04-17 |
| US6479344B2 (en) | 2002-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7206215B2 (en) | Antifuse having tantalum oxynitride film and method for making same | |
| US5843818A (en) | Methods of fabricating ferroelectric capacitors | |
| US7157783B2 (en) | Platinum stuffed with silicon oxide as a diffusion oxygen barrier for semiconductor devices | |
| US7029985B2 (en) | Method of forming MIS capacitor | |
| US6475855B1 (en) | Method of forming integrated circuitry, method of forming a capacitor and method of forming DRAM integrated circuitry | |
| US6025223A (en) | Methods of forming high dielectric capacitors | |
| US20060275991A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| US20040063275A1 (en) | Capacitor of a semiconductor memory device and method of forming the seme | |
| US6077737A (en) | Method for forming a DRAM having improved capacitor dielectric layers | |
| KR19980023065A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| US20090195962A1 (en) | Multilayer electrode structures including capacitor structures having aluminum oxide diffusion barriers | |
| JP3646013B2 (ja) | Ｄｒａｍコンデンサの製造方法 | |
| US6458700B1 (en) | Integrated circuitry fabrication method of making a conductive electrical connection | |
| US6136659A (en) | Production process for a capacitor electrode formed of a platinum metal | |
| US6479364B2 (en) | Method for forming a capacitor for semiconductor devices with diffusion barrier layer on both sides of dielectric layer | |
| JP2002124649A (ja) | 半導体集積回路装置およびその製造方法 | |
| US6830991B2 (en) | Method of manufacturing a semiconductor device including a gettering operation | |
| US6579755B2 (en) | High dielectric capacitor and method of manufacturing the same | |
| US20030008455A1 (en) | Method for fabricating capacitor of semiconductor memory device | |
| KR100587088B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| JP2001053246A (ja) | 半導体装置及びその製造方法 | |
| US6297123B1 (en) | Method of preventing neck oxidation of a storage node | |
| TW425705B (en) | Manufacturing method of capacitor structure | |
| JP2001127269A (ja) | 半導体装置及びその製造方法 | |
| KR20010002095A (ko) | 확산방지막과 유전막의 접촉을 방지할 수 있는 반도체 메모리 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |