JP3639491B2 - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP3639491B2 JP3639491B2 JP2000069154A JP2000069154A JP3639491B2 JP 3639491 B2 JP3639491 B2 JP 3639491B2 JP 2000069154 A JP2000069154 A JP 2000069154A JP 2000069154 A JP2000069154 A JP 2000069154A JP 3639491 B2 JP3639491 B2 JP 3639491B2
- Authority
- JP
- Japan
- Prior art keywords
- bias voltage
- image sensor
- substrate bias
- voltage vsub
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＣＣＤ等の固体撮像素子を用いた撮像装置に関し、特に特殊駆動によって画素加算を行う撮像装置に関する。
【０００２】
【従来の技術】
近年、ＣＣＤ等の固体撮像素子を用いた電子カメラが種々開発されている。電子カメラにおいては、ＣＣＤ撮像素子によって被写体像を光電変換することによって撮像画像信号が得られる。ＣＣＤ撮像素子からの画素電荷の読み出しには、通常は各画素電荷をライン毎に個別に読み出すという駆動方式が用いられるが、これ以外にも他の各種特殊駆動が用いられている。
【０００３】
代表的特な殊駆動の一例としては、高速・高感度読み出しのための駆動方式である「ｎ倍速垂直加算駆動（ｎ加算駆動）」が知られている。このｎ加算駆動は毎回の水平（Ｈ）ブランキング期間毎に垂直（Ｖ）転送路から水平転送路に転送する画素数（転送クロック数）を通常の１ではなく２以上の整数値ｎとすることで、ｎ画素分（ｎライン分）の電荷を水平転送路に順次転送し、そして水平転送路で加算されたｎ画素分（ｎライン分）の電荷を１画素（１ライン）として読み出すものである。
【０００４】
これにより、１画面に対応する垂直ライン数は１／ｎとなるので、結果的に１画面の読み出し時間が１／ｎとなり、高速読み出しが可能となる。また転送時の電荷加算によって電荷量がｎ倍に増大するので、それに対応した感度増大効果が得られるという特徴を持つ。
【０００５】
【発明が解決しようとする課題】
しかし、上述のような「ｎ加算駆動」を行った場合には、感度増大効果は得られるが、高輝度被写体を撮像した場合にはこれに際して水平方向に白筋状の擬似信号（ブルーミングやスミアのようなカブリノイズ）を生ずるという新たな画質劣化を伴う場合がある。この現象について以下に説明する。
【０００６】
電荷が加算される水平転送路の飽和レベル（転送可能な最大電荷量）が無限にあれば問題は無いが、実際にはこれは有限である。この飽和レベルをＳａｔＨと記す。ＳａｔＨは通常の場合、非ｎ加算駆動である通常駆動の状態における光電変換部の飽和レベルに対応できるように設計されている。光電変換部の飽和レベルとは換言すればその電荷蓄積部のオーバーフローレベルであって、これを超える光電荷が発生してもオーバーフロードレインに排出されてしまい蓄積されない。このオーバーフローレベルＯＦＬは後述する基板バイアス電圧ＶＳＵＢの設定値によって可変できるが、ＯＦＬを高くしすぎるとブルーミングが発生し易くなるため、通常はブルーミング特性上の許容限界の範囲でなるべく高くなるように設定されるものである。
【０００７】
すなわち、上記水平転送路の飽和レベルＳａｔＨは電荷蓄積部のＯＦＬの標準的設定に対して若干の設計余裕あるいは調整余裕を見込んだ程度の値となっているのが一般的であり、それ以上にはなっていない。記号的に書けばＳａｔＨ＝ｋ×ＯＦＬ（ｋ＝１．１〜１．５程度、但し理論的な下限値は１）ということになっている。
【０００８】
従って「ｎ加算駆動」を行なったとすれば、画素信号は加算によってｎ倍になりＳａｔＨを超える電荷が水平転送路に入力されてしまう。具体的には１画素当たりの加算前の電荷量がＳａｔＨ ／ ｎ （＜ＯＦＬ）を超える場合に関してこれが生じる。このような過剰電荷の入力があったとしても、水平転送路に充分な過剰電荷対策（例えばオーバーフロードレインの設定など）がされていれば単にＳａｔＨでクリップされるだけで問題とはならないが、現実のＣＣＤ撮像素子においてはこの水平転送路の過剰電荷対策が不充分なものが存在しており、このため過剰電荷は水平転送路の隣接した領域に溢れ出てしまうため水平ラインに沿ってブルーミングと同様のカブリ現象を生じてしまうものであった。
【０００９】
本発明は上述の事情に鑑みてなされたものであり、画素加算駆動に伴う擬似信号（水平カブリノイズ）の発生を防止し、画質劣化の無い画素加算駆動を実現し得る撮像装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上述の課題を解決するため、本発明の撮像装置は、垂直転送路および水平転送路を有した固体撮像素子と、前記固体撮像素子を駆動する駆動手段と、前記固体撮像素子の基板バイアス電圧ＶＳＵＢの設定値を制御することにより、前記基板バイアス電圧ＶＳＵＢの設定値に対応して定まる光電変換部の電荷蓄積部のオーバーフローレベルを可変設定するオーバーフローレベル設定手段と、前記駆動手段により画素電荷を出力信号として読み出す際に前記撮像素子の各画素電荷を個別に読み出す通常駆動モードおよび前記撮像素子の各画素電荷を垂直方向に所定数ｎだけ加算して読み出すｎ加算駆動モードで読み出すことが可能な読み出し制御手段とを具備し、前記オーバーフローレベル設定手段は、前記読み出し制御手段による読み出しが前記通常駆動モードである場合と前記ｎ加算駆動モードである場合とで前記基板バイアス電圧ＶＳＵＢを異なる設定値に制御するようになされた撮像装置であって、前記オーバーフローレベル設定手段による、前記基板バイアス電圧ＶＳＵＢの設定値の制御は、前記固体撮像素子の電荷蓄積部のオーバーフローレベルと水平転送路の飽和レベルとの相対関係に基づいて行われるものであることを特徴とする。
【００１１】
本撮像装置においては、電荷蓄積部のオーバーフローレベルを定める基板バイアス電圧ＶＳＵＢの設定値を、通常駆動モード時とｎ加算駆動モード時とで異なる値に制御するというＶＳＵＢ可変制御が行われる。したがって、例えば電荷蓄積部のオーバーフローレベルをｎ加算駆動モード時には通常駆動モード時よりも低く設定しておくことにより、ｎ加算駆動モード時においても水平転送路への過剰電荷の入力を抑制することが可能となり、擬似信号（水平カブリノイズ）の発生を防止することができる。
【００１３】
また、オーバーフローレベル設定手段による基板バイアス電圧ＶＳＵＢの設定値の制御は、電荷蓄積部のオーバーフローレベルと水平転送路の飽和レベルとの相対関係に基づいて行なわれるので、必要以上に電荷蓄積部のオーバーフローレベルを下げることが無くなり、それによる不具合の発生を防止することができる。
【００１４】
また、本発明の撮像装置は、垂直転送路および水平転送路を有した固体撮像素子と、前記固体撮像素子を駆動する駆動手段と、前記固体撮像素子の基板バイアス電圧ＶＳＵＢの設定値を制御することにより、前記基板バイアス電圧ＶＳＵＢの設定値に対応して定まる光電変換部の電荷蓄積部のオーバーフローレベルを可変設定するオーバーフローレベル設定手段と、前記駆動手段により画素電荷を出力信号として読み出す際に前記撮像素子の各画素電荷を個別に読み出す通常駆動モードおよび前記撮像素子の各画素電荷を垂直方向に所定数ｎだけ加算して読み出すｎ加算駆動モードで読み出すことが可能な読み出し制御手段とを具備し、前記オーバーフローレベル設定手段は、前記読み出し制御手段による読み出しが前記通常駆動モードである場合と前記ｎ加算駆動モードである場合とで前記基板バイアス電圧ＶＳＵＢを異なる設定値に制御するようになされた撮像装置であって、前記固体撮像素子に関する基板バイアス電圧ＶＳＵＢの設定値に対する前記電荷蓄積部のオーバーフローレベルの変化特性の実測値に基づいて生成された、前記ｎ加算駆動モードにおける前記基板バイアス電圧ＶＳＵＢの設定値に関する調整情報が予め記憶されている記憶手段をさらに具備し、前記オーバーフローレベル設定手段は、前記記憶手段の調整情報に基づいて前記ｎ加算駆動モードにおける前記基板バイアス電圧ＶＳＵＢの設定値を制御することを特徴とする。
基板バイアス電圧ＶＳＵＢの設定値に対する電荷蓄積部のオーバーフローレベルの変化特性は固体撮像素子毎に異なることがあるので、使用する固体撮像素子に関する変化特性の実測値に基づいて予め生成された、ｎ加算駆動モードにおける基板バイアス電圧ＶＳＵＢの設定値に関する調整情報を記憶手段に記憶しておき、その調整情報に基づいて前記ｎ加算駆動モードにおける前記基板バイアス電圧ＶＳＵＢの設定値を制御することにより、より適切なオーバーフローレベルの制御を実現できる。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図１には、本発明の一実施形態に係わる撮像装置の構成が示されている。ここでは、デジタルカメラとして実現した場合を例示して説明することにする。
【００１６】
図中１０１は各種レンズからなるレンズ系、１０２はレンズ系１０１を駆動するためのレンズ駆動機構、１０３はレンズ系１０１の絞りを制御するための露出制御機構、１０４はローパスおよび赤外カット用の光学フィルタ、１０５は色フィルタ付きのＣＣＤカラー撮像素子、１０６は撮像素子１０５を駆動するためのＣＣＤドライバ、１０７はＡ／Ｄ変換器等を含むプリプロセス回路、１０８は色信号生成処理，マトリックス変換処理，その他各種のデジタル処理を行うためのデジタルプロセス回路、１０９はカードインターフェース、１１０はメモリカード、１１１はＬＣＤ画像表示系を示している。
【００１７】
また、図中の１１２は各部を統括的に制御するためのシステムコントローラ（ＣＰＵ）、１１３は各種操作ボタンからなる操作スイッチ系、１１４は操作状態及びモード状態等を表示するための操作表示系、１１５は発光手段としてのストロボ、１１６はレンズ駆動機構１０２を制御するためのレンズドライバ、１１７はストロボ１１５および露出制御機構１０３を制御するための露出制御ドライバ、１１８は各種設定情報等を記憶するための不揮発性メモリ（ＥＥＰＲＯＭ）を示している。
【００１８】
本実施形態のデジタルカメラ１００においては、システムコントローラ１１２が全ての制御を統括的に行っており、ＣＣＤドライバ１０６によりＣＣＤ撮像素子１０５の駆動を制御して露光（電荷蓄積）及び信号の読み出しを行い、それをプリプロセス回路１０７を介してデジタルプロセス回路１０８に取込んで、各種信号処理を施した後にカードインターフェース１０９を介して着脱可能なメモリカード１１０に記録するようになっている。また、上記露光に際してストロボ１１５を使用する場合には、露出制御ドライバ１１７を制御してストロボ１１５に発光開始、停止の各制御信号を送ることによりストロボ１１５を発光させるものである。
【００１９】
なお、ＣＣＤ撮像素子１０５の駆動制御は、ＣＣＤドライバ１０６から出力される各種駆動信号（電荷移送パルスＴＧ、垂直駆動パルス、水平駆動パルス、さらには基板バイアス電圧ＶＳＵＢ等）を用いて行われる。ＣＣＤカラー撮像素子１０５は例えば縦型オーバーフロードレイン構造を用いたインターライン型のものであり、マトリクス配置された電荷蓄積部と、水平および垂直にそれぞれ配置された電荷転送部（垂直電荷転送路、水平電荷転送路）とを備えている。
【００２０】
電荷移送パルスＴＧが出力されると、光電変換部の各電荷蓄積部と垂直電荷転送路との間に設けられた転送ゲートが開き、各電荷蓄積部から対応する垂直電荷転送路に電荷が移送される。その際、基板バイアス電圧ＶＳＵＢに重畳される電荷排出パルスと電荷移送パルスＴＧの出力タイミングの相対関係により、実質的な露光時間の制御が行われる。垂直電荷転送路の駆動は垂直駆動パルスによって行われる。また基板バイアス電圧ＶＳＵＢは光電変換部の電荷蓄積部のオーバーフローレベルを規定するために用いられる。オーバーフローレベルを越える過剰電荷はオーバーフロードレインに排出される。
【００２１】
本実施形態のデジタルカメラ１００に於いては、以下に詳述する基板バイアス電圧ＶＳＵＢの可変設定制御に関する動作を除けば、通常のデジタルカメラと同様の動作および制御が行われるものであって、そのような公知の部分については説明を省略する。
【００２２】
システムコントローラ１１２には、本実施形態の特徴とする基板バイアス電圧ＶＳＵＢの可変設定制御を行うための機能として、駆動モード制御部２０１およびオーバーフローレベル制御部２０２が設けられている。
【００２３】
駆動モード制御部２０１はＣＣＤ撮像素子１０５からの画素電荷の読み出しを制御するためのものであり、通常駆動モードと、ｎ加算駆動モードとを有している。前述したように、通常駆動モードはＣＣＤ撮像素子１０５の各画素電荷を個別に読み出すための駆動制御モードであり、またｎ加算駆動モードはＣＣＤ撮像素子１０５の各画素電荷を垂直方向に所定数ｎだけ加算して読み出す駆動制御モードである。これら通常駆動モードおよびｎ加算駆動モードの駆動制御の様子を図２に示す。
【００２４】
図２（ａ）は通常駆動モードにおける駆動タイミングを示している。水平ブランキング期間（Ｈ−ＢＬＫ）毎に垂直駆動パルスφＶを用いた１回の転送駆動が実行され、垂直転送路から水平転送路に１ライン分の電荷が転送される（各垂直転送路毎に１画素）。垂直転送路の転送には例えば周知の４相駆動方式などを用いることができる。
【００２５】
一方、図２（ｂ）はｎ加算駆動モード（ここで、ｎ＝４）における駆動タイミングを示している。水平ブランキング期間（Ｈ−ＢＬＫ）毎に垂直駆動パルスφＶを用いた４回の転送駆動が実行され、垂直転送路から水平転送路に４ライン分の電荷が転送される（各垂直転送路の縦方向の４画素）。
【００２６】
水平転送路の駆動はｎ加算駆動モードにおいても通常駆動モードと同様に実行される。これにより、ｎ加算駆動モードでは、垂直方向に１／ｎに圧縮された画像が高速に読み出されることになる。本実施形態では、ｎ加算駆動モードによる読み出し制御は、本撮影に先立って行われる例えばＡＦ（自動合焦点）やＡＥ（自動露出補正）処理などのために利用される。もちろん、ＬＣＤ画像表示系１１１への撮像画像の動画表示（ＥＶＦ）に利用することもできる。
【００２７】
なお、ｎ加算駆動モードの発展形として、ＣＣＤカラー撮像素子１０５における色コーティングパターンを考慮したり、感度を適当に調節する目的で、垂直転送に先立って行われる電荷蓄積部から垂直転送路への電荷移送に際して、垂直転送路から水平転送路への転送時に加算されるｎラインのうちの特定のｍ（≦ｎ）ラインだけを選択的に移送する「ｍ／ｎ加算駆動」を使用することもできる（「ｎ加算駆動」を特殊な場合すなわちｍ＝ｎの「ｎ／ｎ加算駆動」として含む）が、本実施形態ではこれらの駆動を使用する際の画素電荷加算数が本質的な意味をもつため、ｍ／ｎ加算駆動を用いる場合にはｍに着目すれば良いことから、以下本明細書では説明を簡単化するためにｍ＝ｎの場合すなわち上記ｎ加算駆動のみを取り上げて論ずるものとする。従ってｍ／ｎ加算駆動に対して本発明を適用する場合はｍをもって請求項におけるｎに読み替えるべきものである。
【００２８】
オーバーフローレベル制御部２０２は、前述の基板バイアス電圧ＶＳＵＢにより定まる電荷蓄積部のオーバーフローレベルＯＦＬを可変設定するためのものであり、通常駆動モード時とｎ加算駆動モード時とで基板バイアス電圧ＶＳＵＢを異なる値に設定する制御を行う。さらに、ｎ加算駆動モードにおいては、そのｎの値に応じて、基板バイアス電圧ＶＳＵＢの設定値が可変設定されることになる。
【００２９】
図３には、本実施形態の撮像素子１０５として利用される、縦型オーバーフロードレイン構造のインターライン型ＣＣＤの断面構造が示されている。
ｎ型半導体基板４００は接合の浅いＰウェルの第１領域４０１と接合の深いＰウェルの第２領域４０２で形成されている。第１領域４０１の接合ｎ型領域が形成された領域部分はフォトダイオード、いわゆる光電変換領域（電荷蓄積部）４０３として作用する。
【００３０】
第２領域４０２は埋込みチャネル４０４からなる垂直シフトレジスタ即ち転送電極４０５が形成される。その主面は絶縁層４０６を介して転送電極４０５が配置されている。光電変換領域４０３と埋込みチャネル４０４は高いｐ型不純物層からなるチャネルストップ領域４０７によって分離されている。
【００３１】
また光電変換領域４０３と対応する埋込みチャネル４０４は間にトランスファーゲート領域４０８が配置されている。さらに、光電変換領域４０３以外は金属層４０９で遮光されている。ブルーミング抑制はＮ型半導体基板４００と、Ｐウェルの第１領域４０１及び第２領域４０２との接合に逆バイアス電圧である基板バイアス電圧ＶＳＵＢ４１１を印加し、光電変換領域４０３直下のＰウェルの第１領域４０１を完全に空乏化（空乏層化）することにより実現される。
【００３２】
図４には、基板バイアス電圧ＶＳＵＢに対する電荷蓄積部の飽和信号量（オーバーフローレベルＯＦＬ）の変化特性が示されている。図示のように、基板バイアス電圧ＶＳＵＢの絶対値を大きくすることにより、オーバーフローレベルＯＦＬを低下させることができる。
【００３３】
次に、図５を参照して、画素加算数（ｎ）と基板バイアス電圧ＶＳＵＢの設定値との具体的な関係について説明する。
【００３４】
図５（ａ）は、非加算時（ｎ＝１の通常駆動モード時）におけるデフォルトの基板バイアス電圧ＶＳＵＢ値（９Ｖ）に対するオバーフローレベル（７４０ｍＶ）を基準値とし、その基準値から各ｎ画素加算時における基板バイアス電圧ＶＳＵＢの設定値を決定する場合の例である。
【００３５】
この場合、ｎ＝２つまり２画素加算時には、電荷蓄積部のオーバーフローレベルが非加算時の１／２の値（３７０ｍＶ）となるような基板バイアス電圧ＶＳＵＢの値（１２．２Ｖ）が図４の特性から算出され、それが基板バイアス電圧ＶＳＵＢの設定値として使用される。同様に、ｎ＝４つまり４画素加算時には、電荷蓄積部のオーバーフローレベルが非加算時の１／４の値（１８５ｍＶ）となるような基板バイアス電圧ＶＳＵＢの値（１４．５Ｖ）が設定値として使用される。
【００３６】
水平転送路の飽和レベルは少なくとも電荷蓄積部のオーバーフローレベルの標準的設定値（７４０ｍＶ）以上であるのが一般的であるので、このように非加算時のオバーフローレベル（７４０ｍＶ）を基準に、非加算時と加算時の画素加算数の比のみで基板バイアス電圧ＶＳＵＢの設定値を決定しても、水平カブリノイズの発生を確実に防止することができる。また、この方式の場合、ＣＣＤ１０５のオーバーフローレベルＯＦＬと水平転送路の飽和レベルＳａｔＨとの相対関係がどのようなものであるかについては一切考慮する必要がない。
【００３７】
図５（ｂ）は、水平転送路の飽和レベルＳａｔＨと電荷蓄積部のオバーフローレベルＯＦＬとの比率ｋ（ｋ＝ＳａｔＨ／ＯＦＬ）をも考慮して、各ｎ画素加算時における基板バイアス電圧ＶＳＵＢの設定値を決定する場合の例である。この場合、各ｎ画素加算時における基板バイアス電圧ＶＳＵＢの設定値は、オバーフローレベルが
７４０× ｋ／ｎ
となるような値に決定される。例えば、ｋ＝１．４の場合には、２画素加算時にはオーバーフローレベルが５１８ｍＶとなるような基板バイアス電圧ＶＳＵＢの値（１０．８Ｖ）がＶＳＵＢ設定値として使用される。同様に、４画素加算時には、電荷蓄積部のオーバーフローレベルが２５４ｍＶとなるような基板バイアス電圧ＶＳＵＢの値（１３．５Ｖ）がＶＳＵＢ設定値として使用されることになる。
【００３８】
このように電荷蓄積部のオーバーフローレベルと水平転送路の飽和レベルとの相対関係を考慮して基板バイアス電圧ＶＳＵＢの設定値を決定することにより、ＶＳＵＢの可変設定幅を少なく抑えることができるので、ＶＳＵＢを大きく変化させることによって生じる危険のある不具合、例えば実効感度の低下や分光特性の変化等の発生、を防止することが可能となる。
【００３９】
次に、図６のフローチャートを参照して、基板バイアス電圧ＶＳＵＢの設定動作について説明する。
【００４０】
まず、撮像のためのＣＣＤ駆動に先立ち、ＣＣＤ駆動モード（通常駆動モード、ｎ加算駆動モード）の判定が行われる（ステップＳ１１）。通常駆動モード時、つまりｎ＝１の比加算時には、基板バイアス電圧ＶＳＵＢは標準値に設定される（ステップＳ１２）。一方、ｎ加算駆動モード時には、前述の図５（ａ）または図５（ｂ）の方法により、ｎの値に応じた基板バイアス電圧ＶＳＵＢの値が求められ（ステップＳ１３）、その値に基板バイアス電圧ＶＳＵＢが設定される（ステップＳ１４）。
【００４１】
このようにして基板バイアス電圧ＶＳＵＢの設定値が決定された後、ＣＣＤ撮像素子１０５の露光および画素電荷読み出しのためのＣＣＤ駆動制御動作が実行される（ステップＳ１５）。
【００４２】
以上のように、本実施形態においては、基板バイアス電圧ＶＳＵＢの可変設定によってＯＦＬを適正値に制御することにより、垂直転送路への画素電荷の入力の前に画素蓄積部にて蓄積電荷量の上限値をｎに応じて制限することが可能となるので、垂直転送路に十分な余剰電荷対策がなされてないＣＣＤを使用する場合であっても、水平カブリノイズを招くことなくｎ加算駆動による高速・高感度駆動を行うことが可能となる。
【００４３】
なお、本実施形態においては、画素電荷読み出しのためのＣＣＤ駆動モードとして通常駆動モードとｎ加算駆動モードの双方を有する電子カメラを例示して説明したが、本実施形態のＶＳＵＢ可変制御は、ｎ加算駆動モードによって画素加算読み出しのみを行う電子カメラに対しても適用することができる。すなわち、ｎ加算駆動モードのみを使用する電子カメラであっても水平転送路の余剰電荷に対する対策には限界があるのが通常であるので、あるライン数以上の加算読み出しを行うと、水平カブリノイズの問題が生じる場合がある。ｎの値に応じたＶＳＵＢ可変制御を行うことにより、この問題を解決することができる。
【００４４】
また、基板バイアス電圧ＶＳＵＢの設定値に対する電荷蓄積部のオーバーフローレベルの変化特性はＣＣＤ毎にばらつく場合があるので、使用するＣＣＤに関する変化特性を実測し、その実測値に基づいてｎ加算駆動モードにおける基板バイアス電圧ＶＳＵＢの設定値に関する調整情報を生成して、それをＥＥＰＲＯＭ１１８に予め記憶しておくようにしてもよい。この場合、調整情報としては、変化特性に関するデータそのものを記憶しても良いし、あるいは各ｎの値に対して算出した適正なＶＳＵＢの値を示すデータを記憶してもよい。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、電荷蓄積部のオーバーフローレベルを定める基板バイアス電圧ＶＳＵＢの可変制御により、画素加算駆動に伴う擬似信号（水平カブリノイズ）の発生を防止できるようになり、画質劣化の無い画素加算駆動を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わるデジタルカメラの構成を示すブロック図。
【図２】同実施形態で用いられる通常駆動モードとｎ加算駆動モードを説明するためのタイミングチャート。
【図３】同実施形態で用いられるＣＣＤの構造の一例を示す断面図。
【図４】同実施形態で用いられるＣＣＤのオーバーフローレベル変化特性を示す図。
【図５】同実施形態における画素加算数（ｎ）と基板バイアス電圧ＶＳＵＢの設定値との関係を説明するための図。
【図６】同実施形態における基板バイアス電圧ＶＳＵＢの設定動作を説明するためのフローチャート。
【符号の説明】
１０１…レンズ系
１０５…ＣＣＤカラー撮像素子
１０６…ＣＣＤドライバ
１１２…システムコントローラ
１１８…不揮発性メモリ（ＥＥＰＲＯＭ）
２０１…駆動モード制御部
２０２…オバーフローレベル設定部
【発明の属する技術分野】
本発明はＣＣＤ等の固体撮像素子を用いた撮像装置に関し、特に特殊駆動によって画素加算を行う撮像装置に関する。
【０００２】
【従来の技術】
近年、ＣＣＤ等の固体撮像素子を用いた電子カメラが種々開発されている。電子カメラにおいては、ＣＣＤ撮像素子によって被写体像を光電変換することによって撮像画像信号が得られる。ＣＣＤ撮像素子からの画素電荷の読み出しには、通常は各画素電荷をライン毎に個別に読み出すという駆動方式が用いられるが、これ以外にも他の各種特殊駆動が用いられている。
【０００３】
代表的特な殊駆動の一例としては、高速・高感度読み出しのための駆動方式である「ｎ倍速垂直加算駆動（ｎ加算駆動）」が知られている。このｎ加算駆動は毎回の水平（Ｈ）ブランキング期間毎に垂直（Ｖ）転送路から水平転送路に転送する画素数（転送クロック数）を通常の１ではなく２以上の整数値ｎとすることで、ｎ画素分（ｎライン分）の電荷を水平転送路に順次転送し、そして水平転送路で加算されたｎ画素分（ｎライン分）の電荷を１画素（１ライン）として読み出すものである。
【０００４】
これにより、１画面に対応する垂直ライン数は１／ｎとなるので、結果的に１画面の読み出し時間が１／ｎとなり、高速読み出しが可能となる。また転送時の電荷加算によって電荷量がｎ倍に増大するので、それに対応した感度増大効果が得られるという特徴を持つ。
【０００５】
【発明が解決しようとする課題】
しかし、上述のような「ｎ加算駆動」を行った場合には、感度増大効果は得られるが、高輝度被写体を撮像した場合にはこれに際して水平方向に白筋状の擬似信号（ブルーミングやスミアのようなカブリノイズ）を生ずるという新たな画質劣化を伴う場合がある。この現象について以下に説明する。
【０００６】
電荷が加算される水平転送路の飽和レベル（転送可能な最大電荷量）が無限にあれば問題は無いが、実際にはこれは有限である。この飽和レベルをＳａｔＨと記す。ＳａｔＨは通常の場合、非ｎ加算駆動である通常駆動の状態における光電変換部の飽和レベルに対応できるように設計されている。光電変換部の飽和レベルとは換言すればその電荷蓄積部のオーバーフローレベルであって、これを超える光電荷が発生してもオーバーフロードレインに排出されてしまい蓄積されない。このオーバーフローレベルＯＦＬは後述する基板バイアス電圧ＶＳＵＢの設定値によって可変できるが、ＯＦＬを高くしすぎるとブルーミングが発生し易くなるため、通常はブルーミング特性上の許容限界の範囲でなるべく高くなるように設定されるものである。
【０００７】
すなわち、上記水平転送路の飽和レベルＳａｔＨは電荷蓄積部のＯＦＬの標準的設定に対して若干の設計余裕あるいは調整余裕を見込んだ程度の値となっているのが一般的であり、それ以上にはなっていない。記号的に書けばＳａｔＨ＝ｋ×ＯＦＬ（ｋ＝１．１〜１．５程度、但し理論的な下限値は１）ということになっている。
【０００８】
従って「ｎ加算駆動」を行なったとすれば、画素信号は加算によってｎ倍になりＳａｔＨを超える電荷が水平転送路に入力されてしまう。具体的には１画素当たりの加算前の電荷量がＳａｔＨ ／ ｎ （＜ＯＦＬ）を超える場合に関してこれが生じる。このような過剰電荷の入力があったとしても、水平転送路に充分な過剰電荷対策（例えばオーバーフロードレインの設定など）がされていれば単にＳａｔＨでクリップされるだけで問題とはならないが、現実のＣＣＤ撮像素子においてはこの水平転送路の過剰電荷対策が不充分なものが存在しており、このため過剰電荷は水平転送路の隣接した領域に溢れ出てしまうため水平ラインに沿ってブルーミングと同様のカブリ現象を生じてしまうものであった。
【０００９】
本発明は上述の事情に鑑みてなされたものであり、画素加算駆動に伴う擬似信号（水平カブリノイズ）の発生を防止し、画質劣化の無い画素加算駆動を実現し得る撮像装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上述の課題を解決するため、本発明の撮像装置は、垂直転送路および水平転送路を有した固体撮像素子と、前記固体撮像素子を駆動する駆動手段と、前記固体撮像素子の基板バイアス電圧ＶＳＵＢの設定値を制御することにより、前記基板バイアス電圧ＶＳＵＢの設定値に対応して定まる光電変換部の電荷蓄積部のオーバーフローレベルを可変設定するオーバーフローレベル設定手段と、前記駆動手段により画素電荷を出力信号として読み出す際に前記撮像素子の各画素電荷を個別に読み出す通常駆動モードおよび前記撮像素子の各画素電荷を垂直方向に所定数ｎだけ加算して読み出すｎ加算駆動モードで読み出すことが可能な読み出し制御手段とを具備し、前記オーバーフローレベル設定手段は、前記読み出し制御手段による読み出しが前記通常駆動モードである場合と前記ｎ加算駆動モードである場合とで前記基板バイアス電圧ＶＳＵＢを異なる設定値に制御するようになされた撮像装置であって、前記オーバーフローレベル設定手段による、前記基板バイアス電圧ＶＳＵＢの設定値の制御は、前記固体撮像素子の電荷蓄積部のオーバーフローレベルと水平転送路の飽和レベルとの相対関係に基づいて行われるものであることを特徴とする。
【００１１】
本撮像装置においては、電荷蓄積部のオーバーフローレベルを定める基板バイアス電圧ＶＳＵＢの設定値を、通常駆動モード時とｎ加算駆動モード時とで異なる値に制御するというＶＳＵＢ可変制御が行われる。したがって、例えば電荷蓄積部のオーバーフローレベルをｎ加算駆動モード時には通常駆動モード時よりも低く設定しておくことにより、ｎ加算駆動モード時においても水平転送路への過剰電荷の入力を抑制することが可能となり、擬似信号（水平カブリノイズ）の発生を防止することができる。
【００１３】
また、オーバーフローレベル設定手段による基板バイアス電圧ＶＳＵＢの設定値の制御は、電荷蓄積部のオーバーフローレベルと水平転送路の飽和レベルとの相対関係に基づいて行なわれるので、必要以上に電荷蓄積部のオーバーフローレベルを下げることが無くなり、それによる不具合の発生を防止することができる。
【００１４】
また、本発明の撮像装置は、垂直転送路および水平転送路を有した固体撮像素子と、前記固体撮像素子を駆動する駆動手段と、前記固体撮像素子の基板バイアス電圧ＶＳＵＢの設定値を制御することにより、前記基板バイアス電圧ＶＳＵＢの設定値に対応して定まる光電変換部の電荷蓄積部のオーバーフローレベルを可変設定するオーバーフローレベル設定手段と、前記駆動手段により画素電荷を出力信号として読み出す際に前記撮像素子の各画素電荷を個別に読み出す通常駆動モードおよび前記撮像素子の各画素電荷を垂直方向に所定数ｎだけ加算して読み出すｎ加算駆動モードで読み出すことが可能な読み出し制御手段とを具備し、前記オーバーフローレベル設定手段は、前記読み出し制御手段による読み出しが前記通常駆動モードである場合と前記ｎ加算駆動モードである場合とで前記基板バイアス電圧ＶＳＵＢを異なる設定値に制御するようになされた撮像装置であって、前記固体撮像素子に関する基板バイアス電圧ＶＳＵＢの設定値に対する前記電荷蓄積部のオーバーフローレベルの変化特性の実測値に基づいて生成された、前記ｎ加算駆動モードにおける前記基板バイアス電圧ＶＳＵＢの設定値に関する調整情報が予め記憶されている記憶手段をさらに具備し、前記オーバーフローレベル設定手段は、前記記憶手段の調整情報に基づいて前記ｎ加算駆動モードにおける前記基板バイアス電圧ＶＳＵＢの設定値を制御することを特徴とする。
基板バイアス電圧ＶＳＵＢの設定値に対する電荷蓄積部のオーバーフローレベルの変化特性は固体撮像素子毎に異なることがあるので、使用する固体撮像素子に関する変化特性の実測値に基づいて予め生成された、ｎ加算駆動モードにおける基板バイアス電圧ＶＳＵＢの設定値に関する調整情報を記憶手段に記憶しておき、その調整情報に基づいて前記ｎ加算駆動モードにおける前記基板バイアス電圧ＶＳＵＢの設定値を制御することにより、より適切なオーバーフローレベルの制御を実現できる。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図１には、本発明の一実施形態に係わる撮像装置の構成が示されている。ここでは、デジタルカメラとして実現した場合を例示して説明することにする。
【００１６】
図中１０１は各種レンズからなるレンズ系、１０２はレンズ系１０１を駆動するためのレンズ駆動機構、１０３はレンズ系１０１の絞りを制御するための露出制御機構、１０４はローパスおよび赤外カット用の光学フィルタ、１０５は色フィルタ付きのＣＣＤカラー撮像素子、１０６は撮像素子１０５を駆動するためのＣＣＤドライバ、１０７はＡ／Ｄ変換器等を含むプリプロセス回路、１０８は色信号生成処理，マトリックス変換処理，その他各種のデジタル処理を行うためのデジタルプロセス回路、１０９はカードインターフェース、１１０はメモリカード、１１１はＬＣＤ画像表示系を示している。
【００１７】
また、図中の１１２は各部を統括的に制御するためのシステムコントローラ（ＣＰＵ）、１１３は各種操作ボタンからなる操作スイッチ系、１１４は操作状態及びモード状態等を表示するための操作表示系、１１５は発光手段としてのストロボ、１１６はレンズ駆動機構１０２を制御するためのレンズドライバ、１１７はストロボ１１５および露出制御機構１０３を制御するための露出制御ドライバ、１１８は各種設定情報等を記憶するための不揮発性メモリ（ＥＥＰＲＯＭ）を示している。
【００１８】
本実施形態のデジタルカメラ１００においては、システムコントローラ１１２が全ての制御を統括的に行っており、ＣＣＤドライバ１０６によりＣＣＤ撮像素子１０５の駆動を制御して露光（電荷蓄積）及び信号の読み出しを行い、それをプリプロセス回路１０７を介してデジタルプロセス回路１０８に取込んで、各種信号処理を施した後にカードインターフェース１０９を介して着脱可能なメモリカード１１０に記録するようになっている。また、上記露光に際してストロボ１１５を使用する場合には、露出制御ドライバ１１７を制御してストロボ１１５に発光開始、停止の各制御信号を送ることによりストロボ１１５を発光させるものである。
【００１９】
なお、ＣＣＤ撮像素子１０５の駆動制御は、ＣＣＤドライバ１０６から出力される各種駆動信号（電荷移送パルスＴＧ、垂直駆動パルス、水平駆動パルス、さらには基板バイアス電圧ＶＳＵＢ等）を用いて行われる。ＣＣＤカラー撮像素子１０５は例えば縦型オーバーフロードレイン構造を用いたインターライン型のものであり、マトリクス配置された電荷蓄積部と、水平および垂直にそれぞれ配置された電荷転送部（垂直電荷転送路、水平電荷転送路）とを備えている。
【００２０】
電荷移送パルスＴＧが出力されると、光電変換部の各電荷蓄積部と垂直電荷転送路との間に設けられた転送ゲートが開き、各電荷蓄積部から対応する垂直電荷転送路に電荷が移送される。その際、基板バイアス電圧ＶＳＵＢに重畳される電荷排出パルスと電荷移送パルスＴＧの出力タイミングの相対関係により、実質的な露光時間の制御が行われる。垂直電荷転送路の駆動は垂直駆動パルスによって行われる。また基板バイアス電圧ＶＳＵＢは光電変換部の電荷蓄積部のオーバーフローレベルを規定するために用いられる。オーバーフローレベルを越える過剰電荷はオーバーフロードレインに排出される。
【００２１】
本実施形態のデジタルカメラ１００に於いては、以下に詳述する基板バイアス電圧ＶＳＵＢの可変設定制御に関する動作を除けば、通常のデジタルカメラと同様の動作および制御が行われるものであって、そのような公知の部分については説明を省略する。
【００２２】
システムコントローラ１１２には、本実施形態の特徴とする基板バイアス電圧ＶＳＵＢの可変設定制御を行うための機能として、駆動モード制御部２０１およびオーバーフローレベル制御部２０２が設けられている。
【００２３】
駆動モード制御部２０１はＣＣＤ撮像素子１０５からの画素電荷の読み出しを制御するためのものであり、通常駆動モードと、ｎ加算駆動モードとを有している。前述したように、通常駆動モードはＣＣＤ撮像素子１０５の各画素電荷を個別に読み出すための駆動制御モードであり、またｎ加算駆動モードはＣＣＤ撮像素子１０５の各画素電荷を垂直方向に所定数ｎだけ加算して読み出す駆動制御モードである。これら通常駆動モードおよびｎ加算駆動モードの駆動制御の様子を図２に示す。
【００２４】
図２（ａ）は通常駆動モードにおける駆動タイミングを示している。水平ブランキング期間（Ｈ−ＢＬＫ）毎に垂直駆動パルスφＶを用いた１回の転送駆動が実行され、垂直転送路から水平転送路に１ライン分の電荷が転送される（各垂直転送路毎に１画素）。垂直転送路の転送には例えば周知の４相駆動方式などを用いることができる。
【００２５】
一方、図２（ｂ）はｎ加算駆動モード（ここで、ｎ＝４）における駆動タイミングを示している。水平ブランキング期間（Ｈ−ＢＬＫ）毎に垂直駆動パルスφＶを用いた４回の転送駆動が実行され、垂直転送路から水平転送路に４ライン分の電荷が転送される（各垂直転送路の縦方向の４画素）。
【００２６】
水平転送路の駆動はｎ加算駆動モードにおいても通常駆動モードと同様に実行される。これにより、ｎ加算駆動モードでは、垂直方向に１／ｎに圧縮された画像が高速に読み出されることになる。本実施形態では、ｎ加算駆動モードによる読み出し制御は、本撮影に先立って行われる例えばＡＦ（自動合焦点）やＡＥ（自動露出補正）処理などのために利用される。もちろん、ＬＣＤ画像表示系１１１への撮像画像の動画表示（ＥＶＦ）に利用することもできる。
【００２７】
なお、ｎ加算駆動モードの発展形として、ＣＣＤカラー撮像素子１０５における色コーティングパターンを考慮したり、感度を適当に調節する目的で、垂直転送に先立って行われる電荷蓄積部から垂直転送路への電荷移送に際して、垂直転送路から水平転送路への転送時に加算されるｎラインのうちの特定のｍ（≦ｎ）ラインだけを選択的に移送する「ｍ／ｎ加算駆動」を使用することもできる（「ｎ加算駆動」を特殊な場合すなわちｍ＝ｎの「ｎ／ｎ加算駆動」として含む）が、本実施形態ではこれらの駆動を使用する際の画素電荷加算数が本質的な意味をもつため、ｍ／ｎ加算駆動を用いる場合にはｍに着目すれば良いことから、以下本明細書では説明を簡単化するためにｍ＝ｎの場合すなわち上記ｎ加算駆動のみを取り上げて論ずるものとする。従ってｍ／ｎ加算駆動に対して本発明を適用する場合はｍをもって請求項におけるｎに読み替えるべきものである。
【００２８】
オーバーフローレベル制御部２０２は、前述の基板バイアス電圧ＶＳＵＢにより定まる電荷蓄積部のオーバーフローレベルＯＦＬを可変設定するためのものであり、通常駆動モード時とｎ加算駆動モード時とで基板バイアス電圧ＶＳＵＢを異なる値に設定する制御を行う。さらに、ｎ加算駆動モードにおいては、そのｎの値に応じて、基板バイアス電圧ＶＳＵＢの設定値が可変設定されることになる。
【００２９】
図３には、本実施形態の撮像素子１０５として利用される、縦型オーバーフロードレイン構造のインターライン型ＣＣＤの断面構造が示されている。
ｎ型半導体基板４００は接合の浅いＰウェルの第１領域４０１と接合の深いＰウェルの第２領域４０２で形成されている。第１領域４０１の接合ｎ型領域が形成された領域部分はフォトダイオード、いわゆる光電変換領域（電荷蓄積部）４０３として作用する。
【００３０】
第２領域４０２は埋込みチャネル４０４からなる垂直シフトレジスタ即ち転送電極４０５が形成される。その主面は絶縁層４０６を介して転送電極４０５が配置されている。光電変換領域４０３と埋込みチャネル４０４は高いｐ型不純物層からなるチャネルストップ領域４０７によって分離されている。
【００３１】
また光電変換領域４０３と対応する埋込みチャネル４０４は間にトランスファーゲート領域４０８が配置されている。さらに、光電変換領域４０３以外は金属層４０９で遮光されている。ブルーミング抑制はＮ型半導体基板４００と、Ｐウェルの第１領域４０１及び第２領域４０２との接合に逆バイアス電圧である基板バイアス電圧ＶＳＵＢ４１１を印加し、光電変換領域４０３直下のＰウェルの第１領域４０１を完全に空乏化（空乏層化）することにより実現される。
【００３２】
図４には、基板バイアス電圧ＶＳＵＢに対する電荷蓄積部の飽和信号量（オーバーフローレベルＯＦＬ）の変化特性が示されている。図示のように、基板バイアス電圧ＶＳＵＢの絶対値を大きくすることにより、オーバーフローレベルＯＦＬを低下させることができる。
【００３３】
次に、図５を参照して、画素加算数（ｎ）と基板バイアス電圧ＶＳＵＢの設定値との具体的な関係について説明する。
【００３４】
図５（ａ）は、非加算時（ｎ＝１の通常駆動モード時）におけるデフォルトの基板バイアス電圧ＶＳＵＢ値（９Ｖ）に対するオバーフローレベル（７４０ｍＶ）を基準値とし、その基準値から各ｎ画素加算時における基板バイアス電圧ＶＳＵＢの設定値を決定する場合の例である。
【００３５】
この場合、ｎ＝２つまり２画素加算時には、電荷蓄積部のオーバーフローレベルが非加算時の１／２の値（３７０ｍＶ）となるような基板バイアス電圧ＶＳＵＢの値（１２．２Ｖ）が図４の特性から算出され、それが基板バイアス電圧ＶＳＵＢの設定値として使用される。同様に、ｎ＝４つまり４画素加算時には、電荷蓄積部のオーバーフローレベルが非加算時の１／４の値（１８５ｍＶ）となるような基板バイアス電圧ＶＳＵＢの値（１４．５Ｖ）が設定値として使用される。
【００３６】
水平転送路の飽和レベルは少なくとも電荷蓄積部のオーバーフローレベルの標準的設定値（７４０ｍＶ）以上であるのが一般的であるので、このように非加算時のオバーフローレベル（７４０ｍＶ）を基準に、非加算時と加算時の画素加算数の比のみで基板バイアス電圧ＶＳＵＢの設定値を決定しても、水平カブリノイズの発生を確実に防止することができる。また、この方式の場合、ＣＣＤ１０５のオーバーフローレベルＯＦＬと水平転送路の飽和レベルＳａｔＨとの相対関係がどのようなものであるかについては一切考慮する必要がない。
【００３７】
図５（ｂ）は、水平転送路の飽和レベルＳａｔＨと電荷蓄積部のオバーフローレベルＯＦＬとの比率ｋ（ｋ＝ＳａｔＨ／ＯＦＬ）をも考慮して、各ｎ画素加算時における基板バイアス電圧ＶＳＵＢの設定値を決定する場合の例である。この場合、各ｎ画素加算時における基板バイアス電圧ＶＳＵＢの設定値は、オバーフローレベルが
７４０× ｋ／ｎ
となるような値に決定される。例えば、ｋ＝１．４の場合には、２画素加算時にはオーバーフローレベルが５１８ｍＶとなるような基板バイアス電圧ＶＳＵＢの値（１０．８Ｖ）がＶＳＵＢ設定値として使用される。同様に、４画素加算時には、電荷蓄積部のオーバーフローレベルが２５４ｍＶとなるような基板バイアス電圧ＶＳＵＢの値（１３．５Ｖ）がＶＳＵＢ設定値として使用されることになる。
【００３８】
このように電荷蓄積部のオーバーフローレベルと水平転送路の飽和レベルとの相対関係を考慮して基板バイアス電圧ＶＳＵＢの設定値を決定することにより、ＶＳＵＢの可変設定幅を少なく抑えることができるので、ＶＳＵＢを大きく変化させることによって生じる危険のある不具合、例えば実効感度の低下や分光特性の変化等の発生、を防止することが可能となる。
【００３９】
次に、図６のフローチャートを参照して、基板バイアス電圧ＶＳＵＢの設定動作について説明する。
【００４０】
まず、撮像のためのＣＣＤ駆動に先立ち、ＣＣＤ駆動モード（通常駆動モード、ｎ加算駆動モード）の判定が行われる（ステップＳ１１）。通常駆動モード時、つまりｎ＝１の比加算時には、基板バイアス電圧ＶＳＵＢは標準値に設定される（ステップＳ１２）。一方、ｎ加算駆動モード時には、前述の図５（ａ）または図５（ｂ）の方法により、ｎの値に応じた基板バイアス電圧ＶＳＵＢの値が求められ（ステップＳ１３）、その値に基板バイアス電圧ＶＳＵＢが設定される（ステップＳ１４）。
【００４１】
このようにして基板バイアス電圧ＶＳＵＢの設定値が決定された後、ＣＣＤ撮像素子１０５の露光および画素電荷読み出しのためのＣＣＤ駆動制御動作が実行される（ステップＳ１５）。
【００４２】
以上のように、本実施形態においては、基板バイアス電圧ＶＳＵＢの可変設定によってＯＦＬを適正値に制御することにより、垂直転送路への画素電荷の入力の前に画素蓄積部にて蓄積電荷量の上限値をｎに応じて制限することが可能となるので、垂直転送路に十分な余剰電荷対策がなされてないＣＣＤを使用する場合であっても、水平カブリノイズを招くことなくｎ加算駆動による高速・高感度駆動を行うことが可能となる。
【００４３】
なお、本実施形態においては、画素電荷読み出しのためのＣＣＤ駆動モードとして通常駆動モードとｎ加算駆動モードの双方を有する電子カメラを例示して説明したが、本実施形態のＶＳＵＢ可変制御は、ｎ加算駆動モードによって画素加算読み出しのみを行う電子カメラに対しても適用することができる。すなわち、ｎ加算駆動モードのみを使用する電子カメラであっても水平転送路の余剰電荷に対する対策には限界があるのが通常であるので、あるライン数以上の加算読み出しを行うと、水平カブリノイズの問題が生じる場合がある。ｎの値に応じたＶＳＵＢ可変制御を行うことにより、この問題を解決することができる。
【００４４】
また、基板バイアス電圧ＶＳＵＢの設定値に対する電荷蓄積部のオーバーフローレベルの変化特性はＣＣＤ毎にばらつく場合があるので、使用するＣＣＤに関する変化特性を実測し、その実測値に基づいてｎ加算駆動モードにおける基板バイアス電圧ＶＳＵＢの設定値に関する調整情報を生成して、それをＥＥＰＲＯＭ１１８に予め記憶しておくようにしてもよい。この場合、調整情報としては、変化特性に関するデータそのものを記憶しても良いし、あるいは各ｎの値に対して算出した適正なＶＳＵＢの値を示すデータを記憶してもよい。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、電荷蓄積部のオーバーフローレベルを定める基板バイアス電圧ＶＳＵＢの可変制御により、画素加算駆動に伴う擬似信号（水平カブリノイズ）の発生を防止できるようになり、画質劣化の無い画素加算駆動を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わるデジタルカメラの構成を示すブロック図。
【図２】同実施形態で用いられる通常駆動モードとｎ加算駆動モードを説明するためのタイミングチャート。
【図３】同実施形態で用いられるＣＣＤの構造の一例を示す断面図。
【図４】同実施形態で用いられるＣＣＤのオーバーフローレベル変化特性を示す図。
【図５】同実施形態における画素加算数（ｎ）と基板バイアス電圧ＶＳＵＢの設定値との関係を説明するための図。
【図６】同実施形態における基板バイアス電圧ＶＳＵＢの設定動作を説明するためのフローチャート。
【符号の説明】
１０１…レンズ系
１０５…ＣＣＤカラー撮像素子
１０６…ＣＣＤドライバ
１１２…システムコントローラ
１１８…不揮発性メモリ（ＥＥＰＲＯＭ）
２０１…駆動モード制御部
２０２…オバーフローレベル設定部
Claims (4)
- 垂直転送路および水平転送路を有した固体撮像素子と、前記固体撮像素子を駆動する駆動手段と、前記固体撮像素子の基板バイアス電圧ＶＳＵＢの設定値を制御することにより、前記基板バイアス電圧ＶＳＵＢの設定値に対応して定まる光電変換部の電荷蓄積部のオーバーフローレベルを可変設定するオーバーフローレベル設定手段と、前記駆動手段により画素電荷を出力信号として読み出す際に前記撮像素子の各画素電荷を個別に読み出す通常駆動モードおよび前記撮像素子の各画素電荷を垂直方向に所定数ｎだけ加算して読み出すｎ加算駆動モードで読み出すことが可能な読み出し制御手段とを具備し、前記オーバーフローレベル設定手段は、前記読み出し制御手段による読み出しが前記通常駆動モードである場合と前記ｎ加算駆動モードである場合とで前記基板バイアス電圧ＶＳＵＢを異なる設定値に制御するようになされた撮像装置であって、
前記オーバーフローレベル設定手段による、前記基板バイアス電圧ＶＳＵＢの設定値の制御は、前記固体撮像素子の電荷蓄積部のオーバーフローレベルと水平転送路の飽和レベルとの相対関係に基づいて行われるものであることを特徴とする撮像装置。 - 垂直転送路および水平転送路を有した固体撮像素子と、前記固体撮像素子を駆動する駆動手段と、前記固体撮像素子の基板バイアス電圧ＶＳＵＢの設定値を制御することにより、前記基板バイアス電圧ＶＳＵＢの設定値に対応して定まる光電変換部の電荷蓄積部のオーバーフローレベルを可変設定するオーバーフローレベル設定手段と、前記駆動手段により画素電荷を出力信号として読み出す際に前記撮像素子の各画素電荷を垂直方向に所定数ｎだけ加算して読み出すｎ加算駆動モードで読み出すことが可能な読み出し制御手段とを具備し、前記オーバーフローレベル設定手段は、前記読み出し制御手段による読み出しにおけるｎの値に応じて、前記基板バイアス電圧ＶＳＵＢを異なる設定値に制御するようになされた撮像装置であって、
前記オーバーフローレベル設定手段による、前記基板バイアス電圧ＶＳＵＢの設定値の制御は、前記固体撮像素子の電荷蓄積部のオーバーフローレベルと水平転送路の飽和レベルとの相対関係に基づいて行われるものであることを特徴とする撮像装置。 - 垂直転送路および水平転送路を有した固体撮像素子と、前記固体撮像素子を駆動する駆動手段と、前記固体撮像素子の基板バイアス電圧ＶＳＵＢの設定値を制御することにより、前記基板バイアス電圧ＶＳＵＢの設定値に対応して定まる光電変換部の電荷蓄積部のオーバーフローレベルを可変設定するオーバーフローレベル設定手段と、前記駆動手段により画素電荷を出力信号として読み出す際に前記撮像素子の各画素電荷を個別に読み出す通常駆動モードおよび前記撮像素子の各画素電荷を垂直方向に所定数ｎだけ加算して読み出すｎ加算駆動モードで読み出すことが可能な読み出し制御手段とを具備し、前記オーバーフローレベル設定手段は、前記読み出し制御手段による読み出しが前記通常駆動モードである場合と前記ｎ加算駆動モードである場合とで前記基板バイアス電圧ＶＳＵＢを異なる設定値に制御するようになされた撮像装置であって、
前記固体撮像素子に関する基板バイアス電圧ＶＳＵＢの設定値に対する前記電荷蓄積部のオーバーフローレベルの変化特性の実測値に基づいて生成された、前記ｎ加算駆動モードにおける前記基板バイアス電圧ＶＳＵＢの設定値に関する調整情報が予め記憶されている記憶手段をさらに具備し、前記オーバーフローレベル設定手段は、前記記憶手段の調整情報に基づいて前記ｎ加算駆動モードにおける前記基板バイアス電圧ＶＳＵＢの設定値を制御することを特徴とする撮像装置。 - 垂直転送路および水平転送路を有した固体撮像素子と、前記固体撮像素子を駆動する駆動手段と、前記固体撮像素子の基板バイアス電圧ＶＳＵＢの設定値を制御することにより、前記基板バイアス電圧ＶＳＵＢの設定値に対応して定まる光電変換部の電荷蓄積部のオーバーフローレベルを可変設定するオーバーフローレベル設定手段と、前記駆動手段により画素電荷を出力信号として読み出す際に前記撮像素子の各画素電荷を垂直方向に所定数ｎだけ加算して読み出すｎ加算駆動モードで読み出すことが可能な読み出し制御手段とを具備し、前記オーバーフローレベル設定手段は、前記読み出し制御手段による読み出しにおけるｎの値に応じて、前記基板バイアス電圧ＶＳＵＢを異なる設定値 に制御するようになされた撮像装置であって、
前記固体撮像素子に関する基板バイアス電圧ＶＳＵＢの設定値に対する前記電荷蓄積部のオーバーフローレベルの変化特性の実測値に基づいて生成された、前記ｎ加算駆動モードにおける前記基板バイアス電圧ＶＳＵＢの設定値に関する調整情報が予め記憶されている記憶手段をさらに具備し、前記オーバーフローレベル設定手段は、前記記憶手段の調整情報に基づいて前記ｎ加算駆動モードにおける前記基板バイアス電圧ＶＳＵＢの設定値を制御することを特徴とする撮像装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000069154A JP3639491B2 (ja) | 2000-03-13 | 2000-03-13 | 撮像装置 |
| US09/803,391 US7102680B2 (en) | 2000-03-13 | 2001-06-15 | Image pickup device capable of adjusting the overflow level of the sensor based on the read out mode |
| US11/491,712 US20060256206A1 (en) | 2000-03-13 | 2006-07-24 | Image pickup device capable of adjusting the overflow level of the sensor based on the read out mode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000069154A JP3639491B2 (ja) | 2000-03-13 | 2000-03-13 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001257940A JP2001257940A (ja) | 2001-09-21 |
| JP3639491B2 true JP3639491B2 (ja) | 2005-04-20 |
Family
ID=18588096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000069154A Expired - Fee Related JP3639491B2 (ja) | 2000-03-13 | 2000-03-13 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3639491B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3951879B2 (ja) | 2002-10-04 | 2007-08-01 | ソニー株式会社 | 固体撮像素子及びその駆動方法 |
| JP5725188B2 (ja) * | 2011-04-04 | 2015-05-27 | 株式会社島津製作所 | 撮像装置 |
-
2000
- 2000-03-13 JP JP2000069154A patent/JP3639491B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001257940A (ja) | 2001-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7466003B2 (en) | Solid state image pickup device, camera, and driving method of solid state image pickup device | |
| US8883526B2 (en) | Image pickup device, its control method, and camera | |
| US20060256206A1 (en) | Image pickup device capable of adjusting the overflow level of the sensor based on the read out mode | |
| US20100194922A1 (en) | Image pickup apparatus and image pickup method | |
| JPH10150183A (ja) | 固体撮像装置およびその駆動方法並びにカメラ | |
| JPH07298142A (ja) | 階調制御機能を有する撮像装置 | |
| US20040239790A1 (en) | Image capturing apparatus | |
| EP1353383A2 (en) | Image-sensing device having a plurality of output channels | |
| US7659933B2 (en) | Imaging device and driving method for solid-state imaging device | |
| JP3113406B2 (ja) | スチルビデオカメラの撮像素子制御装置 | |
| JP3878575B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JP3639491B2 (ja) | 撮像装置 | |
| JP3542320B2 (ja) | 撮像装置 | |
| JP2004222134A (ja) | 撮像装置 | |
| JPH04207581A (ja) | 撮像装置 | |
| JPH09107505A (ja) | 撮像装置 | |
| JP2751126B2 (ja) | 階調制御機能を有する撮像装置 | |
| JP4001904B2 (ja) | 固体撮像装置の駆動方法 | |
| JP4296025B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JP4372961B2 (ja) | 撮像装置 | |
| JP4812247B2 (ja) | 撮像装置 | |
| JP2003333605A (ja) | 撮像装置 | |
| JP2695521B2 (ja) | 階調制御機能を有する撮像装置 | |
| JP2647550B2 (ja) | 階調制御機能を有する撮像装置 | |
| JP4001841B2 (ja) | 固体撮像装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |