JP3638250B2 - アライメントマークおよび半導体装置の製造方法 - Google Patents
アライメントマークおよび半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3638250B2 JP3638250B2 JP2000311069A JP2000311069A JP3638250B2 JP 3638250 B2 JP3638250 B2 JP 3638250B2 JP 2000311069 A JP2000311069 A JP 2000311069A JP 2000311069 A JP2000311069 A JP 2000311069A JP 3638250 B2 JP3638250 B2 JP 3638250B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- alignment mark
- semiconductor device
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造において、半導体装置の基板の第1面に形成されているパターンに合わせて、第1面の裏面である第2面にパターンを形成するときに用いるアライメントマーク、アライメントマークを用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】
図14(1)は、従来技術である特開平6−244073号公報に開示されている半導体装置1を示す平面図であり、図14(2)は、その断面図である。この従来技術では、支持基板2に固定される基板3の、素子4を形成している第1面5から第1面5の裏面である第2面6に向かって、ドライエッチングによって孔7を形成する。その後、基板3の第2面6を研磨して、孔7を基板3の第2面6に露出させる。基板3の第2面6にパターンを形成するときに、第2面6に露出している孔7をアライメントマークとして用いる。これによって、基板3の第1面5と第2面6とを同時に観察する両面アライナが不必要になるとともに、半導体装置の製造工程を簡略化できる。
【0003】
【発明が解決しようとする課題】
このような従来技術では、以下のような問題が生じる。
【0004】
図15(1)は、先述の従来技術において、ウエットエッチングによって孔7Aを形成したときの半導体装置1Aを示す平面図であり、図15(2)は、その断面図である。ウエットエッチングは、ドライエッチングと比べて簡便であり、容易に行うことができるが、図15(2)に示すように孔7Aが形成されている基板3の結晶方位に従ってエッチングが進むので、孔7Aは基板3の第1面5から第2面6に向かうにつれて収縮するようなテーパ形状となり、孔7Aが基板3の第2面6に露出する部分では、基板3の厚さが非常に薄くなってしまう。このような現象は、基板3がGaAs、InP、SiC、GaN、ZnSe、MoSなどの化合物半導体で顕著に見受けられる。孔7Aの第2面6に露出した部分の周辺は、基板3を研磨したことによって脆くなっていて、研磨中に数μm〜数十μmの程度で孔7Aの第2面6に露出した部分の大きさが変化するので、この孔7Aをアライメントマークとして用いた場合に、所望のアライメント精度を出すことができない。
【0005】
さらに、孔7Aが基板3の第2面6に露出する部分では、基板3の厚さが非常に薄くなり、図16に示される半導体装置1Bのように、孔7Bの第2面6に露出した部分の周辺が一部欠けて、本来のアライメントマークの中心L1と孔7Bの中心L2とが異なってしまい、所望のアライメント精度を出すことができない。
【0006】
また、アライメントマークとして用いる孔を形成する方法であるウエットエッチングおよびドライエッチングにかかわらず、以下の問題が生じる。
【0007】
基板3を研磨して、孔7を基板3の第2面6に露出させたとき、研磨に用いた研磨材、潤滑油および薬品が孔7に進入して、図17示すような基板3の孔7の周辺に汚染部位8が作られる。
【0008】
基板3の第1面5と支持基板2とを固定するために、紫外線剥離シートおよび熱剥離シートなどの粘着シート9が用いられる。基板3をエッチングするのに用いるエッチング薬液、および第2面6のパターン形成後にレジストを剥離させるのに用いるレジスト洗浄用の有機溶剤が孔7に進入して、図17に示すような孔7の第1面5側の開口部の周辺の粘着シート9が、エッチング薬液および有機溶剤によって化学変化して、粘着シート9の粘着力を変化させるような部位10が形成される。前記部位10によって、粘着シート9から基板3を剥離させることが困難になる。
【0009】
図18(1)は、半導体装置1の基板3の第2面6にレジスト11を塗布したものを示す平面図であり、図18(2)は、その断面図である。このとき、孔7にレジスト11の一部であるレジスト11aが進入する。孔7に進入したレジスト11aは、孔7内で不均一になっていて、レジスト11を上方から見ると、レジスト11aの周辺が干渉模様になり、孔7を用いたアライメントマークと、前記アライメントマークの周辺の境界が不明瞭になる。このために、本来のアライメントマークの中心L3とレジスト11aを通して見えるアライメントマークの中心L4とが異なり、所望のアライメント精度が出なくなる。
【0010】
したがって本発明の目的は、所望のアライメント精度を出すことができるアライメントマーク、前記アライメントマークを用いる半導体装置の製造方法とを提供することである。
【0011】
【課題を解決するための手段】
本発明は、基板の第1面、および第1面の裏面である第2面に素子が形成される半導体装置に設けられるアライメントマークにおいて、
第1面から第2面に貫通した貫通孔に、第2面から露出するように第1面から充填物が充填されたことを特徴とするアライメントマークである。
【0012】
本発明に従えば、基板の第2面の貫通孔が露出している部分の周辺が充填物によって保護され、基板の第2面を研磨するときに、前記部分の周辺が欠けることを防ぐことができ、貫通孔の第2面の露出部分によるアライメントマークの形状が変化することを防ぐことができる。また、貫通孔が充填されているので、研磨するときに、研磨剤、潤滑油および薬品が貫通孔に進入することを防ぐことができ、基板の貫通孔の周辺部がこれらの進入物によって汚染されることを防ぐことができる。貫通孔が充填されているので、第2面をエッチングしたりレジストを除去したりするときに、貫通孔にエッチング薬液およびレジスト洗浄用有機溶剤が進入することを防ぐことができ、基板の第1面と支持基板とを固定する粘着シートが前記薬液および溶剤によって化学変化して、粘着力が変化して、基板と支持基板とを剥離させることが困難になることを防ぐことができる。
【0013】
また本発明は、前記充填物が、アライメントの観察に用いる可視光に対して透明であることを特徴とする。
【0014】
本発明に従えば、充填物が可視光に対して透明であるので、肉眼による観察でアライメントを行うときに、基板の第2面に露出する貫通孔の輪郭が明瞭に観察することができ、前記貫通孔をアライメントマークとして用いることができる。
【0015】
また本発明は、前記充填物が、その上に塗布されるレジスト材料と比べて光吸収率が異なることを特徴とする。
【0016】
本発明に従えば、レジスト材料と充填物との光吸収率が異なるので、たとえば画像処理およびレーザ光の反射による観察で自動アライメントを行うときに、基板の第2面に露出する貫通孔の輪郭が明瞭に観察することができ、前記貫通孔をアライメントマークとして用いることができる。
【0017】
また本発明は、前記充填物が、基板の第2面から突出していることを特徴とする。
【0018】
本発明に従えば、充填物が基板の第2面から突出して段差をなしているので、充填物の輪郭、すなわち基板の第2面に露出する貫通孔の輪郭が明瞭に観察することができるので、前記貫通孔をアライメントマークとして用いることができる。
【0019】
また本発明は、前記充填物が、ベンゾシクロブテンから成ることを特徴とする。
【0020】
本発明に従えば、ベンゾシクロブテンは可視光のもとでは透明であり、孔への充填度が高いので、肉眼によるアライメントが容易に行うことができるとともに、基板を保護することができる。
【0021】
また本発明は、基板の第1面、および第1面の裏面である第2面に素子のパターンを形成する半導体装置の製造方法において、
第1面から第2面に貫通する貫通孔を形成する貫通孔形成工程と、
前記貫通孔に、第2面から露出するように第1面から充填物を充填してアライメントマークを形成する充填工程と、
前記アライメントマークを用い、基板の第1面に形成された素子のパターンに対して、第2面に形成する素子のパターンのアライメントを行うアライメント工程と、
第2面に素子のパターンを形成する素子形成工程とを含むことを特徴とする半導体装置の製造方法。
【0022】
本発明に従えば、精度の高いアライメントを行うことができる。
【0024】
【発明の実施の形態】
図1は、本発明の実施の一形態である半導体装置21の平面図である。図2は、図1の切断面線II−IIから見た断面図である。円盤形状の基板22の第1面23には、矩形状の素子25がマトリクス状に配置されている。基板22には、第1面23から第1面23の裏面である第2面24に向かう十字型の貫通孔26が形成されている。基板22の第1面23に、樹脂27が塗布されている。樹脂27は、貫通孔26に充填して、第2面24に露出し、第2面24から突出している。これによって、第2面24に露出する貫通孔26は十字型のアライメントマーク28となる。樹脂27は、素子25の一部を覆う。樹脂27から露出する素子25は、半導体装置21の外部にワイヤボンド等で電気信号を取り出す第1電極部29を有する。樹脂27の素子25の周囲には、スクライビングの基準となる溝状のスクライブライン30が形成される。スクライブライン30が形成されている部分の樹脂27は、薄く仕上げられている。
【0025】
本実施の形態において、基板22はGaAs基板を用いる。また、樹脂27はベンゾシクロブテンである(以後、樹脂27をベンゾシクロブテン27と表記することがある)。ベンゾシクロブテンは、可視光のもとでは肉眼で透明として認識されるとともに、孔への充填度が高い。基板22の第2面24からベンゾシクロブテン27が充填されているアライメントマーク28を見ると、基板22の第2面24よりも盛り上がって見えるだけでなく、透明に見えるので、アライメントマーク28の輪郭を明瞭に観察することができる。また本実施の形態では、アライメントマーク28が十字型であることにより、より高精度にアライメントを行うことができる。
【0026】
本発明の半導体装置21の製造方法を説明する。図3は、半導体装置21の製造における貫通孔形成工程の前半を示す工程断面図である。まず、基板22が薄くされる前の状態の基板22の素子25が配置される第1面23に、フォトレジスト31を塗布する。フォトレジスト31は、ノボラックポジ系レジストを用いる。その後、紫外線を回路パターンが焼き付けられているガラスマスクを通してフォトレジスト31に照射し、フォトレジスト31の露光された部分を溶剤によって洗浄し、フォトレジスト31の未露光の部分を残すことによって、レジストパターンが形成される。
【0027】
前記レジストパターンを焼き固めた後に、前記レジストパターンをマスクにして、エッチングが行われる。エッチング溶液は、リン酸と過酸化水素と水との混合液、または塩酸と過酸化水素と水との混合液、または硫酸と過酸化水素と水との混合液を用いるものとする。ウエットエッチングによって、基板22の第1面23に開口し、底を有する孔26aが形成される。孔26aは、第1面23から孔26aの底部までの深さdが、d=20〜50μmとなるように形成される。孔26aの深さdは、基板22を薄くするときの目標とする厚みよりも大きくする。本実施の形態において、d=50μmとする。このようにして、基板22を薄くしたときに貫通孔26となる孔26aが形成される。
【0028】
孔26aを形成する他の方法として、前記レジストパターンと基板22との間に、1000〜4000Åの厚みのSiN膜およびSiO膜等の絶縁膜を挟んで、前記レジストパターンをマスクにして、前記絶縁膜をフッ酸またはフロン系のガスを用いてドライエッチングして、前記絶縁膜のパターンをマスクにして、上述のエッチング溶液を用いて基板22に孔26aを形成する方法がある。
【0029】
また、基板22のエッチングを、塩素ガスを用いたドライエッチングによって行う方法がある。この場合、パターンの転写精度は、ウエットエッチングと比べて非常に高精度で、数μm程度の寸法のパターンの転写が可能である。
【0030】
図4は、孔26aに充填物である樹脂27を充填する充填工程を示す工程断面図である。基板22の第1面23にあったフォトレジスト31が、酸素プラズマ等によって灰化処理されて除去された後に、基板22の第1面23にベンゾシクロブテンが45%含まれるメシチレン溶液を、スピンコート法によって塗布する。基板22の回転数は2000rpm、塗布時間は1分とする。その後、基板22を窒素雰囲気で、90℃で30分、続いて150℃で10分、続いて250℃で10分、さらに300℃で10分の熱処理する。熱処理によって、ベンゾシクロブテン27は硬化し、孔26aに充填される。このとき、第1面23上のベンゾシクロブテン27の厚さは、平坦な部分で4〜5μmであった。必要に応じて、ベンゾシクロブテンの塗布と熱処理とを繰り返してもよい。先述と同じ条件でベンゾシクロブテンの塗布を行ったとき、第1面23上のベンゾシクロブテン27の厚さは、平坦な部分で、およそ9〜10μmであった。ベンゾシクロブテンの1回の塗布でも、複数回の塗布でも、孔26aに充填されるベンゾシクロブテン27の量はほとんど変わらない。
【0031】
ベンゾシクロブテン27が塗布された基板22のベンゾシクロブテン27の上にフォトレジストを塗布して、SF6 と酸素との混合ガスを用いた反応性イオンエッチングによって、素子25の第1電極部29の開口パターン、およびスクライブライン30のパターンを形成する。エッチングの条件は、150W、圧力5Paで、時間を調整してエッチングを行う。エッチングに要した時間は約10分であった。
【0032】
スクライブライン30の部分のベンゾシクロブテン層27の厚さは、0.5μm以上で10μm以下とする。スクライブライン30の部分のベンゾシクロブテン層27の厚さが10μm以上であると、スクライブライン30に沿ってダイシングを行うときに、ダイシングソーのブレードを痛めてしまうが、この厚さが0.5μm以上であると、基板22が化合物半導体である場合、ベンゾシクロブテン27によって、基板22をダイシングするときにチップの縁に生じるチッピングを防ぐことができるとともに、薄いチップをハンドリングするときに傷つきやすいチップの縁を保護することができる。以上のようにして、基板22を薄くする前の半導体装置21である半導体装置21aが形成される。
【0033】
図5は、半導体装置21の製造における貫通孔形成工程の後半を示す工程断面図である。基板22の第1面23に形成されたベンゾシクロブテン27が粘着シート32によって支持基板33に粘着して、半導体装置21aが支持基板33に固定される。支持基板33として、シリコン基板、ガラス基板およびサファイア基板等が用いられるが、本実施の形態において支持基板33は、表面の平坦性に優れるシリコン基板を用いるものとする。
【0034】
粘着シート32として、通常の粘着シート、加熱によって粘着部を剥離することができる熱剥離シート、および紫外線の照射によって粘着部を剥離することができる紫外線剥離シート等が用いられる。紫外線剥離シートは、支持基板が透明なガラス基板であることが必要であり、紫外線照射装置も必要となる。熱剥離シートは、加熱によって剥離することができるので、簡便で好ましい。また、通常の粘着シートには、加熱することによって粘着力が低下するものもあり、このような粘着シートも使うことができる。これらの粘着シートは、工程に応じて適宜選択してもよい。
【0035】
基板22の第2面24をラッピング装置によって研磨して、基板22を所望の厚さにする。本実施の形態の目標として、この厚さを40μmに設定した。研磨が進むと、図5に示すような、基板22の第2面24に孔26aに充填されているベンゾシクロブテン27が露出する。このときベンゾシクロブテン27は、第2面24から突出せず、第2面24と同一平面にある。その後、基板22の第2面24を、先述のエッチング溶液を用いてウエットエッチングを行い、基板22を5μm程度薄くする。このエッチングによって、図6に示すように、ベンゾシクロブテン27は第2面24から突出し、アライメントマーク28が形成される。
【0036】
先述の粘着シート、熱剥離シートおよび紫外線剥離シートは、いずれも基板を固定するために接着剤を用いており、基板を研磨するときに用いられる化学薬品が接着剤に付着することによって接着剤が化学変化をおこして変質して、接着剤の熱または紫外線によって剥離できるという特性が失われ、剥離することができないこともある。
【0037】
これに対して本発明では、貫通孔26に充填物である樹脂(ベンゾシクロブテン)27を充填することによって、研磨に用いる化学薬品、およびエッチングに用いるエッチング溶液が貫通孔26に進入することを防ぐことができる。これによって、接着剤の特性が失われて剥離できなくなることを防ぐことができるとともに、貫通孔26の内周面が汚染されることを防ぐことができる。
【0038】
本発明のアライメントマーク28の利用方法について説明する。本実施の形態において、半導体装置21の基板22にバイアホールを形成するものとする。図7〜9は、半導体装置21の基板22の第2面24に半導体素子のパターンを形成する素子形成工程を示す工程断面図である。半導体装置21の第2面24にフォトレジスト34を塗布する。アライメントマーク28を基準にして、マスク35に形成されるバイアホールパターン36をアライメントするアライメント工程を経て、光を照射してフォトレジスト34にバイアホールパターン36を転写して、フォトレジスト34の露光部を溶剤で溶かして図7に示されるようなフォトレジスト34にパターン37を形成する。
【0039】
フォトレジスト34をマスクにして、基板22のエッチングを行う。これによって、図8に示すような、基板22に第2面24から第1面23に貫通するバイアホール38が形成される。このとき、素子25の第2面24側の面は、バイアホール38に露出している。バイアホール38に露出する素子25は半導体装置21の外部にワイヤボンド等で電気信号を取り出す第2電極部39となる。バイアホール38の中心と第2電極部39の中心とのずれを測定することによって、アライメントのずれを判定することができる。その後、フォトレジスト34を除去して、図9に示すような、基板22の第2面24に回路パターンが形成される。
【0040】
本実施の形態によれば、アライメントマーク28はベンゾシクロブテン27が充填された貫通孔26から成り、基板22の第2面24からベンゾシクロブテン27が突出しているので、肉眼で観察するときにアライメントマーク28の輪郭が明瞭に観察することができる。
【0041】
図10〜12は、本発明の他の実施の形態である半導体装置21Aの製造工程を示す工程断面図である。半導体装置21Aは、半導体装置21と同様にして製造される。半導体装置21Aにおいて、充填物である樹脂27Aは、染料成分を除去したノボラックレジストを用いて、ノボラックレジストを充填した基板22の第2面24に露出する貫通孔26をアライメントマーク28Aとしている。ノボラックレジストは、色素が含まれている樹脂である。このような樹脂を充填物として用いると、基板22の第2面24に露出する貫通孔26の輪郭が不明瞭になるだけでなく、基板22の第2面24にノボラック系フォトレジストを塗布して、第2面24に露出する貫通孔26を基準にして所望のパターンの形成をするためのアライメントを行うときに、塗布したフォトレジストを通して第2面24に露出する貫通孔26を見ることになるので、貫通孔26の輪郭が不明瞭なり観察が困難になる。ノボラックレジストの染料成分を除去することによって、ノボラックレジストの光の吸収特性は、ノボラックレジストの上に塗布するレジストと大きく異なるので、アライメントマーク28Aの境界が明瞭になり、アライメント精度を向上することが可能である。
【0042】
基板22の素子25を有する第1面23側から、半導体装置21のときと同様にして孔26aを形成する。本実施の形態において、充填物である樹脂27Aは、図10に示すように、基板22の第1面23の孔26aの周辺だけを残すようにエッチングを行い、ハードベークによって樹脂27Aを固定する。素子25および樹脂27Aを含む第1面23が、粘着シート32によって支持基板33に粘着して、半導体装置21Aが支持基板33に固定される。その後、基板22の第2面24を研磨およびエッチングを行って基板22を薄くして、図11に示すように、充填物である樹脂27Aが第2面24から突出する。次に図12に示すように、半導体装置21Aの第2面24にフォトレジスト34を塗布し、アライメントマーク28Aを基準にしてパターンを形成する。
【0043】
図13は、本発明の実施の形態のアライメントマークを用いた場合と、従来技術のアライメントマークを用いた場合とのアライメント誤差のばらつきを示すグラフである。図13の黒丸印は従来の技術のアライメントマークを用いた場合のアライメント誤差、白丸印は本発明の実施の形態において、ベンゾシクロブテンのアライメントマークを用いた場合のアライメント誤差、黒四角印は本発明の実施の形態において、染料成分を除去したノボラックレジストのアライメントマークを用いた場合のアライメント誤差、白四角印は本発明の実施の形態において、フォトレジストと同じ光吸収特性を持つものをアライメントマークとして用いた場合のアライメント誤差を示す。それぞれの方法でアライメントマークを形成した基板を各10枚ずつ用意して、各基板にフォトレジストを塗布してアライメントを行ってパターンを形成し、そのパターンを元にして基板にバイアホールを形成したときのバイアホールの中心と、素子の電極部の中心とのアライメントのずれの値を測定して比較を行った。図13の縦軸は各基板のアライメント誤差の平均値を表している。基板毎のばらつきが小さいほど、アライメントマークが見やすく、アライメントが容易であるといえる。
【0044】
図13を参照すれば、本発明の実施の形態のアライメントマークを用いると、従来技術と比べてアライメント誤差のばらつきが少ない。アライメントマークにベンゾシクロブテンを用いると、さらにばらつきを抑えることができる。
【0045】
本実施の形態において、アライメントマークの数は、基板上に2個としたが、1個でもよく、基板上に適当な間隔をあけて2〜3個設けることによって、さらに精度よくアライメントを行うことができる。
【0046】
【発明の効果】
以上のように本発明によれば、基板の第2面の貫通孔が露出している部分の周辺が充填物によって保護され、基板の第2面を研磨するときに、前記部分の周辺が欠けることを防ぐことができ、貫通孔の第2面の露出部分によるアライメントマークの形状が変化することを防ぐことができる。また、貫通孔が充填されているので、研磨するときに、研磨剤、潤滑油および薬品が貫通孔に進入することを防ぐことができ、基板の貫通孔の周辺部がこれらの進入物によって汚染されることを防ぐことができる。貫通孔が充填されているので、第2面をエッチングしたりレジストを除去したりするときに、貫通孔にエッチング薬液およびレジスト洗浄用有機溶剤が進入することを防ぐことができ、基板の第1面と支持基板とを固定する粘着シートが前記薬液および溶剤によって化学変化して、粘着力が変化して、基板と支持基板とを剥離させることが困難になることを防ぐことができる。
【0047】
また本発明によれば、充填物が可視光に対して透明であるので、肉眼による観察でアライメントを行うときに、基板の第2面に露出する貫通孔の輪郭が明瞭に観察することができ、前記貫通孔をアライメントマークとして用いることができる。
【0048】
また本発明によれば、レジスト材料と充填物との光吸収率が異なるので、たとえば画像処理およびレーザ光の反射による観察で自動アライメントを行うときに、基板の第2面に露出する貫通孔の輪郭が明瞭に観察することができ、前記貫通孔をアライメントマークとして用いることができる。
【0049】
また本発明によれば、充填物が基板の第2面から突出して段差をなしているので、充填物の輪郭、すなわち基板の第2面に露出する貫通孔の輪郭が明瞭に観察することができるので、前記貫通孔をアライメントマークとして用いることができる。
【0050】
また本発明によれば、ベンゾシクロブテンは可視光のもとでは透明であり、孔への充填度が高いので、肉眼によるアライメントが容易に行うことができるとともに、基板を保護することができる。
【0051】
また本発明によれば、精度の高いアライメントを行うことができる。
【図面の簡単な説明】
【図1】本発明の実施の形態の半導体装置21の平面図である。
【図2】図1の切断面線II−IIから見た断面図である。
【図3】半導体装置21の製造における貫通孔形成工程の前半を示す工程断面図である。
【図4】孔26aに充填物である樹脂27を充填する充填工程を示す工程断面図である。
【図5】半導体装置21の製造における貫通孔形成工程の後半を示す工程断面図である。
【図6】半導体装置21にアライメントマーク28が形成されたときの断面図である。
【図7】半導体装置21の基板22の第2面24に半導体素子のパターンを形成する素子形成工程を示す工程断面図である。
【図8】半導体装置21の基板22の第2面24に半導体素子のパターンを形成する素子形成工程を示す工程断面図である。
【図9】半導体装置21の基板22の第2面24に半導体素子のパターンを形成する素子形成工程を示す工程断面図である。
【図10】本発明の他の実施の形態である半導体装置21Aの製造工程を示す工程断面図である。
【図11】本発明の他の実施の形態である半導体装置21Aの製造工程を示す工程断面図である。
【図12】本発明の他の実施の形態である半導体装置21Aの製造工程を示す工程断面図である。
【図13】本発明の実施の形態のアライメントマークを用いた場合と、従来技術のアライメントマークを用いた場合とのアライメント誤差のばらつきを示すグラフである。
【図14】従来技術である半導体装置1を示す平面図および断面図である。
【図15】ウエットエッチングによって孔7を形成した半導体装置1Aを示す平面図および断面図である。
【図16】半導体装置1Bを示す平面図および断面図である。
【図17】汚染部位8および粘着シート9の粘着力を変化させるような部位10が形成された半導体装置1を示す平面図および断面図である。
【図18】半導体装置1の基板3の第2面6にレジストを塗布したものを示す平面図および断面図である。
【符号の説明】
21,21A 半導体装置
22 基板
23 第1面
24 第2面
25 素子
26 貫通孔
27 樹脂
28 アライメントマーク
Claims (6)
- 基板の第1面、および第1面の裏面である第2面に素子が形成される半導体装置に設けられるアライメントマークにおいて、
第1面から第2面に貫通した貫通孔に、第2面から露出するように第1面から充填物が充填されたことを特徴とするアライメントマーク。 - 前記充填物が、アライメントの観察に用いる可視光に対して透明であることを特徴とする請求項1記載のアライメントマーク。
- 前記充填物が、その上に塗布されるレジスト材料と比べて光吸収率が異なることを特徴とする請求項1記載のアライメントマーク。
- 前記充填物が、基板の第2面から突出していることを特徴とする請求項1〜3のいずれか1つに記載のアライメントマーク。
- 前記充填物が、ベンゾシクロブテンから成ることを特徴とする請求項1〜3のいずれか1つに記載のアライメントマーク。
- 基板の第1面、および第1面の裏面である第2面に素子のパターンを形成する半導体装置の製造方法において、
第1面から第2面に貫通する貫通孔を形成する貫通孔形成工程と、
前記貫通孔に、第2面から露出するように第1面から充填物を充填してアライメントマークを形成する充填工程と、
前記アライメントマークを用い、基板の第1面に形成された素子のパターンに対して、第2面に形成する素子のパターンのアライメントを行うアライメント工程と、
第2面に素子のパターンを形成する素子形成工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000311069A JP3638250B2 (ja) | 2000-10-11 | 2000-10-11 | アライメントマークおよび半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000311069A JP3638250B2 (ja) | 2000-10-11 | 2000-10-11 | アライメントマークおよび半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002118055A JP2002118055A (ja) | 2002-04-19 |
JP3638250B2 true JP3638250B2 (ja) | 2005-04-13 |
Family
ID=18790898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000311069A Expired - Fee Related JP3638250B2 (ja) | 2000-10-11 | 2000-10-11 | アライメントマークおよび半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3638250B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006165042A (ja) * | 2004-12-02 | 2006-06-22 | Sony Corp | 転写装置、転写方法、及び、検査装置 |
JP5064158B2 (ja) * | 2007-09-18 | 2012-10-31 | 新光電気工業株式会社 | 半導体装置とその製造方法 |
CN103713477B (zh) * | 2012-09-28 | 2015-11-25 | 无锡华润上华半导体有限公司 | 双面光刻机的对位结构及对位方法 |
JP6107453B2 (ja) * | 2013-06-13 | 2017-04-05 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
CN104701238B (zh) * | 2013-11-14 | 2019-10-08 | 罗门哈斯电子材料有限公司 | 间隙填充方法 |
JP6372412B2 (ja) * | 2015-04-02 | 2018-08-15 | 住友電気工業株式会社 | 半導体素子形成用基板、半導体素子形成用基板の製造方法、及び半導体素子の製造方法 |
US11270950B2 (en) | 2019-09-27 | 2022-03-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for forming alignment marks |
KR102421290B1 (ko) * | 2019-09-27 | 2022-07-15 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 정렬 마크를 형성하기 위한 장치 및 방법 |
-
2000
- 2000-10-11 JP JP2000311069A patent/JP3638250B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002118055A (ja) | 2002-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6680241B2 (en) | Method of manufacturing semiconductor devices by dividing wafer into chips and such semiconductor devices | |
US20060205182A1 (en) | Method for manufacturing semiconductor device | |
US8053337B2 (en) | Method of manufacturing semiconductor device | |
US9230939B2 (en) | Method for producing image pickup apparatus, method for producing semiconductor apparatus, and joined wafer | |
JP5140014B2 (ja) | 半導体装置の製造方法 | |
US11688639B2 (en) | Semiconductor device and method | |
EP2858112A1 (en) | Method for manufacturing imaging device and method for manufacturing semiconductor device | |
JP2692659B2 (ja) | Soi基板および該soi基板の製造方法 | |
JP2018046208A (ja) | ウエーハの加工方法 | |
TW200525707A (en) | Semiconductor device and method of manufacturing the same | |
JP3638250B2 (ja) | アライメントマークおよび半導体装置の製造方法 | |
US6020249A (en) | Method for photo alignment after CMP planarization | |
US20200168464A1 (en) | Method for removing a sacrificial layer on semiconductor wafers | |
TWI399817B (zh) | 以樹脂保護膜覆蓋半導體基板的底面及側面之半導體裝置的製造方法 | |
JP2005303214A (ja) | 半導体ウェーハの研削方法 | |
JP2012238894A (ja) | 半導体装置の製造方法 | |
CA1205576A (en) | Method of manufacturing an integrated circuit device | |
US8772136B2 (en) | Method for fabricating semiconductor device | |
US6828217B2 (en) | Dicing process for GAAS/INP and other semiconductor materials | |
US8926848B2 (en) | Through hole forming method | |
JP2006173153A (ja) | 半導体装置の製造方法 | |
JP5554380B2 (ja) | 半導体装置 | |
CN113314404B (zh) | 键合方法 | |
JP2007109762A (ja) | 半導体装置の製造方法 | |
JP5674304B2 (ja) | Soiウェハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050107 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |