JP3633821B2 - 気相からの低誘電率多孔質シリカ膜の形成方法 - Google Patents
気相からの低誘電率多孔質シリカ膜の形成方法 Download PDFInfo
- Publication number
- JP3633821B2 JP3633821B2 JP07444299A JP7444299A JP3633821B2 JP 3633821 B2 JP3633821 B2 JP 3633821B2 JP 07444299 A JP07444299 A JP 07444299A JP 7444299 A JP7444299 A JP 7444299A JP 3633821 B2 JP3633821 B2 JP 3633821B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- group
- film
- porous silica
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、論理処理やメモリー等の大規模集積回路装置の多層配線等において、配線間寄生容量を低減するために使用する低誘電率多孔質シリカ膜を低温で基板に形成する方法および該シリカ膜を層間絶縁膜として有することを特徴とする半導体装置に関するものである。
【０００２】
【従来の技術】
大規模集積回路装置の多層配線等において配線間寄生容量を低減するために使用する低誘電率シリコン系絶縁膜は、例えば、ＴＥＯＳ［Ｓｉ（ＯＣ２ Ｈ５ ）４ ］をオゾンで酸化してシリカ膜を気相から堆積するＣＶＤ法が多用されている。この理由はＣＶＤ法では、配線やコンタクトや素子分離等に伴ってＬＳＩチップ表面に生じた細かくて深い溝や孔を絶縁性に優れたシリカ膜で埋められることにある。しかし、シリカ膜は比誘電率が４程度と高い。
【０００３】
低誘電率膜を実現するための一般的な方法のひとつは、有機シランを含有する溶液を使用したスピンオングラス（ｓｐｉｎ ｏｎ ｇｌａｓｓ ）法と呼ばれるＳＯＧ膜形成方法である。従来のＳＯＧ膜は，その中にあるシリコンー炭素結合のために電子分極及び膜自体の密度低下のため低誘電率膜になると考えられる。しかし、メチル基等の含有量が増えると酸素プラズマ耐性や密着性が問題となり、保護膜を用いる等の工夫が必要となるため、その誘電率は３程度が実用的であった。
【０００４】
フロロカーボンと呼ばれるフッ素と結合した炭素膜により比誘電率２程度が実現できることが報告されている（例えば特開平１０−２０９１４８号公報）が、基板との密着性の問題があり、新たに密着性を改善するための層を導入する必要があること、基本的に炭素の膜なのでレジストに近い材料であるため酸素プラズマ耐性の問題がある。特開平１１−３１６９０号公報は、ＳＯＧ膜をガス状塩基性化合物により処理するか、減圧下で乾燥することにより形成される多孔質膜の孔のサイズを微細化して誘電率を２．３程度に低くする方法を開示している。
【０００５】
【発明が解決しようとする課題】
従来の多孔質シリカ膜の形成方法は、上記のように有機シリカの液体を用いて、膜中に含まれる溶媒成分を蒸発させることにより膜中に気孔を形成するか、または、小さな径の粒子を形成して膜とする方法である。これらの方法ではＬＳＩ上に存在する１ミクロン以下の微細な穴を埋めることは表面張力等の影響のため難しい。さらに膜中にＯＨ基が含まれ特性の不安定化の原因となっていた。
【０００６】
このため、微細な構造等があるＬＳＩ上では回路の微細化が進むにつれて制約がでてきており、比誘電率は２以下が必要とされてきており、比誘電率を制御できる可能性が大きい多孔質シリカ膜の形成手段の開発が求められている。
【０００７】
【課題を解決するための手段】
本発明は、ＯＨ基及び水素を含まない低誘電率のシリコン系絶縁膜を液体を用いずに気相から低温の堆積温度で堆積する方法（ＣＶＤ法）で実現したものである。
【０００８】
すなわち、本発明は、化学気相成長法によりシリコン系絶縁膜を基板に堆積する方法において、シアネート基を有するシリコン系原料、メチル基以外のアルキル基またはフェニル基を少なくとも有するシリコン系原料、および第３種アミンを原料とするガスを反応室中に導入して反応させてシリコン系絶縁膜を基板に堆積し、このシリコン系絶縁膜を熱処理してメチル基よりも脱離温度の低いアルキル基またはフェニル基を絶縁膜から除去することを特徴とする低誘電率多孔質シリカ膜の形成方法である。
【０００９】
形成したアルキル基等の有機成分を含有するシリコン系絶縁膜中にメチル基があると後述するような効果があり、また、脱離させる成分は分子量が大きいほど効果があり、メチル基に比べて低い温度で脱離するメチル基以外のアルキル基またはフェニル基を少なくとも有する原料を用いる必要がある。
【００１０】
好ましくは、シアネート基を有するシリコン系原料は、テトライソシアネートシランであり、メチル基以外のフェニル基を少なくとも有するシリコン系原料は、ビスジメチルアミノジフェニルシランであり、基板上に堆積したシリコン系絶縁膜はフェニル基を含み、水酸基を含まない膜である。
【００１１】
また、好ましくは、シアネート基を有するシリコン系原料、メチル基以外のアルキル基を少なくとも有するシリコン系原料は、シアネート基を有し、かつ同時にメチル基以外のアルキル基を少なくとも有するアルキルシリルイソシアネートシランである。
【００１２】
テトライソシアネートシランは、原料中に水素を含まないため原理的に水素を含まない膜を堆積でき、その構造中に存在するＮ−Ｃ結合の強いダイポールモーメントをもち、同様のダイポールモーメントを持つ第３種アミン（トリメチルアミン等のアルキルアミン）と低温で反応して、高品質の有機シリカ膜を堆積できる。
【００１３】
ビスジメチルアミノジフェニルシランは、シリコン原子にベンゼン環が２つとジメチルアミノ基が２つ付いた構造となっている。テトライソシアネートシランと第３種アミンの堆積時に上記のビスジメチルアミノジフェニルシランを流すことにより膜中にフェニル基を含んだ有機シリカ膜を堆積できる。
【００１４】
第３種アミンとしては、例えば、トリメチルアミン、ジメチルモノエチルアミン、モノメチルジエチルアミン、トリエチルアミン、等のトリアルキルアミン、あるいはトリフルオロメチルアミン、トリフルオロエチルアミン等のトリアルキルアミンの水素をハロゲンで置換したものを使用できる。
【００１５】
請求項１乃至４に記載した本発明の方法において、膜中にメチル基以外のアルキル基またはフェニル基を含ませるためには、好ましい堆積温度は、２００℃以下である。また、１００℃より低いと膜中にＨ 2 ＯやＯＨが入る可能性があるので１００℃以上が好ましい。
【００１６】
本発明の方法においては、メチル基を膜中に含む場合は、メチル基のもつ撥水作用があり、成膜後の安定性がよい等の効果があるので、膜中にメチル基が含まれることとなる原料を用いること、例えば、シアネート基とメチル基を同時に有するメチルシリルイソシアネートシラン、ジメチルジイソシアネートシラン等を原料として、または原料に混合して用いても良い。
【００１７】
請求項２記載の成膜法により形成した有機シリカ膜にはフェニル基が含まれているが、これを不活性雰囲気中や真空中において、好ましくは３００℃以上、より好ましくは４００℃〜４５０℃程度で、好ましくは約３０分程度アニールすると、フェニル基は、有機シリカ膜中から脱離して絶縁膜中に微細な気孔を生じる。基板上にアルミニウムの配線を用いているときには、このアニール温度が高いとアルミニウムと絶縁膜中のシリコンが反応するため上限を４５０℃とするのが好ましい。
【００１８】
また、本発明は、上記の方法で形成した低誘電率多孔質シリカ膜にシリル化処理することを特徴とする形成方法である。
【００１９】
気孔はシリコンの未結合手なので大気中の水分と反応してＯＨ結合を生じる。これを防ぐため、より好ましくは、ヘキサメチルジシラザンを用いてシリル化処理を行う。シリル化処理は好ましくは２５０℃程度の大気圧中で行う。一部の気孔はメチル基によりふさがれるが安定性を得るために必要である。
【００２０】
本発明は、さらに上記の方法により形成された低誘電率多孔質シリカ膜を層間絶縁膜として有することを特徴とする半導体装置である。
【００２１】
【発明の実施の形態】
図１は、本発明の方法の実施態様をＣＶＤ装置の概略側面図を用いて示すものである。
本発明によれば、常圧ホットウォール型ＣＶＤ装置を用いて堆積温度１００〜１５０℃程度の低温で有機シリカ膜を堆積できる。
【００２２】
反応室（反応容器）１において、水素を含まないシアネート基を有するシリコン原料と第３種アミンとメチル基以外のアルキル基またはフェニル基を含むシリコン系原料とを反応させて、基板５にメチル基以外のアルキル基またはフェニル基等の有機成分が含有されるシリコン系絶縁膜を堆積する。第３種アミンは、Ａの供給管２から供給する。原料のガスを直接、またはそのガスをキャリアガスを使用してＢの供給管３から反応室１に導入する。Ａの供給管２から供給された第３種アミンとＢの供給管３から供給されたシリコン原料とが反応室1 において反応し、反応生成物７が低温で形成される。
【００２３】
シアネート基を有するシリコン系原料およびメチル基以外のアルキル基またはフェニル基を有するシリコン系原料、またはシアネート基とメチル基以外のアルキル基またはフェニル基とを同時に含むシリコン系原料は、Ｂの供給管３から供給する。例えば、テトライソシアネートシランとビスジメチルアミノジフェニルシラン、フェニルトリイソシアネートシランを供給する。ガスの混合比等の成膜条件を変更することにより、メチル基以外のアルキル基またはフェニル基等の有機成分が含有されるシリコン系絶縁膜に残留するメチル基以外のアルキル基またはフェニル基の量を調整することができる。反応室１で生成された反応生成物７は、基板５上に堆積し、メチル基以外のアルキル基またはフェニル基等の有機成分が含有されるシリコン系低誘電率絶縁膜６を形成する。残余の反応ガスは排気管４から排気される。
【００２４】
【実施例】
実施例１
図２は、本発明の低誘電率多孔質シリカ膜を生成する実施例１の概略フロー図である。
Ａの供給管２には第３種アミンとしてトリメチルアミン等のガスを供給する。Ｂの供給管３から窒素ガスをキャリアガスとして導入し、容器に入っている液体のテトライソシアネートシラン２２のガスをシアネート基を有するシリコン系原料として反応室１に運ぶ。またＣの供給管４から窒素ガスをキャリアガスとして導入し、容器に入っている液体のビスジメチルアミノジフェニルシラン２３のガスをフェニル基を有するシリコン系原料としてを反応室１に運ぶ。
【００２５】
アミン系ガスの流量は、流量制御装置１１で調整する。テトライソシアネートシランのガスを運ぶキャリアガスの流量は、流量制御装置１２で調整する。ビスジメチルアミノジフェニルシランのガスを運ぶキャリアガスの流量は、流量制御装置１３で調整する。Ａの供給管２にはバルブ１４、１５を設ける。Ｂの供給管３にはバルブ１６、１７、１８を設ける。Ｃの供給管４にはバルブ１９、２０、２１を設ける。反応室１および基板６は反応室１を囲んだヒータ２４により温度調整する。
【００２６】
図２において、第３種アミン系ガスは、Ａの供給管２により直接反応室１に導入される。その流量は流量制御装置１１により制御される。また、Ｂの供給管３によりキャリアガスが導入され、液体のテトライソシアネートシラン２２の中を通り、テトライソシアネートシランのガスとともに反応室１に導入される。その流量は流量制御装置１２により制御される。Ｃの供給管４によりキャリアガスが導入され、液体のビスジメチルアミノジフェニルシラン２３の中を通り、ビスジメチルアミノジフェニルシランのガスとともに反応室１に導入される。その流量は流量制御装置１３により制御される。
【００２７】
反応室１において、常圧もしくは減圧状態で、アミン系ガスとテトライソシアネートシランとビスジメチアミノジフェニルシランのガスが反応して熱分解され、フェニル基を含んだ有機シリカ膜が基板６に堆積される。
【００２８】
上記記載の方法により、アミン系原料の流量を６０ｓｃｃｍ、ＴＩＣＳを０．００７ｓｃｃｍ（窒素キャリアガス１０ｓｃｃｍ）、ビスフェニルジメチルアミノジフェニルシランを０．００７ｓｃｃｍ（窒素キャリアガス１３３ｓｃｃｍ）の流量で反応室１に流して反応させ、基板６に有機シリカ膜を堆積させた。堆積温度は１００℃、１５０℃、２００℃とした。基板６に堆積した有機シリカ膜を真空中において加熱アニールしてフェニル基を膜中から脱離させた。
【００２９】
図４は、ビスジメチルアミノジフェニルシランの流量に対する堆積速度と膜中の炭素量をオージェ光電子分光法により測定した結果を示すグラフである。本発明の方法により生成されたシリカ膜では、膜中の炭素はシリコンに対して１０原子重量％程度であることを確認した。
【００３０】
図５は、上記の実施例の試料を昇温熱脱離法により測定した結果（Ｃ６Ｈ５：フェニル基、質量数７５の昇温脱離スペクトル）を示すグラフである。２５０℃以上でフェニル基が脱離し、４００℃程度以上の加熱処理が好ましいことが判る。図６は、堆積温度に対する気孔率をアルコールの浸漬法により求めた結果を示すグラフである。堆積直後に４００℃で３０分の真空中においてアニール処理を行っている。１００℃から１５０℃まではほぼ一定の気孔率である。２００℃で減少し、２５０℃以上では堆積した膜中にフェニル基が含まれず、真空中においてアニール処理を行っても気孔を生じていない。したがって、堆積温度は２００℃以下の低温が好ましい。
【００３１】
実施例２
図３は、基板４に堆積したシリカ膜にシリル化を行う装置のフロー図であり、供給管系にはバルブ７、８、９を設ける。反応室１の残余のガスは排気口６から排気する。キャリアガスを供給管２から導入し、容器に入れた液体のヘキサメチルジシラザン１０のガスをシリル化剤として反応室１に運んだ。キャリアガス３の流量は流量制御装置３で制御した。有機シリカ膜堆積後４００℃の真空中におけるアニールを行ってフェニル基を脱離させた多孔質シリカ膜を有する基板４をヒータ５で２５０℃に加熱しメチル基を反応させた。
【００３２】
図７は、真空中におけるアニール温度に対する比誘電率の変化を示したグラフである。試料は全てシリル化処理を行っている。４００℃でアニールした多孔質シリカ膜は、比誘電率が２．８となっており、３００℃、３５０℃でアニールしたものより比誘電率が小さいことが判る。
【００３３】
【発明の効果】
本発明は、上記の方法によって、大規模集積回路装置の多層配線等において、配線間寄生容量を低減するために使用するのに好適な低誘電率多孔質シリカ膜を低温で基板に形成することが可能になり、既存の素子製造プロセスとも比較的なじみがよく、高集積化の問題解決に寄与するものである。
【図面の簡単な説明】
【図１】本発明の方法の実施態様を示すＣＶＤ装置の概略側面図。
【図２】本発明の実施例１のシリコン系絶縁膜を生成する工程の概略フロー図。
【図３】多孔質シリカ膜にシリル化を行う装置のフロー図。
【図４】ビスジメチルアミノジフェニルシランの流量に対する堆積速度と膜中の炭素量のグラフ。
【図５】多孔質シリカ膜を昇温熱脱離法により測定した結果を示すグラフ。
【図６】シリコン系絶縁膜の堆積温度に対する気孔率のグラフ。
【図７】真空中におけるアニール温度に対する多孔質シリカ膜の比誘電率を示すグラフ。
【発明の属する技術分野】
本発明は、論理処理やメモリー等の大規模集積回路装置の多層配線等において、配線間寄生容量を低減するために使用する低誘電率多孔質シリカ膜を低温で基板に形成する方法および該シリカ膜を層間絶縁膜として有することを特徴とする半導体装置に関するものである。
【０００２】
【従来の技術】
大規模集積回路装置の多層配線等において配線間寄生容量を低減するために使用する低誘電率シリコン系絶縁膜は、例えば、ＴＥＯＳ［Ｓｉ（ＯＣ２ Ｈ５ ）４ ］をオゾンで酸化してシリカ膜を気相から堆積するＣＶＤ法が多用されている。この理由はＣＶＤ法では、配線やコンタクトや素子分離等に伴ってＬＳＩチップ表面に生じた細かくて深い溝や孔を絶縁性に優れたシリカ膜で埋められることにある。しかし、シリカ膜は比誘電率が４程度と高い。
【０００３】
低誘電率膜を実現するための一般的な方法のひとつは、有機シランを含有する溶液を使用したスピンオングラス（ｓｐｉｎ ｏｎ ｇｌａｓｓ ）法と呼ばれるＳＯＧ膜形成方法である。従来のＳＯＧ膜は，その中にあるシリコンー炭素結合のために電子分極及び膜自体の密度低下のため低誘電率膜になると考えられる。しかし、メチル基等の含有量が増えると酸素プラズマ耐性や密着性が問題となり、保護膜を用いる等の工夫が必要となるため、その誘電率は３程度が実用的であった。
【０００４】
フロロカーボンと呼ばれるフッ素と結合した炭素膜により比誘電率２程度が実現できることが報告されている（例えば特開平１０−２０９１４８号公報）が、基板との密着性の問題があり、新たに密着性を改善するための層を導入する必要があること、基本的に炭素の膜なのでレジストに近い材料であるため酸素プラズマ耐性の問題がある。特開平１１−３１６９０号公報は、ＳＯＧ膜をガス状塩基性化合物により処理するか、減圧下で乾燥することにより形成される多孔質膜の孔のサイズを微細化して誘電率を２．３程度に低くする方法を開示している。
【０００５】
【発明が解決しようとする課題】
従来の多孔質シリカ膜の形成方法は、上記のように有機シリカの液体を用いて、膜中に含まれる溶媒成分を蒸発させることにより膜中に気孔を形成するか、または、小さな径の粒子を形成して膜とする方法である。これらの方法ではＬＳＩ上に存在する１ミクロン以下の微細な穴を埋めることは表面張力等の影響のため難しい。さらに膜中にＯＨ基が含まれ特性の不安定化の原因となっていた。
【０００６】
このため、微細な構造等があるＬＳＩ上では回路の微細化が進むにつれて制約がでてきており、比誘電率は２以下が必要とされてきており、比誘電率を制御できる可能性が大きい多孔質シリカ膜の形成手段の開発が求められている。
【０００７】
【課題を解決するための手段】
本発明は、ＯＨ基及び水素を含まない低誘電率のシリコン系絶縁膜を液体を用いずに気相から低温の堆積温度で堆積する方法（ＣＶＤ法）で実現したものである。
【０００８】
すなわち、本発明は、化学気相成長法によりシリコン系絶縁膜を基板に堆積する方法において、シアネート基を有するシリコン系原料、メチル基以外のアルキル基またはフェニル基を少なくとも有するシリコン系原料、および第３種アミンを原料とするガスを反応室中に導入して反応させてシリコン系絶縁膜を基板に堆積し、このシリコン系絶縁膜を熱処理してメチル基よりも脱離温度の低いアルキル基またはフェニル基を絶縁膜から除去することを特徴とする低誘電率多孔質シリカ膜の形成方法である。
【０００９】
形成したアルキル基等の有機成分を含有するシリコン系絶縁膜中にメチル基があると後述するような効果があり、また、脱離させる成分は分子量が大きいほど効果があり、メチル基に比べて低い温度で脱離するメチル基以外のアルキル基またはフェニル基を少なくとも有する原料を用いる必要がある。
【００１０】
好ましくは、シアネート基を有するシリコン系原料は、テトライソシアネートシランであり、メチル基以外のフェニル基を少なくとも有するシリコン系原料は、ビスジメチルアミノジフェニルシランであり、基板上に堆積したシリコン系絶縁膜はフェニル基を含み、水酸基を含まない膜である。
【００１１】
また、好ましくは、シアネート基を有するシリコン系原料、メチル基以外のアルキル基を少なくとも有するシリコン系原料は、シアネート基を有し、かつ同時にメチル基以外のアルキル基を少なくとも有するアルキルシリルイソシアネートシランである。
【００１２】
テトライソシアネートシランは、原料中に水素を含まないため原理的に水素を含まない膜を堆積でき、その構造中に存在するＮ−Ｃ結合の強いダイポールモーメントをもち、同様のダイポールモーメントを持つ第３種アミン（トリメチルアミン等のアルキルアミン）と低温で反応して、高品質の有機シリカ膜を堆積できる。
【００１３】
ビスジメチルアミノジフェニルシランは、シリコン原子にベンゼン環が２つとジメチルアミノ基が２つ付いた構造となっている。テトライソシアネートシランと第３種アミンの堆積時に上記のビスジメチルアミノジフェニルシランを流すことにより膜中にフェニル基を含んだ有機シリカ膜を堆積できる。
【００１４】
第３種アミンとしては、例えば、トリメチルアミン、ジメチルモノエチルアミン、モノメチルジエチルアミン、トリエチルアミン、等のトリアルキルアミン、あるいはトリフルオロメチルアミン、トリフルオロエチルアミン等のトリアルキルアミンの水素をハロゲンで置換したものを使用できる。
【００１５】
請求項１乃至４に記載した本発明の方法において、膜中にメチル基以外のアルキル基またはフェニル基を含ませるためには、好ましい堆積温度は、２００℃以下である。また、１００℃より低いと膜中にＨ 2 ＯやＯＨが入る可能性があるので１００℃以上が好ましい。
【００１６】
本発明の方法においては、メチル基を膜中に含む場合は、メチル基のもつ撥水作用があり、成膜後の安定性がよい等の効果があるので、膜中にメチル基が含まれることとなる原料を用いること、例えば、シアネート基とメチル基を同時に有するメチルシリルイソシアネートシラン、ジメチルジイソシアネートシラン等を原料として、または原料に混合して用いても良い。
【００１７】
請求項２記載の成膜法により形成した有機シリカ膜にはフェニル基が含まれているが、これを不活性雰囲気中や真空中において、好ましくは３００℃以上、より好ましくは４００℃〜４５０℃程度で、好ましくは約３０分程度アニールすると、フェニル基は、有機シリカ膜中から脱離して絶縁膜中に微細な気孔を生じる。基板上にアルミニウムの配線を用いているときには、このアニール温度が高いとアルミニウムと絶縁膜中のシリコンが反応するため上限を４５０℃とするのが好ましい。
【００１８】
また、本発明は、上記の方法で形成した低誘電率多孔質シリカ膜にシリル化処理することを特徴とする形成方法である。
【００１９】
気孔はシリコンの未結合手なので大気中の水分と反応してＯＨ結合を生じる。これを防ぐため、より好ましくは、ヘキサメチルジシラザンを用いてシリル化処理を行う。シリル化処理は好ましくは２５０℃程度の大気圧中で行う。一部の気孔はメチル基によりふさがれるが安定性を得るために必要である。
【００２０】
本発明は、さらに上記の方法により形成された低誘電率多孔質シリカ膜を層間絶縁膜として有することを特徴とする半導体装置である。
【００２１】
【発明の実施の形態】
図１は、本発明の方法の実施態様をＣＶＤ装置の概略側面図を用いて示すものである。
本発明によれば、常圧ホットウォール型ＣＶＤ装置を用いて堆積温度１００〜１５０℃程度の低温で有機シリカ膜を堆積できる。
【００２２】
反応室（反応容器）１において、水素を含まないシアネート基を有するシリコン原料と第３種アミンとメチル基以外のアルキル基またはフェニル基を含むシリコン系原料とを反応させて、基板５にメチル基以外のアルキル基またはフェニル基等の有機成分が含有されるシリコン系絶縁膜を堆積する。第３種アミンは、Ａの供給管２から供給する。原料のガスを直接、またはそのガスをキャリアガスを使用してＢの供給管３から反応室１に導入する。Ａの供給管２から供給された第３種アミンとＢの供給管３から供給されたシリコン原料とが反応室1 において反応し、反応生成物７が低温で形成される。
【００２３】
シアネート基を有するシリコン系原料およびメチル基以外のアルキル基またはフェニル基を有するシリコン系原料、またはシアネート基とメチル基以外のアルキル基またはフェニル基とを同時に含むシリコン系原料は、Ｂの供給管３から供給する。例えば、テトライソシアネートシランとビスジメチルアミノジフェニルシラン、フェニルトリイソシアネートシランを供給する。ガスの混合比等の成膜条件を変更することにより、メチル基以外のアルキル基またはフェニル基等の有機成分が含有されるシリコン系絶縁膜に残留するメチル基以外のアルキル基またはフェニル基の量を調整することができる。反応室１で生成された反応生成物７は、基板５上に堆積し、メチル基以外のアルキル基またはフェニル基等の有機成分が含有されるシリコン系低誘電率絶縁膜６を形成する。残余の反応ガスは排気管４から排気される。
【００２４】
【実施例】
実施例１
図２は、本発明の低誘電率多孔質シリカ膜を生成する実施例１の概略フロー図である。
Ａの供給管２には第３種アミンとしてトリメチルアミン等のガスを供給する。Ｂの供給管３から窒素ガスをキャリアガスとして導入し、容器に入っている液体のテトライソシアネートシラン２２のガスをシアネート基を有するシリコン系原料として反応室１に運ぶ。またＣの供給管４から窒素ガスをキャリアガスとして導入し、容器に入っている液体のビスジメチルアミノジフェニルシラン２３のガスをフェニル基を有するシリコン系原料としてを反応室１に運ぶ。
【００２５】
アミン系ガスの流量は、流量制御装置１１で調整する。テトライソシアネートシランのガスを運ぶキャリアガスの流量は、流量制御装置１２で調整する。ビスジメチルアミノジフェニルシランのガスを運ぶキャリアガスの流量は、流量制御装置１３で調整する。Ａの供給管２にはバルブ１４、１５を設ける。Ｂの供給管３にはバルブ１６、１７、１８を設ける。Ｃの供給管４にはバルブ１９、２０、２１を設ける。反応室１および基板６は反応室１を囲んだヒータ２４により温度調整する。
【００２６】
図２において、第３種アミン系ガスは、Ａの供給管２により直接反応室１に導入される。その流量は流量制御装置１１により制御される。また、Ｂの供給管３によりキャリアガスが導入され、液体のテトライソシアネートシラン２２の中を通り、テトライソシアネートシランのガスとともに反応室１に導入される。その流量は流量制御装置１２により制御される。Ｃの供給管４によりキャリアガスが導入され、液体のビスジメチルアミノジフェニルシラン２３の中を通り、ビスジメチルアミノジフェニルシランのガスとともに反応室１に導入される。その流量は流量制御装置１３により制御される。
【００２７】
反応室１において、常圧もしくは減圧状態で、アミン系ガスとテトライソシアネートシランとビスジメチアミノジフェニルシランのガスが反応して熱分解され、フェニル基を含んだ有機シリカ膜が基板６に堆積される。
【００２８】
上記記載の方法により、アミン系原料の流量を６０ｓｃｃｍ、ＴＩＣＳを０．００７ｓｃｃｍ（窒素キャリアガス１０ｓｃｃｍ）、ビスフェニルジメチルアミノジフェニルシランを０．００７ｓｃｃｍ（窒素キャリアガス１３３ｓｃｃｍ）の流量で反応室１に流して反応させ、基板６に有機シリカ膜を堆積させた。堆積温度は１００℃、１５０℃、２００℃とした。基板６に堆積した有機シリカ膜を真空中において加熱アニールしてフェニル基を膜中から脱離させた。
【００２９】
図４は、ビスジメチルアミノジフェニルシランの流量に対する堆積速度と膜中の炭素量をオージェ光電子分光法により測定した結果を示すグラフである。本発明の方法により生成されたシリカ膜では、膜中の炭素はシリコンに対して１０原子重量％程度であることを確認した。
【００３０】
図５は、上記の実施例の試料を昇温熱脱離法により測定した結果（Ｃ６Ｈ５：フェニル基、質量数７５の昇温脱離スペクトル）を示すグラフである。２５０℃以上でフェニル基が脱離し、４００℃程度以上の加熱処理が好ましいことが判る。図６は、堆積温度に対する気孔率をアルコールの浸漬法により求めた結果を示すグラフである。堆積直後に４００℃で３０分の真空中においてアニール処理を行っている。１００℃から１５０℃まではほぼ一定の気孔率である。２００℃で減少し、２５０℃以上では堆積した膜中にフェニル基が含まれず、真空中においてアニール処理を行っても気孔を生じていない。したがって、堆積温度は２００℃以下の低温が好ましい。
【００３１】
実施例２
図３は、基板４に堆積したシリカ膜にシリル化を行う装置のフロー図であり、供給管系にはバルブ７、８、９を設ける。反応室１の残余のガスは排気口６から排気する。キャリアガスを供給管２から導入し、容器に入れた液体のヘキサメチルジシラザン１０のガスをシリル化剤として反応室１に運んだ。キャリアガス３の流量は流量制御装置３で制御した。有機シリカ膜堆積後４００℃の真空中におけるアニールを行ってフェニル基を脱離させた多孔質シリカ膜を有する基板４をヒータ５で２５０℃に加熱しメチル基を反応させた。
【００３２】
図７は、真空中におけるアニール温度に対する比誘電率の変化を示したグラフである。試料は全てシリル化処理を行っている。４００℃でアニールした多孔質シリカ膜は、比誘電率が２．８となっており、３００℃、３５０℃でアニールしたものより比誘電率が小さいことが判る。
【００３３】
【発明の効果】
本発明は、上記の方法によって、大規模集積回路装置の多層配線等において、配線間寄生容量を低減するために使用するのに好適な低誘電率多孔質シリカ膜を低温で基板に形成することが可能になり、既存の素子製造プロセスとも比較的なじみがよく、高集積化の問題解決に寄与するものである。
【図面の簡単な説明】
【図１】本発明の方法の実施態様を示すＣＶＤ装置の概略側面図。
【図２】本発明の実施例１のシリコン系絶縁膜を生成する工程の概略フロー図。
【図３】多孔質シリカ膜にシリル化を行う装置のフロー図。
【図４】ビスジメチルアミノジフェニルシランの流量に対する堆積速度と膜中の炭素量のグラフ。
【図５】多孔質シリカ膜を昇温熱脱離法により測定した結果を示すグラフ。
【図６】シリコン系絶縁膜の堆積温度に対する気孔率のグラフ。
【図７】真空中におけるアニール温度に対する多孔質シリカ膜の比誘電率を示すグラフ。
Claims (6)
- 化学気相成長法によりシリコン系絶縁膜を基板に堆積する方法において、シアネート基を有するシリコン系原料、メチル基以外のアルキル基またはフェニル基を少なくとも有するシリコン系原料、および第３種アミンを原料とするガスを反応室中に導入して反応させてシリコン系絶縁膜を基板に堆積し、このシリコン系絶縁膜を熱処理してメチル基よりも脱離温度の低いアルキル基またはフェニル基を絶縁膜から除去することを特徴とする低誘電率多孔質シリカ膜の形成方法。
- シアネート基を有するシリコン系原料は、テトライソシアネートシランであり、メチル基以外のフェニル基を少なくとも有するシリコン系原料は、ビスジメチルアミノジフェニルシランであり、基板上に堆積したシリコン系絶縁膜はフェニル基を含み、水酸基を含まない膜であることを特徴とする請求項１記載の低誘電率多孔質シリカ膜の形成方法。
- シアネート基を有するシリコン系原料、メチル基以外のアルキル基を少なくとも有するシリコン系原料は、シアネート基を有し、かつ同時にメチル基以外のアルキル基を少なくとも有するアルキルシリルイソシアネートシランであることを特徴とする請求項１記載の低誘電率多孔質シリカ膜の形成方法。
- 膜中にメチル基が含まれることとなる原料を用いることを特徴とする請求項１乃至３のいずれかに記載の低誘電率多孔質シリカ膜の形成方法。
- 請求項１乃至４のいずれかに記載の方法で形成した低誘電率多孔質シリカ膜にシリル化処理することを特徴とする低誘電率多孔質シリカ膜の形成方法。
- 請求項１乃至５のいずれかに記載の方法により形成された低誘電率多孔質シリカ膜を層間絶縁膜として有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07444299A JP3633821B2 (ja) | 1999-03-18 | 1999-03-18 | 気相からの低誘電率多孔質シリカ膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07444299A JP3633821B2 (ja) | 1999-03-18 | 1999-03-18 | 気相からの低誘電率多孔質シリカ膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269208A JP2000269208A (ja) | 2000-09-29 |
| JP3633821B2 true JP3633821B2 (ja) | 2005-03-30 |
Family
ID=13547363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07444299A Expired - Fee Related JP3633821B2 (ja) | 1999-03-18 | 1999-03-18 | 気相からの低誘電率多孔質シリカ膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3633821B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9061317B2 (en) | 2002-04-17 | 2015-06-23 | Air Products And Chemicals, Inc. | Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants |
| ATE499458T1 (de) * | 2002-04-17 | 2011-03-15 | Air Prod & Chem | Verfahren zur herstellung einer porösen sioch- schicht |
| JP2009016672A (ja) | 2007-07-06 | 2009-01-22 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置、半導体製造装置及び記憶媒体。 |
| US9460912B2 (en) * | 2012-04-12 | 2016-10-04 | Air Products And Chemicals, Inc. | High temperature atomic layer deposition of silicon oxide thin films |
| JP6577695B2 (ja) * | 2013-12-18 | 2019-09-18 | 大陽日酸株式会社 | シリコン窒化膜の形成方法 |
-
1999
- 1999-03-18 JP JP07444299A patent/JP3633821B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000269208A (ja) | 2000-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3739081B2 (ja) | 低誘電率の炭素含有酸化ケイ素の作製方法 | |
| CN100410420C (zh) | 低介电常数层间介质薄膜及其形成方法 | |
| KR100682614B1 (ko) | 실란계 나노 다공성 실리카 박막 및 그 제조방법 | |
| JP4897505B2 (ja) | 低誘電率の多孔質有機シリカガラス膜を得るための化学蒸着方法 | |
| US6632478B2 (en) | Process for forming a low dielectric constant carbon-containing film | |
| US6656840B2 (en) | Method for forming silicon containing layers on a substrate | |
| JP4216768B2 (ja) | 有機ケイ酸塩ガラス膜及びその作製方法並びに有機ケイ酸塩ガラス膜作製のための混合物 | |
| JP2001504989A (ja) | 平坦化された誘電層を半導体基板上に堆積させるための方法及び装置 | |
| US6255230B1 (en) | Method for modifying a film forming surface of a substrate on which a film is to be formed, and method for manufacturing a semiconductor device using the same | |
| JP5711176B2 (ja) | 組成物 | |
| CN105401131A (zh) | 在多孔低介电常数薄膜上提供孔隙密封层的方法和组合物 | |
| KR100671850B1 (ko) | 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도 | |
| JP2004193622A (ja) | 多孔誘電体材料のｃｖｄ法 | |
| JP2011014925A5 (ja) | ||
| EP1420439A2 (en) | Non-thermal process for forming porous low dielectric constant films | |
| TW202012419A (zh) | 矽化合物及使用其沉積膜的方法 | |
| JP3633821B2 (ja) | 気相からの低誘電率多孔質シリカ膜の形成方法 | |
| JP2020532867A (ja) | アルコキシシラ環式又はアシルオキシシラ環式化合物及びそれを使用してフィルムを堆積させるための方法 | |
| CN109722648B (zh) | 硅杂环状化合物和使用其沉积含硅膜的方法 | |
| US6432839B2 (en) | Film forming method and manufacturing method of semiconductor device | |
| JP5233127B2 (ja) | 低誘電率膜の改質剤及び製造方法 | |
| JPH06349817A (ja) | 半導体装置の製造方法 | |
| JP2004111688A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3644879B2 (ja) | 多孔質低誘電率シリコン系絶縁膜をシリル化処理する方法 | |
| Zanotti et al. | Process characterization for LPCVD TEOS-ozone based SiO2 films |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040115 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |