JP3674675B2 - フリップチップ型半導体装置用アンダーフィル材 - Google Patents

フリップチップ型半導体装置用アンダーフィル材 Download PDF

Info

Publication number
JP3674675B2
JP3674675B2 JP2000067640A JP2000067640A JP3674675B2 JP 3674675 B2 JP3674675 B2 JP 3674675B2 JP 2000067640 A JP2000067640 A JP 2000067640A JP 2000067640 A JP2000067640 A JP 2000067640A JP 3674675 B2 JP3674675 B2 JP 3674675B2
Authority
JP
Japan
Prior art keywords
epoxy resin
underfill material
weight
spherical
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000067640A
Other languages
English (en)
Other versions
JP2000327884A (ja
Inventor
邦雄 伊藤
利夫 塩原
和昌 隅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2000067640A priority Critical patent/JP3674675B2/ja
Publication of JP2000327884A publication Critical patent/JP2000327884A/ja
Application granted granted Critical
Publication of JP3674675B2 publication Critical patent/JP3674675B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909Post-treatment of the layer connector or bonding area
    • H01L2224/83951Forming additional members, e.g. for reinforcing, fillet sealant
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01045Rhodium [Rh]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、フリップチップ型半導体装置用のアンダーフィル材に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】
電気機器の小型、軽量化、高機能化に伴い、半導体の実装方法もピン挿入タイプから表面実装が主流になっている。そして、ベアチップ実装の一つにフリップチップ(FC)実装がある。FC実装とは、LSIチップの配線パターン面に高さ10〜100μm程度のバンプといわれる電極を数個から数千個形成し、基板の電極を導電ペースト或いは半田等で接合する方式である。このため、FCの保護に用いる封止材料は、基板とLSIチップのバンプ等による数10μm程度の隙間に浸透させる必要がある。従来のフリップチップ用アンダーフィル材として使用される液状エポキシ樹脂組成物は、エポキシ樹脂と硬化剤及び無機質充填剤を配合し、信頼性を高めるために半導体のチップや基板、バンプと線膨張係数を一致させるために、多量の無機質充填剤を配合する処方が主流となってきている。
【0003】
しかしながら、このような充填剤を高充填したフリップチップ用アンダーフィル材においては、応力特性においては何ら問題はなくなってきているが、一方では充填剤の高充填化により粘度が高くなり、チップと基板の隙間に侵入する速度が著しく低下し、生産性が非常に悪くなるといった問題点が提示されており、この問題点の改善が望まれる。
【0004】
また、無機質充填剤を多量に充填する場合、充填剤の粒度分布や充填剤表面の状態が最終製品の粘度に大きく影響を及ぼすことがよく知られている。そのため、従来は火炎溶融で得られる球状シリカをエアー分級や篩を用いて粗粒や微粉を除去したり、また、粒度の異なる球状シリカを組み合わせることで最適な粒度分布を調整していた。この方法では収率が非常に悪いため原料価格が高くなるといった問題がある。
【0005】
更に、従来はシリカ表面とエポキシ樹脂の親和性や接着強度を改善するため、シランカップリング剤のような表面改質剤を用いることが通常行われている。しかし、アンダーフィル材の場合、非常に狭い間隙で加熱硬化されることから、微量の揮発成分であってもボイドの原因となるといった問題が発生している。
【0006】
本発明は、上記事情に鑑みなされたもので、多量の無機質充填剤を配合しても、低粘度で隙間侵入させることが可能で、かつボイド等の発生のない信頼性の優れた硬化物を与えるフリップチップ型半導体装置用アンダーフィル材を提供することを目的とする。
【0007】
【課題を解決するための手段及び発明の実施の形態】
本発明者は、上記目的を達成するため鋭意検討を重ねた結果、フリップチップ型半導体装置のアンダーフィル材として用いるエポキシ樹脂組成物において、無機質充填剤として、ポリオルガノシルセスキオキサン球状粒子を加熱燃焼させて得られる球状シリカ、特に最大粒径が50μm以下、平均粒径が0.5〜10μmで、表面に炭素原子を含有した球状シリカを使用することにより、エポキシ樹脂との親和性が改善され、多量の無機質充填剤(上記球状シリカ)を配合しても狭間部への隙間侵入性が著しく改善され、半導体装置の信頼性を高めることができることを見出し、本発明をなすに至った。
【0008】
従って、本発明は、
(A)液状エポキシ樹脂:100重量部
(B)ポリオルガノシルセスキオキサン球状粒子を加熱燃焼させることにより得られる0.005〜0.1重量%の表面残存炭素原子を有する球状シリカ:100〜300重量部
(C)硬化促進剤:0.01〜10重量部
を含有してなることを特徴とするフリップチップ型半導体装置用アンダーフィル材を提供する。
【0009】
以下、本発明について更に詳しく説明する。
本発明に用いられる上記(A)成分の液状のエポキシ樹脂は、一分子中に2個以上のエポキシ基があればいかなるものでも使用可能であるが、特に、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂等のビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、トリフェノールプロパン型エポキシ樹脂等のトリフェノールアルカン型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、シクロペンタジエン型エポキシ樹脂などが例示される。この中でも室温で液状のエポキシ樹脂を使用するが、特にビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂等のビスフェノール型エポキシ樹脂が望ましい。これらのエポキシ樹脂には、下記構造で示されるエポキシ樹脂を浸入性に影響を及ぼさない範囲で添加しても何ら問題はない。
【0010】
【化1】
Figure 0003674675
【0011】
上記液状エポキシ樹脂中の全塩素含有量は、1500ppm以下、望ましくは1000ppm以下であることが好ましい。また、120℃で50%エポキシ樹脂濃度における20時間での抽出水塩素が5ppm以下であることが好ましい。全塩素含有量が1500ppmを超え、抽出水塩素が5ppmを超えると、半導体素子の信頼性、特に耐湿性に悪影響を与えるおそれがある。
【0012】
次に、本発明の(B)成分の球状シリカは、ポリオルガノシルセスキオキサン球状粒子を加熱燃焼させることにより得られたものを使用する。この場合、ポリオルガノシルセスキオキサンとしては、ポリメチルシルセスキオキサン、ポリエチルシルセスキオキサン等に代表されるポリアルキルシルセスキオキサンなどが挙げられる。これらの中で、ポリオルガノシルセスキオキサン球状粉末としては、特にポリオルガノシルセスキオキサン球状粉末が好ましい。
【0013】
ここで、本発明で使用する球状シリカの原料であるポリオルガノシルセスキオキサンは特公平6−33337号公報記載の方法に準じ、3官能性オルガノアルコキシシラン又はその部分加水分解物と有機溶剤の混合物をアルカリ性物質を含む水溶液中で撹拌下加水分解縮合させた後、得られた球状の樹脂を中和することで容易に得ることができ、この方法で狭い粒度分布を有するポリオルガノシルセスキオキサン粒子を得ることができる。この場合、3官能性オルガノアルコキシシランとしては、メチルトリメトキシシラン、メチルトリエトキシシラン、メチルトリプロポキシシラン、あるいはこれらシランのメチル基をエチル基、プロピル基、ブチル基等の他の低級アルキル基などの一価炭化水素基で置換したシランが挙げられ、中でもメチルトリアルコキシシラン、エチルトリアルコキシシラン等のアルキルトリアルコキシシランを好ましく用いることができる。
【0014】
上記ポリオルガノシルセスキオキサンの粒子は平均粒径が0.5〜10μm、特に1〜5μmのもので、粒子径の分布が平均粒径の±30%の範囲にあるものの割合が80%(重量%、以下同じ)以上あることが好ましい。このポリオルガノシルセスキオキサンを400〜1000℃の温度で燃焼させ、焼結させることで、容易に実質的に原料のポリオルガノシルセスキオキサンと同じ粒度分布(最大粒径、平均粒径)をもった球状のシリカを得ることができるものである。
【0015】
この場合、本発明では、更に空気中での燃焼に際し、酸素の量をコントロールすることで珪素−炭素結合の酸化分解を抑え、シリカ表面上に適量の炭素を残存させることによって、液状エポキシ樹脂とフィラー表面の親和性を高めることができる。表面に残存する炭素としてはシリカ粒子全体に対して重量で0.005〜0.1%、望ましくは0.01〜0.08%である。0.005%より少ないと十分な親和性が得られない場合があり、また、0.1%より多いとSiCの存在量が多くなり、導電性を帯びてくるため、絶縁材料としては適さなくなるおそれが生じる。従って、炭素が全く存在しないものより若干でも炭素が残存したものを用いた方が、フリップチップ型半導体装置の狭いギャップに樹脂を短時間で侵入させることができる点でより好ましい。
【0016】
この方法で得られた炭素を好ましくは上記特定量含有するシリカ球状粒子を用いることで、従来より少ない量のカップリング剤で従来並の硬化物特性が得られ、かつ揮発成分が原因となるボイド不良の発生も少なく、半導体装置としての高信頼性を確保することができる。また、樹脂と充填剤の親和性が改善されることから、エポキシ樹脂組成物として粘度を下げることが可能となり、侵入性の向上と低線膨張化のための高充填化を両立させることが可能となる。
【0017】
これらシリカの特性としては侵入性の向上を図るためフリップチップギャップ幅に対して平均粒径が約1/10以下、最大粒径が1/2以下が望ましく、通常は最大粒径50μm以下、望ましくは25μm以下、更に望ましくは10μm以下である。平均粒径は10μm以下(通常、0.5〜10μm)、望ましくは5μm以下、より望ましくは1〜5μmである。
【0018】
上記球状シリカの配合量としては液状エポキシ樹脂100重量部に対し100〜300重量部、特に液状エポキシ樹脂100重量部に対し100〜250重量部の範囲が好ましい。配合量が少ないと膨張係数が大きく、冷熱試験においてクラックの発生を誘発させる。また、配合量が多いと、粘度が高くなり、薄膜侵入性の低下をもたらす。
【0019】
なお、本発明において、上記球状シリカの表面炭素量は、カーボン量分析装置を用い、1300℃でシリカを加熱することで発生する炭酸ガスを定量することにより測定した値であり、通常、粒子表面の炭素量である。また、平均粒径は、例えばレーザー光回折法等による重量平均値(又はメディアン径)等として求めることができる。
【0020】
本発明のアンダーフィル材には、上記ポリオルガノシルセスキオキサンを加熱焼成して得られる球状シリカに加えて、他の無機質充填剤を配合することができる。この無機質充填剤としては、球状又は破砕状の溶融シリカ、結晶シリカ、ゾル−ゲル法により得られる球状シリカ等のシリカ微粉末、アルミナ、ボロンナイトライド、チッ化アルミ、チッ化珪素、マグネシア、マグネシウムシリケート等を挙げることができ、中でも球状溶融シリカが好ましい。この場合、上記任意成分としての無機質充填剤も、(B)成分の球状シリカと同様に、最大粒径が50μm以下、望ましくは25μm以下、更に望ましくは10μm以下であり、平均粒径が10μm以下、通常0.5〜10μm、望ましくは1〜5μm程度のものを使用することが好ましい。
【0021】
上記(B)成分の球状シリカに任意成分の無機質充填剤を併用する場合には、(B)成分を含めた無機質充填剤全体に対する(B)成分の配合割合は、60重量%以上(即ち、60〜100重量%)、特に65〜99重量%、とりわけ80〜99重量%とすることが好ましい。
【0022】
本発明の(C)成分は硬化促進剤であり、硬化促進剤としては公知のものを使用することができる。具体的には、イミダゾール化合物及び3級アミン化合物、有機リン系化合物から選ばれる1種又は2種以上を配合することができる。ここで、イミダゾール化合物としては、2−メチルイミダゾール、2−エチルイミダゾール、4−メチルイミダゾール、4−エチルイミダゾール、2−フェニルイミダゾール、2−フェニル−4−メチルイミダゾール、2−フェニル−4−ヒドロキシメチルイミダゾール、2−エチル−4−メチルイミダゾール、1−シアノエチル−2−メチルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾール、2−フェニル−4,5−ジヒドロキシメチルイミダゾール等が挙げられる。また、3級アミン化合物としては、トリエチルアミン、ベンジルトリメチルアミン、α−メチルベンジルジメチルアミン等の窒素原子に結合する置換基としてアルキル基やアラルキル基を有するアミン化合物、1,8−ジアザヒシクロ[5.4.0]ウンデセン−7及びそのフェノール塩、オクチル酸塩、オレイン酸塩などのシクロアミジン化合物やその有機酸との塩、或いは下記式の化合物などのシクロアミジン化合物と4級ホウ素化合物との塩又は錯塩などが挙げられる。
【0023】
【化2】
Figure 0003674675
【0024】
また、有機リン系化合物としては、トリフェニルホスフィン等のトリオルガノホスフィン化合物やテトラフェニルホスホニウムテトラフェニルボレート等の4級ホスホニウム塩などが挙げられる。
【0025】
その配合量は、上記エポキシ樹脂100重量部に対して0.01〜10重量部、望ましくは0.5〜5重量部である。0.01重量部より少ないと硬化性が低下し、10重量部より多いと硬化性に優れるが、保存性が低下する傾向となる。
【0026】
ここで、上記エポキシ樹脂は、上記硬化促進剤単独でも硬化させることができるが、必要によっては、硬化剤として例えば、テトラヒドロ無水フタル酸、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、無水メチルハイミック酸、ピロメリット酸二無水物、ベンゾフェノンテトラカルボン酸二無水物、3,3’,4,4’−ビフェニルテトラカルボン酸二無水物、ビス(3,4−ジカルボキシフェニル)エーテル二無水物、ビス(3,4−ジカルボキシフェニル)メタン二無水物、2,2−ビス(3,4−ジカルボキシフェニル)プロパン二無水物などの、好ましくは分子中に脂肪族環又は芳香族環を1個又は2個有すると共に、酸無水物基(即ち、−CO−O−CO−基)を1個又は2個有する、炭素原子数4〜25個、好ましくは8〜20個程度の酸無水物や、ジシアンジアミド、アジピン酸ヒドラジド、イソフタル酸ヒドラジドなどのカルボン酸ヒドラジドを使用することができる。
【0027】
なお、酸無水物を硬化剤として用いる場合は、エポキシ樹脂中のエポキシ基1モルに対し、硬化剤中の酸無水物基の比を0.3〜0.7モルの範囲とすることが望ましい。0.3モル未満では硬化性が不十分であり、0.7モルを超えると、未反応の酸無水物が残存し、ガラス転移温度の低下となるおそれがある。より望ましくは0.4〜0.6モルの範囲である。
【0028】
本発明の組成物には、応力を低下させる目的でシリコーンゴム、シリコーンオイルや液状のポリブタジエンゴム、メタクリル酸メチル−ブタジエン−スチレン共重合体といった熱可塑性樹脂などを配合してもよい。好ましくは、アルケニル基含有エポキシ樹脂又はフェノール樹脂のアルケニル基と、下記式(1)で示される一分子中の珪素原子の数が20〜400、好ましくは40〜200であり、SiH基の数が1〜5であるオルガノポリシロキサンのSiH基との付加反応により得られる共重合体を配合することがよい。
abSiO(4-a-b)/2 (1)
(式中、Rは置換又は非置換の一価炭化水素基、aは0.005〜0.1、bは1.8〜2.2、1.81≦a+b≦2.3を満足する正数を示す。)
【0029】
なお、Rの一価炭化水素基としては、炭素数1〜10、特に1〜8のものが好ましく、メチル基、エチル基、プロピル基、イソプロピル基、ブチル基、イソブチル基、tert−ブチル基、ヘキシル基、シクロヘキシル基、オクチル基、デシル基等のアルキル基、ビニル基、アリル基、プロペニル基、ブテニル基、ヘキセニル基等のアルケニル基、フェニル基、キシリル基、トリル基等のアリール基、ベンジル基、フェニルエチル基、フェニルプロピル基等のアラルキル基などや、これらの炭化水素基の水素原子の一部又は全部を塩素、フッ素、臭素等のハロゲン原子で置換したクロロメチル基、ブロモエチル基、トリフルオロプロピル基等のハロゲン置換一価炭化水素基を挙げることができる。
上記共重合体としては、中でも下記構造のものが望ましい。
【0030】
【化3】
Figure 0003674675
【0031】
【化4】
Figure 0003674675
(上記式中、Rは上記と同じ、R1は水素原子又は炭素数1〜4のアルキル基、R2は−CH2CH2CH2−、−OCH2−CH(OH)−CH2−O−CH2CH2CH2−又は−O−CH2CH2CH2−である。nは4〜199、好ましくは19〜99の整数、pは1〜10の整数、qは1〜10の整数である。)
【0032】
上記共重合体は、ジオルガノポリシロキサン単位が液状エポキシ樹脂と硬化剤(配合した場合)の合計量100重量部に対し0〜20重量部、特には2〜15重量部含まれるように配合することで、応力をより一層低下させることができる。
【0033】
本発明の封止材(液状エポキシ樹脂組成物)には、更に必要に応じ、接着向上用炭素官能性シラン、カーボンブラックなどの顔料、染料、酸化防止剤、表面処理剤(γ−グリシドキシプロピルトリメトキシシラン等のシランカップリング剤など)、その他の添加剤を配合することができる。
【0034】
本発明のエポキシ樹脂組成物は、例えば、エポキシ樹脂、硬化剤、硬化促進剤、無機質充填剤を同時に又は別々に必要により加熱処理を加えながら撹拌、溶解、混合、分散させることにより製造することができる。これらの混合物の混合、撹拌、分散等の装置は特に限定されないが、撹拌、加熱装置を備えたライカイ機、3本ロール、ボールミル、プラネタリーミキサー等を用いることができる。これら装置を適宜組み合わせて使用してもよい。
【0035】
なお、本発明における、アンダーフィル材、即ちアンダーフィル部の封止材として用いる液状エポキシ樹脂組成物の粘度は、25℃において10,000ポイズ以下のものが好ましい。また、本発明のアンダーフィル材は、隙間充填性と耐熱衝撃性の点で、ガラス転移温度以下の膨張係数が20〜40ppm/℃、特に20〜30ppm/℃であることが好ましい。
【0036】
本発明のアンダーフィル材はフリップチップ型半導体装置用として使用するものであるが、本発明に係るフリップチップ型半導体装置は、図1に示したように、有機基板1の配線パターン面に複数個のバンプ2を介して半導体チップ3が搭載されているものであり、上記有機基板1と半導体チップ3との間の隙間(バンプ2間の隙間)にアンダーフィル材4が充填され、その側部がフィレット材5で封止されたものである。
【0037】
なお、上記フィレット材は特に制限されるものではなく、エポキシ樹脂組成物、特に上述したアンダーフィル材と同様の成分を有するエポキシ樹脂組成物を用いることができる(但し、無機質充填剤としては、上記球状シリカのほか、溶融シリカ、結晶シリカ、アルミナ、ボロンナイトライド、チッ化アルミ、チッ化珪素、マグネシア、マグネシウムシリケートなどが使用される)が、ガラス転移温度以下の膨張係数が20ppm/℃以下、好ましくは5〜19ppm/℃、より好ましくは10〜18ppm/℃であるものを使用するのが好ましい。
【0038】
上記アンダーフィル材の成形方法、成形条件は常法とすることができるが、好ましくは熱オーブンを用いて150℃で0.5時間以上の条件において硬化、成形することが好ましい。
【0039】
【実施例】
以下、実施例と比較例を示し、本発明を具体的に説明するが、本発明は下記の実施例に制限されるものではない。
【0040】
[実施例、比較例]
表1,2に示す成分を3本ロールで均一に混練することにより8種のエポキシ樹脂組成物を得た。これらのエポキシ樹脂組成物を用いて、以下に示す試験を行った。その結果を表1,2に示す。
【0041】
[粘度]
BH型回転粘度計を用いて20rpmの回転数で25℃における粘度を測定した。
[チキソ比]
BH型回転粘度計を用いて2rpmと20rpmの粘度の比を25℃におけるチキソ比とした。
[ゲル化時間]
組成物のゲル化時間を150℃の熱板上で測定した。
[Tg]:ガラス転移温度
5mm×5mm×15mmの硬化物サンプルを用いてTMA(熱機械分析装置)により5℃/分の速度で昇温した際の値を測定した。
[CTE−1]:Tg以下の膨張係数
[CTE−2]:Tg以上の膨張係数
上記ガラス転移温度の測定において、CTE−1は50〜80℃の温度範囲、CTE−2は200〜230℃の温度範囲における値を求めた。
[侵入試験]及び[ボイド不良]
図2(A),(B)に示したように、熱板11上に下側スライドガラス12を載置し、その上にそれぞれ厚さ80μmの2枚のポリイミドフィルム13,13を1cmの間隔を隔ててセットし、その上から上側スライドガラス14を被せ、上記両スライドガラス12,14と2枚のポリイミドフィルム13,13とにより、幅1cm、高さ80μmの間隙15を形成した。上記下側スライドガラス12上にエポキシ樹脂組成物16を置き、熱板11を100℃に設定した時、上記組成物16が上記間隙15に20mmの距離まで浸透、到達するまでの時間を測定した。
[超音波探傷装置によるボイドの観察]
400個のバンプを有する10mm×10mmのシリコンチップをBT基板に搭載し、23℃/60%RHの雰囲気に2時間放置した後、このデバイスの一片にディスペンサーでそれぞれの組成物を滴下し、封止した。封止後、加熱硬化させた後に超音波探傷装置を用い、ボイド(内部ボイド)の検出を行った。評価はアンダーフィル材硬化物の封止面積に対するボイドのトータル面積割合で示した。
[熱衝撃性不良率]
銅フレームの上にエポキシ樹脂組成物を均一に塗布して、10mm×10mmにカットした0.6mm厚のシリコンウエハーを樹脂上にのせ、150℃で4時間硬化させて得られた試験片を−55℃×1分〜160℃×30秒の熱サイクルを繰り返して、100サイクル後にエポキシ樹脂組成物のクラック及び剥離が発生しているものを不良とし、不良率を測定した(試験数=20)。
【0042】
【表1】
Figure 0003674675
【0043】
【表2】
Figure 0003674675
【0044】
使用原料
(1)RE310:ビスフェノールA型エポキシ樹脂(日本化薬(株)製)
(2)RE304:ビスフェノールF型エポキシ樹脂(日本化薬(株)製)
(3)MH700:メチルテトラヒドロ無水フタル酸(新日本理化(株)製)
(4)下記表3に示すシリカ
(5)KBM403:γ−グリシドキシプロピルトリメトキシシラン(信越化学工業(株)製)
(6)2P4MZ:2−フェニル−4−メチルイミダゾール(四国化成(株)製)
(7)HX3741:イミダゾ−ル化合物を含有するマイクロカプセル化触媒(旭チバ(株)製)
【0045】
【表3】
Figure 0003674675
* SO32H:アドマテクス(株)製
【0046】
【発明の効果】
本発明のフリップチップ型半導体装置用アンダーフィル材は、薄膜侵入性、保存安定性に優れており、このアンダーフィル材を用いた半導体装置は非常に信頼性の高いものである。
【図面の簡単な説明】
【図1】フリップチップ型半導体装置の一例を示す概略図である。
【図2】侵入試験で用いたテストピースを示し、(A)は側面図、(B)は平面図である。
【符号の説明】
1 有機基板
2 バンプ
3 半導体チップ
4 アンダーフィル材
5 フィレット材
11 熱板
12 下側スライドガラス
13 ポリイミドフィルム
14 上側スライドガラス
15 間隙
16 エポキシ樹脂組成物

Claims (3)

  1. (A)液状エポキシ樹脂:100重量部
    (B)ポリオルガノシルセスキオキサン球状粒子を加熱燃焼させることにより得られる0.005〜0.1重量%の表面残存炭素原子を有する球状シリカ:100〜300重量部
    (C)硬化促進剤:0.01〜10重量部
    を含有してなることを特徴とするフリップチップ型半導体装置用アンダーフィル材。
  2. (B)成分の球状シリカが、最大粒径が50μm以下で、平均粒径が0.5〜10μmである請求項1記載のアンダーフィル材。
  3. (B)成分の球状シリカ以外の無機質充填剤を含有し、(B)成分を含めた無機質充填剤全体に対する(B)成分の球状シリカの含有量が60重量%以上である請求項1又は2記載のアンダーフィル材。
JP2000067640A 1999-03-17 2000-03-10 フリップチップ型半導体装置用アンダーフィル材 Expired - Fee Related JP3674675B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000067640A JP3674675B2 (ja) 1999-03-17 2000-03-10 フリップチップ型半導体装置用アンダーフィル材

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7137899 1999-03-17
JP11-71378 1999-03-17
JP2000067640A JP3674675B2 (ja) 1999-03-17 2000-03-10 フリップチップ型半導体装置用アンダーフィル材

Publications (2)

Publication Number Publication Date
JP2000327884A JP2000327884A (ja) 2000-11-28
JP3674675B2 true JP3674675B2 (ja) 2005-07-20

Family

ID=26412483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000067640A Expired - Fee Related JP3674675B2 (ja) 1999-03-17 2000-03-10 フリップチップ型半導体装置用アンダーフィル材

Country Status (1)

Country Link
JP (1) JP3674675B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4583821B2 (ja) * 2004-06-28 2010-11-17 新日鐵化学株式会社 液状エポキシ樹脂組成物
JP4737370B2 (ja) * 2004-10-29 2011-07-27 セイコーエプソン株式会社 半導体装置の製造方法
JP2006216720A (ja) 2005-02-02 2006-08-17 Sharp Corp 半導体装置及びその製造方法
US7405246B2 (en) * 2005-04-05 2008-07-29 Momentive Performance Materials Inc. Cure system, adhesive system, electronic device
JP2009049115A (ja) * 2007-08-17 2009-03-05 Seiko Epson Corp 半導体装置及びその製造方法
JP5577734B2 (ja) * 2010-02-17 2014-08-27 日本電気株式会社 電子装置および電子装置の製造方法
CN112457807A (zh) * 2020-11-14 2021-03-09 烟台德邦科技股份有限公司 一种热稳定性优异的芯片级底部填充材料的制备方法

Also Published As

Publication number Publication date
JP2000327884A (ja) 2000-11-28

Similar Documents

Publication Publication Date Title
KR100552877B1 (ko) 플립 칩형 반도체 장치용 봉지재 및 플립 칩형 반도체 장치
JP5354753B2 (ja) アンダーフィル材及び半導体装置
JP5502268B2 (ja) システムインパッケージ型半導体装置用の樹脂組成物セット
US6225704B1 (en) Flip-chip type semiconductor device
JP5116152B2 (ja) 半導体装置製造用の樹脂組成物
US6376923B1 (en) Flip-chip type semiconductor device sealing material and flip-chip type semiconductor device
JP4066174B2 (ja) 液状エポキシ樹脂組成物、フリップチップ型半導体装置及びその封止方法
US6429238B1 (en) Flip-chip type semiconductor device sealing material and flip-chip type semiconductor device
JP3997422B2 (ja) 液状エポキシ樹脂組成物及び半導体装置
JP3773022B2 (ja) フリップチップ型半導体装置
US6376100B1 (en) Flip-chip type semiconductor device underfill material and flip-chip type semiconductor device
JP3912515B2 (ja) 液状エポキシ樹脂組成物及び半導体装置
US6372839B1 (en) Flip-chip type semiconductor device underfill
JP3707531B2 (ja) フリップチップ型半導体装置用封止材及びフリップチップ型半導体装置
JP3646785B2 (ja) フリップチップ型半導体装置用アンダーフィル材及びフリップチップ型半導体装置
JP2009173744A (ja) アンダーフィル剤組成物
JP3674675B2 (ja) フリップチップ型半導体装置用アンダーフィル材
JP2001055488A (ja) フリップチップ型半導体装置用封止材及びフリップチップ型半導体装置
JP2010077234A (ja) 液状エポキシ樹脂組成物及び半導体装置
JP2010111747A (ja) アンダーフィル剤組成物
JP5013536B2 (ja) アンダーフィル剤組成物
JP4697476B2 (ja) 液状エポキシ樹脂組成物及びフリップチップ型半導体装置
JP5354721B2 (ja) アンダーフィル剤組成物
JP2000273287A (ja) フリップチップ型半導体装置用アンダーフィル材及びフリップチップ型半導体装置
JP2005194502A (ja) 液状エポキシ樹脂組成物及び半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050419

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees