JP3631451B2 - 半導体集積回路の検査装置および検査方法 - Google Patents
半導体集積回路の検査装置および検査方法 Download PDFInfo
- Publication number
- JP3631451B2 JP3631451B2 JP2001255602A JP2001255602A JP3631451B2 JP 3631451 B2 JP3631451 B2 JP 3631451B2 JP 2001255602 A JP2001255602 A JP 2001255602A JP 2001255602 A JP2001255602 A JP 2001255602A JP 3631451 B2 JP3631451 B2 JP 3631451B2
- Authority
- JP
- Japan
- Prior art keywords
- elastic sheet
- wafer
- wafer tray
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 112
- 238000007689 inspection Methods 0.000 title claims description 72
- 238000000034 method Methods 0.000 title claims description 22
- 230000002093 peripheral effect Effects 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 46
- 239000000523 sample Substances 0.000 claims description 37
- 238000007789 sealing Methods 0.000 claims description 5
- 238000007373 indentation Methods 0.000 description 29
- 238000013459 approach Methods 0.000 description 9
- 239000002245 particle Substances 0.000 description 7
- 230000006837 decompression Effects 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体ウエハ上に形成されている複数の半導体集積回路素子の電気的特性をウエハレベルで一括して検査する半導体集積回路の検査方法及び該検査方法に用いる検査装置に関する。
【０００２】
【従来の技術】
従来、半導体装置は、半導体チップとリードフレームとがボンディングワイヤによって電気的に接続された後、半導体チップ及びリードフレームのインナーリードが樹脂又はセラミックスにより封止された状態で供給されて、プリント基板に実装される。
【０００３】
ところが、電子機器の小型化及び低価格化の要求から、半導体チップ（半導体集積回路素子）を半導体ウエハから切り出したままのベアチップ状態で回路基板に実装する方法が開発されており、品質が保証されたベアチップを低価格で供給することが望まれている。ベアチップに対して品質保証を行なうためには、半導体ウエハ上に形成されている複数の半導体集積回路素子に対して一括してバーンインを行なうことが低コスト化の点で好ましい。
【０００４】
このため、半導体ウエハ上に形成された複数の半導体集積回路素子の各外部電極と対応する位置にプローブ端子を有する検査用基板を用いて、半導体ウエハ上に形成されている複数の半導体集積回路素子の電気的特性をウエハレベルで一括して検査するための半導体集積回路の検査装置が提案されている。
【０００５】
図７は、従来の半導体集積回路の検査装置の断面構造を示しており、半導体ウエハ１の上に形成された複数の半導体集積回路素子の表面には多数の外部電極２が設けられており、各外部電極２の周縁部はパッシベーション膜３によって覆われている。
【０００６】
半導体ウエハ１の表面と対向するように検査用基板４が設けられている。該検査用基板４は、配線層５ａを有する配線基板５と、周縁部が剛性リング６によって配線基板５に固定された例えばポリイミド樹脂からなる弾性シート７と、該弾性シート７における半導体ウエハ１の外部電極２と対応する部位に設けられた半球状のバンプ８と、弾性シート７におけるバンプ８の反対側に該バンプ８と一体に設けられた例えば銅膜からなる孤立パターン９と、配線基板５と弾性シート７との間に設けられ、配線基板５の配線層５ａの一端部と孤立パターン９とを電気的に接続する異方導電性ゴムシート１０とを備えている。尚、異方導電性ゴムシート１０の内部には直鎖状に配列された導電性粒子１０ａが設けられており、配線層５ａの一端部と孤立パターン９とは導電性粒子１０ａにより電気的に導通される。また、配線基板５の配線層５ａの他端部は、電源電圧、接地電圧又は信号電圧等の検査用電圧を供給する図示しないバーンイン装置に接続される。
【０００７】
ウエハトレイ１１における半導体ウエハ１を保持するウエハ保持部１１ａの周囲には、リップ状の断面を有する弾性体からなる環状のシール部材１２が設けられている。ウエハトレイ１１におけるウエハ保持部１１ａとシール部材１２との間には環状の減圧用凹状溝１３が形成されており、該減圧用凹状溝１３はウエハ保持部１１ａの下側に形成されている連通路１４によっても互いに連通している。ウエハトレイ１１の一側部には流路開閉バルブ１５が設けられており、該流路開閉バルブ１５は減圧用配管１６を介して真空ポンプ１７に接続される。
【０００８】
以下、前記の構造を有する半導体集積回路の検査装置を用いて、半導体ウエハ１の上に形成された複数の半導体集積回路素子の電気特性を検査する方法について説明する。
【０００９】
まず、半導体ウエハ１上の各外部電極２と、検査用基板４の各バンプ８とを対向させた状態で、ウエハトレイ１１と検査用基板４とを接近させて、ウエハトレイ１１、環状のシール部材１２及び検査用基板４によって密封空間１８を形成する。
【００１０】
次に、真空ポンプ１７を駆動して減圧用凹状溝１３の内部を減圧する。このようにすると、密封空間１８が減圧されるため、環状のシール部材１２の断面形状が弓状に弾性変形するので、検査用基板４とウエハトレイ１１とが一層接近してバンプ８と検査用電極２とが確実に接触する。
【００１１】
この状態で、図示しない検査装置から検査用電圧を、配線基板５の配線層５ａ、異方導電性ゴムシート１０の導電性粒子１０ａ、孤立パターン９及びバンプ８を介して、一部の外部電極２に印加すると共に、他の外部電極２から出力される出力信号を検査装置に入力して、該検査装置により各半導体集積回路素子の電気特性を評価する。
【００１２】
【発明が解決しようとする課題】
ところで、前述したように、密封空間１８を減圧すると、検査用基板４とウエハトレイ１１とが接近してバンプ８と外部電極２とが確実に接触するが、この際、環状のシール部材１２と最外周部に位置するバンプ８との間の領域においても、配線基板５とウエハトレイ１１とが接近しようとする。
【００１３】
この場合、環状のシール部材１２と最外周部に位置するバンプ８との間の領域は比較的広い面積を有しているため、該領域においては配線基板５とウエハトレイ１１とを接近させようとする強い力が働く。
【００１４】
ところが、配線基板５とウエハトレイ１１とを接近させようとする力に抵抗するのは、リップ状の断面を有する環状のシール部材１２の弾性力のみである。従って、ウエハトレイ１１に比べて剛性が小さい配線基板５においては、その周縁部がウエハトレイ１１に接近するように変形する。
【００１５】
もっとも、配線基板５の厚さを厚くすると、配線基板５の剛性は大きくなるが、検査装置の重量が大きくなり、検査工程が不便になるので、配線基板５の厚さを厚くすることは好ましくない。
【００１６】
このため、弾性シート７の外周部に位置するバンプ８は外部電極２に対して強い力で押し付けられる一方、弾性シート７の中央部に位置するバンプ８は外部電極２に弱い力で押し付けられる。すなわち、バンプ８と外部電極２とを接触させようとする力は、半導体ウエハ１の面内において大きくばらついてしまう。その結果、外周部に位置するバンプ８の先端部が大きく変形してバンプ８の耐久性が低下すると共に、中央部に位置するバンプ８と外部電極２との接触抵抗が増大するという問題が発生する。尚、本件明細書においては、中央部とは周縁部を除く広い領域を意味する。
【００１７】
図８は、バンプ８の半導体ウエハの面内における位置（横軸）と、バンプ８の先端部に形成される圧痕の面積比（相対比：縦軸）との関係を示している。尚、図８は、ウエハトレイ１１、環状のシール部材１２及び配線基板５によって形成される密封空間１８を所定の圧力まで減圧した後、該密封空間１８を大気圧に戻したときに、バンプ８に形成されている圧痕の面積比をプロットしたグラフである。図８から、外周部に位置するバンプ８の圧痕の面積比は中心部に位置するバンプ８の圧痕の面積比の２倍程度に達していることが分かる。
【００１８】
図９（ａ）は中心部に位置するバンプ８の圧痕跡を示し、図９（ｂ）及び（ｃ）は互いに対向する最外周部に位置する各バンプ８の圧痕跡を示しており、図９（ａ）〜（ｃ）は同一の縮尺で示している。図９（ａ）〜（ｃ）からも、最外周部に位置するバンプ８の圧痕の面積は、中心部に位置するバンプ８の圧痕の面積に比べて著しく大きいことが分かる。
【００１９】
前記に鑑み、本発明は、ウエハトレイ、配線基板及び環状のシール部材によって形成される密封空間が減圧されたときに、配線基板の周縁部がウエハトレイ側に変形する事態を防止して、バンプの耐久性を向上させると共にバンプと外部電極との間の接触抵抗を均一にすることを目的とする。
【００２０】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る半導体集積回路の検査装置は、半導体ウエハ上に形成された複数の半導体集積回路素子の電気的特性を一括して検査するための半導体集積回路の検査装置を対象とし、半導体ウエハを保持するウエハトレイと、ウエハトレイに保持されている半導体ウエハと対向するように設けられ、外部から検査用電圧が入力される配線層を有する配線基板と、ウエハトレイと配線基板との間に設けられ、ウエハトレイ及び配線基板と共に密封空間を形成する環状のシール部材と、周縁部が配線基板に保持されている弾性シートと、弾性シートにおける複数の半導体集積回路素子の各外部電極と対応する部位に設けられていると共に配線層と電気的に接続されている複数のプローブ端子と、弾性シートにウエハトレイの方に突出するように設けられており、密封空間が減圧されたときに配線基板がウエハトレイの方に向かって変形することを阻止する複数の突起物とを備えている。
【００２１】
また、前記の目的を達成するため、本発明に係る半導体集積回路の検査方法は、それぞれが外部電極を有する複数の半導体集積回路素子が形成された半導体ウエハを保持するウエハトレイと、外部から検査用電圧が入力される配線層を有する配線基板と、ウエハトレイと配線基板との間に設けられ、ウエハトレイ及び配線基板と共に密封空間を形成する環状のシール部材と、周縁部が配線基板に保持されている弾性シートと、弾性シートにおける複数の半導体集積回路素子の各外部電極と対応する部位に設けられていると共に配線層と電気的に接続されている複数のプローブ端子と、弾性シートにウエハトレイの方に突出するように設けられた複数の突起物とを備えた検査装置を用いて行なう半導体集積回路の検査方法を対象とし、半導体ウエハをウエハトレイに、複数の半導体集積回路素子の各外部電極と弾性シートの各プローブ端子とが互いに対向するように保持させる工程と、半導体ウエハを保持しているウエハトレイと配線基板とを接近させて、ウエハトレイ、環状のシール部材及び配線基板により密封空間を形成する工程と、密封空間を減圧して、互いに対向する各外部電極と各プローブ端子とを接触させる工程と、検査用電圧を、配線層及び各プローブ端子を介して、各プローブ端子と接触している各外部電極に印加して、半導体集積回路素子の電気特性を一括して検査する工程とを備え、密封空間を減圧する工程は、複数の突起物をウエハトレイに保持されている半導体ウエハに接触させることにより、配線基板がウエハトレイの方に向かって変形することを阻止する工程を含む。
【００２２】
本発明に係る半導体集積回路の検査装置又は検査方法によると、密封空間が減圧されたときに、複数の突起物は配線基板とウエハトレイとを接近させようとする力に抵抗するので、配線基板の周縁部がウエハトレイに接近するように変形することを防止できる。このため、外周部に位置するプローブ端子が外部電極に対して強い力で押し付けられる事態が防止されるので、外周部に位置するプローブ端子の先端部が大きく変形してプローブ端子の耐久性が低下する事態を防止できると共に、プローブ端子と外部電極とを接触させようとする力が半導体ウエハの面内において均一になるので、中央部に位置するプローブ端子と外部電極との接触抵抗が低減する。
【００２３】
本発明に係る半導体集積回路の検査装置又は検査方法において、複数の突起物は、弾性シートにおける複数のプローブ端子の分布密度が相対的に疎である領域に設けられていることが好ましい。
【００２４】
このようにすると、プローブ端子の分布密度が相対的に疎である領域においては、密閉空間の減圧に伴って配線基板を変形させるような大きな力が作用するが、複数の突起物が、配線基板を変形させるような大きな力に抵抗するので、外周部に位置するプローブ端子の先端部が大きく変形する事態を防止できると共に、プローブ端子と外部電極とを接触させようとする力が半導体ウエハの面内において均一になる。
【００２５】
本発明に係る半導体集積回路の検査装置又は検査方法において、複数の突起物は、弾性シートにおける複数のプローブ端子が設けられている領域よりも外側の領域に設けられていることが好ましい。
【００２６】
通常、半導体ウエハの最外周部に位置する半導体集積回路素子の外部電極及び該外部電極と対向するプローブ端子と、環状のシール部材との間には大きな距離が必要になるが、複数の突起物が弾性シートにおける複数のプローブ端子が設けられている領域よりも外側の領域に設けられていると、複数の突起物が、配線基板を変形させるような大きな力に抵抗するので、外周部に位置するプローブ端子の先端部が大きく変形する事態を防止できると共に、プローブ端子と外部電極とを接触させようとする力が半導体ウエハの面内において均一になる。
【００２７】
本発明に係る半導体集積回路の検査装置又は検査方法において、複数の突起物は、弾性シートにおける半導体ウエハの周縁部と対向する領域に円周状に配置されていることが好ましい。
【００２８】
このようにすると、弾性シートにおける環状のシール部材と接する円周状の部位と複数の突起物が配置されている円周状の部位との距離が一定になるので、配線基板の周縁部がウエハトレイに接近するように変形する事態を確実に防止することができる。
【００２９】
本発明に係る半導体集積回路の検査装置又は検査方法において、複数のプローブ端子のそれぞれは、弾性シートにおける配線基板側の面に設けられ配線層と電気的に接続される電気的接続用孤立パターンと、弾性シートにおけるウエハトレイ側の面に電気的接続用孤立パターンと一体に設けられたバンプとからなり、複数の突起物のそれぞれは、弾性シートにおける配線基板側の面に設けられたダミー孤立パターンと、弾性シートにおけるウエハトレイ側の面にダミー孤立パターンと一体に設けられたダミーバンプとからなることが好ましい。
【００３０】
このようにすると、ダミー孤立パターンを電気的接続用孤立パターンと同じ構造にできると共に、ダミーバンプをバンプと同じ構造にできるため、ダミーバンプ及びダミー孤立パターンの設計及び製造プロセスが簡単になる。
【００３１】
この場合、密封空間が減圧されたときに全てのダミー孤立パターンに加わる加圧力は、密封空間が減圧されたときに全ての電気的接続用孤立パターンに加わる加圧力のほぼ３分の１以上であることが好ましい。
【００３２】
このようにすると、中心部に位置するバンプに加わる加圧力と、最外周部に位置するバンプに加わる加圧力との差が著しく低減するため、外周部に位置するバンプの耐久性が向上すると共に、中央部に位置するバンプと外部電極との接触抵抗が低減する。
【００３３】
【発明の実施の形態】
以下、本発明の一実施形態に係る半導体集積回路素子の検査装置について、図１〜図６を参照しながら説明する。
【００３４】
図１は、一実施形態に係る半導体集積回路の検査装置の断面構造を示しており、半導体ウエハ１の上に形成された複数の半導体集積回路素子の各表面には多数の外部電極２が設けられており、各外部電極２の周縁部はパッシベーション膜３によって覆われている。
【００３５】
半導体ウエハ１の表面と対向するように検査用基板１００が設けられている。該検査用基板１００は、従来と同様の構造を有しており、配線層１０１ａを有する配線基板１０１と、周縁部が剛性リング１０２によって配線基板１０１に固定された例えばポリイミド樹脂からなる弾性シート１０３と、該弾性シート１０３における半導体ウエハ１の外部電極２と対応する部位に設けられた半球状のバンプ（プローブ端子）１０４と、弾性シート１０３におけるバンプ１０４の反対側にバンプ１０４と一体に設けられた例えば銅膜からなる電気的接続用孤立パターン１０５と、配線基板１０１と弾性シート１０３との間に設けられ、配線基板１０１の配線層１０１ａの一端部と電気的接続用孤立パターン１０５とを電気的に接続する異方導電性ゴムシート１１０とを備えている。尚、異方導電性ゴムシート１１０の内部には直鎖状に配列された導電性粒子１１０ａが設けられており、配線層１０１ａの一端部とバンプ１０４とは導電性粒子１１０ａにより電気的に導通される。また、バンプ１０４と電気的接続用孤立パターン１０５とにより弾性シート１０３を挟持することにより、バンプ１０４及び電気的接続用孤立パターン１０５は弾性シート１０３に保持されている。
【００３６】
ウエハトレイ１１１における半導体ウエハ１を保持するウエハ保持部１１１ａの周囲には、リップ状の断面を有する弾性体からなる環状のシール部材１１２が設けられている。ウエハトレイ１１１におけるウエハ保持部１１１ａとシール部材１１２との間には環状の減圧用凹状溝１１３が形成されており、該減圧用凹状溝１１３はウエハ保持部１１１ａの下側に形成されている連通路１１４によっても互いに連通している。ウエハトレイ１１１の一側部には流路開閉バルブ１１５が設けられており、該流路開閉バルブ１１５は減圧用配管１１６を介して真空ポンプ１１７に接続される。
【００３７】
本発明の一実施形態の特徴として、弾性シート１０３におけるウエハトレイ１１１と対向する面（下面）における周縁部には、ウエハトレイ１１１の方に突出する複数のダミーバンプ（突起物）１０６が設けられており、該複数のダミーバンプ１０６は、ウエハトレイ１１１、環状のシール部材１１２及び配線基板１０１によって形成される密封空間１１８が減圧されたときに、配線基板１０１がウエハトレイ１１１の方に向かって変形することを阻止する。
【００３８】
弾性シート１０３におけるウエハトレイ１１１と反対側の面（上面）には、ダミーバンプ１０６と一体にダミー孤立パターン１０７が形成されており、これらダミーバンプ１０６及びダミー孤立パターン１０７は弾性シート１０３を挟持している。
【００３９】
尚、ダミー孤立パターン１０７は電気的接続用孤立パターン１０５と同じ工程により形成されると共に、ダミーバンプ１０６はバンプ１０４と同じ工程により形成される。
【００４０】
図４は、弾性シート１０３におけるウエハトレイ１１１と対向する面（下面）の平面構造を示し、図５は、弾性シート１０３におけるウエハトレイ１１１と反対側の面（上面）の平面構造を示している。
【００４１】
図４及び図５に示すように、ダミーバンプ１０６は、弾性シート１０３におけるバンプ１０４の分布密度が相対的に疎である領域、つまり、弾性シート１０３におけるバンプ１０４が設けられている領域よりも外側の領域に設けられている。具体的には、ダミーバンプ１０６は、弾性シート１０３における半導体ウエハ１の周縁部において、円周上の位置に設けられていると共にバンプ１０４が配置されている線の延長上に設けられている。
【００４２】
本実施形態によると、ダミーバンプ１０６が、弾性シート１０３におけるバンプ１０４の分布密度が相対的に疎である領域（バンプ１０４が設けられている領域よりも外側の領域）に設けられているため、密封空間１１８が減圧されたときに、ダミーバンプ１０６が配線基板１０１とウエハトレイ１１１とを接近させようとする力に抵抗するので、配線基板１０１の周縁部がウエハトレイ１１１に接近するように変形することが防止される。このため、弾性シート１０３の外周部に位置するバンプ１０４が外部電極２に対して強い力で押し付けられる事態が防止されるので、外周部に位置するバンプ１０４の先端部が大きく変形してバンプ１０４の耐久性が低下する事態が防止されると共に、バンプ１０４と外部電極２とを接触させようとする力が半導体ウエハ１の面内において均一になるので、中央部に位置するバンプ１０４と外部電極２との接触抵抗が低減する。
【００４３】
特に、ダミーバンプ１０６は、弾性シート１０３における半導体ウエハ１の周縁部において円周状に設けられているため、弾性シート１０３における環状のシール部材１１２と接する円周状の部位（図４及び図５において一点鎖線で示す部位）とダミーバンプ１０６が配置されている円周状の部位との距離が一定になるので、配線基板１０１の周縁部がウエハトレイ１１１に接近するように変形する事態を確実に防止することができる。
【００４４】
また、ダミーバンプ１０６が、バンプ１０４が配置されている直線上に配置されていると、設計上及びプロセス上において有利である。
【００４５】
図２は、バンプの半導体ウエハの面内における位置（横軸）と、バンプの先端部に形成される圧痕の面積比（相対比：縦軸）との関係を示しており、図２において、実線は本発明の一実施形態の場合を示し、破線は従来例の場合を示している。尚、図２は、図８に示した従来の場合と同様、ウエハトレイ１１１、環状のシール部材１１２及び配線基板１０１によって形成される密封空間１１８を所定の圧力まで減圧した後、該密封空間１１８を大気圧に戻したときに、バンプ１０４に形成されている圧痕の面積比をプロットしたグラフである。
【００４６】
図２から分かるように、本発明の一実施形態によると、外周部に位置するバンプの圧痕の面積比は従来例に比べて低減していると共に、中心部に位置するバンプの圧痕の面積比は従来例に比べて増加している。すなわち、本発明の一実施形態によると、外周部に位置するバンプの圧痕の面積比と中心部に位置するバンプの圧痕の面積比との差は減少している。
【００４７】
尚、ダミーバンプ１０６を、図４及び図５に示すレイアウトに比べて、より外周端側に配置したり又はより密に配置したりすると、外周部に位置するバンプの圧痕の面積比と中心部に位置するバンプの圧痕の面積比との差は、より一層減少する。
【００４８】
図３（ａ）〜（ｃ）は、本発明の一実施形態に係る検査装置を用いた場合にバンプに形成される圧痕跡を示しており、図３（ａ）は中心部に位置するバンプの圧痕跡を示し、図３（ｂ）及び（ｃ）は互いに対向する最外周部に位置する各バンプの圧痕跡を示している。図３（ａ）〜（ｃ）と図９（ａ）〜（ｃ）との対比から、本発明の一実施形態に係る検査装置を用いると、最外周部に位置するバンプの圧痕の面積の、中心部に位置するバンプの圧痕の面積に対する倍率は低減することが分かる。
【００４９】
図６は、（電気的接続用孤立パターン１０５の単位面積あたりの加圧力）／（ダミー孤立パターン１０７の単位面積あたりの加圧力）を横軸にとり、（中心部のバンプ１０４の圧痕面積）／（最外周部のバンプ１０４の圧痕面積）を縦軸にとったときのグラフである。
【００５０】
尚、全てのダミー孤立パターン１０７に加わる加圧力又は全ての電気的接続用孤立パターン１０５に加わる加圧力とは、密封空間１１８を所定の圧力まで減圧したときに、ダミー孤立パターン１０７又は電気的接続用孤立パターン１０５に加わる圧力を意味する。
【００５１】
また、（全てのダミー孤立パターン１０７に加わる加圧力）／（全ての電気的接続用孤立パターン１０５に加わる加圧力）の値は、以下に示す関係式により求めることができる。すなわち、（全てのダミー孤立パターン１０７に加わる加圧力）／（全ての電気的接続用孤立パターン１０５に加わる加圧力）の値をＸとし、ダミー孤立パターン１０７の面積の総和をＳ１とし、検査用基板１０１における減圧力が作用する面積の総和をＳ２とし、半導体ウエハ１に形成されている半導体集積回路素子（半導体チップ）の有効面積をＳ３とし、電気的接続用孤立パターン１０５の面積の総和をＳ４としたときに、Ｘ＝（（Ｓ２−Ｓ３）／Ｓ１）÷（Ｓ３／Ｓ４）の式で求めることができる。
【００５２】
図６から分かるように、密封空間１１８が減圧されたときに電気的接続用孤立パターン１０５の単位面積あたりの加圧力が、密封空間１１８が減圧されたときにダミー孤立パターン１０７の単位面積あたりの加圧力のほぼ３分の１以上であると、中心部のバンプ１０４の圧痕面積と、最外周部のバンプ１０４の圧痕面積との割合が著しく近くなること、つまり、中心部に位置するバンプ１０４に加わる加圧力と、最外周部に位置するバンプ１０４に加わる加圧力との差を著しく低減できることが分かる。
【００５３】
尚、本実施形態においては、ダミーバンプ１０６は、弾性シート１０３におけるバンプ１０４が設けられている領域よりも外側の領域に設けられていたが、これに代えて、弾性シート１０３における中央部の領域であってバンプ１０４の分布密度が相対的に疎である領域にダミーバンプ１０６を配置してもよい。このようにしても、配線基板１０１が変形する事態を防止できる。
【００５４】
また、本実施形態においては、突起物は、独立した半球状のダミーパターンであったが、突起物の形状は特に限定されず、複数のダミーパターンが連続してなる帯状であってもよい。
【００５５】
以下、前述の構造を有する半導体集積回路の検査装置を用いて、半導体ウエハ１の上に形成された複数の半導体集積回路素子の電気特性を検査する方法について説明する。
【００５６】
まず、半導体ウエハ１上の各外部電極２と、検査用基板１００の各バンプ１０４とを対向させた状態で、ウエハトレイ１１１と検査用基板１００とを接近させて、ウエハトレイ１１１、環状のシール部材１１２及び検査用基板１００によって密封空間１１８を形成する。
【００５７】
次に、真空ポンプ１７を駆動して減圧用凹状溝１１３の内部を減圧する。このようにすると、密封空間１１８が減圧されるため、環状のシール部材１１２が弓状の断面形状に弾性変形するので、検査用基板１００とウエハトレイ１１１とが一層接近してバンプ１０４と検査用電極２とが確実に接触する。
【００５８】
このとき、弾性シート１０３におけるウエハトレイ１１１と対向する面（下面）における周縁部に設けられ、ウエハトレイ１１１の方に突出する複数のダミーバンプ（突起物）１０６は、ウエハトレイ１１１、環状のシール部材１１２及び配線基板１０１によって形成される密封空間１１８が減圧されたときに、配線基板１０１がウエハトレイ１１１の方に向かって変形することを阻止する。
【００５９】
この状態で、図示しない検査装置から検査用電圧を、配線基板１０１の配線層１０１ａ、異方導電性ゴムシート１１０の導電性粒子１１０ａ、孤立パターン１０５及びバンプ１０４を介して、一部の外部電極２に印加すると共に、他の外部電極２から出力される出力信号を検査装置に入力して、該検査装置により各半導体集積回路素子の電気特性を評価する。
【００６０】
【発明の効果】
本発明に係る半導体集積回路の検査装置又は検査方法によると、密封空間が減圧されたときに、複数の突起物は配線基板とウエハトレイとを接近させようとする力に抵抗するので、配線基板の周縁部がウエハトレイに接近するように変形することを防止できる。このため、外周部に位置するプローブ端子が外部電極に対して強い力で押し付けられる事態が防止されるので、外周部に位置するプローブ端子の先端部が大きく変形してプローブ端子の耐久性が低下する事態を防止できると共に、プローブ端子と外部電極とを接触させようとする力が半導体ウエハの面内において均一になるので、中央部に位置するプローブ端子と外部電極との接触抵抗が低減する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体集積回路の検査装置の部分断面図である。
【図２】本発明の一実施形態に係る半導体集積回路の検査装置において、バンプの半導体ウエハの面内における位置（横軸）と、バンプの先端部に形成される圧痕の面積比（相対比：縦軸）との関係を示す図である。
【図３】（ａ）〜（ｃ）は、本発明の一実施形態に係る半導体集積回路の検査装置において、バンプに形成される圧痕跡を示しており、（ａ）は中心部に位置するバンプの圧痕跡を示し、（ｂ）及び（ｃ）は互いに対向する最外周部に位置する各バンプの圧痕跡を示している。
【図４】本発明の一実施形態に係る半導体集積回路の検査装置を構成する弾性シートにおけるウエハトレイと対向する面の部分平面図である。
【図５】本発明の一実施形態に係る半導体集積回路の検査装置を構成する弾性シートにおけるウエハトレイの反対側の面の部分平面図である。
【図６】本発明の一実施形態に係る半導体集積回路の検査装置において、（電気的接続用孤立パターンの単位面積あたりの加圧力）／（ダミー孤立パターンの単位面積あたりの加圧力）と、（中心部のバンプの圧痕面積）／（最外周部のバンプの圧痕面積）との関係を示すグラフである。
【図７】従来の半導体集積回路の検査装置の部分断面図である。
【図８】従来の半導体集積回路の検査装置において、バンプの半導体ウエハの面内における位置（横軸）と、バンプの先端部に形成される圧痕の面積比（相対比：縦軸）との関係を示す図である。
【図９】（ａ）〜（ｃ）は、従来の半導体集積回路の検査装置において、バンプに形成される圧痕跡を示しており、（ａ）は中心部に位置するバンプの圧痕跡を示し、（ｂ）及び（ｃ）は互いに対向する最外周部に位置する各バンプの圧痕跡を示している。
【符号の説明】
１ 半導体ウエハ
２ 外部電極
３ パッシベーション膜
１００ 検査用基板
１０１ 配線基板
１０１ａ 配線層
１０２ 剛性リング
１０３ 弾性シート
１０４ バンプ（プローブ端子）
１０５ 電気的接続用孤立パターン
１０６ ダミーバンプ
１０７ ダミー孤立パターン
１１０ 異方導電性ゴムシート
１１０ａ 導電性粒子
１１１ ウエハトレイ
１１１ａ ウエハ保持部
１１２ 環状のシール部材
１１３ 減圧用凹状溝
１１４ 連通路
１１５ 流路開閉バルブ
１１６ 減圧用配管
１１７ 真空ポンプ
１１８ 密封空間
【発明の属する技術分野】
本発明は、半導体ウエハ上に形成されている複数の半導体集積回路素子の電気的特性をウエハレベルで一括して検査する半導体集積回路の検査方法及び該検査方法に用いる検査装置に関する。
【０００２】
【従来の技術】
従来、半導体装置は、半導体チップとリードフレームとがボンディングワイヤによって電気的に接続された後、半導体チップ及びリードフレームのインナーリードが樹脂又はセラミックスにより封止された状態で供給されて、プリント基板に実装される。
【０００３】
ところが、電子機器の小型化及び低価格化の要求から、半導体チップ（半導体集積回路素子）を半導体ウエハから切り出したままのベアチップ状態で回路基板に実装する方法が開発されており、品質が保証されたベアチップを低価格で供給することが望まれている。ベアチップに対して品質保証を行なうためには、半導体ウエハ上に形成されている複数の半導体集積回路素子に対して一括してバーンインを行なうことが低コスト化の点で好ましい。
【０００４】
このため、半導体ウエハ上に形成された複数の半導体集積回路素子の各外部電極と対応する位置にプローブ端子を有する検査用基板を用いて、半導体ウエハ上に形成されている複数の半導体集積回路素子の電気的特性をウエハレベルで一括して検査するための半導体集積回路の検査装置が提案されている。
【０００５】
図７は、従来の半導体集積回路の検査装置の断面構造を示しており、半導体ウエハ１の上に形成された複数の半導体集積回路素子の表面には多数の外部電極２が設けられており、各外部電極２の周縁部はパッシベーション膜３によって覆われている。
【０００６】
半導体ウエハ１の表面と対向するように検査用基板４が設けられている。該検査用基板４は、配線層５ａを有する配線基板５と、周縁部が剛性リング６によって配線基板５に固定された例えばポリイミド樹脂からなる弾性シート７と、該弾性シート７における半導体ウエハ１の外部電極２と対応する部位に設けられた半球状のバンプ８と、弾性シート７におけるバンプ８の反対側に該バンプ８と一体に設けられた例えば銅膜からなる孤立パターン９と、配線基板５と弾性シート７との間に設けられ、配線基板５の配線層５ａの一端部と孤立パターン９とを電気的に接続する異方導電性ゴムシート１０とを備えている。尚、異方導電性ゴムシート１０の内部には直鎖状に配列された導電性粒子１０ａが設けられており、配線層５ａの一端部と孤立パターン９とは導電性粒子１０ａにより電気的に導通される。また、配線基板５の配線層５ａの他端部は、電源電圧、接地電圧又は信号電圧等の検査用電圧を供給する図示しないバーンイン装置に接続される。
【０００７】
ウエハトレイ１１における半導体ウエハ１を保持するウエハ保持部１１ａの周囲には、リップ状の断面を有する弾性体からなる環状のシール部材１２が設けられている。ウエハトレイ１１におけるウエハ保持部１１ａとシール部材１２との間には環状の減圧用凹状溝１３が形成されており、該減圧用凹状溝１３はウエハ保持部１１ａの下側に形成されている連通路１４によっても互いに連通している。ウエハトレイ１１の一側部には流路開閉バルブ１５が設けられており、該流路開閉バルブ１５は減圧用配管１６を介して真空ポンプ１７に接続される。
【０００８】
以下、前記の構造を有する半導体集積回路の検査装置を用いて、半導体ウエハ１の上に形成された複数の半導体集積回路素子の電気特性を検査する方法について説明する。
【０００９】
まず、半導体ウエハ１上の各外部電極２と、検査用基板４の各バンプ８とを対向させた状態で、ウエハトレイ１１と検査用基板４とを接近させて、ウエハトレイ１１、環状のシール部材１２及び検査用基板４によって密封空間１８を形成する。
【００１０】
次に、真空ポンプ１７を駆動して減圧用凹状溝１３の内部を減圧する。このようにすると、密封空間１８が減圧されるため、環状のシール部材１２の断面形状が弓状に弾性変形するので、検査用基板４とウエハトレイ１１とが一層接近してバンプ８と検査用電極２とが確実に接触する。
【００１１】
この状態で、図示しない検査装置から検査用電圧を、配線基板５の配線層５ａ、異方導電性ゴムシート１０の導電性粒子１０ａ、孤立パターン９及びバンプ８を介して、一部の外部電極２に印加すると共に、他の外部電極２から出力される出力信号を検査装置に入力して、該検査装置により各半導体集積回路素子の電気特性を評価する。
【００１２】
【発明が解決しようとする課題】
ところで、前述したように、密封空間１８を減圧すると、検査用基板４とウエハトレイ１１とが接近してバンプ８と外部電極２とが確実に接触するが、この際、環状のシール部材１２と最外周部に位置するバンプ８との間の領域においても、配線基板５とウエハトレイ１１とが接近しようとする。
【００１３】
この場合、環状のシール部材１２と最外周部に位置するバンプ８との間の領域は比較的広い面積を有しているため、該領域においては配線基板５とウエハトレイ１１とを接近させようとする強い力が働く。
【００１４】
ところが、配線基板５とウエハトレイ１１とを接近させようとする力に抵抗するのは、リップ状の断面を有する環状のシール部材１２の弾性力のみである。従って、ウエハトレイ１１に比べて剛性が小さい配線基板５においては、その周縁部がウエハトレイ１１に接近するように変形する。
【００１５】
もっとも、配線基板５の厚さを厚くすると、配線基板５の剛性は大きくなるが、検査装置の重量が大きくなり、検査工程が不便になるので、配線基板５の厚さを厚くすることは好ましくない。
【００１６】
このため、弾性シート７の外周部に位置するバンプ８は外部電極２に対して強い力で押し付けられる一方、弾性シート７の中央部に位置するバンプ８は外部電極２に弱い力で押し付けられる。すなわち、バンプ８と外部電極２とを接触させようとする力は、半導体ウエハ１の面内において大きくばらついてしまう。その結果、外周部に位置するバンプ８の先端部が大きく変形してバンプ８の耐久性が低下すると共に、中央部に位置するバンプ８と外部電極２との接触抵抗が増大するという問題が発生する。尚、本件明細書においては、中央部とは周縁部を除く広い領域を意味する。
【００１７】
図８は、バンプ８の半導体ウエハの面内における位置（横軸）と、バンプ８の先端部に形成される圧痕の面積比（相対比：縦軸）との関係を示している。尚、図８は、ウエハトレイ１１、環状のシール部材１２及び配線基板５によって形成される密封空間１８を所定の圧力まで減圧した後、該密封空間１８を大気圧に戻したときに、バンプ８に形成されている圧痕の面積比をプロットしたグラフである。図８から、外周部に位置するバンプ８の圧痕の面積比は中心部に位置するバンプ８の圧痕の面積比の２倍程度に達していることが分かる。
【００１８】
図９（ａ）は中心部に位置するバンプ８の圧痕跡を示し、図９（ｂ）及び（ｃ）は互いに対向する最外周部に位置する各バンプ８の圧痕跡を示しており、図９（ａ）〜（ｃ）は同一の縮尺で示している。図９（ａ）〜（ｃ）からも、最外周部に位置するバンプ８の圧痕の面積は、中心部に位置するバンプ８の圧痕の面積に比べて著しく大きいことが分かる。
【００１９】
前記に鑑み、本発明は、ウエハトレイ、配線基板及び環状のシール部材によって形成される密封空間が減圧されたときに、配線基板の周縁部がウエハトレイ側に変形する事態を防止して、バンプの耐久性を向上させると共にバンプと外部電極との間の接触抵抗を均一にすることを目的とする。
【００２０】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る半導体集積回路の検査装置は、半導体ウエハ上に形成された複数の半導体集積回路素子の電気的特性を一括して検査するための半導体集積回路の検査装置を対象とし、半導体ウエハを保持するウエハトレイと、ウエハトレイに保持されている半導体ウエハと対向するように設けられ、外部から検査用電圧が入力される配線層を有する配線基板と、ウエハトレイと配線基板との間に設けられ、ウエハトレイ及び配線基板と共に密封空間を形成する環状のシール部材と、周縁部が配線基板に保持されている弾性シートと、弾性シートにおける複数の半導体集積回路素子の各外部電極と対応する部位に設けられていると共に配線層と電気的に接続されている複数のプローブ端子と、弾性シートにウエハトレイの方に突出するように設けられており、密封空間が減圧されたときに配線基板がウエハトレイの方に向かって変形することを阻止する複数の突起物とを備えている。
【００２１】
また、前記の目的を達成するため、本発明に係る半導体集積回路の検査方法は、それぞれが外部電極を有する複数の半導体集積回路素子が形成された半導体ウエハを保持するウエハトレイと、外部から検査用電圧が入力される配線層を有する配線基板と、ウエハトレイと配線基板との間に設けられ、ウエハトレイ及び配線基板と共に密封空間を形成する環状のシール部材と、周縁部が配線基板に保持されている弾性シートと、弾性シートにおける複数の半導体集積回路素子の各外部電極と対応する部位に設けられていると共に配線層と電気的に接続されている複数のプローブ端子と、弾性シートにウエハトレイの方に突出するように設けられた複数の突起物とを備えた検査装置を用いて行なう半導体集積回路の検査方法を対象とし、半導体ウエハをウエハトレイに、複数の半導体集積回路素子の各外部電極と弾性シートの各プローブ端子とが互いに対向するように保持させる工程と、半導体ウエハを保持しているウエハトレイと配線基板とを接近させて、ウエハトレイ、環状のシール部材及び配線基板により密封空間を形成する工程と、密封空間を減圧して、互いに対向する各外部電極と各プローブ端子とを接触させる工程と、検査用電圧を、配線層及び各プローブ端子を介して、各プローブ端子と接触している各外部電極に印加して、半導体集積回路素子の電気特性を一括して検査する工程とを備え、密封空間を減圧する工程は、複数の突起物をウエハトレイに保持されている半導体ウエハに接触させることにより、配線基板がウエハトレイの方に向かって変形することを阻止する工程を含む。
【００２２】
本発明に係る半導体集積回路の検査装置又は検査方法によると、密封空間が減圧されたときに、複数の突起物は配線基板とウエハトレイとを接近させようとする力に抵抗するので、配線基板の周縁部がウエハトレイに接近するように変形することを防止できる。このため、外周部に位置するプローブ端子が外部電極に対して強い力で押し付けられる事態が防止されるので、外周部に位置するプローブ端子の先端部が大きく変形してプローブ端子の耐久性が低下する事態を防止できると共に、プローブ端子と外部電極とを接触させようとする力が半導体ウエハの面内において均一になるので、中央部に位置するプローブ端子と外部電極との接触抵抗が低減する。
【００２３】
本発明に係る半導体集積回路の検査装置又は検査方法において、複数の突起物は、弾性シートにおける複数のプローブ端子の分布密度が相対的に疎である領域に設けられていることが好ましい。
【００２４】
このようにすると、プローブ端子の分布密度が相対的に疎である領域においては、密閉空間の減圧に伴って配線基板を変形させるような大きな力が作用するが、複数の突起物が、配線基板を変形させるような大きな力に抵抗するので、外周部に位置するプローブ端子の先端部が大きく変形する事態を防止できると共に、プローブ端子と外部電極とを接触させようとする力が半導体ウエハの面内において均一になる。
【００２５】
本発明に係る半導体集積回路の検査装置又は検査方法において、複数の突起物は、弾性シートにおける複数のプローブ端子が設けられている領域よりも外側の領域に設けられていることが好ましい。
【００２６】
通常、半導体ウエハの最外周部に位置する半導体集積回路素子の外部電極及び該外部電極と対向するプローブ端子と、環状のシール部材との間には大きな距離が必要になるが、複数の突起物が弾性シートにおける複数のプローブ端子が設けられている領域よりも外側の領域に設けられていると、複数の突起物が、配線基板を変形させるような大きな力に抵抗するので、外周部に位置するプローブ端子の先端部が大きく変形する事態を防止できると共に、プローブ端子と外部電極とを接触させようとする力が半導体ウエハの面内において均一になる。
【００２７】
本発明に係る半導体集積回路の検査装置又は検査方法において、複数の突起物は、弾性シートにおける半導体ウエハの周縁部と対向する領域に円周状に配置されていることが好ましい。
【００２８】
このようにすると、弾性シートにおける環状のシール部材と接する円周状の部位と複数の突起物が配置されている円周状の部位との距離が一定になるので、配線基板の周縁部がウエハトレイに接近するように変形する事態を確実に防止することができる。
【００２９】
本発明に係る半導体集積回路の検査装置又は検査方法において、複数のプローブ端子のそれぞれは、弾性シートにおける配線基板側の面に設けられ配線層と電気的に接続される電気的接続用孤立パターンと、弾性シートにおけるウエハトレイ側の面に電気的接続用孤立パターンと一体に設けられたバンプとからなり、複数の突起物のそれぞれは、弾性シートにおける配線基板側の面に設けられたダミー孤立パターンと、弾性シートにおけるウエハトレイ側の面にダミー孤立パターンと一体に設けられたダミーバンプとからなることが好ましい。
【００３０】
このようにすると、ダミー孤立パターンを電気的接続用孤立パターンと同じ構造にできると共に、ダミーバンプをバンプと同じ構造にできるため、ダミーバンプ及びダミー孤立パターンの設計及び製造プロセスが簡単になる。
【００３１】
この場合、密封空間が減圧されたときに全てのダミー孤立パターンに加わる加圧力は、密封空間が減圧されたときに全ての電気的接続用孤立パターンに加わる加圧力のほぼ３分の１以上であることが好ましい。
【００３２】
このようにすると、中心部に位置するバンプに加わる加圧力と、最外周部に位置するバンプに加わる加圧力との差が著しく低減するため、外周部に位置するバンプの耐久性が向上すると共に、中央部に位置するバンプと外部電極との接触抵抗が低減する。
【００３３】
【発明の実施の形態】
以下、本発明の一実施形態に係る半導体集積回路素子の検査装置について、図１〜図６を参照しながら説明する。
【００３４】
図１は、一実施形態に係る半導体集積回路の検査装置の断面構造を示しており、半導体ウエハ１の上に形成された複数の半導体集積回路素子の各表面には多数の外部電極２が設けられており、各外部電極２の周縁部はパッシベーション膜３によって覆われている。
【００３５】
半導体ウエハ１の表面と対向するように検査用基板１００が設けられている。該検査用基板１００は、従来と同様の構造を有しており、配線層１０１ａを有する配線基板１０１と、周縁部が剛性リング１０２によって配線基板１０１に固定された例えばポリイミド樹脂からなる弾性シート１０３と、該弾性シート１０３における半導体ウエハ１の外部電極２と対応する部位に設けられた半球状のバンプ（プローブ端子）１０４と、弾性シート１０３におけるバンプ１０４の反対側にバンプ１０４と一体に設けられた例えば銅膜からなる電気的接続用孤立パターン１０５と、配線基板１０１と弾性シート１０３との間に設けられ、配線基板１０１の配線層１０１ａの一端部と電気的接続用孤立パターン１０５とを電気的に接続する異方導電性ゴムシート１１０とを備えている。尚、異方導電性ゴムシート１１０の内部には直鎖状に配列された導電性粒子１１０ａが設けられており、配線層１０１ａの一端部とバンプ１０４とは導電性粒子１１０ａにより電気的に導通される。また、バンプ１０４と電気的接続用孤立パターン１０５とにより弾性シート１０３を挟持することにより、バンプ１０４及び電気的接続用孤立パターン１０５は弾性シート１０３に保持されている。
【００３６】
ウエハトレイ１１１における半導体ウエハ１を保持するウエハ保持部１１１ａの周囲には、リップ状の断面を有する弾性体からなる環状のシール部材１１２が設けられている。ウエハトレイ１１１におけるウエハ保持部１１１ａとシール部材１１２との間には環状の減圧用凹状溝１１３が形成されており、該減圧用凹状溝１１３はウエハ保持部１１１ａの下側に形成されている連通路１１４によっても互いに連通している。ウエハトレイ１１１の一側部には流路開閉バルブ１１５が設けられており、該流路開閉バルブ１１５は減圧用配管１１６を介して真空ポンプ１１７に接続される。
【００３７】
本発明の一実施形態の特徴として、弾性シート１０３におけるウエハトレイ１１１と対向する面（下面）における周縁部には、ウエハトレイ１１１の方に突出する複数のダミーバンプ（突起物）１０６が設けられており、該複数のダミーバンプ１０６は、ウエハトレイ１１１、環状のシール部材１１２及び配線基板１０１によって形成される密封空間１１８が減圧されたときに、配線基板１０１がウエハトレイ１１１の方に向かって変形することを阻止する。
【００３８】
弾性シート１０３におけるウエハトレイ１１１と反対側の面（上面）には、ダミーバンプ１０６と一体にダミー孤立パターン１０７が形成されており、これらダミーバンプ１０６及びダミー孤立パターン１０７は弾性シート１０３を挟持している。
【００３９】
尚、ダミー孤立パターン１０７は電気的接続用孤立パターン１０５と同じ工程により形成されると共に、ダミーバンプ１０６はバンプ１０４と同じ工程により形成される。
【００４０】
図４は、弾性シート１０３におけるウエハトレイ１１１と対向する面（下面）の平面構造を示し、図５は、弾性シート１０３におけるウエハトレイ１１１と反対側の面（上面）の平面構造を示している。
【００４１】
図４及び図５に示すように、ダミーバンプ１０６は、弾性シート１０３におけるバンプ１０４の分布密度が相対的に疎である領域、つまり、弾性シート１０３におけるバンプ１０４が設けられている領域よりも外側の領域に設けられている。具体的には、ダミーバンプ１０６は、弾性シート１０３における半導体ウエハ１の周縁部において、円周上の位置に設けられていると共にバンプ１０４が配置されている線の延長上に設けられている。
【００４２】
本実施形態によると、ダミーバンプ１０６が、弾性シート１０３におけるバンプ１０４の分布密度が相対的に疎である領域（バンプ１０４が設けられている領域よりも外側の領域）に設けられているため、密封空間１１８が減圧されたときに、ダミーバンプ１０６が配線基板１０１とウエハトレイ１１１とを接近させようとする力に抵抗するので、配線基板１０１の周縁部がウエハトレイ１１１に接近するように変形することが防止される。このため、弾性シート１０３の外周部に位置するバンプ１０４が外部電極２に対して強い力で押し付けられる事態が防止されるので、外周部に位置するバンプ１０４の先端部が大きく変形してバンプ１０４の耐久性が低下する事態が防止されると共に、バンプ１０４と外部電極２とを接触させようとする力が半導体ウエハ１の面内において均一になるので、中央部に位置するバンプ１０４と外部電極２との接触抵抗が低減する。
【００４３】
特に、ダミーバンプ１０６は、弾性シート１０３における半導体ウエハ１の周縁部において円周状に設けられているため、弾性シート１０３における環状のシール部材１１２と接する円周状の部位（図４及び図５において一点鎖線で示す部位）とダミーバンプ１０６が配置されている円周状の部位との距離が一定になるので、配線基板１０１の周縁部がウエハトレイ１１１に接近するように変形する事態を確実に防止することができる。
【００４４】
また、ダミーバンプ１０６が、バンプ１０４が配置されている直線上に配置されていると、設計上及びプロセス上において有利である。
【００４５】
図２は、バンプの半導体ウエハの面内における位置（横軸）と、バンプの先端部に形成される圧痕の面積比（相対比：縦軸）との関係を示しており、図２において、実線は本発明の一実施形態の場合を示し、破線は従来例の場合を示している。尚、図２は、図８に示した従来の場合と同様、ウエハトレイ１１１、環状のシール部材１１２及び配線基板１０１によって形成される密封空間１１８を所定の圧力まで減圧した後、該密封空間１１８を大気圧に戻したときに、バンプ１０４に形成されている圧痕の面積比をプロットしたグラフである。
【００４６】
図２から分かるように、本発明の一実施形態によると、外周部に位置するバンプの圧痕の面積比は従来例に比べて低減していると共に、中心部に位置するバンプの圧痕の面積比は従来例に比べて増加している。すなわち、本発明の一実施形態によると、外周部に位置するバンプの圧痕の面積比と中心部に位置するバンプの圧痕の面積比との差は減少している。
【００４７】
尚、ダミーバンプ１０６を、図４及び図５に示すレイアウトに比べて、より外周端側に配置したり又はより密に配置したりすると、外周部に位置するバンプの圧痕の面積比と中心部に位置するバンプの圧痕の面積比との差は、より一層減少する。
【００４８】
図３（ａ）〜（ｃ）は、本発明の一実施形態に係る検査装置を用いた場合にバンプに形成される圧痕跡を示しており、図３（ａ）は中心部に位置するバンプの圧痕跡を示し、図３（ｂ）及び（ｃ）は互いに対向する最外周部に位置する各バンプの圧痕跡を示している。図３（ａ）〜（ｃ）と図９（ａ）〜（ｃ）との対比から、本発明の一実施形態に係る検査装置を用いると、最外周部に位置するバンプの圧痕の面積の、中心部に位置するバンプの圧痕の面積に対する倍率は低減することが分かる。
【００４９】
図６は、（電気的接続用孤立パターン１０５の単位面積あたりの加圧力）／（ダミー孤立パターン１０７の単位面積あたりの加圧力）を横軸にとり、（中心部のバンプ１０４の圧痕面積）／（最外周部のバンプ１０４の圧痕面積）を縦軸にとったときのグラフである。
【００５０】
尚、全てのダミー孤立パターン１０７に加わる加圧力又は全ての電気的接続用孤立パターン１０５に加わる加圧力とは、密封空間１１８を所定の圧力まで減圧したときに、ダミー孤立パターン１０７又は電気的接続用孤立パターン１０５に加わる圧力を意味する。
【００５１】
また、（全てのダミー孤立パターン１０７に加わる加圧力）／（全ての電気的接続用孤立パターン１０５に加わる加圧力）の値は、以下に示す関係式により求めることができる。すなわち、（全てのダミー孤立パターン１０７に加わる加圧力）／（全ての電気的接続用孤立パターン１０５に加わる加圧力）の値をＸとし、ダミー孤立パターン１０７の面積の総和をＳ１とし、検査用基板１０１における減圧力が作用する面積の総和をＳ２とし、半導体ウエハ１に形成されている半導体集積回路素子（半導体チップ）の有効面積をＳ３とし、電気的接続用孤立パターン１０５の面積の総和をＳ４としたときに、Ｘ＝（（Ｓ２−Ｓ３）／Ｓ１）÷（Ｓ３／Ｓ４）の式で求めることができる。
【００５２】
図６から分かるように、密封空間１１８が減圧されたときに電気的接続用孤立パターン１０５の単位面積あたりの加圧力が、密封空間１１８が減圧されたときにダミー孤立パターン１０７の単位面積あたりの加圧力のほぼ３分の１以上であると、中心部のバンプ１０４の圧痕面積と、最外周部のバンプ１０４の圧痕面積との割合が著しく近くなること、つまり、中心部に位置するバンプ１０４に加わる加圧力と、最外周部に位置するバンプ１０４に加わる加圧力との差を著しく低減できることが分かる。
【００５３】
尚、本実施形態においては、ダミーバンプ１０６は、弾性シート１０３におけるバンプ１０４が設けられている領域よりも外側の領域に設けられていたが、これに代えて、弾性シート１０３における中央部の領域であってバンプ１０４の分布密度が相対的に疎である領域にダミーバンプ１０６を配置してもよい。このようにしても、配線基板１０１が変形する事態を防止できる。
【００５４】
また、本実施形態においては、突起物は、独立した半球状のダミーパターンであったが、突起物の形状は特に限定されず、複数のダミーパターンが連続してなる帯状であってもよい。
【００５５】
以下、前述の構造を有する半導体集積回路の検査装置を用いて、半導体ウエハ１の上に形成された複数の半導体集積回路素子の電気特性を検査する方法について説明する。
【００５６】
まず、半導体ウエハ１上の各外部電極２と、検査用基板１００の各バンプ１０４とを対向させた状態で、ウエハトレイ１１１と検査用基板１００とを接近させて、ウエハトレイ１１１、環状のシール部材１１２及び検査用基板１００によって密封空間１１８を形成する。
【００５７】
次に、真空ポンプ１７を駆動して減圧用凹状溝１１３の内部を減圧する。このようにすると、密封空間１１８が減圧されるため、環状のシール部材１１２が弓状の断面形状に弾性変形するので、検査用基板１００とウエハトレイ１１１とが一層接近してバンプ１０４と検査用電極２とが確実に接触する。
【００５８】
このとき、弾性シート１０３におけるウエハトレイ１１１と対向する面（下面）における周縁部に設けられ、ウエハトレイ１１１の方に突出する複数のダミーバンプ（突起物）１０６は、ウエハトレイ１１１、環状のシール部材１１２及び配線基板１０１によって形成される密封空間１１８が減圧されたときに、配線基板１０１がウエハトレイ１１１の方に向かって変形することを阻止する。
【００５９】
この状態で、図示しない検査装置から検査用電圧を、配線基板１０１の配線層１０１ａ、異方導電性ゴムシート１１０の導電性粒子１１０ａ、孤立パターン１０５及びバンプ１０４を介して、一部の外部電極２に印加すると共に、他の外部電極２から出力される出力信号を検査装置に入力して、該検査装置により各半導体集積回路素子の電気特性を評価する。
【００６０】
【発明の効果】
本発明に係る半導体集積回路の検査装置又は検査方法によると、密封空間が減圧されたときに、複数の突起物は配線基板とウエハトレイとを接近させようとする力に抵抗するので、配線基板の周縁部がウエハトレイに接近するように変形することを防止できる。このため、外周部に位置するプローブ端子が外部電極に対して強い力で押し付けられる事態が防止されるので、外周部に位置するプローブ端子の先端部が大きく変形してプローブ端子の耐久性が低下する事態を防止できると共に、プローブ端子と外部電極とを接触させようとする力が半導体ウエハの面内において均一になるので、中央部に位置するプローブ端子と外部電極との接触抵抗が低減する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体集積回路の検査装置の部分断面図である。
【図２】本発明の一実施形態に係る半導体集積回路の検査装置において、バンプの半導体ウエハの面内における位置（横軸）と、バンプの先端部に形成される圧痕の面積比（相対比：縦軸）との関係を示す図である。
【図３】（ａ）〜（ｃ）は、本発明の一実施形態に係る半導体集積回路の検査装置において、バンプに形成される圧痕跡を示しており、（ａ）は中心部に位置するバンプの圧痕跡を示し、（ｂ）及び（ｃ）は互いに対向する最外周部に位置する各バンプの圧痕跡を示している。
【図４】本発明の一実施形態に係る半導体集積回路の検査装置を構成する弾性シートにおけるウエハトレイと対向する面の部分平面図である。
【図５】本発明の一実施形態に係る半導体集積回路の検査装置を構成する弾性シートにおけるウエハトレイの反対側の面の部分平面図である。
【図６】本発明の一実施形態に係る半導体集積回路の検査装置において、（電気的接続用孤立パターンの単位面積あたりの加圧力）／（ダミー孤立パターンの単位面積あたりの加圧力）と、（中心部のバンプの圧痕面積）／（最外周部のバンプの圧痕面積）との関係を示すグラフである。
【図７】従来の半導体集積回路の検査装置の部分断面図である。
【図８】従来の半導体集積回路の検査装置において、バンプの半導体ウエハの面内における位置（横軸）と、バンプの先端部に形成される圧痕の面積比（相対比：縦軸）との関係を示す図である。
【図９】（ａ）〜（ｃ）は、従来の半導体集積回路の検査装置において、バンプに形成される圧痕跡を示しており、（ａ）は中心部に位置するバンプの圧痕跡を示し、（ｂ）及び（ｃ）は互いに対向する最外周部に位置する各バンプの圧痕跡を示している。
【符号の説明】
１ 半導体ウエハ
２ 外部電極
３ パッシベーション膜
１００ 検査用基板
１０１ 配線基板
１０１ａ 配線層
１０２ 剛性リング
１０３ 弾性シート
１０４ バンプ（プローブ端子）
１０５ 電気的接続用孤立パターン
１０６ ダミーバンプ
１０７ ダミー孤立パターン
１１０ 異方導電性ゴムシート
１１０ａ 導電性粒子
１１１ ウエハトレイ
１１１ａ ウエハ保持部
１１２ 環状のシール部材
１１３ 減圧用凹状溝
１１４ 連通路
１１５ 流路開閉バルブ
１１６ 減圧用配管
１１７ 真空ポンプ
１１８ 密封空間
Claims (4)
- 半導体ウエハ上に形成された複数の半導体集積回路素子の電気的特性を一括して検査するための半導体集積回路の検査装置であって、
前記半導体ウエハを保持するウエハトレイと、
前記ウエハトレイに保持されている前記半導体ウエハと対向するように設けられ、外部から検査用電圧が入力される配線層を有する配線基板と、
前記ウエハトレイと前記配線基板との間に設けられ、前記ウエハトレイ及び前記配線基板と共に密封空間を形成する環状のシール部材と、
周縁部が前記配線基板に保持されている弾性シートと、
前記弾性シートにおける前記複数の半導体集積回路素子の各外部電極と対応する部位に設けられていると共に前記配線層と電気的に接続されている複数のプローブ端子と、
前記弾性シートにおける前記半導体ウエハの周縁部と対向する領域に円周状に配置され、前記ウエハトレイの方に突出するように設けられており、前記密封空間が減圧されたときに前記配線基板の周縁部が前記ウエハトレイの方に向かって変形することを阻止する複数の突起物とを備えていることを特徴とする半導体集積回路の検査装置。 - 前記複数のプローブ端子のそれぞれは、前記弾性シートにおける前記配線基板側の面に設けられ前記配線層と電気的に接続される電気的接続用孤立パターンと、前記弾性シートにおける前記ウエハトレイ側の面に前記電気的接続用孤立パターンと一体に設けられたバンプとからなり、
前記複数の突起物のそれぞれは、前記弾性シートにおける前記配線基板側の面に設けられたダミー孤立パターンと、前記弾性シートにおける前記ウエハトレイ側の面に前記ダミー孤立パターンと一体に設けられたダミーバンプとからなることを特徴とする請求項１に記載の半導体集積回路の検査装置。 - それぞれが外部電極を有する複数の半導体集積回路素子が形成された半導体ウエハを保持するウエハトレイと、外部から検査用電圧が入力される配線層を有する配線基板と、前記ウエハトレイと前記配線基板との間に設けられ、前記ウエハトレイ及び前記配線基板と共に密封空間を形成する環状のシール部材と、周縁部が前記配線基板に保持されている弾性シートと、前記弾性シートにおける前記複数の半導体集積回路素子の各外部電極と対応する部位に設けられていると共に前記配線層と電気的に接続されている複数のプローブ端子と、前記弾性シートにおける前記半導体ウエハの周縁部と対向する領域に円周状に配置され、前記ウエハトレイの方に突出するように設けられた複数の突起物とを備えた検査装置を用いて行なう半導体集積回路の検査方法であって、
前記半導体ウエハを前記ウエハトレイに、前記複数の半導体集積回路素子の各外部電極と前記弾性シートの各プローブ端子とが互いに対向するように保持させる工程と、
前記半導体ウエハを保持している前記ウエハトレイと前記配線基板とを接近させて、前記ウエハトレイ、前記環状のシール部材及び前記配線基板により密封空間を形成する工程と、
前記密封空間を減圧して、互いに対向する前記各外部電極と前記各プローブ端子とを接触させる工程と、
前記検査用電圧を、前記配線層及び前記各プローブ端子を介して、前記各プローブ端子と接触している前記各外部電極に印加して、前記半導体集積回路素子の電気特性を一括して検査する工程とを備え、
前記密封空間を減圧する工程は、前記複数の突起物を前記ウエハトレイに保持されている前記半導体ウエハに接触させることにより、前記配線基板の周縁部が前記ウエハトレイの方に向かって変形することを阻止する工程を含むことを特徴とする半導体集積回路の検査方法。 - 前記複数のプローブ端子のそれぞれは、前記弾性シートにおける前記配線基板側の面に設けられ前記配線層と電気的に接続される電気的接続用孤立パターンと、前記弾性シートにおける前記ウエハトレイ側の面に前記電気的接続用孤立パターンと一体に設けられたバンプとからなり、
前記複数の突起物のそれぞれは、前記弾性シートにおける前記配線基板側の面に設けられたダミー孤立パターンと、前記弾性シートにおける前記ウエハトレイ側の面に前記ダミー孤立パターンと一体に設けられたダミーバンプとからなることを特徴とする請求項３に記載の半導体集積回路の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001255602A JP3631451B2 (ja) | 2001-02-05 | 2001-08-27 | 半導体集積回路の検査装置および検査方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001028597 | 2001-02-05 | ||
| JP2001-28597 | 2001-02-05 | ||
| JP2001255602A JP3631451B2 (ja) | 2001-02-05 | 2001-08-27 | 半導体集積回路の検査装置および検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002303652A JP2002303652A (ja) | 2002-10-18 |
| JP3631451B2 true JP3631451B2 (ja) | 2005-03-23 |
Family
ID=18893071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001255602A Expired - Fee Related JP3631451B2 (ja) | 2001-02-05 | 2001-08-27 | 半導体集積回路の検査装置および検査方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6784681B2 (ja) |
| JP (1) | JP3631451B2 (ja) |
| KR (1) | KR100812872B1 (ja) |
| TW (1) | TW510010B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050116729A1 (en) * | 2001-06-11 | 2005-06-02 | Oliver Koester | Method and device for testing or calibrating a pressure sensor on a wafer |
| KR100516714B1 (ko) * | 2002-07-09 | 2005-09-22 | 야마이치덴키 가부시키가이샤 | 반도체 장치용 소켓 |
| TWI236723B (en) * | 2002-10-02 | 2005-07-21 | Renesas Tech Corp | Probe sheet, probe card, semiconductor inspection device, and manufacturing method for semiconductor device |
| JP2004207689A (ja) * | 2002-12-12 | 2004-07-22 | Tokyo Electron Ltd | 異方導電性フィルム、その製造方法及びプローブ装置 |
| TWI239685B (en) * | 2003-05-13 | 2005-09-11 | Jsr Corp | Flaky probe, its manufacturing method and its application |
| CN1328790C (zh) * | 2003-09-27 | 2007-07-25 | 联华电子股份有限公司 | 一种避免产生寄生电容的虚拟焊料凸块结构暨制作方法 |
| JP2005136246A (ja) * | 2003-10-31 | 2005-05-26 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| SE526547C2 (sv) * | 2003-11-18 | 2005-10-04 | Saab Automobile | Nyckelstyrning av strömriktningsberoende anordning |
| JP2006032593A (ja) * | 2004-07-15 | 2006-02-02 | Renesas Technology Corp | プローブカセット、半導体検査装置および半導体装置の製造方法 |
| JP4068610B2 (ja) | 2004-10-01 | 2008-03-26 | 山一電機株式会社 | 半導体装置用キャリアユニットおよびそれを備える半導体装置用ソケット |
| JP4145293B2 (ja) * | 2004-12-28 | 2008-09-03 | 株式会社ルネサステクノロジ | 半導体検査装置および半導体装置の製造方法 |
| US8205182B1 (en) * | 2007-08-22 | 2012-06-19 | Cadence Design Systems, Inc. | Automatic synthesis of clock distribution networks |
| CN102017115B (zh) * | 2008-04-25 | 2012-07-25 | 爱德万测试株式会社 | 测试***及探针装置 |
| JP5557836B2 (ja) * | 2010-04-07 | 2014-07-23 | 株式会社アドバンテスト | プローブ及びその製造方法 |
| JP4716454B2 (ja) * | 2010-07-29 | 2011-07-06 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| KR20120112648A (ko) * | 2010-08-17 | 2012-10-11 | 가부시키가이샤 아드반테스트 | 접속 장치, 그것을 구비한 반도체 웨이퍼 시험 장치 및 접속 방법 |
| US8522186B2 (en) * | 2011-12-16 | 2013-08-27 | Industrial Technology Research Institute | Method and apparatus of an integrated circuit |
| JP6374642B2 (ja) * | 2012-11-28 | 2018-08-15 | 株式会社日本マイクロニクス | プローブカード及び検査装置 |
| JP6289962B2 (ja) * | 2013-07-11 | 2018-03-07 | 東京エレクトロン株式会社 | プローブ装置 |
| CN111551838B (zh) * | 2020-04-21 | 2022-04-05 | 深圳瑞波光电子有限公司 | 半导体激光芯片组件的测试装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100248571B1 (ko) * | 1992-08-31 | 2000-03-15 | 히가시 데쓰로 | 프로우브 장치 |
| JP3658029B2 (ja) | 1994-02-21 | 2005-06-08 | 株式会社ルネサステクノロジ | 接続装置およびその製造方法 |
| JPH0880076A (ja) | 1994-08-31 | 1996-03-22 | Nikon Corp | アクチュエータ内蔵機器 |
| JP3467394B2 (ja) | 1997-10-31 | 2003-11-17 | 松下電器産業株式会社 | バーンイン用ウェハカセット及びプローブカードの製造方法 |
| US6359454B1 (en) * | 1999-08-03 | 2002-03-19 | Advantest Corp. | Pick and place mechanism for contactor |
-
2001
- 2001-08-27 JP JP2001255602A patent/JP3631451B2/ja not_active Expired - Fee Related
- 2001-09-28 US US09/964,480 patent/US6784681B2/en not_active Expired - Lifetime
- 2001-10-29 TW TW090126723A patent/TW510010B/zh not_active IP Right Cessation
-
2002
- 2002-01-17 KR KR1020020002658A patent/KR100812872B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6784681B2 (en) | 2004-08-31 |
| US20020105354A1 (en) | 2002-08-08 |
| KR20020065348A (ko) | 2002-08-13 |
| TW510010B (en) | 2002-11-11 |
| JP2002303652A (ja) | 2002-10-18 |
| KR100812872B1 (ko) | 2008-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3631451B2 (ja) | 半導体集積回路の検査装置および検査方法 | |
| US20050248011A1 (en) | Flip chip semiconductor package for testing bump and method of fabricating the same | |
| US20080048689A1 (en) | Wafer type probe card, method for fabricating the same, and semiconductor test apparatus having the same | |
| JPS5823453A (ja) | 半導体ウエハ−試験装置 | |
| CN1329970C (zh) | 半导体器件的制造方法 | |
| US20040140821A1 (en) | Test PCB and contactor for testing of electronic device | |
| KR101896972B1 (ko) | 패키지 기판 및 이를 갖는 반도체 패키지 | |
| US7038478B2 (en) | Stress relieved contact array | |
| JP4084498B2 (ja) | 検査用基板 | |
| JP3535728B2 (ja) | 半導体集積回路の検査装置 | |
| JPH09229963A (ja) | 電子部品検査用接触体とその製造方法およびそれを用いた検査方法 | |
| US8482002B2 (en) | Semiconductor device including bonding pads and semiconductor package including the semiconductor device | |
| JP2001332323A (ja) | シリコン電極及び高周波接点シート並びにシリコン電極製造方法 | |
| JP2844558B2 (ja) | チップ状半導体素子装着用の配線回路基板およびその製造方法 | |
| KR20000052513A (ko) | 전자 디바이스 검사용 기판, 그 기판의 제조 방법 및 전자디바이스의 검사 방법 | |
| KR101399542B1 (ko) | 프로브 카드 | |
| JP4124775B2 (ja) | 半導体集積回路の検査装置及びその検査方法 | |
| US6630839B1 (en) | Contactor, a method of manufacturing the contactor and a device and method of testing electronic component using the contactor | |
| JP2004311535A (ja) | チップサイズパッケージ半導体装置 | |
| JP3204146B2 (ja) | コンタクトプローブおよびその製造方法、並びにコンタクトプローブを備えたプローブ装置 | |
| KR20000077271A (ko) | 반도체 칩 탑재용 기판의 검사용 프로브 유니트 | |
| JP3758833B2 (ja) | ウェハカセット | |
| US20090033346A1 (en) | Group probing over active area pads arrangement | |
| US20020100971A1 (en) | Integrated circuit packages | |
| JPH11121568A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040728 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3631451 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |