JP3629867B2 - プラズマアドレス表示装置 - Google Patents
プラズマアドレス表示装置 Download PDFInfo
- Publication number
- JP3629867B2 JP3629867B2 JP01469197A JP1469197A JP3629867B2 JP 3629867 B2 JP3629867 B2 JP 3629867B2 JP 01469197 A JP01469197 A JP 01469197A JP 1469197 A JP1469197 A JP 1469197A JP 3629867 B2 JP3629867 B2 JP 3629867B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- screen
- display device
- image data
- address display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3662—Control of matrices with row and column drivers using an active matrix using plasma-addressed liquid crystal displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の属する技術分野】
本発明は中間の誘電体シートを介して液晶セルとプラズマセルとを重ねたフラットパネル構造を有するプラズマアドレス表示装置に関する。より詳しくは、プラズマアドレス表示装置のクロストーク防止技術に関する。
【0002】
【従来の技術】
プラズマアドレス表示パネルは、例えば特開平1−217396号公報に開示されており、図8にその構造を示す。プラズマアドレス表示パネルは液晶セル101とプラズマセル102を薄板ガラス等からなる誘電体シート107を介して重ねたフラット構造を有している。プラズマセル102は下側のガラス基板104を用いて形成されており、所定の空間を介して誘電体シート107に気密接合されている。気密封止された空間にはイオン化可能なガスが封入されている。下側のガラス板104の内表面には互いに平行な一対の放電電極108,109が複数個設けられている。一対の放電電極108,109は気密封止されたガスをイオン化しプラズマ放電を発生する為のアノード及びカソードとして機能し、放電チャネルを形成する。一方、液晶セル101は誘電体シート107と上側のガラス基板103とによって挟持された液晶層106を備えている。上側基板103の内表面にはストライプ状の信号電極105が形成されている。この信号電極105は前述した放電チャネルと直交している。信号電極105が列駆動単位となり、放電チャネルが行走査単位となって両者の交差部分に行列状の画素が規定される。行列状の画素の集合により画面が構成される。
【0003】
次に、図9を参照して図8に示したプラズマアドレス表示パネルの動作原理を簡潔に説明する。このパネルでは、プラズマ放電が行なわれる放電チャネルを画面に渡って線順次で選択走査するとともに、液晶セル側の信号電極105に対して該選択走査と同期して信号電圧を印加することにより所望の画像を表示する。この為、プラズマセル側には走査回路201が接続され、液晶セル側には信号回路202が接続されている。アノードAとカソードKからなる放電チャネルにプラズマ放電が発生するとその内部は略アノード電位に維持される。この状態で信号電極105に信号電圧を印加すると誘電体シート107を介して各画素の液晶層106に信号電極が書き込まれる。プラズマ放電が終了すると放電チャネルは浮遊電位となり書き込まれた信号電圧が各画素に保持される。所謂サンプリングが行なわれており、放電チャネルはサンプリングスイッチとして機能する一方、液晶層106はサンプリングキャパシタとして機能する。サンプリングされた信号電圧に応じて液晶の透過率が変化し、プラズマアドレス表示パネルの点灯及び消灯が画素単位で行なわれる。
【0004】
【発明が解決しようとする課題】
図10は、液晶セル101側の基板103の内表面に形成された信号電極105の部分のみを取り出して模式的に示したものである。カラーのプラズマアドレス表示パネルを作成する際には、カラーフィルタを信号電極105の上又は下に配置するが、図では省略している。但し、説明の為に各信号電極105に割り当てられる色をRed,Green,Blueで表わしている。今、ノーマリホワイトモードにおいて、シアン色を表示する場合、図示するようにRedが割り当てられた信号電極に例えば+70Vの信号電圧を印加し黒表示を書き込むことでシアン色の表示を実現できる。この時、隣接するBlueとGreenが割り当てられた信号電極に対しては、図示の矢印のような横方向電界が印加されることになる。従って、Redの信号電極とBlueの信号電極、及びRedの信号電極とGreenの信号電極の間にある液晶は概略横方向の電界を受けてその分子の向きを変えることになる。これらをクロストークと呼んでいる。この部分の液晶は本来の表示に不要な部分であるので、通常の場合はカラーフィルタ部分にブラックマスクを配することで視野から遮閉するようにしている。ところが、プラズマアドレス表示パネルの場合は誘電体シート107(図8及び図9参照)を介して液晶に電界を印加する為、各信号電極105に印加する信号電圧が高く設定されている。この為、クロストーク量は通常のアクティブマトリクス型液晶表示パネル等に比べ非常に大きくなる。従って、隣り合う信号電極間のギャップ部分のみならず有効な信号電極端部迄にも横方向電界の影響が及んでしまう。この影響をブラックマスクで覆うことになると、かなりの入射光量が遮られることになり、表示に必要な光量を確保することができなくなってしまう。このようにクロストークは信号電圧の漏れに起因することから、液晶の印加電圧/透過率特性において傾きの急な部分即ち印加電圧に敏感な領域(この時の電圧を中間調電圧と呼ぶ)で駆動するグレイ表示の際にクロストークが顕著に現われる。
【0005】
図11に示すように、シアン色の背景にグレーの横帯を画面上に表示する場合、画面の上から順番に走査が始まり、先ずシアン色が書き込まれていく。この時点で信号電極間に位置する液晶はかなりの横方向電界を受ける。次に、グレーの帯を書き込む期間はBlue,Red,Greenの三色共に同じような中間調電圧が印加されるから、横方向には電界がかからない。更に、走査は進みシアン色が書き込まれ一画面が映し出される。液晶は印加した電圧の実効値で動作する為、このような画面が表示された場合、大部分をシアン色で駆動していたことにより、隣接する信号電極間及び信号電極端部に位置する液晶は分子の向きを変えてしまう。従って、グレーの帯の部分には本来表示したい色(グレー)とは異なった表示がなされる。従来のプラズマアドレス表示パネルでは、多数本の信号電極が狭い間隔で配列されている。入射光の透過率を向上させる為信号電極間の隙間は狭いほど良い。ところが、狭くすればするほど隣り合う信号電極間においてクロストークと呼ばれる電圧の漏れ現象が現われる。この現象により色の再現性が落ちるのは勿論、パーソナルコンピュータのモニター画面等でウィンドウを表示させる場合に、ウィンドウ枠の上下に筋状の色変化が生じる。プラズマアドレス表示パネルはその構造上、薄膜トランジスタ等を用いたアクティブマトリクス型の液晶表示パネルに比べ十数倍以上の液晶駆動電圧を印加しなければならない。この為、クロストークの量もアクティブマトリクス型の液晶表示パネルに比べると非常に大きく、表示品位を落とす原因となっており、解決すべき課題である。
【0006】
図12を参照してクロストークに就き更に説明を加える。尚、理解を容易にする為、図12に示したプラズマアドレス表示パネルの各部分には図8に示したプラズマアドレス表示パネルと対応する参照番号を付してある。信号電極105に印加する信号電圧は液晶層106の印加電圧/透過率特性を基に各画素の画像データに従って決定される。例えば、プラズマアドレス表示パネルがノーマリホワイトモードで駆動される場合、画面全体に渡って単緑色を表示する時には、カラーフィルタ150によってGreenの割り当てられた信号電極に対し約20Vの信号電圧を印加する。Red及びBlueの割り当てられた隣りの信号電極には約80Vの信号電圧が印加される。この信号電圧は選択した放電チャネル130のライン以外のタイミングでも印加される為、矢印で示すように横方向の漏れ電界が発生する。この漏れ電界により、画素に印加される信号電圧の実効値は画素の透過率を下げる方向に影響を及ぼす。この為表示しようとする緑色の透過率は低下する。
【0007】
又、別の例として図13に示すように画面170上で白地の背景に緑色のウィンドウを表示する場合を挙げる。前述と同様の影響がウィンドウの上下に位置する白地背景の部分にも現われ、その輝度を低下させる。特に、この場合Greenの割り当てられた信号電極は両側から影響を受けるのに対し、Red及びBlueの割り当てられた信号電極は同電圧である為、片側のGreenの割り当てられた信号電極のみからの影響だけである。この為、ウィンドウの上下に位置する白表示部分は各色の透過率の低下度合いが異なり、色付きを伴う輝度低下が現われる。
【0008】
【課題を解決するための手段】
上述した従来の技術の課題を解決する為に以下の手段を講じた。即ち、本発明にかかるプラズマアドレス表示装置は基本的な構成としてプラズマセルと液晶セルと誘電体シートと走査回路と信号回路とを備えている。プラズマセルは行状に配列した放電チャネルを備えている。液晶セルは列状に配列した信号電極を備え該放電チャネルとの交差部に画素を規定して画面を構成する。誘電体シートは互いに接合した両セルの間に介在する。走査回路は該放電チャネルを該画面に渡って順次放電駆動し該誘電体シートを介して行毎に画素を選択する。信号回路は該放電駆動に同期し且つ一画面の画像データに基づいて該信号電極を駆動し選択された画素に信号電圧を書き込む。特徴事項として、演算回路と補正回路とを備えている。演算回路は該画像データに基づいて隣り合う信号電極間に生じる実効的な電位差を一行毎に算出しこれらを一画面に渡って積算する。補正回路は積算結果に基づいて各信号電極に印加する信号電圧を補正し、隣り合う信号電極間の電位差に起因するクロストークを軽減する。以下、いくつかの実施態様を記載する。前記演算回路は該電位差を一行毎に算出しこれらを積算する為にラインメモリーを含んでいる。前画面分の画像データに基づいて次画面分の信号電圧を補正する為、画像データの転送を一画面分遅らす遅延回路を設けてもよい。或いは、当該画面の画像データに基づいて当該画面分の信号電圧を補正する為、一画面分の画像データを一時的に保持するフレームメモリーを設けてもよい。前記補正回路は該積算結果に係数を乗じて補正値を求め、これを画像データに加算して補正された信号電圧を生成する。前記補正回路は液晶セルの透過率の信号電圧に対する非直線性を考慮して該係数を決定する。或いは、前記補正回路は人間の目の視感度を考慮して該係数を決定する。前記補正回路は該積算結果に対応づけた補正値を予めテーブルデータとして書き込んだメモリーを備えるようにしてもよい。前記信号回路は補正により変動する信号電圧の範囲を見越して、予め通常に使用する信号電圧の幅を狭めておくようにしてもよい。
【0009】
本発明によれば、一画面分の画像データに基づいて、生じ得るクロストーク量を予め計算し、例えば次の画面にフィードバックして補正をかけている。即ち、一画面の画像データ(フレーム情報)を基に各信号電極間に生じる電位差を夫々の信号電極について積分計算し、実効値を算出する。その実効値量に適当な係数を乗じて補正値とし、次の画面の画像データに加算して信号電圧を補正する。本発明にかかるプラズマアドレス表示装置は、一画面即ち一フレームを構成する画像データを保持するフレームメモリーを備えている。この画像データにより各信号電極に印加する信号電圧を決定する。この場合、各信号電極とそれに隣接する信号電極との間に発生する電位差の実効値を一フレーム期間に渡り計算している。これにより、各信号電極に固有の隣接信号電極からの影響を検知する。この結果に基づき各画素に割り当てられる画像データを隣接信号電極からの影響を考慮した上で補正し、実際に信号電極に印加する信号電圧を決定する。
【0010】
【発明の実施の形態】
以下図面を参照して本発明の最良な実施形態を詳細に説明する。図1は、本発明にかかるプラズマアドレス表示装置の基本的な構成を示すブロック図である。本プラズマアドレス表示装置は基本的な構成として、パネル1と走査回路2と信号回路3とを備えている。パネル1は液晶セルとプラズマセルを互いに重ねた積層構造を有し、基本的には図8に示した通りである。即ち、液晶セルとプラズマセルとの間には薄板ガラスなどからなる誘電体シートが介在している。液晶セルは列状の信号電極4を有する一方、プラズマセルは行状の放電チャネル5を備えている。放電チャネル5はアノード電極Aとカソード電極Kの対から構成されている。信号電極4と放電チャネル5の交差部に画素6が規定される。画素6は行列状に配置し画面を構成する。走査回路2は該画面に渡って放電チャネル5を順次放電駆動し、誘電体シートを介して行毎に画素6を選択する。信号回路3は該放電駆動に同期し且つ一画面分の画像データに基づいて信号電極4を駆動し選択された画素に信号電圧を書き込む。走査回路2及び信号回路3には同期回路7が接続されており、両者の同期をとる為に必要な同期信号を発生する。
【0011】
本発明の特徴事項として、演算回路8及び補正回路9が信号回路3に接続されている。演算回路8は画像データに基づいて隣り合う信号電極4間に生じる実効的な電位差を一行毎に算出しこれを一画面に渡って積算する。補正回路9は積算結果に基づいて各信号電極4に印加する信号電圧を補正し、隣り合う信号電極4間の電位差に起因するクロストークを軽減する。演算回路8は電位差を一行毎に算出しこれらを積算する為にラインメモリーを含んでいる。場合によっては、前画面分の画像データに基づいて次画面分の信号電圧を補正する為、画像データの転送を一画面分遅らす遅延回路を設けてもよい。或いは、当該画面の画像データに基づいて当該画面分の信号電圧を補正する為、一画面分の画像データを一時的に保持するフレームメモリーを設けてもよい。補正回路9は積算結果に係数を乗じて補正値を求め、これを画像データに加算して補正された信号電圧を生成する。補正回路9は液晶セルの透過率の信号電圧に対する非直線性を考慮して該係数を決定する。或いは、補正回路9は人間の目の視感度を考慮して該係数を決定するようにしてもよい。補正回路9は積算結果に対応づけた補正値を予めテーブルデータとして書き込んだメモリーを備えるようにしてもよい。信号回路3は補正により変動する信号電圧の範囲を見越して、予め通常に使用する信号電圧の幅を狭めておく。
【0012】
図2は、図1に示した演算回路8及び補正回路9の具体的な構成例を示すブロック図である。本構成例は差分検出器11、積分器12、乗算器13、遅延回路(+1V)14、加算器15を備えている。このうち、差分検出器11及び積分器12が図1の演算回路8を構成し、乗算器13及び加算器15が図1の補正回路9を構成している。先ず、差分検出器11によって各信号電極が両隣りの信号電極から受ける電界量を入力信号(画像データ)に基づいて演算し検出する。次に、積分器12で各信号電極分のデータを蓄積する。蓄積された差分データに対し乗算器13で特定の係数を掛け合わせて補正値を作成する。最後に、遅延回路14によって一フレーム分(1V)遅れた画面(即ち次の画面)の画像データに補正値を加算器15で足し合わせる。積分器12は一つのラインメモリーと書き込み/読み出し制御用のコントローラで構成できる。原理的には、一画面全体を記録するフレームメモリーを用いて細かく補正することも可能である。しかしながら、本実施形態ではラインメモリーを用いることで演算回路が簡単な構成となり安価に製作することができる。コンピュータ上のシミュレーションで擬似的に計算した結果、係数を固定値に設定した場合でもかなり効率よくクロストークを補正できることが確認できた。
【0013】
補正係数は上述の通り固定値でもかなりのレベルでクロストークを補正することが可能である。しかしながら、実際の液晶は図3に示すような非線形の印加電圧V/光透過率T特性を有している。この為、固定化した値の電圧補正を施すと、補正の効きが大きい部分と小さい部分が存在することになる。つまり、印加電圧に対して感度の高いカーブの急な中間調レベル付近では、補正した電圧により大きく変調されるが、感度の低いカーブの緩やかな飽和レベルでは変調の度合いが小さい。クロストークの量自体も印加電圧V/光透過率T特性により変動する為、実際の表示ではかなり複合的な電圧が印加されている。従って、単純な固定の補正係数を用いた計算ではスムーズな補正が施せない場合がある。そこで、非補正情報つまり「次のフレームの信号電極のV/T特性上の位置」に応じた補正係数を使うことで、より効果的なクロストークの補正を行なうことが可能となる。
【0014】
人間の視覚特性は明るさに対して感度が高い為、輝度に貢献する緑色の変動は目立ち易い傾向にある。従って、補正係数は強調等の手段によって緑色に関して精度よく算出することが望ましい。又、補正により表示される色調が変化することは好ましくない。そこで、非補正情報の視感度特性に応じて補正係数を算出することにより、より忠実な色再現が可能になる。
【0015】
上述した補正係数は変動するとは云え、両隣りの信号電極との電位差が分っていれば計算可能な値である。従って、固定値の場合は勿論、変動値でさえも予め補正係数をROMやRAMのようなメモリーに記憶させてテーブルを作成し、表示の際にテーブルを参照する方式で高速な信号処理を実現することができる。
【0016】
図4の(A)に示すように、画素データによっては補正計算結果が「存在しないV/T特性の負の値」として求められる場合も生じ得る。そこで、図4の(B)に示すように、補正しない場合に用いる信号電圧の範囲を予め狭めておく。当然ながら、この印加電圧範囲でも十分画像を表示することができるものとする。このようにすれば、たとえ補正値が負の値であっても加算後の値はV/T特性のカーブ上で正の値として算出できる。当然、この場合の補正値の量は加算後の値が0以上になる範囲で設定する。
【0017】
図5は、プラズマアドレス表示装置の別の実施形態を示すブロック図である。この実施形態はフレームメモリー21と隣接電極間電圧演算回路22と補正用ラインメモリー23とデータ補正回路24とを含んでいる。フレームメモリー21はRed,Green,Blueに分かれた画像データを受け入れる。データ補正回路24は信号回路3に接続されている。尚、隣接電極間電圧演算回路22は別のラインメモリーを含んでおり、図1に示した演算回路8に対応している。又、データ補正回路24は図1に示した補正回路9に対応している。先ず、画像データを順次フレームメモリー21に書き込む。この際、一行(一ライン)のデータを取り込む毎に、隣接信号電極間の画像データの差を各信号電極毎に計算して、隣接電極間電圧演算回路22に内蔵されたラインメモリーに書き込む。この時、個々の画像データ毎に夫々の差を計算した後それを足し合わせて二乗演算を行なう。更に、一ライン前のラインメモリーの内容をこれに加算して再びラインメモリーに書き込む。これを順次繰り返して一フレーム分の画像データがフレームメモリー21に書き込まれたら、隣接電極間電圧演算回路22に内蔵されたラインメモリーの内容を、補正用ラインメモリー23に転送する。次のフレームの画像データを書き込む際、現在書かれている画像データの内容を順次データ補正回路24に読み出し、各信号電極毎に計算した隣接信号電極との間の実効的な電位差を基に補正を行ない、実際に信号電極に出力する信号電圧の値を決定する。
【0018】
図6は、図5に示した隣接電極間電圧演算回路22の具体的な構成を示している。この演算回路はラインメモリー25と1色につき4個の加算器と1個の二乗器を備えている。例えばn番目の赤色画素に割り当てられる画像データRnに着目した場合、Bn−1及びGnとの差を夫々計算する。(Rn−Bn−1)及び(Gn−Rn)を足し合わせた後その結果を二乗演算する。更に、一行前のラインメモリー25の記録内容Rnを二乗演算結果に加算して再びラインメモリー25の同一アドレスに書き込む。このようにして、画像データに基づき隣り合う信号電極間に生じる実効的な電位差を一行毎に算出しこれを一画面に渡って積算している。同様に、画像データGnについても先ず(Gn−Rn)及び(Bn−Gn)を計算し、これらを足し合わせた後、二乗演算する。この二乗演算結果を一行前の画像データGnと加算しラインメモリー25の同一アドレス上に格納する。
【0019】
最後に図7を参照して、図5に示したデータ補正回路24における実際の補正方法を説明する。図7は液晶セルの印加電圧/透過率特性を示すグラフである。通常の場合の駆動点はこのグラフの黒点を基準とした破線で示した範囲である。ところが前述したようにクロストークが発生するような表示内容では100%の透過率では無くなる。クロストークによって最も下がった場合の透過率を新たに最大の白レベルと決める。クロストークの発生しないような画像データの場合、補正値用ラインメモリー23(図5参照)には大旨0が書かれている。このような信号電極上にある白表示部分はA点の透過率を有するが、補正を行ないB点の透過率になるようなデータを信号回路3(図5参照)に送出する。又、この補正値用ラインメモリー23の値が最大になっているような場合の信号電極上の白表示部は、既にクロストークにより大旨B点の透過率になっているので補正を行なわない。実際にはクロストーク量により白表示だけではなく色表示や中間調の表示の部分も輝度が変化するが、同様の方法で透過率が一定になるようにデータを補正して信号回路3に出力することが可能である。信号回路3に送るデータは補正値用ラインメモリー23の内容とフレームメモリー21から読み出された内容とで決定する。これはクロストークの見え方が表示輝度により異なる為である。しかし、実際にはクロストーク量によっては簡易的にフレームメモリー21から読み出された内容に関係なく補正値用ラインメモリー23の内容により一定量の補正を行なっても良い。
【0020】
【発明の効果】
以上説明したように、本発明によれば、一本の信号電極に着目した時、それに隣接する他の信号電極が及ぼす横方向電界の影響を逆算して補正をかけることにより、クロストークと呼ばれる色再現性の不良を軽減することができる。又、ラインメモリーのような安価な素子の採用でコストや処理スピードの面から効率的なアプローチが可能となる。更に、補正係数を予め記憶させておくことにより、高速な処理が可能となる。かかる構成により、例えば色付きのウィンドウを表示する際、ウィンドウ上下部でのクロストークを軽減でき画質を向上することが可能になる。
【図面の簡単な説明】
【図1】本発明にかかるプラズマアドレス表示装置の基本的な構成を示すブロック図である。
【図2】本発明にかかるプラズマアドレス表示装置の第1実施形態を示すブロック図である。
【図3】図2に示した第1実施形態の動作説明に供する透過率/印加電圧特性グラフである。
【図4】同じく図2に示した実施形態の動作説明に供する光透過率/印加電圧特性グラフである。
【図5】本発明にかかるプラズマアドレス表示装置の第2実施形態を示すブロック図である。
【図6】図5に示した実施形態に含まれる隣接電極間電圧演算回路の具体的な構成を示すブロック図である。
【図7】図5に示した実施形態の動作説明に供する印加電圧/透過率特性を示すグラフである。
【図8】従来のプラズマアドレス表示装置の一般的な構成を示す斜視図である。
【図9】同じく従来のプラズマアドレス表示装置の回路構成を示すブロック図である。
【図10】従来のプラズマアドレス表示装置の課題説明に供する模式図である。
【図11】同じく課題説明に供する模式図である。
【図12】同じく課題説明に供する模式図である。
【図13】同じく課題説明に供する模式図である。
【符号の説明】
1…パネル、2…走査回路、3…信号回路、4…信号電極、5…放電チャネル、6…画素、7…同期回路、8…演算回路、9…補正回路
Claims (9)
- 行状に配列した放電チャネルを備えたプラズマセルと、
列状に配列した信号電極を備え該放電チャネルとの交差部に画素を規定して画面を構成する液晶セルと、
互いに接合した両セルの間に介在する誘電体シートと、
該放電チャネルを該画面に渡って順次放電駆動し該誘電体シートを介して行毎に画素を選択する走査回路と、
該放電駆動に同期し且つ一画面分の画像データに基づいて該信号電極を駆動し選択された画素に信号電圧を書き込む信号回路とを備えたプラズマアドレス表示装置において、
該画像データに基づいて隣り合う信号電極間に生じる実効的な電位差を一行毎に算出しこれらを一画面に渡って積算する演算回路と、
積算結果に基づいて各信号電極に印加する信号電圧を補正し、隣り合う信号電極間の電位差に起因するクロストークを軽減する補正回路とを有することを特徴とするプラズマアドレス表示装置。 - 前記演算回路は、該電位差を一行毎に算出しこれらを積算する為にラインメモリーを含んでいることを特徴とする請求項1記載のプラズマアドレス表示装置。
- 前画面分の画像データに基づいて次画面分の信号電圧を補正する為、画像データの転送を一画面分遅らす遅延回路を備えていることを特徴とする請求項1記載のプラズマアドレス表示装置。
- 当該画面の画像データに基づいて当該画面分の信号電圧を補正する為、一画面分の画像データを一時的に保持するフレームメモリーを含んでいることを特徴とする請求項1記載のプラズマアドレス表示装置。
- 前記補正回路は、該積算結果に係数を乗じて補正値を求め、これを画像データに加算して補正された信号電圧を生成することを特徴とする請求項1記載のプラズマアドレス表示装置。
- 前記補正回路は、液晶セルの透過率の信号電圧に対する非直線性を考慮して該係数を決定することを特徴とする請求項5記載のプラズマアドレス表示装置。
- 前記補正回路は、人間の目の視感度を考慮して該係数を決定することを特徴とする請求項5記載のプラズマアドレス表示装置。
- 前記補正回路は、該積算結果に対応づけた補正値を予めテーブルデータとして書き込んだメモリーを備えていることを特徴とする請求項5記載のプラズマアドレス表示装置。
- 前記信号回路は、補正により変動する信号電圧の範囲を見越して、予め通常に使用する信号電圧の幅を狭めておくことを特徴とする請求項1記載のプラズマアドレス表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01469197A JP3629867B2 (ja) | 1997-01-10 | 1997-01-10 | プラズマアドレス表示装置 |
EP97122850A EP0853307A3 (en) | 1997-01-10 | 1997-12-23 | Plasma addressed electro-optical display |
KR10-1998-0000346A KR100508583B1 (ko) | 1997-01-10 | 1998-01-09 | 플라즈마어드레스전기광학표시장치및그구동방법 |
US09/005,018 US6177914B1 (en) | 1997-01-10 | 1998-01-09 | Plasma addressed electro-optical display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01469197A JP3629867B2 (ja) | 1997-01-10 | 1997-01-10 | プラズマアドレス表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10198322A JPH10198322A (ja) | 1998-07-31 |
JP3629867B2 true JP3629867B2 (ja) | 2005-03-16 |
Family
ID=11868226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01469197A Expired - Fee Related JP3629867B2 (ja) | 1997-01-10 | 1997-01-10 | プラズマアドレス表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6177914B1 (ja) |
EP (1) | EP0853307A3 (ja) |
JP (1) | JP3629867B2 (ja) |
KR (1) | KR100508583B1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1136533C (zh) * | 1998-10-27 | 2004-01-28 | 皇家菲利浦电子有限公司 | 矩阵显示面板的驱动电路及包括该驱动电路的显示装置 |
JP3853105B2 (ja) * | 1999-05-24 | 2006-12-06 | 富士写真フイルム株式会社 | カラーモニタのモノクロ画像表示方法およびこれに用いる画像表示装置 |
WO2000077769A1 (en) * | 1999-06-10 | 2000-12-21 | Koninklijke Philips Electronics N.V. | Increasing color purity in color-sequential liquid crystal display |
JP2001215916A (ja) * | 2000-02-03 | 2001-08-10 | Kawasaki Steel Corp | 画像処理装置及び液晶表示装置 |
JP3770380B2 (ja) | 2000-09-19 | 2006-04-26 | シャープ株式会社 | 液晶表示装置 |
JP3473600B2 (ja) * | 2000-12-01 | 2003-12-08 | セイコーエプソン株式会社 | 液晶表示装置、画像データ補正回路、画像データ補正方法および電子機器 |
TW538403B (en) * | 2001-07-25 | 2003-06-21 | Chi Mei Electronic Corp | Signal processing method and its application |
US7009627B2 (en) * | 2001-11-21 | 2006-03-07 | Canon Kabushiki Kaisha | Display apparatus, and image signal processing apparatus and drive control apparatus for the same |
KR100458593B1 (ko) * | 2002-07-30 | 2004-12-03 | 삼성에스디아이 주식회사 | 플라즈마 표시 패널의 어드레스 데이터 자동 전력 제어방법과 장치, 그 장치를 갖는 플라즈마 표시 패널 장치 |
JP4072445B2 (ja) * | 2003-02-14 | 2008-04-09 | キヤノン株式会社 | 画像表示装置 |
KR100515340B1 (ko) * | 2003-09-02 | 2005-09-15 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 어드레스 전력 제어 방법 및그 장치 |
KR100515342B1 (ko) * | 2003-09-26 | 2005-09-15 | 삼성에스디아이 주식회사 | 플라즈마 표시 패널의 어드레스 데이터 자동 전력 제어방법과 장치, 그 장치를 갖는 플라즈마 표시 패널 |
KR100603310B1 (ko) * | 2003-11-22 | 2006-07-20 | 삼성에스디아이 주식회사 | 계조의 선형성 증진을 위한 방전 표시 패널의 구동 방법 |
JP4184334B2 (ja) * | 2003-12-17 | 2008-11-19 | シャープ株式会社 | 表示装置の駆動方法、表示装置、およびプログラム |
JP4137050B2 (ja) | 2004-03-18 | 2008-08-20 | キヤノン株式会社 | 画像表示装置およびテレビジョン装置 |
KR100602274B1 (ko) * | 2004-06-25 | 2006-07-19 | 엘지전자 주식회사 | 플라즈마 표시 패널의 구동 장치 및 구동 방법 |
JP4945119B2 (ja) * | 2005-11-16 | 2012-06-06 | 株式会社ブリヂストン | 情報表示用パネルの駆動方法 |
RU2479047C2 (ru) * | 2008-09-10 | 2013-04-10 | Шарп Кабусики Кайся | Дисплейное устройство и способ для его возбуждения |
KR101330502B1 (ko) * | 2009-06-24 | 2013-11-15 | 엘지디스플레이 주식회사 | 유기전계발광표시장치와 이의 구동방법 |
KR101894768B1 (ko) * | 2011-03-14 | 2018-09-06 | 삼성디스플레이 주식회사 | 액티브 매트릭스 디스플레이 장치 및 그 구동 방법 |
CN104537985B (zh) * | 2015-01-19 | 2017-06-30 | 深圳市华星光电技术有限公司 | 一种有机发光显示面板及其压降补偿方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2601713B2 (ja) * | 1988-01-19 | 1997-04-16 | テクトロニックス・インコーポレイテッド | 表示装置 |
JPH03260621A (ja) * | 1990-03-12 | 1991-11-20 | Fujitsu Ltd | 液晶パネルの駆動方法 |
TW225025B (ja) * | 1992-10-09 | 1994-06-11 | Tektronix Inc | |
JPH0772455A (ja) * | 1993-09-01 | 1995-03-17 | Sony Corp | アクティブマトリクス液晶表示装置 |
CN1043691C (zh) * | 1994-02-21 | 1999-06-16 | 松下电器产业株式会社 | 显示器整体型坐标输入装置 |
JPH07244268A (ja) * | 1994-03-07 | 1995-09-19 | Sony Corp | プラズマアドレス液晶表示装置 |
JPH0876725A (ja) * | 1994-04-19 | 1996-03-22 | Matsushita Electric Ind Co Ltd | 単純マトリクス型液晶表示装置の駆動装置及び駆動方法 |
JP3332062B2 (ja) * | 1994-09-02 | 2002-10-07 | ソニー株式会社 | ディスプレイ装置 |
KR100323730B1 (ko) * | 1995-04-19 | 2002-05-13 | 구본준, 론 위라하디락사 | 액정표시소자의공통전압보상회로 |
GB9705703D0 (en) * | 1996-05-17 | 1997-05-07 | Philips Electronics Nv | Active matrix liquid crystal display device |
-
1997
- 1997-01-10 JP JP01469197A patent/JP3629867B2/ja not_active Expired - Fee Related
- 1997-12-23 EP EP97122850A patent/EP0853307A3/en not_active Withdrawn
-
1998
- 1998-01-09 US US09/005,018 patent/US6177914B1/en not_active Expired - Fee Related
- 1998-01-09 KR KR10-1998-0000346A patent/KR100508583B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH10198322A (ja) | 1998-07-31 |
KR100508583B1 (ko) | 2005-10-21 |
EP0853307A2 (en) | 1998-07-15 |
KR19980070418A (ko) | 1998-10-26 |
US6177914B1 (en) | 2001-01-23 |
EP0853307A3 (en) | 1999-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3629867B2 (ja) | プラズマアドレス表示装置 | |
JP3199978B2 (ja) | 液晶表示装置 | |
KR100433353B1 (ko) | 활성매트릭스액정디스플레이장치 | |
EP1449194B1 (en) | Method of improving the luminous efficiency of a sequential-colour matrix display | |
US5317437A (en) | Display apparatus with pixels having subpixel regions | |
JP3277121B2 (ja) | 液晶デイスプレイの中間表示駆動方式 | |
KR20020059253A (ko) | 액정 매트릭스 디스플레이 디바이스에 사용되는 제어기 회로 | |
KR20010041711A (ko) | 액티브 매트릭스 액정 표시 장치 | |
JP3332062B2 (ja) | ディスプレイ装置 | |
US20120001959A1 (en) | Electro-optical device, image processing circuit, and electronic device | |
JPH05241127A (ja) | 液晶表示装置 | |
JPH0990910A (ja) | 液晶表示装置の駆動方法および液晶表示装置 | |
EP1563483B1 (en) | System and method of selective adjustment of a color display | |
JP2004133177A (ja) | 焼き付け抑制回路及び焼き付け抑制方法、液晶表示装置およびプロジェクタ | |
JPH08335060A (ja) | マトリクス型カラー液晶表示装置の駆動方法 | |
JP2000321559A (ja) | プラズマアドレス型表示装置のクロストーク補正装置およびプラズマアドレス型表示装置 | |
JP2001255858A (ja) | 液晶表示システム | |
JP2662307B2 (ja) | 単純マトリックス駆動方式のカラー液晶表示装置 | |
JPH11305743A (ja) | 液晶表示装置 | |
JP2007114341A (ja) | 電気光学装置、および電子機器 | |
JPS6337785A (ja) | 映像表示装置 | |
JPH10198307A (ja) | 表示装置及びガンマ補正方法 | |
JP3121654B2 (ja) | 画像表示装置およびその駆動方法 | |
JP3368245B2 (ja) | 液晶表示装置 | |
JP2003153037A (ja) | 映像信号の輪郭補正回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |