JP2000321559A - プラズマアドレス型表示装置のクロストーク補正装置およびプラズマアドレス型表示装置 - Google Patents
プラズマアドレス型表示装置のクロストーク補正装置およびプラズマアドレス型表示装置Info
- Publication number
- JP2000321559A JP2000321559A JP11134312A JP13431299A JP2000321559A JP 2000321559 A JP2000321559 A JP 2000321559A JP 11134312 A JP11134312 A JP 11134312A JP 13431299 A JP13431299 A JP 13431299A JP 2000321559 A JP2000321559 A JP 2000321559A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pixel
- correction
- crosstalk
- image signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】クロストークによる輝度、色度、飽和度の変化
を防止し、忠実に輝度と色の再現を行なうことのできる
プラズマアドレス型表示装置を提供する。 【解決手段】映像信号処理部２で、映像信号Ｓ1 に対し
てゲインコントロールなどの信号処理を行ない、映像信
号Ｓ3 および映像信号Ｓ3 に同期してアノード・カソー
ドを順次に放電させるための放電タイミング信号Ｓ9 を
生成する。放電タイミング信号Ｓ9 に基づいて、プラズ
マ放電回路８において、実際にアノード、カソード間を
放電させる放電ドライブ信号Ｓ11が生成され、プラズマ
アドレス型液晶パネル１０に印加される。映像信号Ｓ3
に基づいて、クロストーク補正部４においてクロストー
ク補正信号が演算により求められ、これが映像信号Ｓ3
に合成される。この補正の行なわれた映像信号Ｓ5 が映
像ドライブ回路６を介してプラズマアドレス型液晶パネ
ル１０に印加される。
を防止し、忠実に輝度と色の再現を行なうことのできる
プラズマアドレス型表示装置を提供する。 【解決手段】映像信号処理部２で、映像信号Ｓ1 に対し
てゲインコントロールなどの信号処理を行ない、映像信
号Ｓ3 および映像信号Ｓ3 に同期してアノード・カソー
ドを順次に放電させるための放電タイミング信号Ｓ9 を
生成する。放電タイミング信号Ｓ9 に基づいて、プラズ
マ放電回路８において、実際にアノード、カソード間を
放電させる放電ドライブ信号Ｓ11が生成され、プラズマ
アドレス型液晶パネル１０に印加される。映像信号Ｓ3
に基づいて、クロストーク補正部４においてクロストー
ク補正信号が演算により求められ、これが映像信号Ｓ3
に合成される。この補正の行なわれた映像信号Ｓ5 が映
像ドライブ回路６を介してプラズマアドレス型液晶パネ
ル１０に印加される。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁層によって生
じる画素間のクロストークを信号処理により補正するこ
とのできるプラズマアドレス型表示装置のクロストーク
補正装置、および、これにより高品位な画像を表示する
ことのできるプラズマアドレス型表示装置に関する。
じる画素間のクロストークを信号処理により補正するこ
とのできるプラズマアドレス型表示装置のクロストーク
補正装置、および、これにより高品位な画像を表示する
ことのできるプラズマアドレス型表示装置に関する。
【０００２】
【従来の技術】いわゆるフラットディスプレイとして
は、電気光学セルとして液晶セルを用いた液晶ディスプ
レイ（Liquid Crystal Display：ＬＣＤ）が広く知られ
ているが、特に、各画素ごとに薄膜トランジスタ（ＴＦ
Ｔ）を駆動素子として設けたＴＦＴ型ＬＣＤは、応答速
度の高速化や高コントラスト化が可能なデバイスとし
て、広く普及している。しかし、ＴＦＴ型ＬＣＤは、各
画素ごとにＴＦＴを形成しなければならないため構造が
複雑となり、特に大画面の表示パネルを製造した時には
十分な歩留りが得られないなどの問題がある。そこで、
ＴＦＴなどのスイッチング素子の代わりに、プラズマ放
電を利用して液晶セルを駆動するプラズマアドレス型液
晶表示装置が注目されている。プラズマアドレス型液晶
表示装置は、比較的単純な構造で高品位な表示を実現す
ることができるため、特に中画面から大画面のフラット
ディスプレイとして使用されている。
は、電気光学セルとして液晶セルを用いた液晶ディスプ
レイ（Liquid Crystal Display：ＬＣＤ）が広く知られ
ているが、特に、各画素ごとに薄膜トランジスタ（ＴＦ
Ｔ）を駆動素子として設けたＴＦＴ型ＬＣＤは、応答速
度の高速化や高コントラスト化が可能なデバイスとし
て、広く普及している。しかし、ＴＦＴ型ＬＣＤは、各
画素ごとにＴＦＴを形成しなければならないため構造が
複雑となり、特に大画面の表示パネルを製造した時には
十分な歩留りが得られないなどの問題がある。そこで、
ＴＦＴなどのスイッチング素子の代わりに、プラズマ放
電を利用して液晶セルを駆動するプラズマアドレス型液
晶表示装置が注目されている。プラズマアドレス型液晶
表示装置は、比較的単純な構造で高品位な表示を実現す
ることができるため、特に中画面から大画面のフラット
ディスプレイとして使用されている。
【０００３】そのようなプラズマアドレス型液晶表示装
置の一般的な構造を、図９を参照して説明する。図９に
示すように、プラズマアドレス型液晶表示パネル１００
においては、液晶１０７は、絶縁層１０６と前面ガラス
１１０との間に収容されており、前面ガラス１１０側に
はカラーフィルター１０８と透明電極１０９がストライ
プ状に設けられている。絶縁層１０６の反対側は、後面
ガラス１０２が隔壁１０５を介して接続されており、絶
縁層１０６と後面ガラス１０２との間で隔壁１０５によ
り規定される空間には、プラズマ放電用のガスが充填さ
れている。後面ガラス１０２の各隔壁１０５間には、一
対のアノード１０３とカソード１０４が設けられてい
る。これらアノード１０３、カソード１０４および隔壁
１０５は、透明電極１０９と直交する方向に配置されて
おり、透明電極１０９と隔壁１０５の各交点が１画素に
相当する。
置の一般的な構造を、図９を参照して説明する。図９に
示すように、プラズマアドレス型液晶表示パネル１００
においては、液晶１０７は、絶縁層１０６と前面ガラス
１１０との間に収容されており、前面ガラス１１０側に
はカラーフィルター１０８と透明電極１０９がストライ
プ状に設けられている。絶縁層１０６の反対側は、後面
ガラス１０２が隔壁１０５を介して接続されており、絶
縁層１０６と後面ガラス１０２との間で隔壁１０５によ
り規定される空間には、プラズマ放電用のガスが充填さ
れている。後面ガラス１０２の各隔壁１０５間には、一
対のアノード１０３とカソード１０４が設けられてい
る。これらアノード１０３、カソード１０４および隔壁
１０５は、透明電極１０９と直交する方向に配置されて
おり、透明電極１０９と隔壁１０５の各交点が１画素に
相当する。
【０００４】このような構成において、各透明電極１０
９とアノード１０３間に信号ドライブ電圧をかける一方
で、一つの隔壁１０５間のアノード１０３とカソード１
０４間に放電電圧をかけてその隔壁１０５間にプラズマ
放電を起こすことにより、このプラズマ放電をスイッチ
として動作させ、液晶１０７への電圧の書き込みを行な
う。そして、この動作を各隔壁１０５間で順次行なうこ
とで、画面全体に映像信号の書き込みを行なう。
９とアノード１０３間に信号ドライブ電圧をかける一方
で、一つの隔壁１０５間のアノード１０３とカソード１
０４間に放電電圧をかけてその隔壁１０５間にプラズマ
放電を起こすことにより、このプラズマ放電をスイッチ
として動作させ、液晶１０７への電圧の書き込みを行な
う。そして、この動作を各隔壁１０５間で順次行なうこ
とで、画面全体に映像信号の書き込みを行なう。
【０００５】この液晶部への書き込み原理を、図１０を
参照してより詳細に説明する。図１０は、プラズマアド
レス型液晶表示装置の液晶部への書き込み原理を説明す
る図である。図１０（Ａ）に示す状態では、放電スイッ
チ１１３がオフであり、アノード１０３とカソード１０
４の間には放電電圧ＶDCが加わらないためプラズマ放電
が起きない。そのため、アノード１０３と絶縁層１０６
の間はハイインピーダンスとなり、信号電圧１１４は液
晶１０７に加わらない。図１０（Ｂ）に示す状態では、
放電スイッチ１１３がオンとなり、アノード１０３とカ
ソード１０４の間に放電電圧ＶDCが加わりプラズマ放電
１１５が発生する。その結果、アノード１０３と絶縁層
１０６との間のインピーダンスが低くなり、信号電圧Ｖ
SGが透明電極１０９と絶縁層１０６との間に印加され、
絶縁層１０６に信号電荷ＱSGがチヤージされる。
参照してより詳細に説明する。図１０は、プラズマアド
レス型液晶表示装置の液晶部への書き込み原理を説明す
る図である。図１０（Ａ）に示す状態では、放電スイッ
チ１１３がオフであり、アノード１０３とカソード１０
４の間には放電電圧ＶDCが加わらないためプラズマ放電
が起きない。そのため、アノード１０３と絶縁層１０６
の間はハイインピーダンスとなり、信号電圧１１４は液
晶１０７に加わらない。図１０（Ｂ）に示す状態では、
放電スイッチ１１３がオンとなり、アノード１０３とカ
ソード１０４の間に放電電圧ＶDCが加わりプラズマ放電
１１５が発生する。その結果、アノード１０３と絶縁層
１０６との間のインピーダンスが低くなり、信号電圧Ｖ
SGが透明電極１０９と絶縁層１０６との間に印加され、
絶縁層１０６に信号電荷ＱSGがチヤージされる。
【０００６】図１０（Ｃ）の状態では、再び放電スイッ
チ１１３がオフとなり、アノード１０３とカソード１０
４の間には放電電圧ＶDCが加わらないためプラズマ放電
が起きない。そのため、アノード１０３と絶縁層１０６
の間はハイインピーダンスとなり、信号電圧ＶSGは液晶
１０７に加わらなくなる。しかし、絶縁層１０６にチヤ
ージした信号電荷ＱSGは、アノード１０３と絶縁層１０
６の間のインピーダンスが高いため放電せずに残り続け
る。この電圧により液晶部１０７の配向が変化し、パネ
ルの透過率を変え、信号電圧ＶSGに基づいた所望の表示
が行なわれる。
チ１１３がオフとなり、アノード１０３とカソード１０
４の間には放電電圧ＶDCが加わらないためプラズマ放電
が起きない。そのため、アノード１０３と絶縁層１０６
の間はハイインピーダンスとなり、信号電圧ＶSGは液晶
１０７に加わらなくなる。しかし、絶縁層１０６にチヤ
ージした信号電荷ＱSGは、アノード１０３と絶縁層１０
６の間のインピーダンスが高いため放電せずに残り続け
る。この電圧により液晶部１０７の配向が変化し、パネ
ルの透過率を変え、信号電圧ＶSGに基づいた所望の表示
が行なわれる。
【０００７】
【発明が解決しようとする課題】ところで、このような
プラズマアドレス型液晶表示装置では、液晶に加わる電
圧の、一方の電極は液晶に接している透明電極である
が、他方は絶縁層のプラズマ側にチヤージされる電荷で
あるため、絶縁層の厚みと画素の大きさとの関係により
クロストークが発生するという問題がある。
プラズマアドレス型液晶表示装置では、液晶に加わる電
圧の、一方の電極は液晶に接している透明電極である
が、他方は絶縁層のプラズマ側にチヤージされる電荷で
あるため、絶縁層の厚みと画素の大きさとの関係により
クロストークが発生するという問題がある。
【０００８】プラズマアドレス型液晶表示装置における
クロストークについて、図１１〜図１３を参照して説明
する。まず、プラズマアドレス型液晶表示装置における
クロストーク発生原理を図１１を参照して説明する。な
お、図１１（Ａ），（Ｂ）においては、透明電極１０９
ａ，１０９ｂ，１０９ｃが１つずつの画素に対応してい
る。
クロストークについて、図１１〜図１３を参照して説明
する。まず、プラズマアドレス型液晶表示装置における
クロストーク発生原理を図１１を参照して説明する。な
お、図１１（Ａ），（Ｂ）においては、透明電極１０９
ａ，１０９ｂ，１０９ｃが１つずつの画素に対応してい
る。
【０００９】図１１（Ａ）に示すように、絶縁層１０６
が液晶１０７に対して十分簿い場合には、プラズマ放電
により透明電極１０９ｂの下にある絶縁層１０６にチヤ
ージした信号電荷ＱSGは、絶縁層１０６で少し広がり液
晶１０７に加わるが、透明電極１０９ｂの１画素分の幅
よりはみ出して、隣の画素である透明電極１０９ａ、透
明電極１０９ｃの領域にまでは達せず、クロストークは
発生しない。しかし、図１１（Ｂ）に示すように、絶縁
層１０６が液晶１０７に対してある程度以上厚い場合に
は、透明電極１０９ｂの下にチヤージした電荷１１６が
絶縁層１０６の内部で広がり、透明電極１０９ｂの１画
素分の幅よりはみ出して、隣の画素である透明電極１０
９ａ、透明電極１０９ｃの領域にまで達し、クロストー
クが発生する。
が液晶１０７に対して十分簿い場合には、プラズマ放電
により透明電極１０９ｂの下にある絶縁層１０６にチヤ
ージした信号電荷ＱSGは、絶縁層１０６で少し広がり液
晶１０７に加わるが、透明電極１０９ｂの１画素分の幅
よりはみ出して、隣の画素である透明電極１０９ａ、透
明電極１０９ｃの領域にまでは達せず、クロストークは
発生しない。しかし、図１１（Ｂ）に示すように、絶縁
層１０６が液晶１０７に対してある程度以上厚い場合に
は、透明電極１０９ｂの下にチヤージした電荷１１６が
絶縁層１０６の内部で広がり、透明電極１０９ｂの１画
素分の幅よりはみ出して、隣の画素である透明電極１０
９ａ、透明電極１０９ｃの領域にまで達し、クロストー
クが発生する。
【００１０】次に、ある画素に電圧を印加した場合に隣
接する画素に発生するクロストークを、図１２（Ａ）〜
（Ｃ）を参照して説明する。図１２（Ａ）は、ある画素
に対してのみ透明電極１０９に加えるドライブ電圧を示
す図であり、並んで配置される５つの画素［ｎ−２］，
［ｎ−１］，［ｎ］，［ｎ＋１］，［ｎ＋２］におい
て、中心の画素［ｎ］にのみドライブ電圧Ｄ［ｎ］を加
え、その他の画素［ｎ−２］，［ｎ−１］，［ｎ＋
１］，［ｎ＋２］にはドライブ電圧が加えられていない
（Ｄ［ｎ−２］，Ｄ［ｎ−１］，Ｄ［ｎ＋１］，Ｄ［ｎ
＋２］＝０Ｖ）状態を示している。
接する画素に発生するクロストークを、図１２（Ａ）〜
（Ｃ）を参照して説明する。図１２（Ａ）は、ある画素
に対してのみ透明電極１０９に加えるドライブ電圧を示
す図であり、並んで配置される５つの画素［ｎ−２］，
［ｎ−１］，［ｎ］，［ｎ＋１］，［ｎ＋２］におい
て、中心の画素［ｎ］にのみドライブ電圧Ｄ［ｎ］を加
え、その他の画素［ｎ−２］，［ｎ−１］，［ｎ＋
１］，［ｎ＋２］にはドライブ電圧が加えられていない
（Ｄ［ｎ−２］，Ｄ［ｎ−１］，Ｄ［ｎ＋１］，Ｄ［ｎ
＋２］＝０Ｖ）状態を示している。
【００１１】図１２（Ｂ）は、ドライブ電圧に基づいて
液晶１０７に加わる電圧を示す図であり、画素［ｎ］に
書き込まれた電圧Ｄ［ｎ］が絶縁層１０６での拡散によ
り拡散電圧Ｘ［ｎ］の分布で液晶１０７に加わることを
表している。この時、画素［ｎ−１］の領域および画素
［ｎ＋１］の領域に画素［ｎ］の拡散した電圧が加わ
り、これらの成分がクロストークとなる。画素［ｎ−
２］と画素［ｎ＋２］は、画素［ｎ］から離れているた
めクロストークの影響はない。また、全体の電荷量は変
わらないため、これにより、画素［ｎ］に加わる電圧は
減少する。
液晶１０７に加わる電圧を示す図であり、画素［ｎ］に
書き込まれた電圧Ｄ［ｎ］が絶縁層１０６での拡散によ
り拡散電圧Ｘ［ｎ］の分布で液晶１０７に加わることを
表している。この時、画素［ｎ−１］の領域および画素
［ｎ＋１］の領域に画素［ｎ］の拡散した電圧が加わ
り、これらの成分がクロストークとなる。画素［ｎ−
２］と画素［ｎ＋２］は、画素［ｎ］から離れているた
めクロストークの影響はない。また、全体の電荷量は変
わらないため、これにより、画素［ｎ］に加わる電圧は
減少する。
【００１２】図１２（Ｃ）は、図１２（Ｂ）に示したよ
うに液晶に加わる電圧を、各画素単位の等価電圧で示し
た図であり、画素［ｎ−１］に液晶電圧Ｌ［ｎ−１］が
加わり、画素［ｎ＋１］に液晶電圧Ｌ［ｎ＋１］が加わ
り、画素［ｎ］には液晶電圧Ｌ［ｎ］が加わることを表
している。片側の画素へのクロストーク係数をＫとする
と、各液晶電圧Ｌは、式（１）のように表わすことがで
きる。
うに液晶に加わる電圧を、各画素単位の等価電圧で示し
た図であり、画素［ｎ−１］に液晶電圧Ｌ［ｎ−１］が
加わり、画素［ｎ＋１］に液晶電圧Ｌ［ｎ＋１］が加わ
り、画素［ｎ］には液晶電圧Ｌ［ｎ］が加わることを表
している。片側の画素へのクロストーク係数をＫとする
と、各液晶電圧Ｌは、式（１）のように表わすことがで
きる。
【００１３】
【数１】 Ｌ［ｎ−２］＝０ Ｌ［ｎ−１］＝Ｋ・Ｄ［ｎ］ Ｌ［ ｎ ］＝（１−２Ｋ）・Ｄ［ｎ］ Ｌ［ｎ＋１］＝Ｋ・Ｄ［ｎ］ Ｌ［ｎ＋１］＝０ …（１）
【００１４】ここで、実際は液晶１０７と絶縁層１０６
のインピーダンスにより電圧分割するため、式（２）の
関係は成り立たなくなるが、説明を容易にするために、
ここでは、電圧Ｄ［ｎ］は全て液晶にかかる、すなわち
式（２）が成り立つものとして説明を行なう。
のインピーダンスにより電圧分割するため、式（２）の
関係は成り立たなくなるが、説明を容易にするために、
ここでは、電圧Ｄ［ｎ］は全て液晶にかかる、すなわち
式（２）が成り立つものとして説明を行なう。
【００１５】
【数２】 Ｌ［ｎ−１］＋Ｌ［ｎ］＋Ｌ［ｎ＋１］＝Ｄ［ｎ］ …（２）
【００１６】次に、実際のカラーパネルにおいて各画素
のクロストークが与える影響について図１３（Ａ）〜
（Ｃ）を参照して説明する。図１３（Ａ）〜（Ｃ）は、
ＲＧＢの各画素が並んでいる水平方向のクロストークを
表したもので、任意の画素［ｎ］を中心に、画素［ｎ−
１］のレッド（Ｒ）画素Ｒ［ｎ］から、画素［ｎ＋１］
のブルー（Ｂ）画素Ｂ［ｎ＋１］までが、画素Ｒ［ｎ−
１］，Ｇ［ｎ−１］，Ｂ［ｎ−１］，Ｒ［ｎ］，Ｇ
［ｎ］，Ｂ［ｎ］，Ｒ［ｎ＋１］，Ｇ［ｎ＋１］，Ｂ
［ｎ＋１］というように並んでいる状態を示している。
のクロストークが与える影響について図１３（Ａ）〜
（Ｃ）を参照して説明する。図１３（Ａ）〜（Ｃ）は、
ＲＧＢの各画素が並んでいる水平方向のクロストークを
表したもので、任意の画素［ｎ］を中心に、画素［ｎ−
１］のレッド（Ｒ）画素Ｒ［ｎ］から、画素［ｎ＋１］
のブルー（Ｂ）画素Ｂ［ｎ＋１］までが、画素Ｒ［ｎ−
１］，Ｇ［ｎ−１］，Ｂ［ｎ−１］，Ｒ［ｎ］，Ｇ
［ｎ］，Ｂ［ｎ］，Ｒ［ｎ＋１］，Ｇ［ｎ＋１］，Ｂ
［ｎ＋１］というように並んでいる状態を示している。
【００１７】図１３（Ａ）に示すような、ドライブ電圧
ＤＲ［ｎ−１］，ＤＧ［ｎ−１］，ＤＢ［ｎ−１］，Ｄ
Ｒ［ｎ］，ＤＧ［ｎ］，ＤＢ［ｎ］，ＤＲ［ｎ＋１］，
ＤＧ［ｎ＋１］，ＤＢ［ｎ＋１］が各画素に対して印加
されているとすると、これらのドライブ電圧は、絶縁層
１０６での拡散により図１３（Ｂ）に示すように広がり
重なり合い、その結果、液晶１０７に加わる等価電圧Ｌ
Ｒ［ｎ−１］〜ＬＢ［ｎ＋１］は、図１３（Ｃ）のよう
になる。これら、画素Ｒ［ｎ］，Ｇ［ｎ］，Ｂ［ｎ］に
加わる等価電圧ＬＲ［ｎ］，ＬＧ［ｎ］，ＬＢ［ｎ］
は、式（１）より、式（３）のようになる。
ＤＲ［ｎ−１］，ＤＧ［ｎ−１］，ＤＢ［ｎ−１］，Ｄ
Ｒ［ｎ］，ＤＧ［ｎ］，ＤＢ［ｎ］，ＤＲ［ｎ＋１］，
ＤＧ［ｎ＋１］，ＤＢ［ｎ＋１］が各画素に対して印加
されているとすると、これらのドライブ電圧は、絶縁層
１０６での拡散により図１３（Ｂ）に示すように広がり
重なり合い、その結果、液晶１０７に加わる等価電圧Ｌ
Ｒ［ｎ−１］〜ＬＢ［ｎ＋１］は、図１３（Ｃ）のよう
になる。これら、画素Ｒ［ｎ］，Ｇ［ｎ］，Ｂ［ｎ］に
加わる等価電圧ＬＲ［ｎ］，ＬＧ［ｎ］，ＬＢ［ｎ］
は、式（１）より、式（３）のようになる。
【００１８】
【数３】 ＬＲ［ｎ］＝Ｋ・ＤＢ［ｎ−１］ ＋（１−２Ｋ）・ＤＲ［ｎ］ ＋Ｋ・ＤＧ［ｎ］ ＬＧ［ｎ］＝Ｋ・ＤＲ［ｎ］ ＋（１−２Ｋ）・ＤＧ［ｎ］ ＋Ｋ・ＤＢ［ｎ］ ＬＢ［ｎ］＝Ｋ・ＤＧ［ｎ］ ＋（１−２Ｋ）・ＤＢ［ｎ］ ＋Ｋ・ＤＲ［ｎ＋１］ …（３）
【００１９】式（３）から、クロストークによる画面表
示上の影響を考えると、画素Ｇ［ｎ］においては、元の
電圧ＤＧ［ｎ］の成分が減少し、隣接する画素の電圧Ｄ
Ｒ［ｎ］，ＤＢ［ｎ］の成分が混入する。同様に画素Ｒ
［ｎ］においては、元の電圧ＤＲ［ｎ］の成分が減少
し、隣接する画素の電圧ＤＢ［ｎ−１］，ＤＧ［ｎ］の
成分が混入し、画素Ｂ［ｎ］においては、元の電足すＤ
Ｂ［ｎ］の成分が減少し、隣接する画素の電圧ＤＧ
［ｎ］，ＤＲ［ｎ＋１］の成分が混入する。その結果、
元の映像信号に対して輝度、色度、飽和度が変化してし
まうという問題が生じる。
示上の影響を考えると、画素Ｇ［ｎ］においては、元の
電圧ＤＧ［ｎ］の成分が減少し、隣接する画素の電圧Ｄ
Ｒ［ｎ］，ＤＢ［ｎ］の成分が混入する。同様に画素Ｒ
［ｎ］においては、元の電圧ＤＲ［ｎ］の成分が減少
し、隣接する画素の電圧ＤＢ［ｎ−１］，ＤＧ［ｎ］の
成分が混入し、画素Ｂ［ｎ］においては、元の電足すＤ
Ｂ［ｎ］の成分が減少し、隣接する画素の電圧ＤＧ
［ｎ］，ＤＲ［ｎ＋１］の成分が混入する。その結果、
元の映像信号に対して輝度、色度、飽和度が変化してし
まうという問題が生じる。
【００２０】このように、これまでのプラズマアドレス
型液晶表示装置においては、プラズマ放電部と液晶部の
間にある光を透過する絶縁層の厚みにより液晶に印可す
る電圧が拡散し、隣接する画素にクロストークを生じ、
このクロストークにより忠実な輝度と色の再現ができな
くなるという問題があった。
型液晶表示装置においては、プラズマ放電部と液晶部の
間にある光を透過する絶縁層の厚みにより液晶に印可す
る電圧が拡散し、隣接する画素にクロストークを生じ、
このクロストークにより忠実な輝度と色の再現ができな
くなるという問題があった。
【００２１】なお、このようなクロストークの量は、画
素の大きさおよび液晶部の厚みと、絶縁層の厚みの関係
で決まり、画素が小さいほどクロストーク量が多くな
り、絶縁層が厚いほどクロストーク量が多くなる。通
常、画素の大きさは表示パネルのサイズと画素数で決ま
り１００〜３００ミクロン程度で、液晶部の厚みは数十
ミクロンであるのに対して、絶縁層の厚みは数十ミクロ
ンであり、この条件ではクロストークは避けられない。
また、カラー表示を行なうためには、ＲＧＢの３画素で
１映像画素を構成するため、ＲＧＢ方向の画素の幅は１
／３になり、この方向のクロストークは一層厳しくな
る。しかも、絶縁層として主に使用している簿板ガラス
は、現在の製造方法の限界から数十ミクロン以下にする
ことが困難であり、絶縁層の厚さを薄くしてクロストー
クを防ぐことは非常に難しい。
素の大きさおよび液晶部の厚みと、絶縁層の厚みの関係
で決まり、画素が小さいほどクロストーク量が多くな
り、絶縁層が厚いほどクロストーク量が多くなる。通
常、画素の大きさは表示パネルのサイズと画素数で決ま
り１００〜３００ミクロン程度で、液晶部の厚みは数十
ミクロンであるのに対して、絶縁層の厚みは数十ミクロ
ンであり、この条件ではクロストークは避けられない。
また、カラー表示を行なうためには、ＲＧＢの３画素で
１映像画素を構成するため、ＲＧＢ方向の画素の幅は１
／３になり、この方向のクロストークは一層厳しくな
る。しかも、絶縁層として主に使用している簿板ガラス
は、現在の製造方法の限界から数十ミクロン以下にする
ことが困難であり、絶縁層の厚さを薄くしてクロストー
クを防ぐことは非常に難しい。
【００２２】したがって本発明の目的は、たとえばプラ
ズマアドレス型液晶表示装置における、クロストークに
よる輝度、色度、飽和度の変化を適切に補正することの
できるクロストーク補正装置を提供することにある。ま
た本発明の他の目的は、クロストークによる輝度、色
度、飽和度の変化を防止し、忠実な輝度と色の再現を行
ない高品位な画像を表示することのできるプラズマアド
レス型液晶表示装置を提供することにある。
ズマアドレス型液晶表示装置における、クロストークに
よる輝度、色度、飽和度の変化を適切に補正することの
できるクロストーク補正装置を提供することにある。ま
た本発明の他の目的は、クロストークによる輝度、色
度、飽和度の変化を防止し、忠実な輝度と色の再現を行
ない高品位な画像を表示することのできるプラズマアド
レス型液晶表示装置を提供することにある。
【００２３】
【課題を解決するための手段】前記課題を解決するため
に、たとえばプラズマアドレス型液晶表示装置において
構造的に発生するクロストークの量を、映像信号の隣接
する画素に印加される信号から予測し、補正信号を生成
し、これを映像信号と合成するようにした。
に、たとえばプラズマアドレス型液晶表示装置において
構造的に発生するクロストークの量を、映像信号の隣接
する画素に印加される信号から予測し、補正信号を生成
し、これを映像信号と合成するようにした。
【００２４】したがって、本発明のプラズマアドレス型
表示装置のクロストーク補正装置は、画素ごとの信号で
規定されるプラズマアドレス型表示パネル表示用の画像
信号の各画素の信号各々について、当該画素および当該
画素の周辺の所定の画素の画像信号、および、前記表示
パネルの構造に基づいて決定され予め設定された当該表
示パネルのクロストーク特性に基づいて、当該画素に対
するクロストーク信号に相当する補正信号を算出する補
正信号算出手段と、前記算出された補正信号に基づい
て、当該画素の画像信号を補正する補正手段とを有す
る。
表示装置のクロストーク補正装置は、画素ごとの信号で
規定されるプラズマアドレス型表示パネル表示用の画像
信号の各画素の信号各々について、当該画素および当該
画素の周辺の所定の画素の画像信号、および、前記表示
パネルの構造に基づいて決定され予め設定された当該表
示パネルのクロストーク特性に基づいて、当該画素に対
するクロストーク信号に相当する補正信号を算出する補
正信号算出手段と、前記算出された補正信号に基づい
て、当該画素の画像信号を補正する補正手段とを有す
る。
【００２５】このような構成のプラズマアドレス型表示
装置のクロストーク補正装置においては、補正信号算出
手段において、各画素ごとに、当該画素および当該画素
の周辺の所定の画素の画像信号および前記表示パネルの
構造に基づいて決定され予め設定された当該表示パネル
のクロストーク特性に基づいて、当該画素に対するクロ
ストーク信号に相当する補正信号を算出し、その算出さ
れた補正信号に基づいて、補正手段において、当該画素
の画像信号を補正する。
装置のクロストーク補正装置においては、補正信号算出
手段において、各画素ごとに、当該画素および当該画素
の周辺の所定の画素の画像信号および前記表示パネルの
構造に基づいて決定され予め設定された当該表示パネル
のクロストーク特性に基づいて、当該画素に対するクロ
ストーク信号に相当する補正信号を算出し、その算出さ
れた補正信号に基づいて、補正手段において、当該画素
の画像信号を補正する。
【００２６】特定的には、前記補正信号算出手段は、前
記表示パネルの各画素に印加する信号に対する隣接する
画素にクロストークする信号の割合に基づいて、当該画
素に対するクロストークによる信号の変化を検出し、当
該変化を相殺する信号を前記補正信号として算出する。
記表示パネルの各画素に印加する信号に対する隣接する
画素にクロストークする信号の割合に基づいて、当該画
素に対するクロストークによる信号の変化を検出し、当
該変化を相殺する信号を前記補正信号として算出する。
【００２７】また、本発明のプラズマアドレス型表示装
置は、画素ごとの信号で規定される画像信号に基づいて
プラズマアドレス型表示パネルに所望の画像を表示する
プラズマアドレス型表示装置であって、前記画像信号の
各画素の信号各々について、当該画素および当該画素の
周辺の所定の画素の画像信号に基づいて、予め設定され
た前記表示パネルのクロストーク特性を示す情報を参照
し、当該画素に対するクロストーク信号に相当する補正
信号を算出する補正信号算出手段と、前記算出された補
正信号に基づいて当該画素の画像信号を補正しクロスト
ーク補正の行なわれた画像信号を生成する補正手段と、
前記生成されたクロストーク補正の行なわれた各画素ご
との画像信号に基づいて画像を表示するプラズマアドレ
ス型表示パネルとを有する。
置は、画素ごとの信号で規定される画像信号に基づいて
プラズマアドレス型表示パネルに所望の画像を表示する
プラズマアドレス型表示装置であって、前記画像信号の
各画素の信号各々について、当該画素および当該画素の
周辺の所定の画素の画像信号に基づいて、予め設定され
た前記表示パネルのクロストーク特性を示す情報を参照
し、当該画素に対するクロストーク信号に相当する補正
信号を算出する補正信号算出手段と、前記算出された補
正信号に基づいて当該画素の画像信号を補正しクロスト
ーク補正の行なわれた画像信号を生成する補正手段と、
前記生成されたクロストーク補正の行なわれた各画素ご
との画像信号に基づいて画像を表示するプラズマアドレ
ス型表示パネルとを有する。
【００２８】
【発明の実施の形態】本発明の一実施の形態について、
図１〜図５を参照して説明する。図１は、そのプラズマ
アドレス型液晶表示装置１の構成を示すブロック図であ
る。プラズマアドレス型液晶表示装置１は、映像信号処
理部２、クロストーク補正部４、映像ドライブ回路６、
プラズマ放電回路８およびプラズマアドレス型液晶パネ
ル１０を有する。
図１〜図５を参照して説明する。図１は、そのプラズマ
アドレス型液晶表示装置１の構成を示すブロック図であ
る。プラズマアドレス型液晶表示装置１は、映像信号処
理部２、クロストーク補正部４、映像ドライブ回路６、
プラズマ放電回路８およびプラズマアドレス型液晶パネ
ル１０を有する。
【００２９】まず、プラズマアドレス型液晶表示装置１
の各部の構成の概略および全体の動作の概略について説
明する。映像信号処理部２は、入力される映像信号Ｓ1
に対して、ゲインコントロール、マトリクス信号化など
の、ドットマトリクス型ディスプレイとしての一般的な
映像信号処理を行ない、映像信号Ｓ3 を生成してクロス
トーク補正部４に出力する。また、映像信号処理部２
は、生成した映像信号Ｓ3 が適切に表示されるように、
映像信号Ｓ3 に同期してプラズマアドレス型液晶表示装
置のアノード・カソードを順次に放電させるための放電
タイミング信号Ｓ9 を生成し、プラズマ放電回路８に出
力する。
の各部の構成の概略および全体の動作の概略について説
明する。映像信号処理部２は、入力される映像信号Ｓ1
に対して、ゲインコントロール、マトリクス信号化など
の、ドットマトリクス型ディスプレイとしての一般的な
映像信号処理を行ない、映像信号Ｓ3 を生成してクロス
トーク補正部４に出力する。また、映像信号処理部２
は、生成した映像信号Ｓ3 が適切に表示されるように、
映像信号Ｓ3 に同期してプラズマアドレス型液晶表示装
置のアノード・カソードを順次に放電させるための放電
タイミング信号Ｓ9 を生成し、プラズマ放電回路８に出
力する。
【００３０】クロストーク補正部４は、映像信号処理部
２より入力される映像信号Ｓ3 に対して、前述したよう
なクロストークを補正するクロストーク補正信号を演算
により求め、これを映像信号Ｓ3 に合成してクロストー
ク補正の行なわれた映像信号Ｓ5 を生成し、映像ドライ
ブ回路６に出力する。本発明に係わるこのクロストーク
補正部４の構成および動作については、後に詳細に説明
する。
２より入力される映像信号Ｓ3 に対して、前述したよう
なクロストークを補正するクロストーク補正信号を演算
により求め、これを映像信号Ｓ3 に合成してクロストー
ク補正の行なわれた映像信号Ｓ5 を生成し、映像ドライ
ブ回路６に出力する。本発明に係わるこのクロストーク
補正部４の構成および動作については、後に詳細に説明
する。
【００３１】映像ドライブ回路６は、クロストーク補正
部４より入力されるクロストーク補正された映像信号Ｓ
5 に対して、プラズマアドレス型液晶表示装置の透明電
極をドライブするために必要なパラレル・シリアル変換
や電圧変換を行ない、表示用の映像信号Ｓ7 を生成し、
プラズマアドレス型液晶パネル１０に印加する。
部４より入力されるクロストーク補正された映像信号Ｓ
5 に対して、プラズマアドレス型液晶表示装置の透明電
極をドライブするために必要なパラレル・シリアル変換
や電圧変換を行ない、表示用の映像信号Ｓ7 を生成し、
プラズマアドレス型液晶パネル１０に印加する。
【００３２】プラズマ放電回路８は、映像信号処理部２
から入力される放電タイミング信号Ｓ9 に基づいて、プ
ラズマアドレス型液晶パネル１０のアノード・カソード
を順次に放電させる放電ドライブ信号Ｓ11を生成し、プ
ラズマアドレス型液晶パネル１０に印加する。
から入力される放電タイミング信号Ｓ9 に基づいて、プ
ラズマアドレス型液晶パネル１０のアノード・カソード
を順次に放電させる放電ドライブ信号Ｓ11を生成し、プ
ラズマアドレス型液晶パネル１０に印加する。
【００３３】プラズマアドレス型液晶パネル１０は、図
９および図１０を参照して前述したような構成および動
作の表示パネルである。プラズマアドレス型液晶パネル
１０においては、各画素ごとに、プラズマ放電回路８よ
り入力される放電ドライブ信号Ｓ11がアノードとカソー
ドの間に印加されている状態で、映像ドライブ回路６よ
り入力される映像信号Ｓ7 が透明電極と絶縁層の間に印
加され、信号電荷がチャージされ、これにより液晶の配
向が変化されて所望の表示が行なわれる。
９および図１０を参照して前述したような構成および動
作の表示パネルである。プラズマアドレス型液晶パネル
１０においては、各画素ごとに、プラズマ放電回路８よ
り入力される放電ドライブ信号Ｓ11がアノードとカソー
ドの間に印加されている状態で、映像ドライブ回路６よ
り入力される映像信号Ｓ7 が透明電極と絶縁層の間に印
加され、信号電荷がチャージされ、これにより液晶の配
向が変化されて所望の表示が行なわれる。
【００３４】このような構成のプラズマアドレス型液晶
表示装置１においては、入力される映像信号Ｓ1 に対し
て、まず、映像信号処理部２においてゲインコントロー
ルなどの信号処理を行なって、映像信号Ｓ3 および映像
信号Ｓ3 に同期してプラズマアドレス型液晶表示装置の
アノード・カソードを順次に放電させるための放電タイ
ミング信号Ｓ9 を生成する。この放電タイミング信号Ｓ
9 に基づいて、プラズマ放電回路８において、実際にプ
ラズマアドレス型液晶パネル１０のアノード、カソード
間を放電させる放電ドライブ信号Ｓ11が生成され、プラ
ズマアドレス型液晶パネル１０に印加される。
表示装置１においては、入力される映像信号Ｓ1 に対し
て、まず、映像信号処理部２においてゲインコントロー
ルなどの信号処理を行なって、映像信号Ｓ3 および映像
信号Ｓ3 に同期してプラズマアドレス型液晶表示装置の
アノード・カソードを順次に放電させるための放電タイ
ミング信号Ｓ9 を生成する。この放電タイミング信号Ｓ
9 に基づいて、プラズマ放電回路８において、実際にプ
ラズマアドレス型液晶パネル１０のアノード、カソード
間を放電させる放電ドライブ信号Ｓ11が生成され、プラ
ズマアドレス型液晶パネル１０に印加される。
【００３５】一方、映像信号Ｓ3 に対しては、クロスト
ーク補正部４においてクロストーク補正信号が演算によ
り求められ、これが映像信号Ｓ3 に対して合成され、ク
ロストーク補正の行なわれた映像信号Ｓ5 が生成され
る。そして、このクロストーク補正された映像信号Ｓ5
が映像ドライブ回路６に入力されて、プラズマアドレス
型液晶表示装置の透明電極をドライブするための映像信
号Ｓ7 に変換されてプラズマアドレス型液晶パネル１０
に印加される。これにより、プラズマアドレス型液晶パ
ネル１０においては、放電ドライブ信号Ｓ11によりドラ
イブされている画素に対して映像信号Ｓ7 が印加され、
所望の画像の表示が行なわれる。
ーク補正部４においてクロストーク補正信号が演算によ
り求められ、これが映像信号Ｓ3 に対して合成され、ク
ロストーク補正の行なわれた映像信号Ｓ5 が生成され
る。そして、このクロストーク補正された映像信号Ｓ5
が映像ドライブ回路６に入力されて、プラズマアドレス
型液晶表示装置の透明電極をドライブするための映像信
号Ｓ7 に変換されてプラズマアドレス型液晶パネル１０
に印加される。これにより、プラズマアドレス型液晶パ
ネル１０においては、放電ドライブ信号Ｓ11によりドラ
イブされている画素に対して映像信号Ｓ7 が印加され、
所望の画像の表示が行なわれる。
【００３６】次に、本発明に係わるクロストーク補正部
４の構成および動作について、図２〜図５を参照して詳
細に説明する。なおここでは、説明の容易のために、水
平方向画素間のクロストークを補正する回路について説
明する。また、以下の説明中において用いている信号ま
たは構成部に対する符号の中のＲ，ＧまたはＢの符号
は、各々、その信号および構成部が、レッド（Ｒ）、グ
リーン（Ｇ）またはブルー（Ｂ）の信号に係わる信号ま
たは構成部であることを示している。
４の構成および動作について、図２〜図５を参照して詳
細に説明する。なおここでは、説明の容易のために、水
平方向画素間のクロストークを補正する回路について説
明する。また、以下の説明中において用いている信号ま
たは構成部に対する符号の中のＲ，ＧまたはＢの符号
は、各々、その信号および構成部が、レッド（Ｒ）、グ
リーン（Ｇ）またはブルー（Ｂ）の信号に係わる信号ま
たは構成部であることを示している。
【００３７】まず、クロストーク補正部４の構成につい
て図２を参照して説明する。図２は、クロストーク補正
部４の構成を示す回路ブロック図である。表示装置上の
画素の並びは、Ｒ（レッド），Ｇ（グリーン），Ｂ（ブ
ルー），Ｒ，Ｇ，Ｂ，Ｒ，Ｇ，Ｂ・・・とシリアルに並
んでいるが、映像信号は、ＲＧＢの３信号がパラレルに
なっている。そのような映像信号Ｓ41R ，Ｓ41G ，Ｓ
41Bがクロストーク補正部４に入力されると、まず、遅
延器（Ｄ）４２Ｒ，４２Ｇ，４２Ｂにより１クロック分
遅延され、さらに、遅延器（Ｄ）４４Ｒ，４４Ｇ，４４
Ｂにより１クロック分遅延され、１クロック分の遅延信
号Ｓ43R ，Ｓ43G ，Ｓ 43B および２クロック分の遅延信
号Ｓ45R ，Ｓ45G ，Ｓ45B が生成される。これらの信号
は、１クロック分遅延された信号Ｓ43R ，Ｓ43G ，Ｓ
43B を基準とすると、信号Ｓ45R 、Ｓ45G 、Ｓ45B は１
クロック前の信号、信号Ｓ41R 、Ｓ41G 、Ｓ41B は１ク
ロック後の信号となる。
て図２を参照して説明する。図２は、クロストーク補正
部４の構成を示す回路ブロック図である。表示装置上の
画素の並びは、Ｒ（レッド），Ｇ（グリーン），Ｂ（ブ
ルー），Ｒ，Ｇ，Ｂ，Ｒ，Ｇ，Ｂ・・・とシリアルに並
んでいるが、映像信号は、ＲＧＢの３信号がパラレルに
なっている。そのような映像信号Ｓ41R ，Ｓ41G ，Ｓ
41Bがクロストーク補正部４に入力されると、まず、遅
延器（Ｄ）４２Ｒ，４２Ｇ，４２Ｂにより１クロック分
遅延され、さらに、遅延器（Ｄ）４４Ｒ，４４Ｇ，４４
Ｂにより１クロック分遅延され、１クロック分の遅延信
号Ｓ43R ，Ｓ43G ，Ｓ 43B および２クロック分の遅延信
号Ｓ45R ，Ｓ45G ，Ｓ45B が生成される。これらの信号
は、１クロック分遅延された信号Ｓ43R ，Ｓ43G ，Ｓ
43B を基準とすると、信号Ｓ45R 、Ｓ45G 、Ｓ45B は１
クロック前の信号、信号Ｓ41R 、Ｓ41G 、Ｓ41B は１ク
ロック後の信号となる。
【００３８】次に、たとえばグリーン（Ｇ）に係わる信
号については、減算器４６Ｇで、基準のグリーンの映像
信号Ｓ43G より１画素前の画素である同じクロックのＲ
ＧＢ信号のレッド（Ｒ）の画素の信号Ｓ43R の信号を減
算し、差分信号Ｓ47G を生成する。また、減算器４８Ｇ
で、基準のグリーンの映像信号Ｓ43G より１画素後の画
素である同じクロックのＲＧＢ信号のブルー（Ｂ）の画
素の信号Ｓ43B を減算し、差分信号Ｓ49G を生成する。
次に、この２つの差分信号Ｓ47G ，Ｓ49G を加算器５０
Ｇで加算して合成した差分信号Ｓ51G を生成し、さらに
係数乗算器（Ｈ）５２Ｇで所定の係数を乗じて乗算結果
の信号Ｓ53G を生成する。そして、その乗算結果の信号
Ｓ53G を遅延器（Ｄ）５４Ｇで１クロック分遅延させて
補正信号Ｓ55G を生成し、加算器５６Ｇで対応する２ク
ロック分遅延された映像信号Ｓ45G と合成し出力信号Ｓ
57G を生成し、クロストーク補正部４より出力する。
号については、減算器４６Ｇで、基準のグリーンの映像
信号Ｓ43G より１画素前の画素である同じクロックのＲ
ＧＢ信号のレッド（Ｒ）の画素の信号Ｓ43R の信号を減
算し、差分信号Ｓ47G を生成する。また、減算器４８Ｇ
で、基準のグリーンの映像信号Ｓ43G より１画素後の画
素である同じクロックのＲＧＢ信号のブルー（Ｂ）の画
素の信号Ｓ43B を減算し、差分信号Ｓ49G を生成する。
次に、この２つの差分信号Ｓ47G ，Ｓ49G を加算器５０
Ｇで加算して合成した差分信号Ｓ51G を生成し、さらに
係数乗算器（Ｈ）５２Ｇで所定の係数を乗じて乗算結果
の信号Ｓ53G を生成する。そして、その乗算結果の信号
Ｓ53G を遅延器（Ｄ）５４Ｇで１クロック分遅延させて
補正信号Ｓ55G を生成し、加算器５６Ｇで対応する２ク
ロック分遅延された映像信号Ｓ45G と合成し出力信号Ｓ
57G を生成し、クロストーク補正部４より出力する。
【００３９】同様に、レッド（Ｒ）に係わる信号につい
ては、減算器４６Ｒで、基準のレッドの映像信号Ｓ43R
より１画素前の画素である１クロック前のＲＧＢ信号の
ブルー（Ｂ）の画素の信号Ｓ45B の信号を減算し、差分
信号Ｓ47R を生成する。また、減算器４８Ｒで、基準の
グリーンの映像信号Ｓ43R より１画素後の画素である同
じクロックのＲＧＢ信号のグリーン（Ｇ）の画素の信号
Ｓ43G を減算し、差分信号Ｓ49R を生成する。次に、こ
の２つの差分信号Ｓ47R ，Ｓ49R を加算器５０Ｒで加算
して合成した差分信号Ｓ51R を生成し、さらに係数乗算
器（Ｈ）５２Ｒで所定の係数を乗じて乗算結果の信号Ｓ
53R を生成する。そして、その乗算結果の信号Ｓ53R を
遅延器（Ｄ）５４Ｒで１クロック分遅延させて補正信号
Ｓ55R を生成し、加算器５６Ｒで対応する２クロック分
遅延された映像信号Ｓ45R と合成し出力信号Ｓ57R を生
成し、クロストーク補正部４より出力する。
ては、減算器４６Ｒで、基準のレッドの映像信号Ｓ43R
より１画素前の画素である１クロック前のＲＧＢ信号の
ブルー（Ｂ）の画素の信号Ｓ45B の信号を減算し、差分
信号Ｓ47R を生成する。また、減算器４８Ｒで、基準の
グリーンの映像信号Ｓ43R より１画素後の画素である同
じクロックのＲＧＢ信号のグリーン（Ｇ）の画素の信号
Ｓ43G を減算し、差分信号Ｓ49R を生成する。次に、こ
の２つの差分信号Ｓ47R ，Ｓ49R を加算器５０Ｒで加算
して合成した差分信号Ｓ51R を生成し、さらに係数乗算
器（Ｈ）５２Ｒで所定の係数を乗じて乗算結果の信号Ｓ
53R を生成する。そして、その乗算結果の信号Ｓ53R を
遅延器（Ｄ）５４Ｒで１クロック分遅延させて補正信号
Ｓ55R を生成し、加算器５６Ｒで対応する２クロック分
遅延された映像信号Ｓ45R と合成し出力信号Ｓ57R を生
成し、クロストーク補正部４より出力する。
【００４０】同様に、ブルー（Ｂ）に係わる信号につい
ては、減算器４６Ｂで、基準のグリーンの映像信号Ｓ
43B より１画素前の画素である同じクロックのＲＧＢ信
号のグリーン（Ｇ）の画素の信号Ｓ43G の信号を減算
し、差分信号Ｓ47B を生成する。また、減算器４８Ｂ
で、基準のグリーンの映像信号Ｓ43B より１画素後の画
素である１クロック後のＲＧＢ信号のレッド（Ｒ）の画
素の信号Ｓ41R を減算し、差分信号Ｓ49B を生成する。
次に、この２つの差分信号Ｓ47B ，Ｓ49B を加算器５０
Ｂで加算して合成した差分信号Ｓ51B を生成し、さらに
係数乗算器（Ｈ）５２Ｂで所定の係数を乗じて乗算結果
の信号Ｓ53B を生成する。そして、その乗算結果の信号
Ｓ53B を遅延器（Ｄ）５４Ｂで１クロック分遅延させて
補正信号Ｓ55B を生成し、加算器５６Ｂで対応する２ク
ロック分遅延された映像信号Ｓ45B と合成し出力信号Ｓ
57B を生成し、クロストーク補正部４より出力する。
ては、減算器４６Ｂで、基準のグリーンの映像信号Ｓ
43B より１画素前の画素である同じクロックのＲＧＢ信
号のグリーン（Ｇ）の画素の信号Ｓ43G の信号を減算
し、差分信号Ｓ47B を生成する。また、減算器４８Ｂ
で、基準のグリーンの映像信号Ｓ43B より１画素後の画
素である１クロック後のＲＧＢ信号のレッド（Ｒ）の画
素の信号Ｓ41R を減算し、差分信号Ｓ49B を生成する。
次に、この２つの差分信号Ｓ47B ，Ｓ49B を加算器５０
Ｂで加算して合成した差分信号Ｓ51B を生成し、さらに
係数乗算器（Ｈ）５２Ｂで所定の係数を乗じて乗算結果
の信号Ｓ53B を生成する。そして、その乗算結果の信号
Ｓ53B を遅延器（Ｄ）５４Ｂで１クロック分遅延させて
補正信号Ｓ55B を生成し、加算器５６Ｂで対応する２ク
ロック分遅延された映像信号Ｓ45B と合成し出力信号Ｓ
57B を生成し、クロストーク補正部４より出力する。
【００４１】このようにしてクロストーク補正部４にお
いては、入力映像信号Ｓ41R ，Ｓ41G ，Ｓ41B に対し
て、隣接画素とのクロストークの補正された出力映像信
号Ｓ57R ，Ｓ57G ，Ｓ57B を生成し、映像ドライブ回路
６に出力する。
いては、入力映像信号Ｓ41R ，Ｓ41G ，Ｓ41B に対し
て、隣接画素とのクロストークの補正された出力映像信
号Ｓ57R ，Ｓ57G ，Ｓ57B を生成し、映像ドライブ回路
６に出力する。
【００４２】次に、このようなクロストーク補正部４の
動作について、図３および図４を参照して説明する。図
３および図４は、クロストーク補正部４の動作を説明す
るための波形図である。図３（Ａ）は、任意の画素ｎを
中心に画素が・・・Ｒ［ｎ−１］，Ｇ［ｎ−１］，Ｂ
［ｎ−１］，Ｒ［ｎ］，Ｇ［ｎ］，Ｂ［ｎ］，Ｒ［ｎ＋
１］，Ｇ［ｎ＋１］，Ｂ［ｎ＋１］・・・と並んでお
り、これに対応して映像信号・・・ＳＲ［ｎ−１］，Ｓ
Ｇ［ｎ−１］，ＳＢ［ｎ−１］，ＳＲ［ｎ］，ＳＧ
［ｎ］，ＳＢ［ｎ］，ＳＲ［ｎ＋１］，ＳＧ［ｎ＋
１］，ＳＢ［ｎ＋１］・・・が入力されている状態を示
している。
動作について、図３および図４を参照して説明する。図
３および図４は、クロストーク補正部４の動作を説明す
るための波形図である。図３（Ａ）は、任意の画素ｎを
中心に画素が・・・Ｒ［ｎ−１］，Ｇ［ｎ−１］，Ｂ
［ｎ−１］，Ｒ［ｎ］，Ｇ［ｎ］，Ｂ［ｎ］，Ｒ［ｎ＋
１］，Ｇ［ｎ＋１］，Ｂ［ｎ＋１］・・・と並んでお
り、これに対応して映像信号・・・ＳＲ［ｎ−１］，Ｓ
Ｇ［ｎ−１］，ＳＢ［ｎ−１］，ＳＲ［ｎ］，ＳＧ
［ｎ］，ＳＢ［ｎ］，ＳＲ［ｎ＋１］，ＳＧ［ｎ＋
１］，ＳＢ［ｎ＋１］・・・が入力されている状態を示
している。
【００４３】このような状態において、まず、減算器４
６Ｒ，４６Ｇ，４６Ｂにおいて、ＲＧＢの各信号ごとに
順次、１画素前の画素との差分信号を求める。その結
果、図３（Ｂ）に示すような信号が順次得られる。たと
えば、画素Ｇ［ｎ］については、減算器４６Ｇにおい
て、１画素前の画素Ｒ［ｎ］との差分信号ＳＧ［ｎ］−
ＳＲ［ｎ］が検出される。一方、減算器４８Ｒ，４８
Ｇ，４８Ｂにおいては、ＲＧＢの各信号ごとに順次、１
画素後の画素との差分信号が求められる。その結果、図
３（Ｃ）に示すような信号が順次得られる。たとえば、
画素Ｇ［ｎ］については、減算器４８Ｇにおいて、１画
素後の画素Ｂ［ｎ］との差分信号ＳＧ［ｎ］−ＳＢ
［ｎ］が検出される。
６Ｒ，４６Ｇ，４６Ｂにおいて、ＲＧＢの各信号ごとに
順次、１画素前の画素との差分信号を求める。その結
果、図３（Ｂ）に示すような信号が順次得られる。たと
えば、画素Ｇ［ｎ］については、減算器４６Ｇにおい
て、１画素前の画素Ｒ［ｎ］との差分信号ＳＧ［ｎ］−
ＳＲ［ｎ］が検出される。一方、減算器４８Ｒ，４８
Ｇ，４８Ｂにおいては、ＲＧＢの各信号ごとに順次、１
画素後の画素との差分信号が求められる。その結果、図
３（Ｃ）に示すような信号が順次得られる。たとえば、
画素Ｇ［ｎ］については、減算器４８Ｇにおいて、１画
素後の画素Ｂ［ｎ］との差分信号ＳＧ［ｎ］−ＳＢ
［ｎ］が検出される。
【００４４】次に、加算器５０Ｒ，５０Ｇ，５０Ｂにお
いて、これら２つの差分信号を加算し、図４（Ｄ）に示
すような差分の和信号を検出する。前述した画素Ｇ
［ｎ］については、加算器５０Ｇにおいて差分信号ＳＧ
［ｎ］−ＳＲ［ｎ］と差分信号ＳＧ［ｎ］−ＳＢ［ｎ］
が加算され、和信号（ＳＧ［ｎ］−ＳＲ［ｎ］）＋（Ｓ
Ｇ［ｎ］−ＳＢ［ｎ］）が生成される。次に、係数乗算
器５２Ｒ，５２Ｇ，５２Ｂにおいて、この和信号に所定
のクロストーク補正係数Ｈを乗じて、図４（Ｅ）に示す
ような補正信号を生成する。画素Ｇ［ｎ］については、
係数乗算器５２において、補正信号Ｈ・（（ＳＧ［ｎ］
−ＳＲ［ｎ］）＋（ＳＧ［ｎ］−ＳＢ［ｎ］））が算出
される。
いて、これら２つの差分信号を加算し、図４（Ｄ）に示
すような差分の和信号を検出する。前述した画素Ｇ
［ｎ］については、加算器５０Ｇにおいて差分信号ＳＧ
［ｎ］−ＳＲ［ｎ］と差分信号ＳＧ［ｎ］−ＳＢ［ｎ］
が加算され、和信号（ＳＧ［ｎ］−ＳＲ［ｎ］）＋（Ｓ
Ｇ［ｎ］−ＳＢ［ｎ］）が生成される。次に、係数乗算
器５２Ｒ，５２Ｇ，５２Ｂにおいて、この和信号に所定
のクロストーク補正係数Ｈを乗じて、図４（Ｅ）に示す
ような補正信号を生成する。画素Ｇ［ｎ］については、
係数乗算器５２において、補正信号Ｈ・（（ＳＧ［ｎ］
−ＳＲ［ｎ］）＋（ＳＧ［ｎ］−ＳＢ［ｎ］））が算出
される。
【００４５】そして最後に、加算器５６Ｒ，５６Ｇ，５
６Ｂにおいて、対応する入力信号に対して補正信号が加
算されて、図４（Ｆ）に示すような出力信号が生成され
る。画素Ｇ［ｎ］については、加算器５６Ｇにおいて、
入力信号ＳＧ［ｎ］と補正信号Ｈ・（（ＳＧ［ｎ］−Ｓ
Ｒ［ｎ］）＋（ＳＧ［ｎ］−ＳＢ［ｎ］））が加算され
て式（４）および図４（Ｆ）に示すような出力信号ＤＧ
［ｎ］が生成されて出力される。
６Ｂにおいて、対応する入力信号に対して補正信号が加
算されて、図４（Ｆ）に示すような出力信号が生成され
る。画素Ｇ［ｎ］については、加算器５６Ｇにおいて、
入力信号ＳＧ［ｎ］と補正信号Ｈ・（（ＳＧ［ｎ］−Ｓ
Ｒ［ｎ］）＋（ＳＧ［ｎ］−ＳＢ［ｎ］））が加算され
て式（４）および図４（Ｆ）に示すような出力信号ＤＧ
［ｎ］が生成されて出力される。
【００４６】
【数４】 ＤＧ［ｎ］＝ＳＧ［ｎ］＋Ｈ・（（ＳＧ［ｎ］−ＳＲ［ｎ］） ＋（ＳＧ［ｎ］−ＳＢ［ｎ］）） …（４）
【００４７】最後に、このような出力信号をプラズマア
ドレス型液晶パネル１０に印加することにより、前述し
たような絶縁層によるクロストークが補正されることに
ついて、図５を参照して説明する。まず画素Ｇ［ｎ］を
例示して詳細に説明を行なう。式（４）に示すような出
力信号ＤＧ［ｎ］を、映像ドライブ回路６を介してプラ
ズマアドレス型液晶パネル１０に印加すると、絶縁層に
より拡散され図５（Ａ）に示すようなクロストークが生
じる。その結果、液晶に加わる電圧ＬＧ［ｎ］は、図５
（Ｂ）に示すようになるが、これは、式（３）より、式
（５）のように表すことができる。
ドレス型液晶パネル１０に印加することにより、前述し
たような絶縁層によるクロストークが補正されることに
ついて、図５を参照して説明する。まず画素Ｇ［ｎ］を
例示して詳細に説明を行なう。式（４）に示すような出
力信号ＤＧ［ｎ］を、映像ドライブ回路６を介してプラ
ズマアドレス型液晶パネル１０に印加すると、絶縁層に
より拡散され図５（Ａ）に示すようなクロストークが生
じる。その結果、液晶に加わる電圧ＬＧ［ｎ］は、図５
（Ｂ）に示すようになるが、これは、式（３）より、式
（５）のように表すことができる。
【００４８】
【数５】 ＬＧ［ｎ］＝Ｋ・ＤＲ［ｎ］＋（１−２Ｋ）ＤＧ［ｎ］＋Ｋ・ＤＢ［ｎ］ …（５）
【００４９】そして、式（５）を式（４）を用いて展開
すると、式（６）のようになる。
すると、式（６）のようになる。
【００５０】
【数６】 ＬＧ［ｎ］＝Ｋ・（ＳＲ［ｎ］ ＋Ｈ・（（ＳＲ［ｎ］−ＳＢ［ｎ−１］） ＋（ＳＲ［ｎ］−ＳＧ［ｎ］））） ＋（１−２Ｋ）（ＳＧ［ｎ］＋ Ｈ・（（ＳＧ［ｎ］−ＳＲ［ｎ］） ＋（ＳＧ［ｎ］−ＳＢ［ｎ］））） ＋Ｋ・（ＳＢ［ｎ］ ＋Ｈ・（（ＳＢ［ｎ］−ＳＧ［ｎ］） ＋（ＳＢ［ｎ］−ＳＲ［ｎ＋１］））） …（６）
【００５１】ほとんどの画像では１画素隣の同色の信号
とは相関性があるため、ＳＲ［ｎ］＝ＳＲ［ｎ＋１］、
ＳＢ［ｎ］＝ＳＢ［ｎ−ｌ］と見なしてよく、これを用
いると式（６）は式（７）のように表すことができる。
とは相関性があるため、ＳＲ［ｎ］＝ＳＲ［ｎ＋１］、
ＳＢ［ｎ］＝ＳＢ［ｎ−ｌ］と見なしてよく、これを用
いると式（６）は式（７）のように表すことができる。
【００５２】
【数７】 ＬＧ［ｎ］＝ＳＲ［ｎ］・（−Ｈ＋３ＨＫ＋Ｋ） ＋ＳＧ［ｎ］・（１＋（−２Ｈ＋６ＨＫ＋２Ｋ）） ＋ＳＢ［ｎ］・（−Ｈ＋３ＨＫ＋Ｋ） …（７）
【００５３】したがって、係数Ｈを、式（８）のように
選択すると、式（７）は式（９）のようになる。
選択すると、式（７）は式（９）のようになる。
【００５４】
【数８】 Ｈ＝Ｋ／（１−３Ｋ） …（８）
【００５５】
【数９】 ＬＧ［ｎ］＝ＳＧ［ｎ］ …（９）
【００５６】すなわち、液晶に加わる電圧ＬＧ［ｎ］に
は、映像信号ＳＧ［ｎ］の成分しかなくなっており、図
５（Ｂ）に示す液晶電圧が、クロストーク成分を打ち消
していることがわかる。
は、映像信号ＳＧ［ｎ］の成分しかなくなっており、図
５（Ｂ）に示す液晶電圧が、クロストーク成分を打ち消
していることがわかる。
【００５７】同様に、Ｒ信号においても、画素Ｒ［ｎ］
に隣接する画素Ｂ［ｎ−１］と画素Ｇ［ｎ］の信号を使
用し、また、クロストーク補正係数をＨとすると、クロ
ストーク補正処理後の信号ＤＲ［ｎ］は、式（１０）の
ようになる。
に隣接する画素Ｂ［ｎ−１］と画素Ｇ［ｎ］の信号を使
用し、また、クロストーク補正係数をＨとすると、クロ
ストーク補正処理後の信号ＤＲ［ｎ］は、式（１０）の
ようになる。
【００５８】
【数１０】 ＤＲ［ｎ］＝ＳＲ［ｎ］ ＋Ｈ・（（ＳＲ［ｎ］−ＳＢ［ｎ−１］） ＋（ＳＲ［ｎ］−ＳＧ［ｎ］）） …（１０）
【００５９】一方で、出力信号に対して実際に液晶に加
わる電圧ＬＧ［ｎ］は、式（３）より式（１１）のよう
になるので、
わる電圧ＬＧ［ｎ］は、式（３）より式（１１）のよう
になるので、
【００６０】
【数１１】 ＬＲ［ｎ］＝Ｋ・ＤＢ［ｎ−１］＋（１−２Ｋ）ＤＲ［ｎ］＋Ｋ・ＤＧ［ｎ］ …（１１）
【００６１】これを、式（１０）を用いてＧ信号と同様
に展開し、さらにＨ＝Ｋ／（１−３Ｋ）に選ぶと、電圧
ＬＧ［ｎ］は、式（１２）のようになる。すなわち、映
像信号ＳＲ［ｎ］の成分しかなくなっており、クロスト
ーク成分が打ち消されていることがわかる。
に展開し、さらにＨ＝Ｋ／（１−３Ｋ）に選ぶと、電圧
ＬＧ［ｎ］は、式（１２）のようになる。すなわち、映
像信号ＳＲ［ｎ］の成分しかなくなっており、クロスト
ーク成分が打ち消されていることがわかる。
【００６２】
【数１２】 ＬＲ［ｎ］＝ＳＲ［ｎ］ …（１２）
【００６３】同様に、Ｂ信号においても、画素Ｂ［ｎ］
に隣接する画素Ｇ［ｎ］と画素Ｒ［ｎ＋１］の信号を使
用し、また、クロストーク補正係数をＨとすると、クロ
ストーク補正処理後の信号ＤＢ［ｎ］は、式（１３）の
ようになる。
に隣接する画素Ｇ［ｎ］と画素Ｒ［ｎ＋１］の信号を使
用し、また、クロストーク補正係数をＨとすると、クロ
ストーク補正処理後の信号ＤＢ［ｎ］は、式（１３）の
ようになる。
【００６４】
【数１３】 ＤＢ［ｎ］＝ＳＢ［ｎ］ ＋Ｈ・（（ＳＢ［ｎ］−ＳＧ［ｎ］） ＋（ＳＢ［ｎ］−ＳＲ［ｎ＋１］）） …（１３）
【００６５】一方で、出力信号に対して実際に液晶に加
わる電圧ＬＢ［ｎ］は、式（３）より式（１４）のよう
になるので、
わる電圧ＬＢ［ｎ］は、式（３）より式（１４）のよう
になるので、
【００６６】
【数１４】 ＬＢ［ｎ］＝Ｋ・ＤＧ［ｎ］＋（１−２Ｋ）ＤＢ［ｎ］＋Ｋ・ＤＲ［ｎ＋１］ …（１４）
【００６７】これを、式（１３）を用いてＧ信号と同様
に展開し、さらにＨ＝Ｋ／（１−３Ｋ）に選ぶと、電圧
ＬＢ［ｎ］は、式（１５）のようになる。すなわち、映
像信号ＳＢ［ｎ］の成分しかなくなっており、クロスト
ーク成分が打ち消されていることがわかる。
に展開し、さらにＨ＝Ｋ／（１−３Ｋ）に選ぶと、電圧
ＬＢ［ｎ］は、式（１５）のようになる。すなわち、映
像信号ＳＢ［ｎ］の成分しかなくなっており、クロスト
ーク成分が打ち消されていることがわかる。
【００６８】
【数１５】 ＬＢ［ｎ］＝ＳＢ［ｎ］ …（１５）
【００６９】このように、本実施の形態のプラズマアド
レス型液晶表示装置１においては、プラズマアドレス型
液晶表示パネルの絶縁層で生じるクロストーク成分を、
予め検出したクロストーク係数を用いて信号処理により
予測し、補正するようにした。したがって、プラズマア
ドレス型液晶パネル１０上のクロストークを減少するこ
とができ、原信号に忠実な輝度、色度、色相の高品位な
画像を表示することができる。また、プラズマアドレス
型液晶パネル１０には、変更を行なったり新たな構造を
設けたるなどの改造を何らおこなっておらず、単に信号
処理部の変更のみでクロストークの補正を行なっている
ので、容易かつ低コストに、高品位な画像を表示可能な
プラズマアドレス型液晶表示装置を実現することができ
る。
レス型液晶表示装置１においては、プラズマアドレス型
液晶表示パネルの絶縁層で生じるクロストーク成分を、
予め検出したクロストーク係数を用いて信号処理により
予測し、補正するようにした。したがって、プラズマア
ドレス型液晶パネル１０上のクロストークを減少するこ
とができ、原信号に忠実な輝度、色度、色相の高品位な
画像を表示することができる。また、プラズマアドレス
型液晶パネル１０には、変更を行なったり新たな構造を
設けたるなどの改造を何らおこなっておらず、単に信号
処理部の変更のみでクロストークの補正を行なっている
ので、容易かつ低コストに、高品位な画像を表示可能な
プラズマアドレス型液晶表示装置を実現することができ
る。
【００７０】なお、本発明は本実施の形態に限られるも
のではなく、任意好適な種々の変換が可能である。たと
えば、本実施の形態においては、クロストークの大きい
ＲＧＢ構造のＲＧＢ画素間のクロストークを補正する場
合を例示して本発明の説明を行なったが、ＲＧＢ画素と
直交する画素間のクロストークに対しても、同様の方法
により、より具体的には遅延部を１水平期間ずつ遅延さ
せることにより、補正することができる。そのような補
正も本発明の範囲内であることは明らかである。
のではなく、任意好適な種々の変換が可能である。たと
えば、本実施の形態においては、クロストークの大きい
ＲＧＢ構造のＲＧＢ画素間のクロストークを補正する場
合を例示して本発明の説明を行なったが、ＲＧＢ画素と
直交する画素間のクロストークに対しても、同様の方法
により、より具体的には遅延部を１水平期間ずつ遅延さ
せることにより、補正することができる。そのような補
正も本発明の範囲内であることは明らかである。
【００７１】また、クロストーク補正部の構成は、図２
に示したような構成に限られるものではなく、任意の構
成でよい。たとえば、プラズマアドレス型液晶表示装置
１が単色の表示装置である場合には、クロストーク補正
部の構成は図６に示すように大幅に簡略化された構成と
なるが、このような構成でもよい。図６に示すクロスト
ーク補正回路２０においては、入力した映像信号Ｓ21が
遅延器２２で１画素分遅延されさらに遅延器２４で１画
素分遅延され、これにより、映像信号Ｓ23を基準として
１画素前の信号Ｓ21と１画素後の信号Ｓ25が生成され
る。次に、減算器２６で映像信号Ｓ23から映像信号Ｓ25
を減算し差分信号Ｓ27を、減算器２８で映像信号Ｓ23か
ら映像信号Ｓ21を減算し差分信号Ｓ29を各々生成する。
さらに、これら差分信号Ｓ27と差分信号Ｓ29を加算器３
０で合成して合成された差分信号Ｓ31を生成する。そし
て、この差分信号Ｓ31に係数乗算器３２で所定の係数を
乗じて補正信号Ｓ33を生成し、この補正信号Ｓ33を加算
器３４で映像信号Ｓ23に加算し、クロストーク補正の行
なわれた出力信号Ｓ35を得る。なお、図６に示した遅延
器２２と遅延器２５を１水平期間の遅延にすると、垂直
方向のクロストーク補正を行なうことができる。
に示したような構成に限られるものではなく、任意の構
成でよい。たとえば、プラズマアドレス型液晶表示装置
１が単色の表示装置である場合には、クロストーク補正
部の構成は図６に示すように大幅に簡略化された構成と
なるが、このような構成でもよい。図６に示すクロスト
ーク補正回路２０においては、入力した映像信号Ｓ21が
遅延器２２で１画素分遅延されさらに遅延器２４で１画
素分遅延され、これにより、映像信号Ｓ23を基準として
１画素前の信号Ｓ21と１画素後の信号Ｓ25が生成され
る。次に、減算器２６で映像信号Ｓ23から映像信号Ｓ25
を減算し差分信号Ｓ27を、減算器２８で映像信号Ｓ23か
ら映像信号Ｓ21を減算し差分信号Ｓ29を各々生成する。
さらに、これら差分信号Ｓ27と差分信号Ｓ29を加算器３
０で合成して合成された差分信号Ｓ31を生成する。そし
て、この差分信号Ｓ31に係数乗算器３２で所定の係数を
乗じて補正信号Ｓ33を生成し、この補正信号Ｓ33を加算
器３４で映像信号Ｓ23に加算し、クロストーク補正の行
なわれた出力信号Ｓ35を得る。なお、図６に示した遅延
器２２と遅延器２５を１水平期間の遅延にすると、垂直
方向のクロストーク補正を行なうことができる。
【００７２】また、液晶のＶ−Ｔ特性や映像信号のガン
マ特性を考慮にいれて補正を行なうようにしてもよい。
映像信号のガンマ特性は、ＣＲＴの入力電圧に対する発
光輝度特性で、図７（Ａ）に示すように、２乗曲線に近
い特性を持つ。また、液晶のＶ−Ｔ特性は、液晶に加わ
る電圧に対する液晶の透過率特性で、図７（Ｂ）に示す
ように、Ｓ字状のカーブを持つ。このような特性を用い
ればより好適な補正を行なうことができる。
マ特性を考慮にいれて補正を行なうようにしてもよい。
映像信号のガンマ特性は、ＣＲＴの入力電圧に対する発
光輝度特性で、図７（Ａ）に示すように、２乗曲線に近
い特性を持つ。また、液晶のＶ−Ｔ特性は、液晶に加わ
る電圧に対する液晶の透過率特性で、図７（Ｂ）に示す
ように、Ｓ字状のカーブを持つ。このような特性を用い
ればより好適な補正を行なうことができる。
【００７３】具体的に図８を参照して説明する。図８
は、映像信号のガンマ特性や液晶のＶ−Ｔ特性を考慮に
いれたクロストーク補正を行なうクロストーク補正部２
０ｂの構成を示すブロック図である。図８のクロストー
ク補正部２０ｂは、図６に示したクロストーク補正部２
０に対して、遅延器２２の前段に非線型変換機３６を設
け、加算器３３の後段に非線型逆変換器３８を設けたも
のである。非線型変換機３６は、ＣＲＴのガンマ特性や
液晶のＶ−Ｔ特性を掛け合わせた任意の非線型変換を行
い、非線型逆変換器３８は、非線型変換器３６の逆特性
の非線型変換を行う。非線型変換機３６および非線型逆
変換器３８以外の他の構成部は、図６に示したクロスト
ーク補正回路２０における動作と同じである。このよう
な構成のクロストーク補正回路２０ｂであれば、映像信
号のガンマ特性や液晶のＶ−Ｔ特性を考慮にいれた補正
を容易に行なうことができる。このような構成も、本発
明の範囲内であることは明らかである。
は、映像信号のガンマ特性や液晶のＶ−Ｔ特性を考慮に
いれたクロストーク補正を行なうクロストーク補正部２
０ｂの構成を示すブロック図である。図８のクロストー
ク補正部２０ｂは、図６に示したクロストーク補正部２
０に対して、遅延器２２の前段に非線型変換機３６を設
け、加算器３３の後段に非線型逆変換器３８を設けたも
のである。非線型変換機３６は、ＣＲＴのガンマ特性や
液晶のＶ−Ｔ特性を掛け合わせた任意の非線型変換を行
い、非線型逆変換器３８は、非線型変換器３６の逆特性
の非線型変換を行う。非線型変換機３６および非線型逆
変換器３８以外の他の構成部は、図６に示したクロスト
ーク補正回路２０における動作と同じである。このよう
な構成のクロストーク補正回路２０ｂであれば、映像信
号のガンマ特性や液晶のＶ−Ｔ特性を考慮にいれた補正
を容易に行なうことができる。このような構成も、本発
明の範囲内であることは明らかである。
【００７４】
【発明の効果】以上説明したように、本発明によれば、
たとえばプラズマアドレス型液晶表示装置における、ク
ロストークによる輝度、色度、飽和度の変化を適切に補
正することのできるクロストーク補正装置を提供するこ
とができる。また、クロストークによる輝度、色度、飽
和度の変化を防止し、忠実な輝度と色の再現を行ない高
品位な画像を表示することのできるプラズマアドレス型
液晶表示装置を提供することができる。
たとえばプラズマアドレス型液晶表示装置における、ク
ロストークによる輝度、色度、飽和度の変化を適切に補
正することのできるクロストーク補正装置を提供するこ
とができる。また、クロストークによる輝度、色度、飽
和度の変化を防止し、忠実な輝度と色の再現を行ない高
品位な画像を表示することのできるプラズマアドレス型
液晶表示装置を提供することができる。
【図１】図１は、本発明の一実施の形態のプラズマアド
レス型液晶表示装置の構成を示すブロック図である。
レス型液晶表示装置の構成を示すブロック図である。
【図２】図２は、図１に示したプラズマアドレス型液晶
表示装置のクロストーク補正部の構成を示すブロック図
である。
表示装置のクロストーク補正部の構成を示すブロック図
である。
【図３】図３は、図２に示したクロストーク補正部の動
作を説明するための第１の図である。
作を説明するための第１の図である。
【図４】図４は、図２に示したクロストーク補正部の動
作を説明するための第２の図である。
作を説明するための第２の図である。
【図５】図５は、図２に示したクロストーク補正部の動
作により、クロストークが補正されることを説明するた
めの図である。
作により、クロストークが補正されることを説明するた
めの図である。
【図６】図６は、図１に示したプラズマアドレス型液晶
表示装置のクロストーク補正部の他の構成を示すブロッ
ク図である。
表示装置のクロストーク補正部の他の構成を示すブロッ
ク図である。
【図７】図７は、図１に示したプラズマアドレス型液晶
表示装置のクロストーク補正部の他の構成を示すため
の、ガンマ特性とＶ−Ｔ特性を示す図である。
表示装置のクロストーク補正部の他の構成を示すため
の、ガンマ特性とＶ−Ｔ特性を示す図である。
【図８】図８は、図１に示したプラズマアドレス型液晶
表示装置のクロストーク補正部の他の構成であって、非
線型処理を盛り込んだクロストーク補正部の構成を示す
ブロック図である。
表示装置のクロストーク補正部の他の構成であって、非
線型処理を盛り込んだクロストーク補正部の構成を示す
ブロック図である。
【図９】図９は、プラズマアドレス型液晶パネルの構造
を示す図である。
を示す図である。
【図１０】図１０は、プラズマアドレス型液晶表示パネ
ルに対する映像信号の書き込み原理を説明するための図
である。
ルに対する映像信号の書き込み原理を説明するための図
である。
【図１１】図１１は、プラズマアドレス型液晶表示パネ
ルにおけるクロストークの発生原理を説明するための図
である。
ルにおけるクロストークの発生原理を説明するための図
である。
【図１２】図１２は、プラズマアドレス型液晶表示パネ
ルに生じるクロストークを説明するための図である。
ルに生じるクロストークを説明するための図である。
【図１３】図１３は、カラーのプラズマアドレス型液晶
表示パネルに生じるクロストークを説明するための図で
ある。
表示パネルに生じるクロストークを説明するための図で
ある。
１…プラズマアドレス型液晶表示装置、２…映像信号処
理部、４…クロストーク補正部、６…映像ドライブ回
路、８…プラズマ放電回路、１０…プラズマアドレス型
液晶パネル、２２，２４，４２，４４，５４…遅延器、
２６，２８，４６，４８…減算器、３０，３４，５０，
５６…加算器、３２，５２…係数乗算器、３６…非線型
変換機、３８…非線型逆変換器、１００…プラズマアド
レス型液晶表示パネル、１０１…偏向フイルター、１０
２…後面ガラス、１０３…アノード、１０４…カソー
ド、１０５…隔壁、１０６…絶縁層、１０７…液晶、１
０８…カラーフィルター、１０９…透明電極、１１０…
前面ガラス、１１１…偏向フィルター、１１２…放電電
圧、１１３…放電スイッチ、１１４…信号電圧、１１５
…プラズマ放電、１１６…信号電荷
理部、４…クロストーク補正部、６…映像ドライブ回
路、８…プラズマ放電回路、１０…プラズマアドレス型
液晶パネル、２２，２４，４２，４４，５４…遅延器、
２６，２８，４６，４８…減算器、３０，３４，５０，
５６…加算器、３２，５２…係数乗算器、３６…非線型
変換機、３８…非線型逆変換器、１００…プラズマアド
レス型液晶表示パネル、１０１…偏向フイルター、１０
２…後面ガラス、１０３…アノード、１０４…カソー
ド、１０５…隔壁、１０６…絶縁層、１０７…液晶、１
０８…カラーフィルター、１０９…透明電極、１１０…
前面ガラス、１１１…偏向フィルター、１１２…放電電
圧、１１３…放電スイッチ、１１４…信号電圧、１１５
…プラズマ放電、１１６…信号電荷
Claims (10)
- 【請求項１】画素ごとの信号で規定されるプラズマアド
レス型表示パネル表示用の画像信号の各画素の信号各々
について、当該画素および当該画素の周辺の所定の画素
の画像信号、および、前記表示パネルの構造に基づいて
決定される予め設定された当該表示パネルのクロストー
ク特性に基づいて、当該画素に対するクロストーク信号
に相当する補正信号を算出する補正信号算出手段と、 前記算出された補正信号に基づいて、当該画素の画像信
号を補正する補正手段とを有するプラズマアドレス型表
示装置のクロストーク補正装置。 - 【請求項２】前記補正信号算出手段は、前記表示パネル
の各画素に印加する信号に対する隣接する画素にクロス
トークする信号の割合に基づいて、当該画素に対するク
ロストークによる信号の変化を予測し、当該変化を相殺
する信号を前記補正信号として算出する請求項１に記載
のプラズマアドレス型表示装置のクロストーク補正装
置。 - 【請求項３】前記補正信号算出手段は、 前記補正信号算出対象の第１の画素について、当該第１
の画素の画像信号のレベルと、当該第１の画素に所定の
方向に隣接する第２の画素の画像信号のレベルとの差分
である第１の差分を検出する第１の減算器と、 前記第１の画素の画像信号のレベルと、前記第１の画素
に前記第２の信号とは反対の方向で隣接する第３の画素
の画像信号のレベルとの差分である第２の差分を検出す
る第２の減算器と、 前記検出された第１の差分と、前記検出された第２の差
分とを加算する第１の加算器と、 前記加算された信号に所定の係数を乗じ前記補正信号を
算出する乗算手段とを有する請求項２に記載のプラズマ
アドレス型表示装置のクロストーク補正装置。 - 【請求項４】前記乗算手段は、前記表示パネルの各画素
に印加する信号に対する隣接する画素にクロストークす
る信号の割合をＫとした場合に、Ｈ＝Ｋ／（１−３Ｋ）
で規定される係数Ｈを前記加算された信号に乗じ、前記
補正信号を算出する請求項３に記載のプラズマアドレス
型表示装置のクロストーク補正装置。 - 【請求項５】処理対象の画像信号の各画素の信号に対し
て、所定の非線形変換を行なう非線形変換手段と、 前記非線形変換の逆変換を行なう非線形逆変換手段とを
さらに有し、 前記補正信号算出手段は、前記所定の非線形変換が行な
われた画像信号より前記補正信号を算出し、 前記補正手段は、前記算出された補正信号に基づいて当
該画素の画像信号を補正し、 前記非線形逆変換手段は、前記補正の行なわれた画像信
号に対して、前記逆変換を行なう請求項１に記載のプラ
ズマアドレス型表示装置のクロストーク補正装置。 - 【請求項６】前記第１の画素、前記第２の画素および前
記第３の画素は、前記プラズマアドレス型表示パネルの
隔壁と直交する方向に並ぶ画素である請求項１に記載の
プラズマアドレス型表示装置のクロストーク補正装置。 - 【請求項７】前記第１の画素、前記第２の画素および前
記第３の画素は、前記プラズマアドレス型表示パネルの
隔壁と平行な方向に並ぶ画素である請求項１に記載のプ
ラズマアドレス型表示装置のクロストーク補正装置。 - 【請求項８】画素ごとの信号で規定される画像信号に基
づいてプラズマアドレス型表示パネルに所望の画像を表
示する装置であって、 前記画像信号の各画素の信号各々について、当該画素お
よび当該画素の周辺の所定の画素の画像信号に基づい
て、予め設定された前記表示パネルのクロストーク特性
を示す情報を参照し、当該画素に対するクロストーク信
号に相当する補正信号を算出する補正信号算出手段と、 前記算出された補正信号に基づいて当該画素の画像信号
を補正しクロストーク補正の行なわれた画像信号を生成
する補正手段と、 前記生成されたクロストーク補正の行なわれた各画素ご
との画像信号に基づいて画像を表示するプラズマアドレ
ス型表示パネルとを有するプラズマアドレス型表示装
置。 - 【請求項９】入力される画像信号を、前記画素ごとの信
号で規定される画像信号に変換する信号処理手段をさら
に有する請求項８に記載のプラズマアドレス型表示装
置。 - 【請求項１０】処理対象の画像信号の各画素の信号に対
して、所定の非線形変換を行なう非線形変換手段と、 前記非線形変換の逆変換を行なう非線形逆変換手段とを
さらに有し、 前記補正信号算出手段は、前記所定の非線形変換が行な
われた画像信号より前記補正信号を算出し、 前記補正手段は、前記算出された補正信号に基づいて当
該画素の画像信号を補正し、 前記非線形逆変換手段は、前記補正の行なわれた画像信
号に対して、前記逆変換を行ない、 前記プラズマアドレス型表意パネルは、前記逆変換され
た画像信号に基づいて画像を表示する請求項８に記載の
プラズマアドレス型表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11134312A JP2000321559A (ja) | 1999-05-14 | 1999-05-14 | プラズマアドレス型表示装置のクロストーク補正装置およびプラズマアドレス型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11134312A JP2000321559A (ja) | 1999-05-14 | 1999-05-14 | プラズマアドレス型表示装置のクロストーク補正装置およびプラズマアドレス型表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000321559A true JP2000321559A (ja) | 2000-11-24 |
Family
ID=15125364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11134312A Pending JP2000321559A (ja) | 1999-05-14 | 1999-05-14 | プラズマアドレス型表示装置のクロストーク補正装置およびプラズマアドレス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000321559A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003295811A (ja) * | 2002-02-19 | 2003-10-15 | Thomson Licensing Sa | 分割ローパスフィルタ配置を用いるスパークル低減方法及び装置 |
| WO2005109393A1 (ja) * | 2004-05-12 | 2005-11-17 | Sharp Kabushiki Kaisha | 液晶表示装置、カラーマネージメント回路、及び表示制御方法 |
| EP1768095A1 (en) * | 2004-05-13 | 2007-03-28 | Sharp Kabushiki Kaisha | Crosstalk elimination circuit, liquid crystal display apparatus, and display control method |
| JP2007279156A (ja) * | 2006-04-03 | 2007-10-25 | Renesas Technology Corp | 表示装置用駆動装置およびその駆動方法 |
| JP2008009039A (ja) * | 2006-06-28 | 2008-01-17 | Epson Imaging Devices Corp | 電気光学装置及び電子機器 |
| JP2009104055A (ja) * | 2007-10-25 | 2009-05-14 | Seiko Epson Corp | 駆動装置及び駆動方法、並びに電気光学装置及び電子機器 |
| JP2011039556A (ja) * | 2005-01-26 | 2011-02-24 | Sharp Corp | ディスプレイ制御装置 |
| CN101350181B (zh) * | 2007-07-17 | 2011-03-30 | 索尼株式会社 | 信号处理设备、信号处理方法和显示装置 |
| CN107909964A (zh) * | 2017-12-07 | 2018-04-13 | 北海威德电子科技有限公司 | 一种显示面板的显示补偿方法及装置 |
| US11763732B2 (en) | 2019-06-25 | 2023-09-19 | Sharp Kabushiki Kaisha | Display device and image processing method |
-
1999
- 1999-05-14 JP JP11134312A patent/JP2000321559A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003295811A (ja) * | 2002-02-19 | 2003-10-15 | Thomson Licensing Sa | 分割ローパスフィルタ配置を用いるスパークル低減方法及び装置 |
| WO2005109393A1 (ja) * | 2004-05-12 | 2005-11-17 | Sharp Kabushiki Kaisha | 液晶表示装置、カラーマネージメント回路、及び表示制御方法 |
| JP2005352437A (ja) * | 2004-05-12 | 2005-12-22 | Sharp Corp | 液晶表示装置、カラーマネージメント回路、及び表示制御方法 |
| US7773049B2 (en) | 2004-05-13 | 2010-08-10 | Sharp Kabushiki Kaisha | Crosstalk elimination circuit, liquid crystal display apparatus, and display control method |
| EP1768095A1 (en) * | 2004-05-13 | 2007-03-28 | Sharp Kabushiki Kaisha | Crosstalk elimination circuit, liquid crystal display apparatus, and display control method |
| EP1768095A4 (en) * | 2004-05-13 | 2009-05-13 | Sharp Kk | CROSSTALK ELIMINATION CIRCUIT, LIQUID CRYSTAL DISPLAY APPARATUS, AND DISPLAY CONTROL METHOD |
| JP2011070205A (ja) * | 2005-01-26 | 2011-04-07 | Sharp Corp | ディスプレイ制御装置 |
| JP2011039556A (ja) * | 2005-01-26 | 2011-02-24 | Sharp Corp | ディスプレイ制御装置 |
| JP2007279156A (ja) * | 2006-04-03 | 2007-10-25 | Renesas Technology Corp | 表示装置用駆動装置およびその駆動方法 |
| JP2008009039A (ja) * | 2006-06-28 | 2008-01-17 | Epson Imaging Devices Corp | 電気光学装置及び電子機器 |
| CN101350181B (zh) * | 2007-07-17 | 2011-03-30 | 索尼株式会社 | 信号处理设备、信号处理方法和显示装置 |
| US8432418B2 (en) | 2007-07-17 | 2013-04-30 | Sony Corporation | Signal processing device, signal processing method, and display apparatus |
| TWI402809B (zh) * | 2007-07-17 | 2013-07-21 | Sony Corp | 信號處理裝置、信號處理方法及顯示設備 |
| JP2009104055A (ja) * | 2007-10-25 | 2009-05-14 | Seiko Epson Corp | 駆動装置及び駆動方法、並びに電気光学装置及び電子機器 |
| CN107909964A (zh) * | 2017-12-07 | 2018-04-13 | 北海威德电子科技有限公司 | 一种显示面板的显示补偿方法及装置 |
| US11763732B2 (en) | 2019-06-25 | 2023-09-19 | Sharp Kabushiki Kaisha | Display device and image processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177914B1 (en) | Plasma addressed electro-optical display | |
| US8451299B2 (en) | Controller, hold-type display device, electronic apparatus, and signal adjusting method for hold-type display device | |
| JP2000098969A (ja) | プラズマディスプレイパネルの階調表示方法及びその装置 | |
| US6278422B1 (en) | Method of driving plasma display panel and display apparatus | |
| WO1997044774A2 (en) | Active matrix liquid crystal display device | |
| JP2002251175A (ja) | 時分割方式液晶表示装置及びそのカラー映像表示方法 | |
| JP3332062B2 (ja) | ディスプレイ装置 | |
| JP2000321559A (ja) | プラズマアドレス型表示装置のクロストーク補正装置およびプラズマアドレス型表示装置 | |
| JP2003271088A (ja) | データ変換回路およびカラー画像表示装置 | |
| US6768485B2 (en) | Color image display device | |
| CN100373429C (zh) | 驱动等离子显示面板的设备和方法 | |
| JP2004212645A (ja) | プラズマディスプレイパネルの駆動方法およびプラズマ表示装置 | |
| JP3125560B2 (ja) | ディスプレイ装置の中間調表示回路 | |
| JP2001117531A (ja) | 画素発光頻度の均一化機能付き表示装置 | |
| JP2003114415A (ja) | 画像表示装置及び画像表示方法 | |
| JP2002328663A (ja) | クロストーク防止方法及びディスプレイ装置 | |
| JPH0468391A (ja) | 単純マトリックス駆動方式のカラー液晶表示装置 | |
| JP2001255853A (ja) | プラズマアドレス型液晶表示素子の駆動方法および駆動装置 | |
| JPH08313869A (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
| JP2000039603A (ja) | プラズマアドレス型液晶表示装置の駆動装置 | |
| JP2003167226A (ja) | プラズマアドレス表示装置 | |
| JPH09311320A (ja) | プラズマアドレス型液晶表示装置 | |
| JP2001195038A (ja) | プラズマアドレス表示装置 | |
| JPH08146912A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH08328509A (ja) | ディスプレイ装置の駆動回路 |