JP3628133B2 - 映像表示装置 - Google Patents
映像表示装置 Download PDFInfo
- Publication number
- JP3628133B2 JP3628133B2 JP34846096A JP34846096A JP3628133B2 JP 3628133 B2 JP3628133 B2 JP 3628133B2 JP 34846096 A JP34846096 A JP 34846096A JP 34846096 A JP34846096 A JP 34846096A JP 3628133 B2 JP3628133 B2 JP 3628133B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- voltage
- sample clock
- sampling
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Synchronizing For Television (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する分野】
本発明は、液晶等の表示部を有する映像表示装置に関し、特に映像信号とサンプリングクロックとの位相関係に起因する縦線や文字等表示時のエッジのぼやけやジッター等を防止しするのに好適の映像表示装置に関する。
【0002】
【従来の技術】
近年、画像データを圧縮する高能率圧縮符号化技術の進歩により、伝送レートの高い動画像データでも伝送可能となったことから、多種の情報信号の表示可能な映像機器が急速に普及している。
【0003】
このような映像機器には、例えばビデオ信号やパソコンからの画像データ等の映像信号を取り込み、取り込んだ映像信号に基づく映像を、液晶パネルやディジタル・ミラー・ディバイス等の表示手段に表示する映像表示装置がある。
【0004】
中でも、表示手段として液晶パネルを用いて構成された映像表示装置は、通常のCRTの映像表示装置に比べ薄型・低消費電力等の特徴があることから、ユーザにとって、液晶パネルの採用が強く望まれている。
【0005】
図6は従来の映像表示装置の一例を示すブロック図であり、例えば表示部手段として液晶パネルを用いて構成されたものである。
【0006】
図6に示すように、入力端子1には、例えばビデオやビデオカメラからの再生映像信号、あるいはパソコンから送信された画像データ等の映像信号が供給される。供給された映像信号は映像信号処理回路2に与え、映像信号処理回路2は、入力映像信号に所定の信号処理を施すことにより、液晶パネル30を駆動するための駆動電圧5に変換して出力する。このとき、映像処理回路2はタイミングパルス発生回路4からのタイミングパルスに基づいて変換処理を行うことにより、図7(b)に示すような中間電圧を境に反転した駆動電圧5を発生することができる。この駆動動電圧5は、液晶パネル30に設けられたHドライバー32に供給される。
【0007】
液晶パネル30は、入力映像信号に基づく映像を表示部31に表示させる。表示部31は、水平方向にM画素、垂直方向にN画素で構成されたものであり、上記Hドライバー32及びVドライバー34の各駆動回路(電極)によって夫々駆動電圧をかけることで、各画素を構成する液晶分子の配列を代え、光の透過利用を代えて映像を表示する。
【0008】
Hドライバー32は、駆動電圧5をタイミング発生回路3からのサンプル・クロック6(以下、サンプルクロックと略記)により、例えば図8に示すタイミングで水平方向にサンプリングする。
【0009】
例えば、Hドライバー32は、図8に示すように、1水平期間の駆動電圧5が供給されると、この駆動電圧5中の映像表示部分を示すM画素に対応した信号から、タイミング発生回路3からのサンプルクロック6のHレベルの対応したサンプル点を抽出することによりサンプリングを行い、こうして、M画素に与えるためのサンプリングされた駆動電圧5を得る。
【0010】
その後、Hドライバー32によりサンプリングされた駆動電圧5は、1水平期間ホールドされ、次の水平期間内に、接続される複数の制御線33を介して表示部31の各画素電極に印加される。
【0011】
一方、Vドライバー34には、タイミング発生回路3からのタイミングパルス7が供給される。Vドライバー34は、接続する複数の制御線35を介して各画素(ライン)とに接続されており、各画素に対して供給されたタイミングパルスに基づくタイミングで所定の電圧を印加する。つまり、制御線35を介して所定の電圧が加わった画素(ライン)にHドライバー32によって1水平期間サンプリングされた駆動電圧5が印加される。つまり、Vドライバー34は、タイミング発生回路3から供給されるタイミングパルス7により、Hドライバー32により1水平期間サンプリングされた駆動電圧5が印加されるラインを縦方向にシフトして行くように動作させる。
【0012】
このような構成及び動作によって、結果として、表示部31に1フィールド分の映像信号1の映像を形成し且つ表示することが可能となる。
【0013】
しかしながら、このような構成の液晶表示装置を含む従来の映像表示装置では、パソコン映像に多い文字や図形の映像を表示する場合、縦線の縁がぼやけたり、ジッターの発生による影響から、結果として文字や図形等の表示が見にくくなるという不都合が発生する場合がある。このような問題点が発生する場合について図9を用いて説明する。
【0014】
図9はHドライバー32により2種類の位相の異なるサンプルクロックに基づいて駆動電圧5のサンプリング処理が行われた場合の動作を説明するための特性図である。
【0015】
図9に示すように、入力される映像信号が、例えば表示面の1画素毎の幅に1、0を繰り返すような信号である場合には、駆動電圧5も同様に、映像信号処理回路2によって図9(a)に示す駆動電圧5に変換され、該駆動電圧5がHドライバー32に供給される。その後は、上述したようにタイミング発生回路3からのサンプルクロック6に基づいて駆動電圧のサンプリング処理が行われることになるが、仮に上記サンプルクロック6が図9(b)に示すような位相関係である場合には、サンプリングされた駆動電圧5の電圧値は安定することから、特に問題はく、正常に映像を表示することができる。
【0016】
しかし、図9(c)に示すような位相関係のあるサンプルクロック6に基づいて、サンプリング処理を行うと、図中に示す矢印のように、駆動電圧5中の1と0との中間箇所の電圧値をサンプリングしたりしてしまう虞れがあり、また、入力映像信号とサンプルクロック6とが水平方向に変動してしまうことにより発生してしまうジッター等の影響から、ライン毎にHまたはLをサンプル点としてサンプリングしてしまうこともある。また、A/D変換時においても、サンプルクロックとの位相関係によって駆動電圧5に対して悪影響を及ぼすこともある。
【0017】
このため、このサンプリングされた駆動電圧5に用いて映像を表示すると、映像が画面上において、縦線のエッジがぼやけたり、ちらついたりして、見にくくくなってしまってしまう。
【0018】
【発明が解決しようとする課題】
上記の如く、従来の映像表示装置では、入力映像信号に基づく映像を表示するために、映像信号をサンプルクロックに基づいてサンプリング処理を行い、駆動電圧を生成するが、サンプルクロックの位相がずれてしまうと、正常な映像を再現するのに必要な駆動電圧に変換することができず、ジッターが発生してしまい、その結果、縦線や文字等を画面表示した場合には、縦線のエッジがぼやけたり、ちらついたりして見にくい映像を表示してしまうという問題点があった、
そこで、本発明では上記問題点に鑑みてなされたもので、駆動電圧をサンプリングするサンプルクロックの位相を可変可能にすることで、入力映像信号とサンプリングクロックとの位相関係に起因する文字や図形表示時のエッジのぼやけや、ちらつき等を防止することのできる映像表示装置の提供を目的とする。
【0019】
【課題を解決するための手段】
本発明による映像表示装置は、入力された映像信号に基づく画像を、複数の画素で構成される表示画面に表示する表示手段と、前記映像信号を前記表示画面の画素数に応じたサンプルクロックでサンプリングすることにより、前記表示面上に映像信号に基づく画像を表示するための映像信号電圧を生成するサンプリング手段と、前記サンプリング手段によりサンプリングされた前記映像信号電圧における周波数の高域成分を抽出する第1の抽出手段と、前記第1の抽出手段からの高域成分を積分することにより、積分電圧を抽出する第2の抽出手段と、前記第2の抽出手段からの積分電圧を検知するとともに、該積分電圧が最大となるように前記サンプリング手段を制御することにより、前記入力された映像信号に対する前記サンプルクロックの時間方向の位相を変化させる制御手段と、を具備したものである。
【0020】
本発明においては、表示手段は、入力された映像信号に基づく画像を、複数の画素で構成される表示画面に表示する。サンプリング手段は、前記映像信号を前記表示画面の画素数に応じたサンプルクロックでサンプリングすることにより、前記表示面上に映像信号に基づく画像を表示するための映像信号電圧を生成する。第1の抽出手段は、前記サンプリング手段によりサンプリングされた前記映像信号電圧における周波数の高域成分を抽出し、前記第2の抽出手段は、前記第1の抽出手段からの高域成分を積分することにより、積分電圧を抽出する。その後、制御手段は、前記第2の抽出手段からの積分電圧を検知するとともに、該積分電圧が最大となるように前記サンプリング手段を制御することにより、前記入力された映像信号に対する前記サンプルクロックの時間方向の位相を変化させる。これにより、入力映像信号とサンプルクロックとの位相関係を最適な自動調整することが可能となり、文字や図形棟の表示時におけるエッジのぼやけや、ちらつき棟を防止することができる。
【0021】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明する。
【0022】
図1乃至図4は本発明に係る映像表示装置の一実施形態例を示し、図1は映像表示装置の回路構成を示すブロック図、図2は該装置を構成する各回路の出力波形を示す特性図、図3及び図4は本発明の装置の動作を説明するための説明図である。尚、図1は図6に示す従来装置と同様の構成用件には同一の符号を付している。
【0023】
図6に示すように、入力端子1には、例えばビデオやビデオカメラからの再生映像信号、あるいはパソコンから送信された画像データ等の映像信号が供給される。供給された映像信号は映像信号処理回路2及びアナログ→ディジタル変換回路(以下、A/D変換回路と略記し、図中にはA/Dと示す)10に与える。
【0024】
映像信号処理回路2は、入力映像信号に所定の信号処理を施すことにより、液晶パネル30を駆動するための駆動電圧5に変換して出力する。このとき、映像処理回路2はタイミングパルス発生回路4からのタイミングパルスに基づいて変換処理を行うことにより、従来技術と同様の図7(b)に示すような中間電圧を境に反転した駆動電圧5を発生することができる。この駆動動電圧5は、液晶パネル30に設けられたHドライバー32に供給される。
【0025】
液晶パネル30は、入力映像信号に基づく映像を表示部31に表示させる。表示部31は、水平方向にM画素、垂直方向にN画素で構成されたものであり、上記Hドライバー32及びVドライバー34の各駆動回路(電極)によって夫々駆動電圧をかけることで、各画素を構成する液晶分子の配列を代え、光の透過利用を代えて映像を表示する。
【0026】
Hドライバー32は、駆動電圧5をタイミング発生回路40からのサンプルクロック6′により、例えば図2(b)に示すタイミングで水平方向にサンプリングする。
【0027】
例えば、Hドライバー32は、1水平期間の駆動電圧5が供給されると、この駆動電圧5中の映像表示部分を示すM画素に対応した信号から、タイミング発生回路3からのサンプルクロック6′のHレベルの対応したサンプル点を抽出することによりサンプリングを行い、こうして、M画素に与えるための駆動電圧5を得る。その後、Hドライバー32によりサンプリングされた駆動電圧5は、1水平期間ホールドされ、次の水平期間内に、接続される複数の制御線33を介して表示部31の各画素電極に印加される。
【0028】
一方、Vドライバー34には、タイミング発生回路40からのタイミングパルス7が供給される。Vドライバー34は、接続する複数の制御線35を介して各画素(ライン)とに接続されており、各画素に対して供給されたタイミングパルスに基づくタイミングで所定の電圧を印加する。つまり、制御線35を介して所定の電圧が加わった画素(ライン)にHドライバー32によって1水平期間サンプリングされた駆動電圧5が印加される。つまり、Vドライバー34は、タイミング発生回路40から供給されるタイミングパルス7により、Hドライバー32により1水平期間サンプリングされた駆動電圧5が印加されるラインを縦方向にシフトして行くように動作させる。このようにして、表示部31に1フィールド分の映像信号1の映像を形成し且つ表示するようにしている。
【0029】
ところで、本実施形態例における映像表示装置には、従来の問題点を解決するために、図1に示すような、A/D変換回路10、ディジタル→アナログ変換回路(以下、D/A変換回路と略記し、図中にはD/Aと示す)12、ハイパスフィルタ(以下、HPFと略記)14、クリッパ回路16、ローパスフィルタ(以下、LPFと略記)18及び制御手段としてのマイコン20が設けられている。
【0030】
上述したように、入力端子1を介して供給された映像信号は、A/D変換回路10に供給され、A/D変換回路10は、映像信号をHドライバー32と同じサンプリングクロック6’でサンプリングすることにより、デジタル信号11に変換する。その後、ディジタル信号11はD/A変換回路14に与える。
【0031】
D/A変換回路12は、デジタル映像信号11をHドライバー32と同じサンプリングクロック6’でサンプリングすることにより、再度アナログ信号電圧13に変換し、図2(c)に示すアナログ信号電圧13をHPF14に与える。
【0032】
HPF14は、アナログ信号電圧13の高域成分を抽出する。これにより、FPF14の出力電圧波形は、図2(d)に示すものとなる。このHPF14によって抽出された高域成分の出力電圧15は、クリッパ回路16に与える。
【0033】
クリッパ回路16は、入力波形の上部か下部、または上下の一定のレベルで切り取って、波形変換(クリンピンク゜)を行うものであって、本例では、下部を切り取って波形変換を行うベースクリッパが用いられている。即ち、クリッパ回路16は、入力電圧波形の下部を0レベルで切りとり、上部のみを出力するようにクリッピングを行う。これにより、クリッパ回路16の出力電圧波形は、図2(e)に示すものとなる。
【0034】
このクリッパ回路16の出力電圧17は、LPF18に与えられ、該LPF18によって積分されることにより、マイコン20によりタイミング発生回路40を制御するのに必要な、図2(f)に示すLPF出力電圧19を得る。即ち、LPF18の出力電圧19は、マイコン20に与える。
【0035】
マイコン20は、この入力電圧に基づきタイミング発生回路40を制御して、入力映像信号とサンプルクロック6′との位相関係を変化させるように動作する。
【0036】
例えば、マイコン20は、LPF18からのLPF出力電圧19の電圧値を検知し、仮に映像信号とサンプルクロック6′との位相関係が不安定となった場合には、検知した電圧値が最大となるように制御し、この制御信号電圧21をタイミング発生回路40に供給することでサンプルクロック6′の位相を正常な位相関係となるように補正する。これにより、映像信号とサンプルクロック6′との位相関係の安定化を図ることが可能となる。
【0037】
このような構成の映像表示装置の動作を図3及び図4を参照しながら詳細に説明する。
【0038】
いま、図1に示す映像表示装置に映像信号が入力され、該映像信号に基づく映像を液晶パネル30の表示部31に表示するものとする。このとき、上記の如く、映像信号処理回路2により変換された駆動電圧5は、Hドライバー32に供給され、その後Hドライバー32によって、タイミング発生回路40からのサンプルクロック6′に基づきサンプリングが行われる。
【0039】
このとき、例えばタイミング発生回路40からのサンプルクロック6′が、図3(b)に示すものであり、図3(a)に示す入力映像信号に対する位相関係のものであるとすると、クリッパ回路18から出力される出力電圧19の波形は、図3(c)に示すものとなる。
【0040】
つまり、クリッパ回路電圧19は高域成分の波高値が高くなり、その後LPF18を通して出力されるLPFの出力電圧19もこれに伴い、図3(d)に示すように大きくなる。
【0041】
したがって、このような場合には映像信号とサンプルクロック6′との位相関係が安定していることから、マイコン20は特にサンプルクロック6′の位相を変化させず、LPF18からの出力電圧値に基づく制御信号電圧をタイミング発生回路40に与える。
【0042】
これにより、ジッター等は発生せず、結果として、液晶パネル30の表示部31には、映像信号が文字や図形であったとしても、縦線のエッジにおけるぼやけや、ちらつきのない正常な映像を表示することができる。
【0043】
一方、タイミング発生回路40からのサンプルクロック6′が、例えば図4(b)に示すものであり、図4(a)に示す入力映像信号に対する位相関係のものであったとする。すると、クリッパ回路18から出力される出力電圧19の波形は、図4(c)に示すものとなる。
【0044】
つまり、クリッパ回路電圧19は、高域成分の波高値が低くなり、その後LPF18を通して出力されるLPFの出力電圧19もこれに伴い、図4(d)に示すように小さくなる。
【0045】
すると、マイコン20は、LPF出力電圧19の電圧が最も大きくなるように、サンプリング・クロック6’の位相を変えるように制御する。即ち、LPF出力電圧19の電圧値が図3(d)に示すように最も最大となるような制御信号電圧を、タイミング発生回路40に供給することにより、タイミング発生回路40は、安定した駆動電圧5のサンプリングを行うのに必要な映像信号との位相関係となるサンプルクロック6′を、出力することが可能となる。
【0046】
これにより、入力映像信号とサンプルクロック6′との位相関係が不安定な場合でも、本発明によって正常なサンプリングを行うのに必要な位相のサンプルクロック6′へとなるように補正することができ、得られた駆動電圧5をHドライバー32により、各画素に印加することで、結果として、縦線のエッジのぼやけや、ちらつきのない映像を表示部31に表示させることが可能となる。
【0047】
次に、上記実施形態例におけるマイコン20による制御により、サンプルクロック6′を変化させるタイミング発生回路40の具体構成例を図5に示す。
【0048】
図5は本発明に係る映像表示装置の他の実施形態例を示し、装置に用いられるタイミング発生回路内の具体的な回路構成を示すブロック図である。
【0049】
本実施形態例におけるタイミング発生回路40は、例えば、図示しないサンプルクロック発生手段と、直列に接続された7つのバッファ22a〜22gと、夫々のバッファからの出力を入力する入力端10〜17、マイコン20からの制御信号電圧21を入力する入力端A0〜A2及び変換したサンプルクロック6′を出力するための出力端Oを有するデコーダ23とで構成されている。
【0050】
タイミング発生回路40を構成するバッファ22aには、タイミング発生回路404内の図示しないサンプルクロック発生手段からのサンプルクロックが供給されると共に、該サンプルクロックは、デコーダ23の入力端10にも供給される。つまり、このサンプルクロックは、位相を変化させる以前のサンプルクロックである。
【0051】
バッファー22a〜22gは、図中に示すように直列に接続されており、夫々の出力は対応するデコーダ23の入力端11〜17へと供給するように接続されている。即ち、バッファ22aの出力は入力端11に、バッファ22bの出力は入力端12に、バッファ22cの出力は入力端13に、…と夫々デコーダ23の各入力端へと供給するようになっている。バッファ22a〜22gは、入力クロックパルスを増幅することで、クロックパルスの位相を所定量変化させる。
【0052】
したがって、このようにバッファ22a〜22gを直列に接続することで、夫々のバッファから出力されたクロックは、ゲート遅延分だけ位相が遅れたものとなる。
【0053】
一方、デコーダー23の入力端A0〜A2には、入力端A0を最下位ビット、入力端A2を最上位ビットとする3ビットで構成されたマイコン20からの制御信号21が供給されるようになっている。デコーダ23は、該入力端A0〜A2から入力された制御信号電圧21に基づいて、他の入力端10〜17から入力された互いに位相が異なるクロックパルスのいずれか1つを選択し、選択したクロックパルスをサンプルクロック6′として出力端0を介して出力する。
【0054】
例えば、入力端A0〜A2に入力された制御信号電圧21が全て“0”であり且つ他の入力端10から入力されたサンプリングクロックが全て“1”である場合には、デコーダ23は、入力端17から入力されたサンプルクロックを選択し、出力端0を介してHドライバー30及びA/D変換回路10に出力する。
【0055】
これにより、制御信号電圧21に基づく位相の異なるサンプルクロック6′を出力することが可能となる。
【0056】
したがって、このような構成のタイミング発生回路40を用いることにより、マイコン20によって、前記LPF18からの出力電圧19を検知するとともに、該出力電圧が常に最大となるように、タイミング発生回路40に与える制御電圧信号電圧21の電圧値を変えることにより、タイミング発生回路40により出力されるサンプルクロック6の位相を変化させることが可能となる。
【0057】
したがって、本実施形態例によれば、前記実施形態例と同様の効果を得る他、簡単にタイミング回路を構成することができるとともに、マイコン20による制御によって、サンプリングするのに必要なサンプルクロックの位相を容易に変化させることが可能となる。
【0058】
【発明の効果】
以上、述べたように本発明によれば、自動的に映像信号とサンプリングクロックとの位相関係を最適に調整し、文字、縦線等表示時のエッジのぼやけや、ジッター発生によるちらつき等を防止して、最適な映像を表示させることが可能となる効果を得る。
【図面の簡単な説明】
【図1】本発明に係る映像表示装置の一実施形態例を示すブロック図。
【図2】装置を構成する各回路の出力波形を示す特性図。
【図3】動作を説明するための説明図。
【図4】動作を説明するための説明図。
【図5】他の実施形態例を示すタイミング発生回路の回路構成を示すブロック図。
【図6】従来の映像表示装置の一例を示すブロック図。
【図7】映像処理回路の出力波形を示す特性図。
【図8】Hドライバーによる動作を説明するための説明図。
【図9】従来の問題点を説明するめたの説明図。
【符号の説明】
1…入力端子、2…映像信号処理回路、10…A/D変換回路、
12…D/A変換回路、14…HPF、16…クリッパ回路、
18…LPF、20…マイクロコンピュータ(マイコン)、
30…液晶パネル、31…表示部、32…Hドライバー、
33、35…制御線、34…Vドライバー、40…タイミング発生回路、
6′…サンプルクロック、21…制御信号電圧。
Claims (4)
- 入力された映像信号に基づく画像を、複数の画素で構成される表示画面に表示する表示手段と、
前記映像信号を前記表示画面の画素数に応じたサンプルクロックでサンプリングすることにより、前記表示面上に映像信号に基づく画像を表示するための映像信号電圧を生成するサンプリング手段と、
前記サンプリング手段によりサンプリングされた前記映像信号電圧における周波数の高域成分を抽出する第1の抽出手段と、
前記第1の抽出手段からの高域成分を積分することにより、積分電圧を抽出する第2の抽出手段と、
前記第2の抽出手段からの積分電圧を検知するとともに、該積分電圧が最大となるように前記サンプリング手段を制御することにより、前記入力された映像信号に対する前記サンプルクロックの時間方向の位相を変化させる制御手段と、
を具備したことを特徴とする映像表示装置。 - 前記サンプリング手段は、前記サンプルクロックを発生するタイミング発生回路と、該タイミング発生回路からのサンプルクロックに基づきサンプリングするサンプリング回路とで構成され、前記制御手段は、前記タイミング発生回路を制御することにより、サンプルクロックの位相を変化させるように制御することを特徴とする請求項1に記載の映像表示装置。
- 前記タイミング発生回路は、供給されるサンプルクロックの位相を所定時間毎に夫々遅延させるために設けられた複数のバッファと、これらのバッファから出力されるクロックパルスの内、前記制御手段からの制御電圧に基づいて所定の出力クロックパルスを選択して、位相を変化させたサンプルクロックを出力するデコーダと、で構成したことを特徴とする請求項2に記載の映像表示装置。
- 前記表示手段は、液晶を用いて構成される液晶パネルであることを特徴とする請求項1乃至請求項3のいずれか1つに記載の映像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34846096A JP3628133B2 (ja) | 1996-12-26 | 1996-12-26 | 映像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34846096A JP3628133B2 (ja) | 1996-12-26 | 1996-12-26 | 映像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10187101A JPH10187101A (ja) | 1998-07-14 |
JP3628133B2 true JP3628133B2 (ja) | 2005-03-09 |
Family
ID=18397161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34846096A Expired - Fee Related JP3628133B2 (ja) | 1996-12-26 | 1996-12-26 | 映像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3628133B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW468269B (en) * | 1999-01-28 | 2001-12-11 | Semiconductor Energy Lab | Serial-to-parallel conversion circuit, and semiconductor display device employing the same |
US6724381B2 (en) * | 1999-03-26 | 2004-04-20 | Canon Kabushiki Kaisha | Signal processing apparatus for generating clocks phase-synchronized with input signal |
-
1996
- 1996-12-26 JP JP34846096A patent/JP3628133B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10187101A (ja) | 1998-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6078317A (en) | Display device, and display control method and apparatus therefor | |
JP3331687B2 (ja) | 液晶パネル駆動装置 | |
US6331862B1 (en) | Image expansion display and driver | |
KR100853210B1 (ko) | 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치 | |
US6664970B1 (en) | Display apparatus capable of on-screen display | |
KR100246088B1 (ko) | 화소수변환장치 | |
JP2002351382A (ja) | ディスプレイ装置 | |
US6307498B1 (en) | Digital display unit of a computer system having an improved method and apparatus for sampling analog display signals | |
JPH096307A (ja) | 映像信号処理装置、情報処理システム及び映像信号処理方法 | |
MXPA00007414A (es) | Dispositivo de visualizacion de imagen fuera de rango y metodo de monitoreo. | |
JP3041951B2 (ja) | 液晶駆動方式 | |
JP3628133B2 (ja) | 映像表示装置 | |
KR100420744B1 (ko) | 라인수변환방법및화상디스플레이장치 | |
JP2874187B2 (ja) | 液晶ディスプレイ装置 | |
JP2601125B2 (ja) | 液晶パネル駆動装置 | |
JP3326627B2 (ja) | ドットクロック位相調整装置,その方法および液晶表示装置 | |
JP2000069432A (ja) | 走査線変換装置 | |
JP2002258814A (ja) | 液晶駆動装置 | |
US6856358B1 (en) | Phase-increase induced backporch decrease (PIBD) phase recovery method for video signal processing | |
JPH1049103A (ja) | 表示制御装置 | |
JPH08140019A (ja) | 画像表示装置 | |
JPH09294252A (ja) | サンプリング装置 | |
JPH08115065A (ja) | 映像データ生成装置およびこれを有する映像表示装置 | |
JPH03245686A (ja) | 表示装置 | |
JPH11184437A (ja) | 信号処理回路および液晶ディスプレイ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041207 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |