JP3628133B2

JP3628133B2 - 映像表示装置

Info

Publication number: JP3628133B2
Application number: JP34846096A
Authority: JP
Inventors: 浩平渡邉; 雅弘村松
Original assignee: Toshiba Corp; Toshiba Digital Media Engineering Corp
Current assignee: Toshiba Corp; Toshiba Development and Engineering Corp
Priority date: 1996-12-26
Filing date: 1996-12-26
Publication date: 2005-03-09
Anticipated expiration: 2016-12-26
Also published as: JPH10187101A

Description

【０００１】
【発明の属する分野】
本発明は、液晶等の表示部を有する映像表示装置に関し、特に映像信号とサンプリングクロックとの位相関係に起因する縦線や文字等表示時のエッジのぼやけやジッター等を防止しするのに好適の映像表示装置に関する。
【０００２】
【従来の技術】
近年、画像データを圧縮する高能率圧縮符号化技術の進歩により、伝送レートの高い動画像データでも伝送可能となったことから、多種の情報信号の表示可能な映像機器が急速に普及している。
【０００３】
このような映像機器には、例えばビデオ信号やパソコンからの画像データ等の映像信号を取り込み、取り込んだ映像信号に基づく映像を、液晶パネルやディジタル・ミラー・ディバイス等の表示手段に表示する映像表示装置がある。
【０００４】
中でも、表示手段として液晶パネルを用いて構成された映像表示装置は、通常のＣＲＴの映像表示装置に比べ薄型・低消費電力等の特徴があることから、ユーザにとって、液晶パネルの採用が強く望まれている。
【０００５】
図６は従来の映像表示装置の一例を示すブロック図であり、例えば表示部手段として液晶パネルを用いて構成されたものである。
【０００６】
図６に示すように、入力端子１には、例えばビデオやビデオカメラからの再生映像信号、あるいはパソコンから送信された画像データ等の映像信号が供給される。供給された映像信号は映像信号処理回路２に与え、映像信号処理回路２は、入力映像信号に所定の信号処理を施すことにより、液晶パネル３０を駆動するための駆動電圧５に変換して出力する。このとき、映像処理回路２はタイミングパルス発生回路４からのタイミングパルスに基づいて変換処理を行うことにより、図７（ｂ）に示すような中間電圧を境に反転した駆動電圧５を発生することができる。この駆動動電圧５は、液晶パネル３０に設けられたＨドライバー３２に供給される。
【０００７】
液晶パネル３０は、入力映像信号に基づく映像を表示部３１に表示させる。表示部３１は、水平方向にＭ画素、垂直方向にＮ画素で構成されたものであり、上記Ｈドライバー３２及びＶドライバー３４の各駆動回路（電極）によって夫々駆動電圧をかけることで、各画素を構成する液晶分子の配列を代え、光の透過利用を代えて映像を表示する。
【０００８】
Ｈドライバー３２は、駆動電圧５をタイミング発生回路３からのサンプル・クロック６（以下、サンプルクロックと略記）により、例えば図８に示すタイミングで水平方向にサンプリングする。
【０００９】
例えば、Ｈドライバー３２は、図８に示すように、１水平期間の駆動電圧５が供給されると、この駆動電圧５中の映像表示部分を示すＭ画素に対応した信号から、タイミング発生回路３からのサンプルクロック６のＨレベルの対応したサンプル点を抽出することによりサンプリングを行い、こうして、Ｍ画素に与えるためのサンプリングされた駆動電圧５を得る。
【００１０】
その後、Ｈドライバー３２によりサンプリングされた駆動電圧５は、１水平期間ホールドされ、次の水平期間内に、接続される複数の制御線３３を介して表示部３１の各画素電極に印加される。
【００１１】
一方、Ｖドライバー３４には、タイミング発生回路３からのタイミングパルス７が供給される。Ｖドライバー３４は、接続する複数の制御線３５を介して各画素（ライン）とに接続されており、各画素に対して供給されたタイミングパルスに基づくタイミングで所定の電圧を印加する。つまり、制御線３５を介して所定の電圧が加わった画素（ライン）にＨドライバー３２によって１水平期間サンプリングされた駆動電圧５が印加される。つまり、Ｖドライバー３４は、タイミング発生回路３から供給されるタイミングパルス７により、Ｈドライバー３２により１水平期間サンプリングされた駆動電圧５が印加されるラインを縦方向にシフトして行くように動作させる。
【００１２】
このような構成及び動作によって、結果として、表示部３１に１フィールド分の映像信号１の映像を形成し且つ表示することが可能となる。
【００１３】
しかしながら、このような構成の液晶表示装置を含む従来の映像表示装置では、パソコン映像に多い文字や図形の映像を表示する場合、縦線の縁がぼやけたり、ジッターの発生による影響から、結果として文字や図形等の表示が見にくくなるという不都合が発生する場合がある。このような問題点が発生する場合について図９を用いて説明する。
【００１４】
図９はＨドライバー３２により２種類の位相の異なるサンプルクロックに基づいて駆動電圧５のサンプリング処理が行われた場合の動作を説明するための特性図である。
【００１５】
図９に示すように、入力される映像信号が、例えば表示面の１画素毎の幅に１、０を繰り返すような信号である場合には、駆動電圧５も同様に、映像信号処理回路２によって図９（ａ）に示す駆動電圧５に変換され、該駆動電圧５がＨドライバー３２に供給される。その後は、上述したようにタイミング発生回路３からのサンプルクロック６に基づいて駆動電圧のサンプリング処理が行われることになるが、仮に上記サンプルクロック６が図９（ｂ）に示すような位相関係である場合には、サンプリングされた駆動電圧５の電圧値は安定することから、特に問題はく、正常に映像を表示することができる。
【００１６】
しかし、図９（ｃ）に示すような位相関係のあるサンプルクロック６に基づいて、サンプリング処理を行うと、図中に示す矢印のように、駆動電圧５中の１と０との中間箇所の電圧値をサンプリングしたりしてしまう虞れがあり、また、入力映像信号とサンプルクロック６とが水平方向に変動してしまうことにより発生してしまうジッター等の影響から、ライン毎にＨまたはＬをサンプル点としてサンプリングしてしまうこともある。また、Ａ／Ｄ変換時においても、サンプルクロックとの位相関係によって駆動電圧５に対して悪影響を及ぼすこともある。
【００１７】
このため、このサンプリングされた駆動電圧５に用いて映像を表示すると、映像が画面上において、縦線のエッジがぼやけたり、ちらついたりして、見にくくくなってしまってしまう。
【００１８】
【発明が解決しようとする課題】
上記の如く、従来の映像表示装置では、入力映像信号に基づく映像を表示するために、映像信号をサンプルクロックに基づいてサンプリング処理を行い、駆動電圧を生成するが、サンプルクロックの位相がずれてしまうと、正常な映像を再現するのに必要な駆動電圧に変換することができず、ジッターが発生してしまい、その結果、縦線や文字等を画面表示した場合には、縦線のエッジがぼやけたり、ちらついたりして見にくい映像を表示してしまうという問題点があった、
そこで、本発明では上記問題点に鑑みてなされたもので、駆動電圧をサンプリングするサンプルクロックの位相を可変可能にすることで、入力映像信号とサンプリングクロックとの位相関係に起因する文字や図形表示時のエッジのぼやけや、ちらつき等を防止することのできる映像表示装置の提供を目的とする。
【００１９】
【課題を解決するための手段】
本発明による映像表示装置は、入力された映像信号に基づく画像を、複数の画素で構成される表示画面に表示する表示手段と、前記映像信号を前記表示画面の画素数に応じたサンプルクロックでサンプリングすることにより、前記表示面上に映像信号に基づく画像を表示するための映像信号電圧を生成するサンプリング手段と、前記サンプリング手段によりサンプリングされた前記映像信号電圧における周波数の高域成分を抽出する第１の抽出手段と、前記第１の抽出手段からの高域成分を積分することにより、積分電圧を抽出する第２の抽出手段と、前記第２の抽出手段からの積分電圧を検知するとともに、該積分電圧が最大となるように前記サンプリング手段を制御することにより、前記入力された映像信号に対する前記サンプルクロックの時間方向の位相を変化させる制御手段と、を具備したものである。
【００２０】
本発明においては、表示手段は、入力された映像信号に基づく画像を、複数の画素で構成される表示画面に表示する。サンプリング手段は、前記映像信号を前記表示画面の画素数に応じたサンプルクロックでサンプリングすることにより、前記表示面上に映像信号に基づく画像を表示するための映像信号電圧を生成する。第１の抽出手段は、前記サンプリング手段によりサンプリングされた前記映像信号電圧における周波数の高域成分を抽出し、前記第２の抽出手段は、前記第１の抽出手段からの高域成分を積分することにより、積分電圧を抽出する。その後、制御手段は、前記第２の抽出手段からの積分電圧を検知するとともに、該積分電圧が最大となるように前記サンプリング手段を制御することにより、前記入力された映像信号に対する前記サンプルクロックの時間方向の位相を変化させる。これにより、入力映像信号とサンプルクロックとの位相関係を最適な自動調整することが可能となり、文字や図形棟の表示時におけるエッジのぼやけや、ちらつき棟を防止することができる。
【００２１】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明する。
【００２２】
図１乃至図４は本発明に係る映像表示装置の一実施形態例を示し、図１は映像表示装置の回路構成を示すブロック図、図２は該装置を構成する各回路の出力波形を示す特性図、図３及び図４は本発明の装置の動作を説明するための説明図である。尚、図１は図６に示す従来装置と同様の構成用件には同一の符号を付している。
【００２３】
図６に示すように、入力端子１には、例えばビデオやビデオカメラからの再生映像信号、あるいはパソコンから送信された画像データ等の映像信号が供給される。供給された映像信号は映像信号処理回路２及びアナログ→ディジタル変換回路（以下、Ａ／Ｄ変換回路と略記し、図中にはＡ／Ｄと示す）１０に与える。
【００２４】
映像信号処理回路２は、入力映像信号に所定の信号処理を施すことにより、液晶パネル３０を駆動するための駆動電圧５に変換して出力する。このとき、映像処理回路２はタイミングパルス発生回路４からのタイミングパルスに基づいて変換処理を行うことにより、従来技術と同様の図７（ｂ）に示すような中間電圧を境に反転した駆動電圧５を発生することができる。この駆動動電圧５は、液晶パネル３０に設けられたＨドライバー３２に供給される。
【００２５】
液晶パネル３０は、入力映像信号に基づく映像を表示部３１に表示させる。表示部３１は、水平方向にＭ画素、垂直方向にＮ画素で構成されたものであり、上記Ｈドライバー３２及びＶドライバー３４の各駆動回路（電極）によって夫々駆動電圧をかけることで、各画素を構成する液晶分子の配列を代え、光の透過利用を代えて映像を表示する。
【００２６】
Ｈドライバー３２は、駆動電圧５をタイミング発生回路４０からのサンプルクロック６′により、例えば図２（ｂ）に示すタイミングで水平方向にサンプリングする。
【００２７】
例えば、Ｈドライバー３２は、１水平期間の駆動電圧５が供給されると、この駆動電圧５中の映像表示部分を示すＭ画素に対応した信号から、タイミング発生回路３からのサンプルクロック６′のＨレベルの対応したサンプル点を抽出することによりサンプリングを行い、こうして、Ｍ画素に与えるための駆動電圧５を得る。その後、Ｈドライバー３２によりサンプリングされた駆動電圧５は、１水平期間ホールドされ、次の水平期間内に、接続される複数の制御線３３を介して表示部３１の各画素電極に印加される。
【００２８】
一方、Ｖドライバー３４には、タイミング発生回路４０からのタイミングパルス７が供給される。Ｖドライバー３４は、接続する複数の制御線３５を介して各画素（ライン）とに接続されており、各画素に対して供給されたタイミングパルスに基づくタイミングで所定の電圧を印加する。つまり、制御線３５を介して所定の電圧が加わった画素（ライン）にＨドライバー３２によって１水平期間サンプリングされた駆動電圧５が印加される。つまり、Ｖドライバー３４は、タイミング発生回路４０から供給されるタイミングパルス７により、Ｈドライバー３２により１水平期間サンプリングされた駆動電圧５が印加されるラインを縦方向にシフトして行くように動作させる。このようにして、表示部３１に１フィールド分の映像信号１の映像を形成し且つ表示するようにしている。
【００２９】
ところで、本実施形態例における映像表示装置には、従来の問題点を解決するために、図１に示すような、Ａ／Ｄ変換回路１０、ディジタル→アナログ変換回路（以下、Ｄ／Ａ変換回路と略記し、図中にはＤ／Ａと示す）１２、ハイパスフィルタ（以下、ＨＰＦと略記）１４、クリッパ回路１６、ローパスフィルタ（以下、ＬＰＦと略記）１８及び制御手段としてのマイコン２０が設けられている。
【００３０】
上述したように、入力端子１を介して供給された映像信号は、Ａ／Ｄ変換回路１０に供給され、Ａ／Ｄ変換回路１０は、映像信号をＨドライバー３２と同じサンプリングクロック６’でサンプリングすることにより、デジタル信号１１に変換する。その後、ディジタル信号１１はＤ／Ａ変換回路１４に与える。
【００３１】
Ｄ／Ａ変換回路１２は、デジタル映像信号１１をＨドライバー３２と同じサンプリングクロック６’でサンプリングすることにより、再度アナログ信号電圧１３に変換し、図２（ｃ）に示すアナログ信号電圧１３をＨＰＦ１４に与える。
【００３２】
ＨＰＦ１４は、アナログ信号電圧１３の高域成分を抽出する。これにより、ＦＰＦ１４の出力電圧波形は、図２（ｄ）に示すものとなる。このＨＰＦ１４によって抽出された高域成分の出力電圧１５は、クリッパ回路１６に与える。
【００３３】
クリッパ回路１６は、入力波形の上部か下部、または上下の一定のレベルで切り取って、波形変換（クリンピンク゜）を行うものであって、本例では、下部を切り取って波形変換を行うベースクリッパが用いられている。即ち、クリッパ回路１６は、入力電圧波形の下部を０レベルで切りとり、上部のみを出力するようにクリッピングを行う。これにより、クリッパ回路１６の出力電圧波形は、図２（ｅ）に示すものとなる。
【００３４】
このクリッパ回路１６の出力電圧１７は、ＬＰＦ１８に与えられ、該ＬＰＦ１８によって積分されることにより、マイコン２０によりタイミング発生回路４０を制御するのに必要な、図２（ｆ）に示すＬＰＦ出力電圧１９を得る。即ち、ＬＰＦ１８の出力電圧１９は、マイコン２０に与える。
【００３５】
マイコン２０は、この入力電圧に基づきタイミング発生回路４０を制御して、入力映像信号とサンプルクロック６′との位相関係を変化させるように動作する。
【００３６】
例えば、マイコン２０は、ＬＰＦ１８からのＬＰＦ出力電圧１９の電圧値を検知し、仮に映像信号とサンプルクロック６′との位相関係が不安定となった場合には、検知した電圧値が最大となるように制御し、この制御信号電圧２１をタイミング発生回路４０に供給することでサンプルクロック６′の位相を正常な位相関係となるように補正する。これにより、映像信号とサンプルクロック６′との位相関係の安定化を図ることが可能となる。
【００３７】
このような構成の映像表示装置の動作を図３及び図４を参照しながら詳細に説明する。
【００３８】
いま、図１に示す映像表示装置に映像信号が入力され、該映像信号に基づく映像を液晶パネル３０の表示部３１に表示するものとする。このとき、上記の如く、映像信号処理回路２により変換された駆動電圧５は、Ｈドライバー３２に供給され、その後Ｈドライバー３２によって、タイミング発生回路４０からのサンプルクロック６′に基づきサンプリングが行われる。
【００３９】
このとき、例えばタイミング発生回路４０からのサンプルクロック６′が、図３（ｂ）に示すものであり、図３（ａ）に示す入力映像信号に対する位相関係のものであるとすると、クリッパ回路１８から出力される出力電圧１９の波形は、図３（ｃ）に示すものとなる。
【００４０】
つまり、クリッパ回路電圧１９は高域成分の波高値が高くなり、その後ＬＰＦ１８を通して出力されるＬＰＦの出力電圧１９もこれに伴い、図３（ｄ）に示すように大きくなる。
【００４１】
したがって、このような場合には映像信号とサンプルクロック６′との位相関係が安定していることから、マイコン２０は特にサンプルクロック６′の位相を変化させず、ＬＰＦ１８からの出力電圧値に基づく制御信号電圧をタイミング発生回路４０に与える。
【００４２】
これにより、ジッター等は発生せず、結果として、液晶パネル３０の表示部３１には、映像信号が文字や図形であったとしても、縦線のエッジにおけるぼやけや、ちらつきのない正常な映像を表示することができる。
【００４３】
一方、タイミング発生回路４０からのサンプルクロック６′が、例えば図４（ｂ）に示すものであり、図４（ａ）に示す入力映像信号に対する位相関係のものであったとする。すると、クリッパ回路１８から出力される出力電圧１９の波形は、図４（ｃ）に示すものとなる。
【００４４】
つまり、クリッパ回路電圧１９は、高域成分の波高値が低くなり、その後ＬＰＦ１８を通して出力されるＬＰＦの出力電圧１９もこれに伴い、図４（ｄ）に示すように小さくなる。
【００４５】
すると、マイコン２０は、ＬＰＦ出力電圧１９の電圧が最も大きくなるように、サンプリング・クロック６’の位相を変えるように制御する。即ち、ＬＰＦ出力電圧１９の電圧値が図３（ｄ）に示すように最も最大となるような制御信号電圧を、タイミング発生回路４０に供給することにより、タイミング発生回路４０は、安定した駆動電圧５のサンプリングを行うのに必要な映像信号との位相関係となるサンプルクロック６′を、出力することが可能となる。
【００４６】
これにより、入力映像信号とサンプルクロック６′との位相関係が不安定な場合でも、本発明によって正常なサンプリングを行うのに必要な位相のサンプルクロック６′へとなるように補正することができ、得られた駆動電圧５をＨドライバー３２により、各画素に印加することで、結果として、縦線のエッジのぼやけや、ちらつきのない映像を表示部３１に表示させることが可能となる。
【００４７】
次に、上記実施形態例におけるマイコン２０による制御により、サンプルクロック６′を変化させるタイミング発生回路４０の具体構成例を図５に示す。
【００４８】
図５は本発明に係る映像表示装置の他の実施形態例を示し、装置に用いられるタイミング発生回路内の具体的な回路構成を示すブロック図である。
【００４９】
本実施形態例におけるタイミング発生回路４０は、例えば、図示しないサンプルクロック発生手段と、直列に接続された７つのバッファ２２ａ〜２２ｇと、夫々のバッファからの出力を入力する入力端１０〜１７、マイコン２０からの制御信号電圧２１を入力する入力端Ａ０〜Ａ２及び変換したサンプルクロック６′を出力するための出力端Ｏを有するデコーダ２３とで構成されている。
【００５０】
タイミング発生回路４０を構成するバッファ２２ａには、タイミング発生回路４０４内の図示しないサンプルクロック発生手段からのサンプルクロックが供給されると共に、該サンプルクロックは、デコーダ２３の入力端１０にも供給される。つまり、このサンプルクロックは、位相を変化させる以前のサンプルクロックである。
【００５１】
バッファー２２ａ〜２２ｇは、図中に示すように直列に接続されており、夫々の出力は対応するデコーダ２３の入力端１１〜１７へと供給するように接続されている。即ち、バッファ２２ａの出力は入力端１１に、バッファ２２ｂの出力は入力端１２に、バッファ２２ｃの出力は入力端１３に、…と夫々デコーダ２３の各入力端へと供給するようになっている。バッファ２２ａ〜２２ｇは、入力クロックパルスを増幅することで、クロックパルスの位相を所定量変化させる。
【００５２】
したがって、このようにバッファ２２ａ〜２２ｇを直列に接続することで、夫々のバッファから出力されたクロックは、ゲート遅延分だけ位相が遅れたものとなる。
【００５３】
一方、デコーダー２３の入力端Ａ０〜Ａ２には、入力端Ａ０を最下位ビット、入力端Ａ２を最上位ビットとする３ビットで構成されたマイコン２０からの制御信号２１が供給されるようになっている。デコーダ２３は、該入力端Ａ０〜Ａ２から入力された制御信号電圧２１に基づいて、他の入力端１０〜１７から入力された互いに位相が異なるクロックパルスのいずれか１つを選択し、選択したクロックパルスをサンプルクロック６′として出力端０を介して出力する。
【００５４】
例えば、入力端Ａ０〜Ａ２に入力された制御信号電圧２１が全て“０”であり且つ他の入力端１０から入力されたサンプリングクロックが全て“１”である場合には、デコーダ２３は、入力端１７から入力されたサンプルクロックを選択し、出力端０を介してＨドライバー３０及びＡ／Ｄ変換回路１０に出力する。
【００５５】
これにより、制御信号電圧２１に基づく位相の異なるサンプルクロック６′を出力することが可能となる。
【００５６】
したがって、このような構成のタイミング発生回路４０を用いることにより、マイコン２０によって、前記ＬＰＦ１８からの出力電圧１９を検知するとともに、該出力電圧が常に最大となるように、タイミング発生回路４０に与える制御電圧信号電圧２１の電圧値を変えることにより、タイミング発生回路４０により出力されるサンプルクロック６の位相を変化させることが可能となる。
【００５７】
したがって、本実施形態例によれば、前記実施形態例と同様の効果を得る他、簡単にタイミング回路を構成することができるとともに、マイコン２０による制御によって、サンプリングするのに必要なサンプルクロックの位相を容易に変化させることが可能となる。
【００５８】
【発明の効果】
以上、述べたように本発明によれば、自動的に映像信号とサンプリングクロックとの位相関係を最適に調整し、文字、縦線等表示時のエッジのぼやけや、ジッター発生によるちらつき等を防止して、最適な映像を表示させることが可能となる効果を得る。
【図面の簡単な説明】
【図１】本発明に係る映像表示装置の一実施形態例を示すブロック図。
【図２】装置を構成する各回路の出力波形を示す特性図。
【図３】動作を説明するための説明図。
【図４】動作を説明するための説明図。
【図５】他の実施形態例を示すタイミング発生回路の回路構成を示すブロック図。
【図６】従来の映像表示装置の一例を示すブロック図。
【図７】映像処理回路の出力波形を示す特性図。
【図８】Ｈドライバーによる動作を説明するための説明図。
【図９】従来の問題点を説明するめたの説明図。
【符号の説明】
１…入力端子、２…映像信号処理回路、１０…Ａ／Ｄ変換回路、
１２…Ｄ／Ａ変換回路、１４…ＨＰＦ、１６…クリッパ回路、
１８…ＬＰＦ、２０…マイクロコンピュータ（マイコン）、
３０…液晶パネル、３１…表示部、３２…Ｈドライバー、
３３、３５…制御線、３４…Ｖドライバー、４０…タイミング発生回路、
６′…サンプルクロック、２１…制御信号電圧。

Claims

入力された映像信号に基づく画像を、複数の画素で構成される表示画面に表示する表示手段と、
前記映像信号を前記表示画面の画素数に応じたサンプルクロックでサンプリングすることにより、前記表示面上に映像信号に基づく画像を表示するための映像信号電圧を生成するサンプリング手段と、
前記サンプリング手段によりサンプリングされた前記映像信号電圧における周波数の高域成分を抽出する第１の抽出手段と、
前記第１の抽出手段からの高域成分を積分することにより、積分電圧を抽出する第２の抽出手段と、
前記第２の抽出手段からの積分電圧を検知するとともに、該積分電圧が最大となるように前記サンプリング手段を制御することにより、前記入力された映像信号に対する前記サンプルクロックの時間方向の位相を変化させる制御手段と、
を具備したことを特徴とする映像表示装置。
前記サンプリング手段は、前記サンプルクロックを発生するタイミング発生回路と、該タイミング発生回路からのサンプルクロックに基づきサンプリングするサンプリング回路とで構成され、前記制御手段は、前記タイミング発生回路を制御することにより、サンプルクロックの位相を変化させるように制御することを特徴とする請求項１に記載の映像表示装置。
前記タイミング発生回路は、供給されるサンプルクロックの位相を所定時間毎に夫々遅延させるために設けられた複数のバッファと、これらのバッファから出力されるクロックパルスの内、前記制御手段からの制御電圧に基づいて所定の出力クロックパルスを選択して、位相を変化させたサンプルクロックを出力するデコーダと、で構成したことを特徴とする請求項２に記載の映像表示装置。
前記表示手段は、液晶を用いて構成される液晶パネルであることを特徴とする請求項１乃至請求項３のいずれか１つに記載の映像表示装置。