JP3623701B2 - Ｈ型ブリッジ電源 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明はＨ型ブリッジ電源に関するものであり、特にＨ型ブリッジ電源のハイサイド側駆動用電源をスイッチドキャパシタ方式により構成した場合、Ｈ型ブリッジ電源を安定動作させるのに好適なＨ型ブリッジ電源に関する。
【０００２】
【従来の技術】
図１４は、一般的なＨ型ブリッジ電源の概要を示す回路図である。
図１４に示すＨ型ブリッジ電源は、トランジスタ（Ｑ２１，Ｑ１２）がオンでトランジスタ（Ｑ２２，Ｑ１１）がオフのタイミングと、トランジスタ（Ｑ２１，Ｑ１２）がオフでトランジスタ（Ｑ２２，Ｑ１１）がオンのタイミングとが交互に繰り返す。
【０００３】
トランジスタ（Ｑ２１，Ｑ１２）がオン、かつトランジスタ（Ｑ２２，Ｑ１１）がオフのタイミングにおいては、Ｑ２１〜Ｌｏ〜Ｑ１２の経路により、ハイサイド側からローサイド側に電流ｉが流れる。
また、トランジスタ（Ｑ２１，Ｑ１２）がオフ、かつトランジスタ（Ｑ２２，Ｑ１１）がオンのタイミングにおいては、Ｑ２２〜Ｌｏ〜Ｑ１１の経路により、ハイサイド側からローサイド側に電流ｉが流れる。これにより、Ｈ型ブリッジ電源は、常に負荷Ｌｏに電流ｉを供給する。
【０００４】
ここで、トランジスタＱ１１，Ｑ１２は、各々ドライブ回路Ｄ１１，Ｄ１２によってオン／オフ駆動される。前記ドライブ回路Ｄ１１，Ｄ１２は、独立電源Ｖ１１から供給される電流を受けて、トランジスタＱ１１，Ｑ１２を所定のタイミングで駆動する。また、トランジスタＱ２１は、ドライブ回路Ｄ２１によってオン／オフ駆動される。ドライブ回路Ｄ２１は、独立電源Ｖ２１から供給される電流を受けて、トランジスタＱ２１を所定のタイミングで駆動する。
【０００５】
また、トランジスタＱ２２は、ドライブ回路Ｄ２２によってオン／オフ駆動される。ドライブ回路Ｄ２２は、独立電源Ｖ２２から供給される電流を受けて、トランジスタＱ２２を所定のタイミングで駆動する。
したがって、図１４に示す一般的なＨ型ブリッジ電源は、各トランジスタＱ１１，Ｑ１２，Ｑ２１，Ｑ２２の各ドライブ回路Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２に電流を提供するため、３個の互いに絶縁された電源Ｖ１１，Ｖ２１，Ｖ２２が必要になる。
【０００６】
図１５は、図１４に示す負荷Ｌｏの例を示す回路図である。図１５（ａ）は負荷Ｌｏがモータ巻線の例であり、図１５（ｂ）はＬＣフィルタを介して負荷Ｌｏに直流出力を印加する例である。
図１６は、スイッチドキャパシタを用いたＨ型ブリッジ電源を示す回路図である。スイッチドキャパシタを用いたＨ型ブリッジ電源は、図１５に示すような負荷Ｌｏに電流を供給する場合、前記絶縁されたハイサイド側の電源Ｖ２１，Ｖ２２を無くして、Ｈ型ブリッジ電源を小型化するものである。
【０００７】
図１６に示すスイッチドキャパシタを用いたＨ型ブリッジ電源と図１４に示すＨ型ブリッジ電源が異なるのは、次の点である。
第１の点は、ドライブ回路Ｄ２１を駆動する電源が主にコンデンサＣ２１１とダイオードＤ２１１とから構成され、同様に、ドライブ回路Ｄ２２を駆動する電源が主にコンデンサＣ２２１とダイオードＤ２２１とから構成されている点である。
【０００８】
なお、この明細書において、スイッチドキャパシタとは、コンデンサＣ２１１とドライブ回路Ｄ２１、及びコンデンサＣ２２１とドライブ回路Ｄ２２に相当する。
第２の点は、各トランジスタＱ１１，Ｑ１２，Ｑ２１，Ｑ２２のエミッタ−コレクタ間にダイオードＤ１１，Ｄ１２，Ｄ２１，Ｄ２２が設けられている点である。
【０００９】
以下、図１６に示すスイッチドキャパシタを用いたＨ型ブリッジ電源の動作について説明する。
トランジスタ（Ｑ２１，Ｑ１２）がオンでトランジスタ（Ｑ２２，Ｑ１１）がオフのタイミングとトランジスタ（Ｑ２１，Ｑ１２）がオフでトランジスタ（Ｑ２２，Ｑ１１）がオンのタイミングとが、交互に繰り返すことは、図１４に示すＨ型ブリッジ電源と同様である。
【００１０】
違いは、次の点にある。すなわち、トランジスタ（Ｑ２１，Ｑ１２）がオフでトランジスタ（Ｑ２２，Ｑ１１）がオンすると、Ｑ２２〜Ｌｏ〜Ｑ１１の経路によりハイサイド側からローサイド側に電流ｉが流れる。このとき、ダイオードＤ１１のアノード−カソード間は同一電位になるため、電源Ｖ１１〜ダイオードＤ２１１〜コンデンサＣ２１１を介して、コンデンサＣ２１１が電源Ｖ１１により充電される。
【００１１】
コンデンサＣ２１１に蓄積された電荷は、トランジスタ（Ｑ２２，Ｑ１１）がオフのタイミングにおいて、ドライブ回路Ｄ２１へ電流ｉ２１１として供給され、トランジスタＱ２１を駆動する。
同様に、トランジスタ（Ｑ２１，Ｑ１２）がオンでトランジスタ（Ｑ２２，Ｑ１１）がオフとすると、Ｑ２１〜Ｌｏ〜Ｑ１２の経路によりハイサイド側からローサイド側に電流ｉが流れる。このとき、ダイオードＤ１２のアノード−カソード間は同一電位になるため、電源Ｖ１１〜ダイオードＤ２２１〜コンデンサＣ２２１を介して、コンデンサＣ２２１が充電される。
【００１２】
コンデンサＣ２２１に蓄積された電荷は、トランジスタ（Ｑ２１，Ｑ１２）がオフのタイミングにおいて、ドライブ回路Ｄ２２へ電流ｉ２２１として供給され、トランジスタＱ２２を駆動する。
ここで、コンデンサＣ２１１を例にして説明する。コンデンサＣ２１１の容量をＣ、トランジスタ（Ｑ２１，Ｑ１２），（Ｑ１１，Ｑ２２）のスイッチング周期をＴとすると、Ｃ≧（ｉ２１１×Ｔ）／Ｖ１１を満足するならば、コンデンサＣ２１１の両端に発生する電圧はほとんど変化せず、図１４に示す電源Ｖ２１１の電圧とほとんど等価と見なすことができる。以上の事情は、コンデンサＣ２２１でも同様である。
【００１３】
したがって、図１６に示すスイッチドキャパシタを用いたＨ型ブリッジ電源によれば、ドライブ回路Ｄ２１，Ｄ２２にコンデンサＣ２１１，Ｃ２２１から交互に電流ｉ２１１，ｉ２２１が供給され、これによって負荷Ｌｏに電流ｉが供給される。したがって、互いに絶縁されている独立電源Ｖ２１，Ｖ２２（図１４参照）が不要になり、Ｈ型ブリッジ電源を小型化することができる。以上がスイッチドキャパシタを用いたＨ型ブリッジ電源の動作である。
【００１４】
【発明が解決しようとする課題】
前記したスイッチドキャパシタを用いたＨ型ブリッジ電源には、次の問題点がある。
第１に、スイッチドキャパシタを用いたＨ型ブリッジ電源において、負荷Ｌｏに流す電流ｉを一方向に長い期間に亙って流す場合、図１６に示すコンデンサＣ２１１又はコンデンサＣ２２１に十分に電荷が蓄積されず、トランジスタＱ２１，Ｑ２２のスイッチングに失敗することがある。
【００１５】
図１７は、トランジスタ（Ｑ２２，Ｑ１１）がオフ状態を何サイクルにも亙って継続し、トランジスタ（Ｑ２１，Ｑ１２）がオン状態を何サイクルにも亙って継続する状態を示す波形図である。図示するように、ある期間に亙って前記した状態が継続すると、コンデンサＣ２１１の両端の電圧Ｖｃ２１１が下がり、動作安定限界点Ｐ以下になると、トランジスタ（Ｑ２１，Ｑ２２，）がオン／オフ動作を行わなくなり、Ｈ型ブリッジ電源は電源としての機能を果たさなくなる。
【００１６】
本発明は、前記した従来技術の問題点に鑑み為されたもので、Ｈ型ブリッジ電源のハイサイド側駆動用電源をスイッチドキャパシタ方式により構成する場合、Ｈ型ブリッジ電源を安定動作させるのに好適なＨ型ブリッジ電源を提供することを目的とする。
【００２２】
【課題を解決するための手段】
請求項１に記載の発明は、ハイサイド側に設けられた第１、第２のスイッチング素子と、前記第１、第２のスイッチング素子の駆動用電源として、少なくともコンデンサを含んでいる第１、第２のスイッチドキャパシタと、さらにローサイド側に設けられた第３、第４のスイッチング素子と、前記第３、第４のスイッチング素子の駆動用電源として設けられた単一の絶縁電源とから構成され、第１のスイッチング素子と第３のスイッチング素子の組、及び第２のスイッチング素子と第４のスイッチング素子の組が一定周期毎に交互にオン／オフすることにより電力を供給するＨ型ブリッジ電源において、三角波電圧を出力する三角波発振手段と、Ｈ型ブリッジ電源の出力と指令値との誤差を検出する誤差検出用増幅手段と、誤差検出用増幅手段から出力される誤差電圧を電位差を有する同位相の２つの誤差電圧に変換するデュアル誤差電圧発生手段と、デュアル誤差発生手段から出力される第１の誤差電圧と三角波発振手段から出力される三角波電圧を比較して、第１のスイッチング素子と前記第３のスイッチング素子を一定周期内に確実に駆動するため、第１及び第３のスイッチング素子を一定周期内にオンする第１のパルスを生成する第１の比較手段と、デュアル誤差発生手段から出力される第２の三角波電圧と三角波発振器から出力される三角波電圧を比較して、第１のパルスが出力されている前後の所定期間に亙って、第２、第４のスイッチング素子をオフにする第２のパルスを生成する第２の比較手段とを備えたことを特徴とする。
【００２３】
請求項１記載の発明によれば、デュアル誤差発生手段から出力される第１の誤差電圧と三角波電圧を用いて第１のパルスを生成し、かつデュアル誤差発生手段から出力される第２の誤差電圧と三角波電圧を用いて第２のパルスを生成している。したがって、第１のスイッチング素子と前記第３のスイッチング素子をオンすることができると共に、第１のスイッチング素子と前記第３のスイッチング素子をオンする前後の所定期間に亙って、第２及び第４のスイッチング素子をオフすることができる。
【００２４】
請求項２記載の発明は、請求項１記載のＨ型ブリッジ電源において、第１の比較手段が三角波の１サイクルにおいて、第１のパルスを１個だけ所定時間ラッチし、三角波の次のサイクルまで第１のパルスを出力しないように構成したことを特徴とする。
請求項２記載の発明によれば、三角波の１サイクル期間における第１のパルスの出力数を１個に制限することができる。
【００２５】
請求項３記載の発明は、請求項１記載のＨ型ブリッジ電源において、誤差検出用増幅手段から出力される誤差電圧を一定範囲内の電圧値に制限する誤差電圧制限手段を設けたことを特徴とする。
請求項３記載の発明によれば、誤差電圧が一定範囲内の電圧に制限されるため、第１及び第３のスイッチング素子に供給する第１のパルス及び第２のパルスのＨとＬのデューティを予め定められた範囲内に収めることが可能になる。
【００２６】
請求項４記載の発明は、請求項１記載のＨ型ブリッジ電源において、誤差検出用増幅手段から出力される誤差電圧を一定範囲内の電圧に制限する場合、三角波電圧の上側ピーク値と下側ピーク値に追従して制限することを特徴とする。
請求項４記載の発明によれば、三角波電圧の上側ピークと下側ピーク値に追従して、誤差電圧の上側ピーク値と下側ピーク値が定められる。
【００２７】
【発明の実施の形態】
以下、添付の図面に示す実施の形態について説明する。
図１は、本発明に関連するＨ型ブリッジ電源を示す回路図である。図１に示すＨ型ブリッジ電源は、図１６に示すスイッチドキャパシタを用いたＨ型ブリッジ電源のトランジスタＱ２１，Ｑ２２，Ｑ１１，Ｑ１２を確実にスイッチングさせるため、トランジスタＱ１１，Ｑ１２，Ｑ２１，Ｑ２２のドライブ回路Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２に所定のタイミングでパルスを供給するＰＷＭパルス生成回路を付加したものである。
【００２８】
なお、図１に示すＨ型ブリッジ電源において、図１６に示すＨ型ブリッジ電源と同一部分については、その説明を省略する。
図１に示すＨ型ブリッジ電源は、図１６に示すＨ型ブリッジ電源に加えて、所定の電位差を有する２つの三角波を発生するデュアル三角波発生回路１０と、負荷Ｌｏに流れる電流ｉを電圧に変換する抵抗Ｒ５と、抵抗Ｒ５の両端の電圧から前記電流ｉに相当する電圧を検出出力する電流検出器１７と、前記検出出力と電源１２から出力される指令値との誤差を増幅して出力する誤差検出用増幅器１３と、前記誤差増幅器１３の誤差電圧を一定範囲の電圧ＶＣＬ１〜ＶＣＬ２（図２参照）にクランプするクランプ回路１４と、前記クランプ回路１４によってクランプされた電圧ＶＣＬとデュアル三角波発生回路１０から出力される上側三角波電圧ＶＬ１とを受け、両者を比較してパルスを生成するコンパレータ１５と、同じく前記クランプ回路１４にクランプされた電圧ＶＣＬとデュアル三角波発生回路１０から出力される下側三角波電圧ＶＬ２とを受け、両者を比較してパルスを生成するコンパレータ１６とから構成されている。
【００２９】
ここで、抵抗Ｒ５の両端の電圧に基づいて負荷Ｌｏに流れる電流ｉに相当する検出出力（電流検出器１７の出力）と指令値との誤差を誤差検出用検出器１３によって求めるのは、負荷Ｌｏに流れる電流ｉが指令値に等しい値になるように、フィードバック制御するためである。
また、クランプ回路１４は、三角波発振器１１の出力電圧ＶＬを受けて、誤差検出用増幅器１３の誤差電圧ＶＯをクランプする電圧上限値ＶＣＬ１と電圧下限値ＶＣＬ２を定める。電圧上限値ＶＣＬ１は下側三角波電圧ＶＬ２を上回らない値に設定され、電圧下限値ＶＣＬ２は上側三角波電圧ＶＬ１を下回らない値に設定されている。これは、三角波電圧ＶＬの１サイクル期間内に、コンパレータ１５又はコンパレータ１６からパルスを出力するためである。
【００３０】
また、前記デュアル三角波発生回路１０は、三角波電圧ＶＬを出力する三角波発振器１１と、三角波電圧ＶＬを上側三角波電圧ＶＬ１と下側三角波電圧ＶＬ２とに分圧する抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４から成る分圧器とから構成されている。
図２は、図１に示すＨ型ブリッジ電源の動作を説明するための波形図である。 図２に示すように、デュアル三角波発生回路１０は、三角波発振器１１から出力される三角波電圧ＶＬを上側三角波電圧ＶＬ１と下側三角波電圧ＶＬ２とに分圧して出力する。
【００３１】
また、クランプ回路１４は、図２に示すように、誤差増幅器１３の誤差電圧ＶＯのクランプ電圧ＶＣＬを、前記電圧上限値ＶＣＬ１と電圧下限値ＶＣＬ２の間の電圧に設定する。図２に示す例では、誤差増幅器１３の誤差電圧ＶＯは、電圧上限値ＶＣＬ１にクランプされ、クランプ電圧ＶＣＬ（ＶＯ）として出力されている。
【００３２】
図２から明らかなように、コンパレータ１５の出力は、三角波電圧ＶＬ１がクランプされた電圧ＶＣＬを超えたとき立ち下がってＬとなり、三角波電圧ＶＬ１がクランプされた電圧ＶＣＬを下回ったとき立ち上がってＨとなる。コンパレータ１５の出力は、ドライブ回路Ｄ２１，Ｄ１２入力される。
また、コンパレータ１６の出力は、三角波電圧ＶＬ２がクランプされた電圧ＶＣＬを超えたとき立ち上がってＨとなり、三角波電圧ＶＬ２がクランプされた電圧ＶＣＬを下回ったとき立ち下がってＬとなる。コンパレータ１６の出力は、ドライブ回路Ｄ２２，Ｄ１１に入力される。
【００３３】
図１と図２に示すＨ型ブリッジ電源によれば、三角波の一周期内に、コンパレータ１６が必ずＨになる期間（図中、絶対オンパルスと記載する）が存在する。したがって、図２に示すように、トランジスタＱ２２，Ｑ１１の周期的なオン／オフが必ず確保されるため、コンデンサＣ２１１への充電が不十分になることが防止される。その結果、コンデンサＣ２１１の両端の電圧Ｖｃ２１１の下降が防止され、動作安定限界点Ｐ以下になることが防止され（図１７参照）、Ｈ型ブリッジ電源としての機能が損なわれることを有効に防止できる。
【００３４】
以上の説明においては、コンデンサＣ２１１側を例にして説明したが、図１に示すＨ型ブリッジ電源は、コンデンサＣ２２１側についても同様に機能する。
また、以上の説明においては、コンパレータ１５，１６の出力を図示するようにドライブ回路Ｄ１２，２１，１１，２２に入力するものとして説明した。
図３は前記した絶対オンパルスが入力される結果、コンデンサＣ２１１又はＣ２２１が充電され、トランジスタＱ２１又はＱ２２がオン／オフを繰り返す状態を示す図である。従来技術の欄において説明した図１７と図３とを比較することにより、図１に示すＨ型ブリッジ電源の効果がより明確になる。
【００３５】
なお、図２において、デッドタイムと記載した期間は、図１に示すＨ型ブリッジ電源において必要な期間である。すなわち、コンパレータ１５の出力とコンパレータ１６の出力が対象になり、トランジスタ（Ｑ２１，Ｑ１２）とトランジスタ（Ｑ２２，Ｑ１１）のスイッチングが同時に生じると、図１６において、電源ＶｃｃからトランジスタＱ２１、Ｑ１１、及びトランジスタＱ２２，Ｑ１２を通して電流（以下、貫通電流と称する）が流れ、回路の破壊を招く。そこで、図１に示すＨ型ブリッジ電源においては、前記貫通電流を無くすため、三角波電圧ＶＬをデュアルの三角波電圧ＶＬ１，ＶＬ２に加工し、貫通電流の発生を防止している。
【００３６】
また、図１６に示すトランジスタＱ２１，Ｑ２２，Ｑ１１，Ｑ１２は、トランジスタだけに限定されるものではない。トランジスタの他に、ＦＥＴ，ＩＧＢＴ，ＳＩＴ等を含む全てのスイッチング素子が含まれる。
また、図１に示すＨ型ブリッジ電源においては、前記した絶対オンパルス及びデッドタイム（図２参照）を含むトランジスタＱ２１，Ｑ２２，Ｑ１１，Ｑ１２の駆動パルスを次のように形成した。すなわち、三角波をデュアル化し、コンパレータを用いてＰＷＭ制御するアナログ方式を用いた。
【００３７】
しかし、本発明はこれに限定されるものではなく、例えばラッチ回路を用いて強制的に絶対オンパルス及びデッドタイムを形成してもよいし（第２の実施の形態として、後述する）、ＭＰＵを用いて強制的に絶対オンパルス及びデッドタイムを形成するようにしてもよい。すなわち、絶対オンパルスとデッドタイムが含まれる駆動パルスを形成することができればよい。これは、次に述べる第１の実施の形態においても同様である。
【００３８】
図４は、本発明の第１の実施の形態を示す回路図である。図４に示す第１の実施の形態において、図１に示すＨ型ブリッジ電源と同一部分には同一符号を付してその説明を省略する。この第１の実施の形態は、特許請求の範囲に記載する請求項１，３に対応する。
図４に示す第１の実施の形態が図１に示すＨ型ブリッジ電源と異なっているのは、次の点である。すなわち、図１に示すＨ型ブリッジ電源においては三角波発振器１１から出力される電圧をデュアル波形に加工したが、第１の実施の形態においては誤差検出用増幅器１３の誤差電圧ＶＯをデュアル波形に加工している点である。アナログ方式という点では、図１に示すＨ型ブリッジ電源と同様である。
【００３９】
以下、第１の実施の形態の動作について説明する。図４に示すように、三角波発振器１１は三角波電圧ＶＬをコンパレータ１５、１６に出力する。
また、誤差検出用増幅器１３は、電源１２から出力される指令値と負荷Ｌｏ（図１６参照）に流れる電流ｉを電圧に変換した検出出力とを受け、誤差電圧ＶＯを出力する。誤差電圧ＶＯは、誤差電圧ＶＯを上側誤差電圧ＶＯ１と下側誤差電圧ＶＯ２とに分圧する抵抗Ｒ６，Ｒ７，Ｒ８，Ｒ９から成る分圧器に入力される。上側誤差電圧ＶＯ１と下側誤差電圧ＶＯ２は、クランプ回路１４に入力される。
【００４０】
クランプ回路１４は、三角波発振器１１の出力電圧ＶＬを受けて、クランプ電圧の電圧上限値ＶＣＬ１と電圧下限値ＶＣＬ２を定め、前記上側誤差電圧ＶＯ１と下側誤差電圧ＶＯ２をクランプ電圧の電圧上限値ＶＣＬ１と電圧下限値ＶＣＬ２にクランプする。
その結果、コンパレータ１５とコンパレータ１６は、図５に示すような駆動パルスを出力する。
【００４１】
図５（ａ）に示す波形は、図１６に示すトランジスタＱ２１に対する絶対オンパルスとデッドタイムの形成を示す図である。図示すように、コンパレータ１５は、三角波発振器１１から出力される三角波電圧ＶＬが前記上側誤差電圧ＶＯ１を超えたとき立ち上がってＨとなり、逆に三角波電圧ＶＬが前記上側誤差電圧ＶＯ１を下回ったとき立ち下がってＬとなる。これによって、トランジスタＱ２１に対する絶対オンパルスが形成される。
【００４２】
同様に、コンパレータ１６は、三角波発振器１１から出力される三角波電圧ＶＬが前記下側誤差電圧ＶＯ２を超えたとき立ち下がってＬとなり、逆に三角波電圧ＶＬが前記下側誤差電圧ＶＯ２を下回ったとき、立ち上がってＨとなる。これによって、トランジスタＱ２１に対するデッドタイムが形成される。
また、図５（ｂ）に示す波形は、図１６に示すトランジスタＱ２２に対する絶対オンパルスとデッドタイムの形成を示す図である。図示すように、コンパレータ１５は、三角波発振器１１から出力される三角波電圧ＶＬが上側誤差電圧ＶＯ１を下回ったとき立ち下がってＬとなり、逆に前記三角波電圧ＶＬが上側誤差電圧ＶＯ１を超えたとき立ち上がってＨとなる。これによって、トランジスタＱ２２に対するデッドタイムが形成される。
【００４３】
同様に、コンパレータ１６は、三角波発振器１１から出力される三角波電圧ＶＬが前記下側誤差電圧ＶＯ２を下回ったとき立ち上がってＨとなり、逆に三角波電圧ＶＬが前記下側誤差電圧ＶＯ２を超えたとき、立ち下がってＬとなる。これによって、トランジスタＱ２２に対する絶対オンパルスが形成される。
その結果、図４に示す第１の実施の形態によれば、図５に示すように、絶対オンパルスとデッドタイムを形成することができる。なお、絶対オンパルス及びデッドタイムの意味は、図１に示すＨ型ブリッジ電源と同様である。
【００４４】
図６は、本発明の第２の実施の形態を示す回路図である。図６に示す第２の実施の形態において、図１に示すＨ型ブリッジ電源と同一部分には同一符号を付している。この第２の実施の形態は、特許請求の範囲に記載する請求項２，３に対応する。
第２の実施の形態は、誤差検出用増幅器１３の誤差電圧ＶＯが、三角波電圧ＶＬのスルーレートよりも充分に速く変化した場合、充分なデッドタイムを確保できない現象を回避するものである。以下、前記充分なデッドタイムを確保できない現象について説明する。この第２の実施の形態は、前記図１に示すＨ型ブリッジ電源及び第１の実施の形態に適用可能である。本明細書において、「スルーレート」の語句は、通常の増幅器出力波形における出力電圧のスルーレートの語句を、例えば三角波発振器からの三角波状の出力波形について限定的に使用している。
【００４５】
図７は、図１に示すＨ型ブリッジ電源において、デッドタイムを充分に確保できない状態を示す波形図である。図示するように、誤差検出用増幅器１３の誤差電圧ＶＯが極端に速く変化する場合、三角波１サイクルの中でスイッチングが何回も行われ、充分なデッドタイムを確保できず、トランジスタＱ２１，Ｑ１２及びＱ２２，Ｑ１１のスイッチング周波数が高くなる現象が生じる。その結果、Ｈ型ブリッジ電源の動作が不安定になる。
【００４６】
第２の実施の形態はこの現象を回避するために為されたものである。図８及び図９は、図６に示す第２の実施の形態の動作を示す波形図である。以下、図８及び図９に示す波形図に基づいて、図６に示す第２の実施の形態について説明する。なお、図８に示す（ａ）は、誤差検出用増幅器１３の誤差電圧ＶＯがゆるやかに変化している部分であり、図８に示す（ｂ）は誤差検出用増幅器１３の誤差電圧ＶＯが激しく変化している部分である。
【００４７】
図６において、誤差検出用増幅器１３の誤差電圧ＶＯは、前記図１に示すＨ型ブリッジ電源又は第１の実施の形態と同様に、クランプ回路１４の働きにより、クランプ回路出力電圧変動範囲内（ＶＣＬ１〜ＶＣＬ２）の電圧値にクランプされる。
発振器２１は、第１の発振波として三角波電圧ＶＬを出力し、第２の発振波として矩形波電圧ＶＴを出力する。
【００４８】
コンパレータ２２は、発振器２１から出力される三角波電圧ＶＬと誤差検出用増幅器１３の誤差電圧ＶＯとを比較し、三角波電圧ＶＬの方が大きいときＨとなり、誤差電圧ＶＯの方が大きいＬとなる信号Ａを出力する。
コンパレータ２２の出力は、一方において、デッドタイム作成回路２３に入力され、他方においてラッチ回路２４に入力される。
【００４９】
デッドタイム作成回路２３は、コンパレータ２２から信号ＡとしてＨが入力されたとき、図８に示すように、一方において予め定められたデッドタイムＴだけ立ち上がり部だけを遅延させたたパルス信号Ｂ１を出力し、他方において立ち下がり部は遅延させていないが立ち上がり部を予め定められたデッドタイムＴだけ遅延させたパルス信号Ｂ２を出力する。
【００５０】
前記した発振器２１から出力される矩形波電圧ＶＴとコンパレータ２２から出力されるパルス信号Ａとデッドタイム作成回路２３から出力されるパルス信号Ｂ１，Ｂ２は、図６に示すように、各々ラッチ回路２４に入力される。
ラッチ回路２４は、ゲート２４０〜２４７及びＲＳフリップフロップ２４８、２４９から構成されている。ラッチ回路２４は、図８に示す三角波電圧ＶＬの上昇期間、下降期間において、誤差検出用増幅器１３の誤差電圧ＶＯと１回目の交差でのみＲＳフリップフロップ２４８（Ｑ１）、２４９（Ｑ２）を反転させ、２回目以降の交差ではＲＳフリップフロップ２４８（Ｑ１）、２４９（Ｑ２）を反転させないように構成した回路である。図８は、この回路の動作の詳細を示したものである。なお、図８において、ドライブオン信号はＬに設定されているものとする。また、図８において、符号Ａ，Ｂ１，Ｂ２，Ｃ，Ｄ……Ｑ１，Ｑ２は、図６に示す各部の波形を示している。また、図８において、２本の矢印で示した部分は、デッドタイムを示している。
【００５１】
また、図９は、図８に示す波形から、誤差検出用増幅器１３の誤差電圧Ｖ０と三角波電圧ＶＬとＲＳフリップフロップ２４８、２４９の出力Ｑ１，Ｑ２だけを抜き出したものである。
図６に示す第２の実施の形態によれば、図８及び図９から明らかなように、１回の上昇期間に複数回の交差があったとしても、最初の交差でのみ前記Ｑ１、Ｑ２が反転し、次の下降期間における１回目の交差があるまで前記Ｑ１、Ｑ２は反転しないように構成されている。
【００５２】
したがって、第２の実施の形態によれば、誤差検出用増幅器１３の誤差電圧ＶＯが、三角波電圧ＶＬのスルーレートよりも充分に速く変化した場合でも、最初の交差によるデッドタイムをラッチ回路２４によりラッチすることができるため、充分なデッドタイムを確保することが可能になる。
図１０は、本発明の第３の実施の形態を示す回路図である。図１０に示す第３の実施の形態において、図１に示すＨ型ブリッジ電源と同一部分には同一符号を付している。この第３の実施の形態は、特許請求の範囲に記載する請求項３に対応する。
【００５３】
第３の実施の形態は、図１６に示すドライブ回路Ｄ２１，Ｄ２２又はトランジスタＱ２１，Ｑ２２に供給するＰＷＭ信号のＨとＬのデューティを予め定められた範囲内に収め（例えば、１０〜９０パ−セント以内）、絶対オンパルスとデッドタイムを確保するものである。
図１０において、３０，３６はツェナーダイオードを逆方向に２つ接続した回路、Ｒ１０は抵抗、３１，３２は電源、３３，３４はダイオード、３７はＰＷＭコンパレータである。
【００５４】
第１に、図１０に示す第３の実施の形態によれば、誤差検出用増幅器１３の負帰還路に一対の逆方向接続されたツェナーダイオード３０が設けられているため、誤差検出用増幅器１３の出力は上限と下限が制限された出力電圧となる。すなわち、誤差検出用増幅器１３は、リミッタの役割を果たす。したがって、誤差検出用増幅器１３の誤差電圧ＶＯは、図１１に示すように、Ｌ１〜Ｌ２の範囲の電圧となる。前記Ｌ１〜Ｌ２の範囲の電圧を三角波発振器１１から出力される三角波電ＶＬの上限値と下限値の内側に設定することにより、図１２に示すように、ＰＷＭコンパレータ３７から出力されるＰＷＭ信号はＨとＬが所定範囲内のデューティを持つように設定される。
【００５５】
第２に、図１０に示す第３の実施の形態によれば、電源３１，３２とダイオード３３，３４は、電源３１，３２を上限及び下限の基準電圧とするクランプ回路の役割を果たす。したがって、誤差検出用増幅器１３の誤差電圧ＶＯは、図１１に示すように、前記第１の場合と同様に、クランプ電圧Ｌ１〜Ｌ２の範囲の電圧となる。前記クランプ電圧Ｌ１〜Ｌ２を三角波発振器１１から出力される三角波電ＶＬの上限値と下限値の内側に設定することにより、図１２に示すように、ＰＷＭコンパレータ３７から出力されるＰＷＭ信号はＨとＬが所定範囲内のデューティを持つように設定される。
【００５６】
第３に、図１０に示す第３の実施の形態によれば、一対の逆方向接続されたツェナーダイオード３６は、前記した電源３１，３２とダイオード３３，３４と同様に、誤差検出用増幅器１３の誤差電圧ＶＯを上限値Ｌ１又は下限値Ｌ２にクランプするクランプ回路の役割を果たす。したがって、誤差検出用増幅器１３の誤差電圧ＶＯは、図１１に示すように、クランプ電圧Ｌ１〜Ｌ２の範囲の電圧となる。前記クランプ電圧Ｌ１〜Ｌ２を三角波発振器１１から出力される三角波電ＶＬの上限値と下限値の内側に設定することにより、図１２に示すように、ＰＷＭコンパレータ３７から出力されるＰＷＭ信号はＨとＬが所定範囲内のデューティを持つように設定される。
【００５７】
なお、図１０に示す第３の実施の形態では、誤差検出用増幅器１３の負帰還路に接続された一対の逆方向接続されたツェナーダイオード３０と、電源３１，３２とダイオード３３，３４の組みと、誤差検出用増幅器１３の出力側に接続された一対の逆方向接続されたツェナーダイオード３６を１つの実施の形態として説明したが、言うまでもなく、これらを単独に設けても良い。
【００５８】
以上の説明から明らかなように、第３の実施の形態によれば、図１６に示すドライブ回路Ｄ２１，Ｄ２２又はトランジスタＱ２１，Ｑ２２のベース端子に供給するＰＷＭ信号のＨとＬのデューティを予め定められた範囲内に収めることができ、絶対オンパルスとデッドタイムを確保することができる。
図１３は、本発明の第４の実施の形態を示す回路図である。第４の実施の形態は、入力される三角波のピーク値を検出しながら、前記誤差検出用増幅器１３のクランプ電圧を定めるものである。
【００５９】
前記した第３の実施の形態においては、クランプ電圧が三角波発振器から出力される三角波電圧ＶＬ内に収まるように構成した。しかし、前記クランプ電圧は、温度、経時ドリフト、経年ドリフト、電源電圧の変動等により変化する。
さらに、三角波発振器１１も同様に、温度、経時ドリフト、経年ドリフト、電源電圧の変動等により、発生する三角波電圧が変化する。
【００６０】
その結果、図１６に示すドライブ回路Ｄ２１，Ｄ２２又はトランジスタＱ２１，Ｑ２２に供給するＰＷＭ信号のＨとＬのデューティを予め定められた範囲内に収めることが困難になることがある。その結果、絶対オンパルスと充分なデッドタイムを確保することができない事態が生じる。
そこで、入力される三角波電圧ＶＬのピーク値を検出しながら、誤差検出用増幅器１３のクランプ電圧（上側クランプ電圧ＶＣＬ１、下側クランプ電圧ＶＣＬ２）を定めるようにしたものである。この第４の実施の形態は、図１に示すＨ型ブリッジ電源、及び第１の実施の形態に適用されるものである。また、第４の実施の形態は、特許請求の範囲に記載する請求項４に対応する。
【００６１】
以下、図１３に示す第４の実施の形態について説明する。
図１３において、４０，４６，４７，５０，５６，５７は、オペアンプである。また、４１，４２，４３，４８，５１，５２，５３，５８は、ダイオードである。また、４４，５４は、コンデンサである。さらに、４５，５５，Ｒ１１〜Ｒ１７は、抵抗である。ここで、４０〜４８の符号が付された素子は上側クランプ電圧ＶＣＬ１を定める動作を行い、５０〜５８の符号が付された素子は下側クランプ電圧ＶＣＬ２を定める動作をする。
【００６２】
図１３に示す回路に三角波電圧の上昇部分が入力されると、オペアンプ４０は、コンデンサ４４の充電を開始する。すなわち、三角波電圧が上昇して行くと、ダイオ−ド４２が導通すると共に、ダイオ−ド４３が導通してコンデンサ４４が充電されて行く。この状態は三角波電圧が上側ピークに達するまで継続し、コンデンサ４３は前記ピーク値に相当する電圧値になる。オペアンプ４６は、コンデンサ４３における前記ピーク値に相当する電圧値を適宜のゲインで増幅し、上側ピーク電圧ＶＨＰとして出力する。
【００６３】
三角波電圧が下降状態に入ると、ダイオ−ド４１が導通すると共に、抵抗４５を介してコンデンサ４４に蓄積された電荷の放電が開始される。このときの放電量は、抵抗４５の抵抗値によって定められる。したがって、放電量を小さく設定することにより、コンデンサ４４の電圧を三角波電圧の上側ピーク値付近の値にすることができ、かつ三角波電圧の上側ピークが変化した場合には、変化した上側ピークに追従させることが可能になる。こうして、図１３において、上側ピーク電圧ＶＨＰが定められる。
【００６４】
図１３に示す下側ピーク電圧ＶＬＰは、前記した上側ピーク電圧ＶＨＰの形成と同様の動作（三角波電圧の上昇、下降のタイミングが逆になる）により定められるので、ここでは説明を省略する。
図１３において、抵抗Ｒ１３，Ｒ１４，Ｒ１５は上側ピーク電圧ＶＨＰと下側ピーク電圧ＶＬＰを分圧するものあり、上側クランプ電圧ＶＣＬ１と下側クランプ電圧ＶＣＬ２を形成する。
【００６５】
誤差検出用増幅器１３の誤差電圧ＶＯが上側クランプ電圧ＶＣＬ１を超える場合には、オペアンプ４７とダイオ−ド４８の働きにより、前記誤差電圧ＶＯは上側クランプ電圧ＶＣＬ１にクランプされる。
また、誤差検出用増幅器１３の誤差電圧ＶＯが下側クランプ電圧ＶＣＬ２を下回る場合には、オペアンプ５７とダイオ−ド５８の働きにより、前記誤差電圧ＶＯは下側クランプ電圧ＶＣＬ２にクランプされる。
【００６６】
したがって、誤差検出用増幅器１３の誤差電圧ＶＯは、電圧範囲ＶＣＬ１〜ＶＣＬ２内の値になる。
前記第４の実施の形態によれば、入力される三角波のピーク値を検出しながら、誤差検出用増幅器１３のクランプ電圧（上側クランプ電圧ＶＣＬ１、下側クランプ電圧ＶＣＬ２）を定めることができる。したがって、三角波発振器の温度変化、経時変化、経年変化等に起因するクランプ電圧の温度変化、経時ドリフト変化、経年ドリフト変化等の影響を除去することが可能になる。その結果、絶対オンパルスと充分なデッドタイムを確保することが可能になる。
【００６７】
【発明の効果】
請求項１記載の発明によれば、第１のパルスによって第１及び第３のスイッチング素子を確実にオンすることができる。また、第１及び第３のスイッチング素子と第２及び第４のスイッチング素子が、同時にオンすることを防止することができる。したがって、第１及び第２のスイッチング素子と第３及び第４のスイッチング素子を介して貫通電流が流れるのを防止することができ、Ｈ型ブリッジ電源を安定動作させることが可能になる。
【００６８】
請求項２記載の発明によれば、誤差電圧が三角波電圧のスルーレートよりも充分に速く変化した場合でも、充分なデッドタイムを確保することが可能になる。
請求項３記載の発明によれば、第１のパルス及び第２のパルスのＨとＬのデューティを予め定められた範囲内に収めることが可能になり、第１のパルスと第２のパルスを適切に形成することができる。その結果、貫通電流を防止することが可能になり、Ｈ型ブリッジ電源を安定動作させることが可能になる。
【００６９】
請求項４記載の発明によれば、三角波発振器の温度変化、経時変化、経年変化等に起因するクランプ電圧の温度変化、経時ドリフト変化、経年ドリフト変化等の影響を除去することが可能になる。その結果、常に適切な第１のパルスと第２のパルス得ることができ、Ｈ型ブリッジ電源を安定動作させることが可能になる。
【図面の簡単な説明】
【図１】本発明に関連するＨ型ブリッジ電源を示す回路図である。
【図２】図１に示す本発明に関連するＨ型ブリッジ電源の動作を説明するための波形図である。
【図３】絶対オンパルスが入力され、トランジスタＱ２１又はＱ２２（図１６参照）がオン／オフを周期的に繰り返す状態を示す波形図である。
【図４】第１の実施の形態を示す回路図である。
【図５】第１の実施の形態の動作を示す波形図である。
【図６】第２の実施の形態を示す回路図である。
【図７】図１に示すＨ型ブリッジ電源において、デッドタイムを充分に確保できない状態を示す波形図である。
【図８】第２の実施の形態の動作を示す波形図である。
【図９】第２の実施の形態の動作を示す波形図である。
【図１０】第３の実施の形態を示す回路図である。
【図１１】三角波電圧及び誤差検出用増幅器の誤差電圧の電圧範囲を示す図である。
【図１２】図１０に示すＰＷＭコンパレータから出力されるＰＷＭ信号、及び誤差検出用増幅器の誤差電圧、及び三角波発振器から出力される三角波の関係を示す図である。
【図１３】第４の実施の形態を示す回路図である。
【図１４】一般的なＨ型ブリッジ電源の概要を示す回路図である。
【図１５】図１４に示す負荷の例を示す回路図である。
【図１６】スイッチドキャパシタを用いたＨ型ブリッジ電源を示す回路図である。
【図１７】トランジスタＱ２１，Ｑ１２（図１６参照）がオフ状態を何サイクルにも亙って継続し、トランジスタＱ２２，Ｑ１１（図１６参照）がオン状態を何サイクルにも亙って継続する状態を示す波形図である。
【符号の説明】
１０ デュアル三角波発生回路
１１ 三角波発振器
１２ 電源
１３ 誤差検出用増幅器
１４ クランプ回路
１５，１６，２２ コンパレータ
２１ 発振器
２３ デッドタイム作成回路
２４ ラッチ回路
３０，３６ 互いに逆方向接続された一対のツェナーダイオード
３１，３２ 電源
３３，３４ ダイオード
３７ ＰＷＭコンパレータ
４０，４６，４７，５０，５６，５７ オペアンプ
４１，４２，４３．４８，５１，５２，５３．５８ ダイオード
４４，５４ コンデンサ
Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２ ドライブ回路
Ｒ１〜Ｒ４，Ｒ６〜Ｒ９，Ｒ１０，Ｒ１１〜Ｒ１６，４５，５５ 抵抗
ＶＯ 誤差電圧
ＶＬ 三角波電圧
Ｖ１１，Ｖ２１，Ｖ２２ 独立電源
Ｑ１１，Ｑ１２，Ｑ２１，Ｑ２２ トランジスタ

Claims (4)

1. ハイサイド側に設けられた第１、第２のスイッチング素子と、前記第１、第２のスイッチング素子の駆動用電源として、少なくともコンデンサを含んでいる第１、第２のスイッチドキャパシタと、さらにローサイド側に設けられた第３、第４のスイッチング素子と、前記第３、第４のスイッチング素子の駆動用電源として設けられた単一の絶縁電源とから構成され、第１のスイッチング素子と第３のスイッチング素子の組、及び第２のスイッチング素子と第４のスイッチング素子の組が一定周期毎に交互にオン／オフすることにより電力を供給するＨ型ブリッジ電源において、
   三角波電圧を出力する三角波発振手段と、
   前記Ｈ型ブリッジ電源の出力と指令値との誤差を検出する誤差検出用増幅手段と、
   前記誤差検出用増幅手段から出力される誤差電圧を電位差を有する同位相の２つの誤差電圧に変換するデュアル誤差電圧発生手段と、
   前記デュアル誤差発生手段から出力される第１の誤差電圧と前記三角波発振手段から出力される三角波電圧を比較して、前記第１のスイッチング素子と前記第３のスイッチング素子を一定周期内に確実に駆動するため、第１及び第３のスイッチング素子を一定周期内にオンする第１のパルスを生成する第１の比較手段と、
   前記デュアル誤差発生手段から出力される第２の三角波電圧と前記三角波発振器から出力される三角波電圧を比較して、前記第１のパルスが出力されている前後の所定期間に亙って、前記第２、第４のスイッチング素子をオフにする第２のパルスを生成する第２の比較手段と
   を備えたことを特徴とするＨ型ブリッジ電源。
2. 請求項１記載のＨ型ブリッジ電源において、
   第１の比較手段が三角波の１サイクルにおいて、第１のパルスを１個だけ所定時間ラッチし、三角波の次のサイクルまで第１のパルスを出力しないように構成したことを特徴とするＨ型ブリッジ電源。
3. 請求項１記載のＨ型ブリッジ電源において、
   前記誤差検出用増幅手段から出力される誤差電圧を一定範囲内の電圧値に制限する誤差電圧制限手段を設けたことを特徴とするＨ型ブリッジ電源。
4. 請求項１記載のＨ型ブリッジ電源において、
   前記誤差検出用増幅手段から出力される誤差電圧を一定範囲内の電圧に制限する場合、三角波電圧の上側ピーク値と下側ピーク値に追従して制限することを特徴とするＨ型ブリッジ電源。

Images