JP3226456B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP3226456B2 JP3226456B2 JP05616896A JP5616896A JP3226456B2 JP 3226456 B2 JP3226456 B2 JP 3226456B2 JP 05616896 A JP05616896 A JP 05616896A JP 5616896 A JP5616896 A JP 5616896A JP 3226456 B2 JP3226456 B2 JP 3226456B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- pulse signal
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】この発明はインバータ装置に
関し、特に、直流電源よりＡＣ１００Ｖを取出すための
車載用ＤＣ−ＡＣインバータにおいて、モータや電球な
どの突入電流の大きな負荷を駆動したとき、電流リミッ
タが動作するようなインバータ装置に関する。
関し、特に、直流電源よりＡＣ１００Ｖを取出すための
車載用ＤＣ−ＡＣインバータにおいて、モータや電球な
どの突入電流の大きな負荷を駆動したとき、電流リミッ
タが動作するようなインバータ装置に関する。
【０００２】
【従来の技術】車載用インバータにおいて、出力電流と
しては起動時に大きな電流が流れても起動後の定常動作
で定格電流内であれば負荷が動作できることが望まし
い。しかし、実際には、たとえばインバータの定格電流
が５Ａとされていても、負荷の突入電流が４０Ａであれ
ば、定常時４Ａでも起動できない傾向にある。通常は、
この起動電流をカバーするために、過電流保護回路の電
流リミッタの設定を定格電流の何倍かに設定している。
しては起動時に大きな電流が流れても起動後の定常動作
で定格電流内であれば負荷が動作できることが望まし
い。しかし、実際には、たとえばインバータの定格電流
が５Ａとされていても、負荷の突入電流が４０Ａであれ
ば、定常時４Ａでも起動できない傾向にある。通常は、
この起動電流をカバーするために、過電流保護回路の電
流リミッタの設定を定格電流の何倍かに設定している。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
インバータ装置において、初期起動の回路ストレスを考
えると、電流リミッタの決定をむやみに大きくすること
ができない。電流リミッタの設定を大きくするには、回
路容量を必然的に大きくする必要があり、コスト高，大
型化を招いてしまうという欠点があった。
インバータ装置において、初期起動の回路ストレスを考
えると、電流リミッタの決定をむやみに大きくすること
ができない。電流リミッタの設定を大きくするには、回
路容量を必然的に大きくする必要があり、コスト高，大
型化を招いてしまうという欠点があった。
【０００４】それゆえに、この発明の主たる目的は、起
動時の起動電流が大きい負荷に対して、過電流保護回路
が動作する前に出力電圧を低下させ、その後所定の電圧
に立上げることにより、通常起動時の起動電流より小さ
い電流で初期起動できるようなインバータ装置を提供す
ることである。
動時の起動電流が大きい負荷に対して、過電流保護回路
が動作する前に出力電圧を低下させ、その後所定の電圧
に立上げることにより、通常起動時の起動電流より小さ
い電流で初期起動できるようなインバータ装置を提供す
ることである。
【０００５】
【課題を解決するための手段】この発明は、出力電圧を
ＰＷＭ制御するインバータ装置であって、パルス信号を
発生する発振回路と、発振回路から出力されるパルス信
号に応じて極性の異なるパルス信号を発生する２相波形
発生回路と、２相波形発生回路から出力される極性の異
なるパルス信号に応じてスイッチングし、交流電圧を発
生するスイッチング回路と、スイッチング回路に接続さ
れ、予め定める第１の値の突入電流に応じた電圧を検出
したことに応じて、第１の時間の間検出信号を出力する
第１の電圧検出回路と、スイッチング回路に接続され、
第１の値の突入電流よりも大きな第２の値の突入電流に
応じた電圧を検出したことに応じて、第１の時間よりも
長い第２の時間経過後に検出信号を出力する第２の電圧
検出回路と、第１の電圧検出回路から出力された検出信
号に応じて、発振回路から出力されるパルス信号の幅を
狭くしてスイッチング回路から出力される交流電圧を低
下させ、第１の時間をかけて徐々にパルス信号の幅を広
くさせる緩衝回路と、第２の電圧検出回路から出力され
た検出信号に応じて、発振回路によるパルス信号の発生
を停止させる過電流保護回路を備えて構成される。
ＰＷＭ制御するインバータ装置であって、パルス信号を
発生する発振回路と、発振回路から出力されるパルス信
号に応じて極性の異なるパルス信号を発生する２相波形
発生回路と、２相波形発生回路から出力される極性の異
なるパルス信号に応じてスイッチングし、交流電圧を発
生するスイッチング回路と、スイッチング回路に接続さ
れ、予め定める第１の値の突入電流に応じた電圧を検出
したことに応じて、第１の時間の間検出信号を出力する
第１の電圧検出回路と、スイッチング回路に接続され、
第１の値の突入電流よりも大きな第２の値の突入電流に
応じた電圧を検出したことに応じて、第１の時間よりも
長い第２の時間経過後に検出信号を出力する第２の電圧
検出回路と、第１の電圧検出回路から出力された検出信
号に応じて、発振回路から出力されるパルス信号の幅を
狭くしてスイッチング回路から出力される交流電圧を低
下させ、第１の時間をかけて徐々にパルス信号の幅を広
くさせる緩衝回路と、第２の電圧検出回路から出力され
た検出信号に応じて、発振回路によるパルス信号の発生
を停止させる過電流保護回路を備えて構成される。
【０００６】
【０００７】
【発明の実施の形態】図１はこの発明の実施の形態を示
す回路図である。
す回路図である。
【０００８】図１において、発振回路１はたとえばパル
ス発生用ＩＣの５５５シリーズが用いられる。この発振
回路１は発振することによて方形波のパルス信号を発生
し、２相波形発生回路２に与える。２相波形発生回路２
は互いに極性の異なる方形波のパルス信号を発生する。
一方の極性のパルス信号はＦＥＴ３のゲートに与えられ
るともに、インバータ７で反転されてＦＥＴ５のゲート
に与えられる。他方の極性のパルス信号はＦＥＴ４のゲ
ートに与えられるとともに、インバータ８で反転されて
ＦＥＴ６のゲートに与えられる。ＦＥＴ３，４のドレイ
ンには直流電圧が与えられる。ＦＥＴ３〜６はブリッジ
回路を構成していて、極性の異なるパルス信号に応じ
て、ＦＥＴ３と６およびＦＥＴ４と５が交互に導通し、
ＡＣ１００Ｖを出力する。ＦＥＴ５，６のソースは抵抗
９を介して接地され、負荷に流れる電流に応じて、抵抗
９の両端に電圧が発生し、この電圧が緩衝回路１０と過
電流保護回路１１に与えられる。
ス発生用ＩＣの５５５シリーズが用いられる。この発振
回路１は発振することによて方形波のパルス信号を発生
し、２相波形発生回路２に与える。２相波形発生回路２
は互いに極性の異なる方形波のパルス信号を発生する。
一方の極性のパルス信号はＦＥＴ３のゲートに与えられ
るともに、インバータ７で反転されてＦＥＴ５のゲート
に与えられる。他方の極性のパルス信号はＦＥＴ４のゲ
ートに与えられるとともに、インバータ８で反転されて
ＦＥＴ６のゲートに与えられる。ＦＥＴ３，４のドレイ
ンには直流電圧が与えられる。ＦＥＴ３〜６はブリッジ
回路を構成していて、極性の異なるパルス信号に応じ
て、ＦＥＴ３と６およびＦＥＴ４と５が交互に導通し、
ＡＣ１００Ｖを出力する。ＦＥＴ５，６のソースは抵抗
９を介して接地され、負荷に流れる電流に応じて、抵抗
９の両端に電圧が発生し、この電圧が緩衝回路１０と過
電流保護回路１１に与えられる。
【０００９】緩衝回路１０では、抵抗とコンデンサとか
らなる時定数回路１０１を介して、抵抗９の両端電圧が
コンパレータ１０２の比較入力端に与えられる。時定数
回路１０１は緩衝回路１０の働く応答速度を決めるため
のものであって、入力電圧をたとえば０．１ｓｅｃ遅延
させる。コンパレータ１０２は予め定める基準電圧と比
較入力とを比較し、比較入力が基準電圧を越えたとき、
「Ｈ」レベル信号を出力する。ここで、基準電圧はたと
えば負荷に２０Ａの電流が流れたとき、抵抗９の両端に
生じる電圧の値に選ばれる。
らなる時定数回路１０１を介して、抵抗９の両端電圧が
コンパレータ１０２の比較入力端に与えられる。時定数
回路１０１は緩衝回路１０の働く応答速度を決めるため
のものであって、入力電圧をたとえば０．１ｓｅｃ遅延
させる。コンパレータ１０２は予め定める基準電圧と比
較入力とを比較し、比較入力が基準電圧を越えたとき、
「Ｈ」レベル信号を出力する。ここで、基準電圧はたと
えば負荷に２０Ａの電流が流れたとき、抵抗９の両端に
生じる電圧の値に選ばれる。
【００１０】コンパレータ１０２の出力の「Ｈ」レベル
信号は、ダイオード１０３のアノードに与えられ、ダイ
オード１０３のカソードと接地間にはコンデンサ１０４
と抵抗１０５とが接続される。そして、コンパレータ１
０２が「Ｈ」レベル信号を出力したとき、その信号がダ
イオード１０３を介してコンデンサ１０４を充電する。
コンデンサ１０４と抵抗１０５は緩衝回路１０が動作し
ている時間を決めるために設けられており、たとえば
０．５ｓｅｃとなるように時定数が定められる。コンデ
ンサ１０４に充電された電圧はコンパレータ１０６の比
較入力端に与えられ、予め定める基準電圧と比較され
る。コンパレータ１０６は比較入力が基準電圧よりも高
くなると、「Ｈ」レベル信号をトランジスタ１０７のベ
ースに与える。トランジスタ１０７のコレクタは、コン
デンサ１０８と抵抗１０９の時定数回路を介して発振回
路１のＣＶＢ端子に接続される。コンデンサ１０８と抵
抗１０９は緩衝回路１０によって突入電流を検出して、
一定時間出力電圧を低下させた後、ＡＣ１００Ｖに徐々
に戻すための時間を設定する。発振回路１のＣＶＢ端子
は、緩衝回路１０によって突入電流が検出されたとき、
出力電圧を低下させるために、発生されるパルス信号の
パルス幅を小さくする。
信号は、ダイオード１０３のアノードに与えられ、ダイ
オード１０３のカソードと接地間にはコンデンサ１０４
と抵抗１０５とが接続される。そして、コンパレータ１
０２が「Ｈ」レベル信号を出力したとき、その信号がダ
イオード１０３を介してコンデンサ１０４を充電する。
コンデンサ１０４と抵抗１０５は緩衝回路１０が動作し
ている時間を決めるために設けられており、たとえば
０．５ｓｅｃとなるように時定数が定められる。コンデ
ンサ１０４に充電された電圧はコンパレータ１０６の比
較入力端に与えられ、予め定める基準電圧と比較され
る。コンパレータ１０６は比較入力が基準電圧よりも高
くなると、「Ｈ」レベル信号をトランジスタ１０７のベ
ースに与える。トランジスタ１０７のコレクタは、コン
デンサ１０８と抵抗１０９の時定数回路を介して発振回
路１のＣＶＢ端子に接続される。コンデンサ１０８と抵
抗１０９は緩衝回路１０によって突入電流を検出して、
一定時間出力電圧を低下させた後、ＡＣ１００Ｖに徐々
に戻すための時間を設定する。発振回路１のＣＶＢ端子
は、緩衝回路１０によって突入電流が検出されたとき、
出力電圧を低下させるために、発生されるパルス信号の
パルス幅を小さくする。
【００１１】過電流保護回路１１では、コンデンサと抵
抗とからなる時定数回路１１１を介して、抵抗９の両端
電圧がコンパレータ１１２の比較入力端に与えられる。
時定数回路１１１は過電流保護回路１１の働く応答速度
を決めるためのものであるが、緩衝回路１０を早く働か
せる必要があるため、時定数回路１０１の時定数よりも
大きく選ばれている。コンパレータ１１２は予め定める
基準電圧と比較入力とを比較し、比較入力が基準電圧を
越えたとき、「Ｈ」レベル信号を出力する。ここで、基
準電圧はたとえば負荷に３０Ａの電流が流れたとき、抵
抗９の両端に生じる電圧の値に選ばれる。コンパレータ
１１２の出力の「Ｈ」レベル信号はダイオード１１３の
アノードに与えられ、ダイオード１１３のカソードと接
地間にはコンデンサ１１４と抵抗１１５とが並列接続さ
れる。ダイオード１１３とコンデンサ１１４，抵抗１１
５は、過電流保護回路１１が過電流を検出したとき、そ
の検出状態を一定時間ホールドするためのものである。
このホールドされた電圧はコンパレータ１１６の比較入
力端に与えられ、予め定める基準電圧と比較されて、そ
の出力がトランジスタ１１７のベースに与えられる。こ
のホールド電圧は、ＡＣ出力を連続して短絡した場合、
トランジスタが破壊しないように出力のオンオフの時間
差を作るものである。トランジスタ１１７のコレクタは
発振回路１のＲＥＳ端子に与えられる。発振回路１のＲ
ＥＳ端子は過電流保護回路１１が過電流を検出したと
き、発振回路１をリセットして発振出力を停止させるた
めのものである。
抗とからなる時定数回路１１１を介して、抵抗９の両端
電圧がコンパレータ１１２の比較入力端に与えられる。
時定数回路１１１は過電流保護回路１１の働く応答速度
を決めるためのものであるが、緩衝回路１０を早く働か
せる必要があるため、時定数回路１０１の時定数よりも
大きく選ばれている。コンパレータ１１２は予め定める
基準電圧と比較入力とを比較し、比較入力が基準電圧を
越えたとき、「Ｈ」レベル信号を出力する。ここで、基
準電圧はたとえば負荷に３０Ａの電流が流れたとき、抵
抗９の両端に生じる電圧の値に選ばれる。コンパレータ
１１２の出力の「Ｈ」レベル信号はダイオード１１３の
アノードに与えられ、ダイオード１１３のカソードと接
地間にはコンデンサ１１４と抵抗１１５とが並列接続さ
れる。ダイオード１１３とコンデンサ１１４，抵抗１１
５は、過電流保護回路１１が過電流を検出したとき、そ
の検出状態を一定時間ホールドするためのものである。
このホールドされた電圧はコンパレータ１１６の比較入
力端に与えられ、予め定める基準電圧と比較されて、そ
の出力がトランジスタ１１７のベースに与えられる。こ
のホールド電圧は、ＡＣ出力を連続して短絡した場合、
トランジスタが破壊しないように出力のオンオフの時間
差を作るものである。トランジスタ１１７のコレクタは
発振回路１のＲＥＳ端子に与えられる。発振回路１のＲ
ＥＳ端子は過電流保護回路１１が過電流を検出したと
き、発振回路１をリセットして発振出力を停止させるた
めのものである。
【００１２】図２は図１に示したインバータ装置におけ
る起動時の電圧波形を示す図であり、図３は起動後の電
圧波形を示す図である。
る起動時の電圧波形を示す図であり、図３は起動後の電
圧波形を示す図である。
【００１３】次に、図２および図３を参照して、図１に
示したインバータ装置の具体的な動作について説明す
る。電源を投入すると、発振回路１が発振動作を開始
し、パルス信号を２相波形発生回路２に与える。２相波
形発生回路２はそのパルス信号に基づいて、極性の異な
る矩形波信号を発生する。ＦＥＴ３〜６はその矩形波信
号に基づいてスイッチングし、ＡＣ１００Ｖを出力す
る。このＡＣ１００Ｖは負荷（図示せず）に与えられ、
このときに突入電流が流れる。そして、その突入電流に
応じた電圧が抵抗９の両端に発生する。
示したインバータ装置の具体的な動作について説明す
る。電源を投入すると、発振回路１が発振動作を開始
し、パルス信号を２相波形発生回路２に与える。２相波
形発生回路２はそのパルス信号に基づいて、極性の異な
る矩形波信号を発生する。ＦＥＴ３〜６はその矩形波信
号に基づいてスイッチングし、ＡＣ１００Ｖを出力す
る。このＡＣ１００Ｖは負荷（図示せず）に与えられ、
このときに突入電流が流れる。そして、その突入電流に
応じた電圧が抵抗９の両端に発生する。
【００１４】この電圧は緩衝回路１０の時定数回路１０
１を介してコンパレータ１０２の比較入力端に与えられ
るとともに、過電流保護回路１１の時定数回路１１１を
介してコンパレータ１１２の比較入力端に与えられる。
突入電流が小さいときには、抵抗９の両端に生じる電圧
も小さいため、コンパレータ１０２，１１２はそれぞれ
基準電圧よりも小さいものと判別し、緩衝回路１０およ
び過電流保護回路１１が動作せず、ＡＣ１００Ｖが継続
して出力される。しかし、突入電流が設定電流を越える
と、コンパレータ１０２の比較入力が基準電圧よりも高
くなるので、コンパレータ１０２は「Ｈ」レベル信号を
出力し、ダイオード１０３を介してコンデンサ１０４を
充電する。この充電電圧はコンパレータ１０６によって
基準電圧と比較され、比較入力が基準電圧を越えると
「Ｈ」レベル信号が出力され、トランジスタ１０７が導
通する。これにより抵抗１０９によって設定された電圧
でＣＶＢが制御され、パルス幅が小さくなる。その後、
抵抗１０９とコンデンサ１０８の時定数によって設定さ
れた時間、たとえば０．５秒をかけて所定のＡＣ１００
Ｖに戻る。このように、パルス幅を狭くすることによっ
て、ＦＥＴ３〜６でスイッチングされる交流電圧の幅が
図２に示すように狭くなるので、その実効値がたとえば
６０Ｖに低下する。その結果、ＡＣ１００Ｖに対する突
入電流ではなく、設定した低い電圧での負荷となるた
め、突入電流も小さいものとなる。
１を介してコンパレータ１０２の比較入力端に与えられ
るとともに、過電流保護回路１１の時定数回路１１１を
介してコンパレータ１１２の比較入力端に与えられる。
突入電流が小さいときには、抵抗９の両端に生じる電圧
も小さいため、コンパレータ１０２，１１２はそれぞれ
基準電圧よりも小さいものと判別し、緩衝回路１０およ
び過電流保護回路１１が動作せず、ＡＣ１００Ｖが継続
して出力される。しかし、突入電流が設定電流を越える
と、コンパレータ１０２の比較入力が基準電圧よりも高
くなるので、コンパレータ１０２は「Ｈ」レベル信号を
出力し、ダイオード１０３を介してコンデンサ１０４を
充電する。この充電電圧はコンパレータ１０６によって
基準電圧と比較され、比較入力が基準電圧を越えると
「Ｈ」レベル信号が出力され、トランジスタ１０７が導
通する。これにより抵抗１０９によって設定された電圧
でＣＶＢが制御され、パルス幅が小さくなる。その後、
抵抗１０９とコンデンサ１０８の時定数によって設定さ
れた時間、たとえば０．５秒をかけて所定のＡＣ１００
Ｖに戻る。このように、パルス幅を狭くすることによっ
て、ＦＥＴ３〜６でスイッチングされる交流電圧の幅が
図２に示すように狭くなるので、その実効値がたとえば
６０Ｖに低下する。その結果、ＡＣ１００Ｖに対する突
入電流ではなく、設定した低い電圧での負荷となるた
め、突入電流も小さいものとなる。
【００１５】この電圧の低下は、コンデンサ１０４と抵
抗１０５の時定数で決まる時間、たとえば０．５ｓｅｃ
だけ続く。そして、０．５ｓｅｃ経過しても起動負荷が
大きいときには、再度緩衝回路１０が働くために、コン
デンサ１０４に充電された電荷が放電されず、継続して
緩衝回路１０が動作し、出力される交流電圧は低下した
ままとなる。もし、０．５ｓｅｃ経過後に緩衝回路１０
が動作しない程度まで負荷電流が下がれば、コンパレー
タ１０６は比較入力が基準電圧よりも低くなったことを
判別し、その出力を「Ｌ」レベルにする。その結果、ト
ランジスタ１０７が非導通となり、コンデンサ１０８と
抵抗１０９の時定数で決まる時間経過後にＣＶＢ端子が
「Ｈ」レベルになり、発振回路１から出力されるパルス
信号のパルス幅が広くなり、ＦＥＴ３〜６のスイッチン
グにより生じる交流電圧が図３に示すように幅が広くな
り、その実効値が１００Ｖになる。
抗１０５の時定数で決まる時間、たとえば０．５ｓｅｃ
だけ続く。そして、０．５ｓｅｃ経過しても起動負荷が
大きいときには、再度緩衝回路１０が働くために、コン
デンサ１０４に充電された電荷が放電されず、継続して
緩衝回路１０が動作し、出力される交流電圧は低下した
ままとなる。もし、０．５ｓｅｃ経過後に緩衝回路１０
が動作しない程度まで負荷電流が下がれば、コンパレー
タ１０６は比較入力が基準電圧よりも低くなったことを
判別し、その出力を「Ｌ」レベルにする。その結果、ト
ランジスタ１０７が非導通となり、コンデンサ１０８と
抵抗１０９の時定数で決まる時間経過後にＣＶＢ端子が
「Ｈ」レベルになり、発振回路１から出力されるパルス
信号のパルス幅が広くなり、ＦＥＴ３〜６のスイッチン
グにより生じる交流電圧が図３に示すように幅が広くな
り、その実効値が１００Ｖになる。
【００１６】もし、たとえば突入電流が４０Ａ以上にな
ると、コンパレータ１１２は比較入力が基準電圧よりも
大きくなったことを検出し、「Ｈ」レベル信号によりコ
ンデンサ１１４を充電して、保護動作をホールドさせ
る。コンデンサ１１４の充電電圧はコンパレータ１１６
によって基準電圧と比較され、その出力が「Ｈ」レベル
になるとトランジスタ１１７が導通し、発振回路１のＲ
ＥＣ端子が「Ｌ」レベルになって、発振回路１が発振動
作を停止する。その結果、ＦＥＴ３〜６のスイッチング
動作が停止し、ＡＣ１００Ｖの出力が停止される。
ると、コンパレータ１１２は比較入力が基準電圧よりも
大きくなったことを検出し、「Ｈ」レベル信号によりコ
ンデンサ１１４を充電して、保護動作をホールドさせ
る。コンデンサ１１４の充電電圧はコンパレータ１１６
によって基準電圧と比較され、その出力が「Ｈ」レベル
になるとトランジスタ１１７が導通し、発振回路１のＲ
ＥＣ端子が「Ｌ」レベルになって、発振回路１が発振動
作を停止する。その結果、ＦＥＴ３〜６のスイッチング
動作が停止し、ＡＣ１００Ｖの出力が停止される。
【００１７】上述のごとく、突入電流がたとえば３５Ａ
以上であれば、緩衝回路１０によって発振回路１から出
力されるパルス信号のパルス幅を狭くし、出力される交
流電圧を低下させて、突入電流を小さくし、パルス幅を
狭くしてもさらに突入電流がたとえば４０Ａ以上の起動
負荷であれば、過電流保護回路１１によって発振回路１
の発振動作を停止させるようにしたので、過電流保護回
路１１が動作するレベルの突入電流が流れたときには、
交流電圧を低下させて突入電流を抑えることができる。
以上であれば、緩衝回路１０によって発振回路１から出
力されるパルス信号のパルス幅を狭くし、出力される交
流電圧を低下させて、突入電流を小さくし、パルス幅を
狭くしてもさらに突入電流がたとえば４０Ａ以上の起動
負荷であれば、過電流保護回路１１によって発振回路１
の発振動作を停止させるようにしたので、過電流保護回
路１１が動作するレベルの突入電流が流れたときには、
交流電圧を低下させて突入電流を抑えることができる。
【００１８】なお、緩衝動作における交流電圧の設定や
動作時間は抵抗定数のみによって決定できるため、負荷
に応じて簡単に変更することができる。また、その切換
えはスイッチによって行なうようにしてもよい。
動作時間は抵抗定数のみによって決定できるため、負荷
に応じて簡単に変更することができる。また、その切換
えはスイッチによって行なうようにしてもよい。
【００１９】また、上述の例は、ＡＣ１００Ｖ，車載用
インバータに限ることなく、その他のインバータ装置，
電源装置などにも適用することができる。
インバータに限ることなく、その他のインバータ装置，
電源装置などにも適用することができる。
【００２０】
【発明の効果】以上のように、この発明によれば、起動
時の起動電流が大きい負荷に対して過電流保護回路が動
作する前に緩衝回路によってパルス信号の幅を狭くして
スイッチング回路から出力される交流電圧電圧を低下さ
せ、その後一定の時間をかけて徐々に交流電圧を立ち上
げ、起動電流がそれよりも大きい場合は過電流保護回路
によって出力電圧を低下させることができるため、起動
時の起動電流が大きい負荷に対して起動電流より小さい
電流で初期起動が可能となる。
時の起動電流が大きい負荷に対して過電流保護回路が動
作する前に緩衝回路によってパルス信号の幅を狭くして
スイッチング回路から出力される交流電圧電圧を低下さ
せ、その後一定の時間をかけて徐々に交流電圧を立ち上
げ、起動電流がそれよりも大きい場合は過電流保護回路
によって出力電圧を低下させることができるため、起動
時の起動電流が大きい負荷に対して起動電流より小さい
電流で初期起動が可能となる。
【図１】この発明の一実施形態を示す回路図である。
【図２】起動時の電圧波形を示す図である。
【図３】起動後の電圧波形を示す図である。
１ 発振回路 ２ ２相波形発生回路 ３〜６ ＦＥＴ ７，８ インバータ １０ 緩衝回路 １１ 過電流保護回路 １０１，１１１ 時定数回路 １０２，１０６，１１２，１１６ コンパレータ １０３，１１３ ダイオード １０４，１０８，１１４ コンデンサ １０５，１０９，１１５ 抵抗 １０７，１１７ トランジスタ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48 H02H 3/08 H02H 9/02 H02M 7/5387
Claims (1)
- 【請求項１】 出力電圧をＰＷＭ制御するインバータ装
置であって、 パルス信号を発生する発振回路、 前記発振回路から出力されるパルス信号に応じて、極性
の異なるパルス信号を発生する２相波形発生回路、 前記２相波形発生回路から出力される極性の異なるパル
ス信号に応じてスイッチングし、交流電圧を発生するス
イッチング回路、 前記スイッチング回路に接続され、予め定める第１の値
の突入電流に応じた電圧を検出したことに応じて、第１
の時間の間検出信号を出力する第１の電圧検出回路、前記スイッチング回路に接続され、前記第１の値の電流
よりも大きな第２の値の突入電流に応じた電圧を検出し
たことに応じて、前記第１の時間よりも長い第２の時間
経過後に検出信号を出力する第２の電圧検出回路、 前記第１の電圧検出回路から出力された検出信号に応じ
て、 前記発振回路から出力されるパルス信号の幅を狭く
して前記スイッチング回路から出力される交流電圧を低
下させ、前記第１の時間をかけて徐々に前記パルス信号
の幅を広くさせる緩衝回路、および前記第２の電圧検出
回路から出力された検出信号に応じて、前記発振回路に
よるパルス信号の発生を停止させる過電流保護回路を備
えた、インバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05616896A JP3226456B2 (ja) | 1996-03-13 | 1996-03-13 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05616896A JP3226456B2 (ja) | 1996-03-13 | 1996-03-13 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09247950A JPH09247950A (ja) | 1997-09-19 |
| JP3226456B2 true JP3226456B2 (ja) | 2001-11-05 |
Family
ID=13019577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05616896A Expired - Fee Related JP3226456B2 (ja) | 1996-03-13 | 1996-03-13 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3226456B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3322217B2 (ja) * | 1998-07-21 | 2002-09-09 | 株式会社豊田自動織機 | インバータ |
-
1996
- 1996-03-13 JP JP05616896A patent/JP3226456B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09247950A (ja) | 1997-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323623B1 (en) | Charging device and charging method thereof | |
| JP3491797B2 (ja) | 車両用発電装置 | |
| JP2710615B2 (ja) | 制御回路 | |
| TWI410035B (zh) | 電力轉換裝置及三角波產生電路 | |
| JP2003224968A (ja) | スイッチング電源回路 | |
| JPH06506821A (ja) | 汎入力電圧用電源 | |
| JP2006230198A (ja) | Ｍｏｓ整流装置 | |
| JP2000350458A (ja) | 電源装置 | |
| EP1050945A1 (en) | Controller of ac generator for vehicle | |
| KR20060103535A (ko) | 과전류 보호 회로, 모터 드라이브 회로 및 반도체 장치 | |
| US20040135564A1 (en) | Switching mode voltage regulator and method thereof | |
| JP3226456B2 (ja) | インバータ装置 | |
| JP2001045740A (ja) | パワー半導体素子の駆動回路 | |
| WO1999027639A1 (fr) | Convertisseur de puissance | |
| JP4192427B2 (ja) | 車両用発電制御装置 | |
| JP3473007B2 (ja) | モータ駆動装置 | |
| JP2003061363A (ja) | ブートコンデンサの充電方法、負荷の駆動装置 | |
| JP3418822B2 (ja) | 突入電流抑制回路 | |
| JP4609277B2 (ja) | ブートコンデンサの充電方法 | |
| JPH10176643A (ja) | コンデンサ充放電式点火装置 | |
| JP2000201475A (ja) | 電源装置 | |
| JP2002325445A (ja) | スイッチング電源装置及び共振型スイッチング電源回路 | |
| JP2003133926A (ja) | 突入電流抑止回路 | |
| JP2021180564A (ja) | スイッチの駆動回路 | |
| JP2003324941A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010731 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |