JPH0510379Y2 - - Google Patents
Info
- Publication number
- JPH0510379Y2 JPH0510379Y2 JP9259687U JP9259687U JPH0510379Y2 JP H0510379 Y2 JPH0510379 Y2 JP H0510379Y2 JP 9259687 U JP9259687 U JP 9259687U JP 9259687 U JP9259687 U JP 9259687U JP H0510379 Y2 JPH0510379 Y2 JP H0510379Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- copper foil
- circuit
- line
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 24
- 239000011889 copper foil Substances 0.000 claims description 23
- 238000004088 simulation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Landscapes
- Structure Of Printed Boards (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は一般にモツク・アツプ或いはブレツ
ド・ボードと呼ばれている半導体集積回路装置の
等価模擬回路製作用のプリント回路基板に関す
る。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a printed circuit board for producing an equivalent simulation circuit of a semiconductor integrated circuit device, which is generally called a mock-up or a blend board.
一般に半導体集積回路装置（以下ICという）
の設計工程には、通称モツク・アツプ或いはブレ
ツド・ボードと呼ばれる等価模擬回路の製作段階
がある。この等価模擬回路の製作段階では片面銅
張りのプリント回路基板が使用されるが、これに
には2.54mm（1/10インチ）ピツチのDIP型ICを取
り付け得る回路パターンとそれぞれ一系統の電源
（VCC）およびグランド（GND）の各ライン・
パターンをもつものが通常準備される。
In general, semiconductor integrated circuit devices (hereinafter referred to as IC)
The design process includes the production stage of an equivalent simulated circuit commonly called a mockup or a blended board. At the manufacturing stage of this equivalent circuit, a single-sided copper-clad printed circuit board is used, which includes a circuit pattern to which a 2.54 mm (1/10 inch) pitch DIP IC can be attached, and a power supply ( VCC) and ground (GND) lines.
Those with patterns are usually prepared.
従つて、この準備されたプリント回路基板を用
いてアナログICの等価模擬回路を製作するとき
は、ICを構成する複数個のブロツク回路はそれ
ぞれ一系統しか設けられていない電源（VCC）
ライン或いはグランド（GND）ラインに共通接
続される。しかしながら、これらのブロツク回路
は流れる電流の大きさに違いがあるので、例えば
出力段から入力段に信号電流が洩れて発振を起こ
すことがあり、また、接続配線長もそれぞれ相違
するので特に接地抵抗にムラが生じ等価模擬回路
としての回路動作を不安定とするので、設計対象
のIC回路と１：１に対応するシユミレーシヨン
を等価的に行なうことは必ずしも容易ではない。
Therefore, when fabricating an equivalent simulated circuit of an analog IC using this prepared printed circuit board, each of the multiple block circuits that make up the IC must be connected to only one power supply (VCC) system.
Commonly connected to line or ground (GND) line. However, since these block circuits differ in the magnitude of the current that flows, for example, signal current may leak from the output stage to the input stage, causing oscillation.Also, the connection wiring lengths are also different, so the grounding resistance is particularly important. It is not always easy to equivalently perform a simulation that corresponds 1:1 to the IC circuit to be designed, since this causes unevenness in the circuit operation as an equivalent simulated circuit.
本考案の目的は、上記の情況に鑑み、設計対象
のIC回路と１：１に対応するシユミレーシヨン
を等価的に行ない得る等価模擬回路製作用のプリ
ント回路基板を提供することである。 In view of the above-mentioned circumstances, an object of the present invention is to provide a printed circuit board for producing an equivalent simulated circuit that can equivalently perform a 1:1 simulation with an IC circuit to be designed.
本考案によれば、ICの等価模擬回路製作用プ
リント回路基板は、回路基板と、前記回路基板の
縁端部にそい互いに対向し離間して形成されるそ
れぞれ第１の電源およびグランドラインの２つの
銅箔パターンと、前記２つの銅箔パターンのそれ
ぞれの内側にそい互いに線対称構造に分割形成さ
れるそれぞれ第２の電源およびグランドラインの
２つの銅箔パターンとを含んで成り、前記第１の
電源およびグランドの２つの銅箔パターンに外付
部品を装着すると共に前記第２の電源およびグラ
ンドの２つの銅箔パターン間にブロツク回路毎に
それぞれ電源系を独立させてIC回路を形成する
ことを含む。
According to the present invention, a printed circuit board for producing an equivalent simulation circuit of an IC includes a circuit board, and two first power and ground lines, respectively, which are formed facing each other and spaced apart from each other along the edge of the circuit board. and two copper foil patterns for a second power supply line and a ground line, respectively, which are divided and formed in a line-symmetrical structure inside each of the two copper foil patterns; An IC circuit is formed by attaching external components to two copper foil patterns for a power supply and a ground, and making a power supply system independent for each block circuit between the two copper foil patterns for a second power supply and a ground. including.
以下図面を参照して本考案を詳細に説明する。 The present invention will be described in detail below with reference to the drawings.
第１図は本考案の一実施例を示す電源（VCC）
およびグランド（GND）の各ライン・パターン
図である。本実施例によれば、本考案のIC等価
模擬回路製作用プリント回路基板は、回路基板１
と、回路基板１の縁端部にそい互いに対向し離間
して形成される第１の電源（VCC）ラインおよ
び第１のグランド（GND）ラインの各銅箔パタ
ーン２および３と、これら２つの銅箔パターンの
内側にそつてそれぞれ分割形成される第２の電源
（VCC）ラインおよび第２のグランド（GND）
ラインの互いに線対称構造の銅箔パターン４およ
び５とを含む。ここで、第１の各ライン２および
３はICの外付部品の装着用に使用され、また、
第２の各ラインはICの等価模擬回路形成用に使
用される。従つてこの分割パターンは設計対象と
するICのブロツク回路数に対応して適宜定めら
れる。つぎに、このプリント回路基板を用いて
ICの等価模擬回路を製作する手法を説明する。 Figure 1 shows an example of the power supply (VCC) of the present invention.
and ground (GND) line patterns. According to this embodiment, the printed circuit board for producing an IC equivalent simulation circuit of the present invention has a circuit board 1.
and copper foil patterns 2 and 3 of a first power supply (VCC) line and a first ground (GND) line, which are formed facing each other and spaced apart from each other along the edge of the circuit board 1; A second power supply (VCC) line and a second ground (GND) are formed separately along the inside of the copper foil pattern.
It includes copper foil patterns 4 and 5 having a line-symmetrical structure with respect to each other. Here, the first lines 2 and 3 are used for mounting external parts of the IC, and
Each second line is used to form an equivalent simulated circuit of the IC. Therefore, this division pattern is appropriately determined depending on the number of block circuits of the IC to be designed. Next, using this printed circuit board,
We will explain the method of creating an equivalent simulated circuit of an IC.
第２図および第３図はそれぞれ本考案による
IC等価模擬回路の接続回路例図およびその実装
図である。本実施例によれば、設計すべきICは
入力段２１、バイアスその他の回路２２および出
力段２３の各ブロツク回路から成り、外付部品は
３個のデカツプリング・コンデンサ素子１７，１
８，１９と１個の抵抗素子２０とから成る。ここ
で、ICの各ブロツク回路２１，２２，２３は第
２の電源（VCC）ラインおよび第２のグランド
（GND）ラインの分割された各銅箔パターン４お
よび５にそれぞれ独立に接続され、また、デカツ
プリング・コンデンサ素子１７，１８，１９およ
び抵抗素子２０はVCC電源端子１４またはこれ
に接続された第１の電源（VCC）ラインおよび
第１のグランド（GND）ラインの銅箔パターン
２および３にそれぞれ接続される。この際、第２
の電源（VCC）およびグランド（GND）ライン
の銅箔パターン４および５の各分割パターンには
第１の電源（VCC）およびグランド（GND）ラ
インの銅箔パターン２および３の一部にそれぞれ
設けられた電源（VCC）供給端子１０およびグ
ランド（GND）電位供給端子１１からICの電源
（VCC）端子１０′およびグランド（GND）端子
１１′を介し、それぞれ供給される。ここで、８
はこの回路結線に用いられる接続導体である。但
し、信号入力端子１５および信号出力端子１６と
等価模擬回路入力端子１２および等価模擬回路出
力端子１３との間或いはこれら端子と外付部品と
の間の接続は基板１上に設けた各端子銅箔パター
ン１２′，１３′，１５′，１６′を介してそれぞれ
行われることは従来と全く同様である。 Figures 2 and 3 are each based on the present invention.
FIG. 2 is an example diagram of a connection circuit of an IC equivalent simulation circuit and its implementation diagram. According to this embodiment, the IC to be designed consists of each block circuit of an input stage 21, a bias and other circuit 22, and an output stage 23, and external components include three decoupling capacitor elements 17, 1.
8 and 19 and one resistance element 20. Here, each block circuit 21, 22, 23 of the IC is independently connected to each divided copper foil pattern 4 and 5 of a second power supply (VCC) line and a second ground (GND) line, and , decoupling capacitor elements 17, 18, 19 and resistance element 20 are connected to the copper foil patterns 2 and 3 of the VCC power supply terminal 14 or the first power supply (VCC) line and first ground (GND) line connected thereto. are connected to each other. At this time, the second
Each divided pattern of the copper foil patterns 4 and 5 of the power supply (VCC) and ground (GND) lines is provided in a part of the copper foil patterns 2 and 3 of the first power supply (VCC) and ground (GND) line, respectively. The voltage is supplied from a power supply (VCC) supply terminal 10 and a ground (GND) potential supply terminal 11 via a power supply (VCC) terminal 10' and a ground (GND) terminal 11' of the IC, respectively. Here, 8
is the connecting conductor used for this circuit connection. However, connections between the signal input terminal 15 and signal output terminal 16 and the equivalent simulated circuit input terminal 12 and equivalent simulated circuit output terminal 13, or between these terminals and external components, are made using the copper terminals provided on the board 1. The operations performed through the foil patterns 12', 13', 15', and 16' are exactly the same as in the conventional method.
本実施例の回路構成から明らかなように、IC
の等価模擬回路に対する電源（VCC）およびグ
ランド（GND）電位はブロツク回路毎に独立に
それぞれ供給されるので、従来の如き発振現象を
おこすこともなく、また、接地インピーダンスを
各ブロツク毎に適正に整合させることができる。 As is clear from the circuit configuration of this example, the IC
Since the power supply (VCC) and ground (GND) potentials for the equivalent simulated circuit are supplied independently to each block circuit, oscillation phenomenon as in the conventional case does not occur, and the ground impedance can be adjusted appropriately for each block. It can be matched.
以上詳細に説明したように、本考案によれば、
ICの等価模擬回路を外部外付部品による回路と
電気的に分離し、且つ電気的にも構造的にも安定
な状態で製作できるので、設計回路に対する評価
を正確且つ迅速に行うことが可能である。
As explained in detail above, according to the present invention,
Since the equivalent simulated circuit of the IC can be electrically separated from the circuit made up of external components and manufactured in an electrically and structurally stable state, it is possible to evaluate the designed circuit accurately and quickly. be.
第１図は本考案の一実施例を示す電源（VCC）
およびグランド（GND）の各ライン・パターン
図、第２図および第３図はそれぞれ本考案による
IC等価模擬回路の接続回路例図およびその実装
図である。
１……回路基板、２……第１の電源（VCC）
ライン銅箔パターン、３……第１のグランド
（GND）ライン銅箔パターン、４……第２の電源
（VCC）ライン銅箔パターン、５……第２のグラ
ンド（GND）ライン銅箔パターン、８……接続
導体、１０……ICへの電源（VCC）供給端子、
１０′……ICの電源（VCC）端子、１１……ICへ
のグランド（GND）供給端子、１１′……ICのグ
ランド（GND）端子、１２および１２′……ICの
等価模擬回路、入力端子およびその銅箔パター
ン、１３および１３′……ICの等価模擬回路、出
力端子およびその銅箔パターン、１４……電源
（VCC）端子、１５……信号入力端子、１６……
信号出力端子、１７，１８，１９……デカツプリ
ング・コンデンサ素子、２０……抵抗素子、２
１，２２および２３……設計すべきICの入力段、
バイアスその他の回路部および出力段の各ブロツ
ク回路。
Figure 1 shows an example of the power supply (VCC) of the present invention.
and ground (GND) line pattern diagrams, Figures 2 and 3 are based on the present invention.
FIG. 2 is an example diagram of a connection circuit of an IC equivalent simulation circuit and its implementation diagram. 1... Circuit board, 2... First power supply (VCC)
Line copper foil pattern, 3...First ground (GND) line copper foil pattern, 4...Second power supply (VCC) line copper foil pattern, 5...Second ground (GND) line copper foil pattern, 8... Connection conductor, 10... Power supply (VCC) supply terminal to IC,
10'...IC power supply (VCC) terminal, 11...IC ground (GND) supply terminal, 11'...IC ground (GND) terminal, 12 and 12'...IC equivalent simulation circuit, input Terminals and their copper foil patterns, 13 and 13'... IC equivalent simulation circuit, output terminals and their copper foil patterns, 14... Power supply (VCC) terminal, 15... Signal input terminal, 16...
Signal output terminal, 17, 18, 19... Decoupling capacitor element, 20... Resistance element, 2
1, 22 and 23...Input stage of the IC to be designed,
Bias and other circuits and output stage block circuits.
Claims (1)
に対向し離間して形成されるそれぞれ第１の電源
およびグランドラインの２つの銅箔パターンと、
前記２つの銅箔パターンのそれぞれの内側にそい
互いに線対称構造に分割形成されるそれぞれ第２
の電源およびグランドラインの２つの銅箔パター
ンとを含んで成り、前記第１の電源およびグラン
ドの２つの銅箔パターンに外付部品を装着すると
共に前記第２の電源およびグランドの２つの銅箔
パターン間にブロツク回路毎にそれぞれ電源系を
独立させてIC回路を形成することを特徴とする
ICの等価模擬回路製作用プリント回路基板。 a circuit board; two copper foil patterns for a first power supply line and a ground line, respectively, formed opposite to each other and spaced apart from each other at an edge of the circuit board;
Each of the second copper foil patterns is divided and formed in a line-symmetrical structure inside each of the two copper foil patterns.
and two copper foil patterns for the first power supply and ground lines, and external components are attached to the two copper foil patterns for the first power supply and ground lines, and two copper foil patterns for the second power supply and ground lines are attached. The feature is that an IC circuit is formed by making the power supply system independent for each block circuit between the patterns.
Printed circuit board for producing IC equivalent circuits.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9259687U JPH0510379Y2 (en) | 1987-06-15 | 1987-06-15 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9259687U JPH0510379Y2 (en) | 1987-06-15 | 1987-06-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63200361U JPS63200361U (en) | 1988-12-23 |
| JPH0510379Y2 true JPH0510379Y2 (en) | 1993-03-15 |
Family
ID=30954437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9259687U Expired - Lifetime JPH0510379Y2 (en) | 1987-06-15 | 1987-06-15 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0510379Y2 (en) |
-
1987
- 1987-06-15 JP JP9259687U patent/JPH0510379Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63200361U (en) | 1988-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02198192A (en) | Surfacemounting type decoupling capacitor | |
| JPH0510379Y2 (en) | ||
| US6467163B1 (en) | Universal component mounting structure for surface mountable electronic devices | |
| JPS5954247A (en) | Electronic component parts | |
| JP3619129B2 (en) | Electronic equipment | |
| JPH0534128Y2 (en) | ||
| JPH0410710Y2 (en) | ||
| JPH06174786A (en) | Burn-in board | |
| JPS645877Y2 (en) | ||
| JP2569114Y2 (en) | Mounting structure between board and terminal | |
| JPH0347351Y2 (en) | ||
| JPH03123096A (en) | Manufacture and structure of hybrid ic | |
| JPH0510388Y2 (en) | ||
| JPH0429585Y2 (en) | ||
| JPH0629070U (en) | IC socket | |
| JPH10242597A (en) | Printed wiring board | |
| JPS5926612Y2 (en) | Multipurpose printed wiring board | |
| JPS5811027Y2 (en) | connector | |
| JPS63258053A (en) | Fet bias circuit | |
| JPS608455Y2 (en) | input/output device | |
| JP2901280B2 (en) | Semiconductor device | |
| JPH04106857U (en) | Jumper Chip | |
| JPH02121283A (en) | Burn-in board | |
| JPH0969373A (en) | Transistor type jumper | |
| JPH0344580A (en) | Bias test board for semiconductor device |