JP3618200B2 - セラミック基板および電子回路装置の製造方法 - Google Patents
セラミック基板および電子回路装置の製造方法 Download PDFInfo
- Publication number
- JP3618200B2 JP3618200B2 JP20942597A JP20942597A JP3618200B2 JP 3618200 B2 JP3618200 B2 JP 3618200B2 JP 20942597 A JP20942597 A JP 20942597A JP 20942597 A JP20942597 A JP 20942597A JP 3618200 B2 JP3618200 B2 JP 3618200B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- conductor
- cleaving
- hole
- laser beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Lasers (AREA)
- Laser Beam Processing (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、セラミックで構成される高密度回路基板を製造するセラミック基板の製造方法およびセラミック基板に半導体デバイス等の電子回路素子を実装した電子回路装置を製造する電子回路装置の製造方法に関する。
【０００２】
【従来の技術】
図１４は、従来の電子回路装置の製造方法を示した図である。図１４（ａ）に示すステップにおいて、多数個取りの生セラミック基板１はポンチ２により穴７０があけられる。次に、図１４（ｂ）に示すステップにおいて、ポンチ２によりあけられた穴７０に上下を電気的に接続するための導体４が埋め込まれる。続いて、図１４（ｃ）に示すステップにおいて、表面に平面方向の配線材料５が印刷される。このようにして作られた各層の生セラミックは、図１４（ｄ）に示すステップにおいて、数枚ないし数十枚重ねられ、加圧されて積層体６’となる。次に、図１４（ｅ）に示すステップにおいて、積層体６’を炉に入れて焼成することにより、硬い焼成セラミック７’が製作されることになる。次に、図１４（ｆ）に示すステップにおいて、焼成セラミック７’は必要な分割を行うため切断台８にワックスで接着される。次に、図１４（ｇ）に示すステップにおいて、切断台８にワックスで接着された焼成セラミック７’に対して、研削液（図示せず）を流しながらダイヤモンド・ブレード（図示せず）でダイシングされて、各個別の焼成セラミック基板９’に分割される。次に、図１４（ｈ）に示すステップにおいて、ワックスを暖めて個別セラミック９’を取り外す。次に、図１４（ｉ）に示すステップにおいて、付着したワックス１０を洗浄することによって個別の焼成セラミック基板９’を得ることができる。
【０００３】
最後に、図１４（ｊ）に示すステップにおいて、個別に得られた焼成セラミック基板９’上にＬＳＩチップ１１を装着することによって、電子回路装置を製造することができた。
また、ダイシングに代るセラミックの割断については、従来技術として
（１）「レーザ割断」沖山俊裕 精密工学会会誌Ｖｏｌ６０，Ｎｏ．２，１９９４，Ｐ１９６〜１９９
（２）特開平３−４８９号公報
（３）特開平４−１６７９８５号公報
（４）特開平４−３７４９２号公報
などが知られていた。
【０００４】
【発明が解決しようとする課題】
上記従来技術では、生セラミックの穴あけは機械的な運動速度によりスピードを制限され、また０．１ｍｍより穴径が小さくなると、ポンチ加工が困難になる等の課題を有していた。また、焼成後のセラミックの分割については、ダイヤモンドブレードを高速回転させて研削液で冷やしながら切断するため、ウェット加工となり、速度も遅く、ブレードの摩耗も激しい等の問題があった。また切断幅が必要であるという課題もあった。また、取付のために用いたワックスは十分洗浄除去する必要があり、ここでもウェットプロセスが不可欠となり、大きな工数と洗浄装置と洗浄のための多くの水が必要であった。
【０００５】
本発明の目的は、上記課題を解決すべく、生セラミックに対して、約０．１ｍｍより小さく、導体の充填性を向上させた穴あけを可能にして実装密度の向上を図り、しかもドライプロセスでＬＳＩチップを実装可能な分割された焼成セラミック基板を製造して工程減少、および工数低減を図ったセラミック基板およびＬＳＩチップを実装した電子回路装置の製造方法を提供することにある。
また、本発明の他の目的は、生セラミックに対して、約０．１ｍｍより小さく、導体の充填性を向上させた穴あけを可能にして実装密度の向上を図り、しかもドライプロセスでＬＳＩチップを実装可能な分割された焼成セラミック基板をスルーホール導体や配線に対してダメージをおよぼすことなく製造して工数低減を図ると共に信頼性を有するセラミック基板を高歩留まりで製造することができるようにしたセラミック基板およびＬＳＩチップを実装した電子回路装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明は、生セラミックに対してレーザ光を照射して除去に基づく穴あけ加工を行う穴あけ工程と、該穴あけ工程によって生セラミックに対して穴あけされた穴へ導体を充填する導体充填工程と、前記生セラミックの平面に所望の配線導体を印刷等によって形成する配線導体形成工程と、前記導体充填工程および配線導体形成工程で導体が形成された生セラミックを積層加圧する積層工程と、該積層工程で積層加圧された積層体を焼成して焼成セラミック基板を得る焼成工程と、該焼成工程で焼成された焼成セラミック基板に対して分割すべき割断線に沿ってデフォーカス状態でレーザ光を照射して加熱応力を発生させて割断する割断工程とを有することを特徴とするセラミック基板の製造方法である。
また、本発明は、前記セラミック基板の製造方法における穴あけ工程において、一つの穴あけ加工を、レーザスポットを円周状に複数回照射することにより行うことを特徴とする。また、本発明は、前記セラミック基板の製造方法における穴あけ工程において、加工穴からのレーザ光の透過光または加工穴の画像をモニタして不完全な穴であるか否かを判別記憶し、不完全な穴のみにレーザ光を再度照射して再加工することを特徴とする。また、本発明は、前記セラミック基板の製造方法において、焼成工程の前に、積層体の裏面に、割断工程における割断を誘起する溝を少なくとも割断線の端部に形成する溝形成工程を有することを特徴とする。
【０００７】
また、本発明は、前記セラミック基板の製造方法における割断工程において、少なくとも焼成セラミック基板の側面における割断線に対して機械的な応力を付与することを特徴とする。また、本発明は、前記セラミック基板の製造方法における割断工程において、少なくとも焼成セラミック基板の側面における割断線に対して熱的な応力を付与することを特徴とする。
また、本発明は、前記セラミック基板の製造方法における割断工程において、少なくとも焼成セラミック基板の側面における割断線に対して加工を施すことを特徴とする。また、本発明は、前記セラミック基板の製造方法における穴あけ工程において、レーザ光として、ＱスイッチＹＡＧレーザ光源から得られるパルスレーザ光を用いることを特徴とする。また、本発明は、前記セラミック基板の製造方法における割断工程において、レーザ光として、遠赤外レーザ光を用いることを特徴とする。また、本発明は、前記セラミック基板の製造方法における割断工程において、レーザ光として、ＣＯ２レーザ光を用いることを特徴とする。
【０００８】
また、本発明は、前記セラミック基板の製造方法における穴あけ工程において、高速化するために、レーザ光をＸ、Ｙ両軸に走査できる一組のガルバノミラーで走査回転させて穴をあける方式とした。
また、本発明は、生セラミックに対してレーザ光を照射して除去に基づく穴あけ加工を行う穴あけ工程と、該穴あけ工程によって生セラミックに対して穴あけされた穴へ導体を充填する導体充填工程と、前記生セラミックの平面に所望の配線導体を印刷等によって形成する配線導体形成工程と、前記導体充填工程および配線導体形成工程で導体が形成された生セラミックを積層加圧する積層工程と、該積層工程で積層加圧された積層体を焼成して焼成セラミック基板を得る焼成工程と、該焼成工程で焼成された焼成セラミック基板に対して分割すべき割断線に沿ってデフォーカス状態でレーザ光を照射して加熱応力を発生させて割断する割断工程と、該割断工程によって割断された個別セラミック基板上にＬＳＩチップを実装する実装工程とを有することを特徴とする電子回路装置の製造方法である。
【０００９】
以上説明したように、前記構成によれば、生セラミックに対して、約０．１ｍｍより小さく、導体の充填性を向上させた穴あけを可能にして実装密度の向上を図り、しかもドライプロセスでＬＳＩチップを実装可能な分割された焼成セラミック基板を製造して工程減少および工数低減を図ることが可能となる。
また、前記構成によれば、生セラミックに対して、約０．１ｍｍより小さく、導体の充填性を向上させた穴あけを可能にして実装密度の向上を図り、しかもドライプロセスでＬＳＩチップを実装可能な分割された焼成セラミック基板をスルーホール導体や配線に対してダメージをおよぼすことなく製造して工程減少および工数低減を図ると共に信頼性を有するセラミック基板およびＬＳＩチップを実装した電子回路装置を高歩留まりで製造することができる。
【００１０】
【発明の実施の形態】
本発明に係るセラミック基板および電子回路装置の製造方法についての実施の形態について、図面を用いて説明する。
図１は、本発明に係る電子回路装置の製造方法の一実施の形態を示す工程図である。
電子回路装置は、図１（ｉ）に示すように、焼成され、分割されたセラミック基板９上にＬＳＩチップ１１を実装することによって構成される。
まず、図１（ａ）には、レーザ光２１による多数個どりの生セラミック基板へのスルーホール穴あけ工程を示す。該工程では、対物レンズ３６で集光されるレーザ光２１により、生セラミック基板１に次々と穴３があけられていく。即ち、図２に示すレーザ穴あけ加工装置によって、生セラミック基板１に次々と穴あけ加工が行われる。そして、穴が通ったかどうかは、下部に設けた光検知器３７でモニターすることにより制御装置４１内のＣＰＵにおいて検出確認され、不十分なものは番地が記憶され、生セラミック基板１上におけるある領域について穴加工が終わった後、または生セラミック基板１上において最終穴加工が終わった後、再度穴が不十分なものだけ追加工を行い、目づまり穴をなくす。
【００１１】
次に、図１（ｂ）には、スルーホール穴への導通材料埋込工程を示す。該工程では、上下を電気的に接続するためのＷ等の導体４が各穴３に埋め込まれる。
続いて、図１（ｃ）には、生セラミック基板の表面への平面配線印刷工程を示す。該工程では、生セラミック基板１の表面に平面方向の配線材料５が印刷等によって形成される。
次に、図１（ｄ）には、積層工程を示す。該工程では、上記のようにして作られた各層の生セラミックが、数枚ないし数十枚重ねられ、加圧されて積層体６を製作する。
次に、図１（ｅ）には、積層体６の裏面に分割溝２２を形成する裏面に分割溝形成工程を示す。該工程では、積層体６を炉に入れて焼成する前に、分割すべき線に沿って積層体６の裏面に溝２２を形成する。この溝２２を形成するのは、図１（ｇ）に示す分割工程で分割する際、端において真っ直ぐ割れずに跳ね９４が生じるのを防止するためである。従って分割する際、端となる部分にのみに溝２２を形成しても良い。そして、溝の幅は０．１ｍｍ〜１．０ｍｍ程度、溝の深さは０．０５ｍｍ〜０．５ｍｍ程度で幅、深さはそれぞれ、積層体６の厚さの１０％程度以内くらいが適当である。溝の形成は、金属刃のついたローラーを転がすか、ナイフ状のものを押しつけるか、寸法の決まった量産物の場合は、加圧治具下側に予め溝部のでっぱりをつけた板を取り付けておく等の方法がある。
【００１２】
次に、図１（ｆ）には、炉に入れて焼成する焼成工程を示す。該工程では、裏面に分割溝２２が形成された積層体６を炉に入れて焼成し、硬い焼成セラミック７を製作する。
続いて、図１（ｇ）には、レーザ加熱応力による個々の焼成セラミック基板に分割する分割工程を示す。該工程では、図６に示すレーザ加熱応力による分割装置によって分割される。即ち、製作された硬い焼成セラミック７を真空吸着台７７に固定し、焦点外しでビーム径が広げられた集光レーザ光２３を、固定された焼成セラミック７に対して分割線に沿って照射することによって加熱応力が生じて端部から端部へと焼成前につけられた溝に沿って正確に割断が発生し、図１（ｈ）に示すように個別の焼成セラミック基板９が得られることになる。
【００１３】
ここではワックス接着を用いていないため、洗浄は不要であり、直ちに、図１（ｉ）に示す実装工程によりＬＳＩチップ１１等を装着することが可能となる。
【００１４】
次に、図１（ａ）に示す生セラミック基板へのスルーホール穴あけ工程で用いられるレーザ穴あけ加工装置の実施例について図２〜図５を用いて説明する。図２は、本発明に係るレーザ穴あけ加工装置の一実施例を示す構成図である。多数個どりの生セラミック基板１は、Ｘ，Ｙ軸方向に所定の間隔でステップアンドリピートされるステージ３８上に載置される。ＱスイッチＹＡＧレーザ発振器等から構成されるレーザ発振器３１から出た高出力の数〜数１０Ｗ程度で３０〜２００ｎｓ程度のパルス幅を有する数〜数１０ｋＨｚ程度のパルスレーザ光２１は、光軸アライメント用の２枚のあおりミラー３２、３３を通り、レーザ光走査用のガルバノミラー３２、３５で１つの穴に対して数〜数１０パルス／１穴について円状の光走査されながら集光レンズ３６で絞られて生セラミック１に照射され、一つずつの穴あけ（穴径が０．１ｍｍ程度以下）が、所望のピッチで繰返して行われる。これにより、１秒当り、１００〜３００程度の穴３をあけることが可能となる。この時、一つの穴が十分あいたかどうかをレーザ光の透過光量を裏面で光検知器３７でモニターすることにより知り、制御部４に入力して光量が十分透過してこなかった穴については未貫通穴メモリ４２に記憶しておく。生セラミック基板１上におけるある領域について穴加工が終わった後、または生セラミック基板１上において最終穴加工が終わった後、未貫通穴メモリ４２に蓄えられている未貫通穴の番地を呼び出して再度加工を行う。このようにすることにより目づまり穴を無くする（０とする）ことができる。穴あけ位置はＣＡＤ４４を制御部４１につないでおくことにより、制御部４１からレーザ光走査用のガルバノミラー３２、３５への制御とステージ３８への制御とにより、任意の穴位置を自由に加工することができる。３９は、レーザ光２１が照射される位置を観察するＴＶカメラ等の撮像装置を有する観察光学系で、ミラー３２、３３等の調整に用いられる。即ち、撮像装置を有する観察光学系３９で観察されるレーザ光２１が光軸に位置するように、ミラー３２、３３が調整される。また、観察光学系３９は、ステージ３８の位置決めに使用される。また、光検知器３７は、複数の穴の各々について、レーザ光走査用のガルバノミラー３２、３５で走査されて透過したレーザ光量を検知できる視野をもっているものとする。これは、パルスレーザ光２１をレーザ光走査用のガルバノミラー３２、３５で走査して、生セラミック基板１上に、所望のピッチで複数の穴を加工するためである。
【００１５】
図３は穴あけの際のレーザ光の照射方法を示した図である。図３（ｃ）に示すように、ＱスイッチＹＡＧレーザ（波長は１．０６μｍ程度の近赤外光）から出射されたパルスレーザ集束光４６（数〜数１０ｍＪ／パルス）を、レーザ光走査用のガルバノミラー３２、３５への制御部４１からの制御によって穴中心を中心にして回転させるように数回ないし数十回照射し、その軌跡を図３（ｂ）に示すように４７のようにすることにより、図３（ａ）に示すように生セラミック基板１に対して良好な穴３を２次元的に所望のピッチで形成することができる。
【００１６】
図４は本発明に係る目づまり無し（０）穴加工のシーケンスを示した図である。図４（ａ）は、穴加工のシーケンスに係る概略構成を示し、図４（ｂ）は穴加工のシーケンスを示すフロー図である。ステップ５１は、対物レンズ３６で集光されたパルスレーザ光２１は生セラミック基板１に穴をあけ、穴があいていく工程を示す。ステップ５２は、ステップ５１で穴加工されて生セラミック基板１を透過したレーザ光を光検知器３７で測定する工程を示す。ステップ５３は、制御部４１において光検知器３７で測定された透過光量に基づいて穴の開口度を判定する工程である。ステップ５４は、制御部４１において判定された穴の開口度に応じて穴明完成（ＯＫ）か未完成（不足）かを判断し、未完成（不足）の場合にはステップ５５において未貫通穴の番地を未貫通穴メモリ４２に記憶する工程である。この未貫通穴の番地（位置座標）は、制御部４１において、レーザ光走査用のガルバノミラー３２、３５への制御信号とステージ３８から得られるステージの位置座標とから得ることができる。なお、上記実施の形態では、ステップ５２〜５３において、加工された穴を通して照射されたレーザ光の透過光量を光検知器３７で測定して穴あき状態（目ずまり状態）を制御部４１にて認識するように構成したが、生セラミック１の裏面に照明光源を設け、穴あけ加工が施された穴を通しての画像を撮像装置３９で撮像し、制御部４１において撮像装置３９で撮像された加工穴の画像信号から加工穴の面積を算出し、この算出された加工穴の面積によって未完成（不足）であるか否かについて認識判定することが可能である。
【００１７】
ステップ５６において、生セラミック基板１上におけるある領域について穴加工が終了、または生セラミック基板１上において最終穴加工が終了すると、ステップ５７において、制御部４１は未貫通穴メモリ４２に記憶された未貫通穴の番地（位置座標）を読み出し、この読み出された未貫通穴に対して再度レーザ加工が行われ、ステップ５８において透過したレーザ光を光検知器３７で測定し、ステップ５９において光検知器３７で測定された透過光量に基づいて穴の開口度を判定して穴貫通判定が行われる。ステップ６０において、制御部４１において判定された穴の開口度に応じて穴明完（ＯＫ）か未完（不足）かを判断し、未完（不足）の場合にはステップ６１において未貫通穴の番地を未貫通穴メモリ４２に記憶する。ステップ５６において、生セラミック基板１上におけるある領域について穴加工が終了、または生セラミック基板１上において最終穴加工が終了すると、ステップ６２において、制御部４１は未貫通穴メモリ４２に記憶された未貫通穴の番地（位置座標）を読み出し、この読み出された未貫通穴に対して再度レーザ加工が行われる。
【００１８】
以上説明したように、繰り返すことにより、ステップ６３において未貫通穴が０になるまで続ける。通常は２回目の加工で未貫通穴は０になる。このように、生セラミック１に対してパルスレーザ光を照射して穴あけ加工を行うと、約０．１ｍｍ以下の穴径まで高速で加熱蒸発除去加工を行うことができる。
図５は、従来のポンチ穴あけと比べたレーザ穴あけの差を示した断面図である。図５（ａ）は従来の生セラミック基板１へのポンチ穴あけによるスルーホール７０の断面を示し、図５（ｂ）は本発明に係る生セラミック基板１へのレーザ穴あけによるスルーホール３の断面を示す。従来のポンチ穴あけによる生セラミック基板１にあけられた穴７０は、機械加工の特徴である直線性がはっきり出ているため、端部の角が鋭く、導体を埋め込む時の充填性が穴が小さくなる程悪くなる。これに対し、本発明に係るレーザ光による生セラミック基板１に対して穴あけを行った場合は加熱蒸発除去加工であるため、図５（ｂ）に示すように端部が少しだれており、これがかえって導体の充填性を良くする効果をもたらすと共に、１秒当り１００〜３００程度の穴３をあけることができることからして、１分当り５０００〜２００００個程度の穴あけを穴径を約０．１ｍｍ以下にして実現することが可能となる。
【００１９】
次に、図１（ｇ）に示すレーザ加熱応力による分割工程で用いられるレーザ加熱割断装置の実施例について図６〜図１３を用いて説明する。図６は、本発明に係るレーザ加熱割断装置の一実施例を示す構成図である。レーザ加熱割断装置は、レーザ電源７２およびステージ７６を制御する制御部７１と、レーザ電源７２からの制御電源に基づいてＯＮ、ＯＦＦされる波長が１０．６μｍ程度の遠赤外光を出射するＣＯ２ガスレーザ光源等から構成されたレーザ光源７３と、レーザ光源７３から出射された遠赤外レーザ光７４を反射するハーフミラー８０と、上記遠赤外レーザ光７４を集光する集光レンズ７５と、焼成セラミック基板７を真空吸着する真空吸着板７７を載置し、制御部７１からの指令でＸ、Ｙ軸方向に移動可能に構成されたステージ７６と、焼成セラミック基板７上においてレーザ光７４がデフォーカス状態で照射された照射部周辺を冷却するための空気またはドライ窒素等を吹き付けるガスノズル７９と、該ガスノズル７９に空気またはドライ窒素等を供給するガス供給パイプ７８と、焼成セラミック基板７上にレーザ光７４が照射される位置等を上記ハーフミラー８０を通して観察するＴＶカメラ等の撮像装置を有する観察光学系８１とから構成される。
【００２０】
そして、制御部７１からレーザ電源７２に信号が送られ、波長が１０．６μｍ程度の遠赤外光を出射するＣＯ２ガスレーザ光源等から構成されたレーザ光源７３からレーザ光７４を出射して集光レンズ７５で集光し、焼成セラミック基板７の表面にデフォーカス状態（フォーカス位置から１０ｍｍ程度離れたデフォーカス状態で６ｍｍ程度のスポット）で照射する。そして、この照射状態で、ステージ７６を割断溝２２に沿って移動させる。セラミック７は真空吸収板７７に載せられている。レーザ照射時はガス供給パイプ７８からガスノズル７９に供給される空気またはドライ窒素等で表面を冷却し、照射部周辺の温度勾配を大きくするように図っている。以上説明したように、焼成セラミック基板７の表面にレーザ光７４がデフォーカス状態で照射されることにより加熱応力が生じ、割断されることになる。特にレーザ光７４がデフォーカス状態で照射される照射部周辺が冷却されることによって、図７（ｂ）に示すように、９２から９３と変わって大きな温度勾配が付いて大きな加熱応力が割断線に沿って集中し、割断線に沿った正確な割断を実現することが可能となる。即ち、照射部周辺が空気またはドライ窒素等で冷却されることによって、９２から９３と斜線分大きな温度勾配が付いて大きな加熱応力が割断線９１に沿って集中することになり、割断線に沿った正確な割断を実現することができる。
【００２１】
なお、図７（ａ）に示す如く、割断する焼成セラミック基板７に対してＤ０＝６ｍｍ程度のスポット光を照射する関係で、割断線の近傍にＷ等の導体４が埋め込まれたスルーホール３が存在し、この導体４にレーザスポット光がかかってしまったとしても、この導体４が蒸発してしまわないように、この導体およびセラミックに対して同じような吸収特性を有する波長が１０．６μｍ程度の遠赤外光を出射する例えばＣＯ２ガスレーザ光を用いることが必要となる。
仮に、割断にＹＡＧレーザ光を用いると、デフォーカス状態のレーザスポット光が導体４にかかると、吸収特性がよいことにより、導体４が爆発的に蒸発してしまい、割断によって上下を接続している導体４をなくしてしまうことになる。従って、遠赤外光を出射する例えばＣＯ２ガスレーザ光を用いることが望まれる。
【００２２】
また、分割される割断線の端部においては、加熱応力が逃げてしまうことにより、図８に示すように、レーザ光が照射された割断線９１に沿って割れずに、任意の方向に割れて跳ね９４が生じることになる。そこで、分割される割断線９１の端部において生じる跳ね９４を防止するために、次に説明するような対策を施す必要がある。
即ち、図１（ｅ）に示すように、積層体６の裏面に分割溝２２を形成することによって、特に割断線の端部において分割溝２２に沿って割断することが可能となり、図８に示すように、割断線９１の端部において跳ね９４が生じるのを防止することが可能となる。
次に、跳ね９４を防止するための他の実施例について、図９〜図１３を用いて説明する。図９〜図１１の各々は、焼成セラミック基板７の側面と割断線の交わる点を、バネ等で押して割断線に対し対称応力をかけることにより、より精度よく端部まで正確な割断をさせようとした実施例である。図９は、先端を尖らせたウェッジ治具８１をバネ８２で加圧する実施例を示す。図１０は、先端を尖らせたウェッジ治具８１をピエゾ素子８３で加圧する実施例を示す。また、図１１は、何らかの加圧手段で加圧される先端を尖らせたウェッジ治具８１の先端を高温にする加熱手段８４を設けた実施例を示す。図１１（ａ）に示す実施例では、図１１（ｂ）に示す如く、割断線の端部において加圧と加熱の両効果で対称応力を受けることになり、正確な割断を導くことが可能となる。
【００２３】
また、図１２は、ウェッジで応力をかける代わりに、波長が１０．６μｍ程度の遠赤外光を出射するＣＯ２ガスレーザ光源等から構成されたレーザ光源７３から出射されるレーザ光のビーム径をビーム径拡大光学系で拡大し、それを複数のスリット状の矩形開口１０１を通して複数の矩形ビーム１０２を形成し、各矩形ビーム１０２をシリンドリカルレンズ１０３で線状ビーム１０４に集光してデフォーカス状態で割断線９１の端部側面を加熱して、対称熱応力分布を発生させる実施例を示す。即ち、図１２（ａ）に示すように割断線９１の端部側面に線状ビーム１０４をデフォーカス状態で照射して加熱し、図１２（ｂ）に示すように対．称熱応力分布を発生させることによって、跳ねが生じることなく、正確な割断を導くことが可能となる。
また、図１３は、割断線の端部側面に予め予備加工を施しておき正確な割断を得る実施例を示す。予備加工としては、金属刃のついたローラーを転がすか、ナイフ状のものを押しつけるか、またはレーザ光を照射して溝加工を施すことによって可能となる。
【００２４】
【発明の効果】
本発明によれば、生セラミックに対して、約０．１ｍｍより小さく、導体の充填性を向上させた穴あけを可能にして実装密度の向上を図り、しかもドライプロセスでＬＳＩチップを実装可能な分割された焼成セラミック基板を製造して工程減少、および工数低減を図ると共に生産のドライ化による省資源、および省エネルギーを図ることができる効果を奏する。
また、本発明によれば、生セラミックに対して、約０．１ｍｍより小さく、導体の充填性を向上させた穴あけを可能にして実装密度の向上を図り、しかもドライプロセスでＬＳＩチップを実装可能な分割された焼成セラミック基板をスルーホール導体や配線に対してダメージをおよぼすことなく製造して工程減少、および工数低減を図ると共に信頼性を有する電子回路装置を高歩留まりで製造することができる効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る電子回路装置の製造方法の一実施の形態を示す工程図である。
【図２】本発明に係る生セラミック穴あけ工程に用いるレーザ穴あけ加工装置の一実施例を示す構成図である。
【図３】本発明に係る生セラミック穴あけの際におけるレーザ光照射方法を説明するための図である。
【図４】本発明に係る生セラミック穴あけの目づまり無し（０）を実現したシーケンスを示した図である。
【図５】本発明の穴あけと従来のポンチ穴あけとの比較断面図である。
【図６】本発明に係る焼成セラミック割断に用いるレーザ加熱割断装置の一実施例を示す構成図である。
【図７】図６に示すレーザ加熱割断装置において、レーザ光が照射される照射部周辺を冷却することによって、大きな温度勾配が付いて大きな加熱応力が割断線に沿って集中し、割断線に沿った正確な割断を実現することを説明するための図である。
【図８】割断する際、生じる跳ねを示す図である。
【図９】本発明に係る焼成セラミック割断をより正確に、且つ高精度にするために側面拘束を付与する一実施例を示す図である。
【図１０】本発明に係る焼成セラミック割断をより正確に、且つ高精度にするために側面拘束を付与する他の一実施例を示す図である。
【図１１】本発明に係る焼成セラミック割断をより正確に、且つ高精度にするために側面拘束および加熱を付与する一実施例を示す図である。
【図１２】本発明に係る焼成セラミック割断をより正確に、且つ高精度にするために側面に線状のビームを照射して加熱を付与する一実施例を示す図である。
【図１３】本発明に係る焼成セラミック割断をより正確に、且つ高精度にするために側面に予備加工を施す一実施例を示す図である。
【図１４】従来の電子回路装置の製造工程の例を示す図である。
【符号の説明】
１…生セラミック基板、３…穴（スルーホール）、４…導体、５…平面方向の配線材料、６…積層体、７…焼成セラミック、９…個別焼成セラミック基板、１１…ＬＳＩチップ、２１…レーザ光、２２…溝、２３…集光レーザ光、３１…レーザ発振器、３２…あおりミラー、３３…あおりミラー、３４…ガルバノミラー、３５…ガルバノミラー、３６…対物レンズ、３７…光検知器、３８…ステージ、４１…制御部、４２…未貫通穴メモリ、４６…レーザ集束光、４７…軌跡、７１…制御部、７２…レーザ電源、７３…レーザ光源、７４…レーザ光、７５…集光レンズ、７６…ステージ、７７…真空吸収板、７８…ガス供給パイプ、７９…ガスノズル、８１…ウェッジ治具、８２…バネ、８３…ピエゾ素子、８４…加熱手段
【発明の属する技術分野】
本発明は、セラミックで構成される高密度回路基板を製造するセラミック基板の製造方法およびセラミック基板に半導体デバイス等の電子回路素子を実装した電子回路装置を製造する電子回路装置の製造方法に関する。
【０００２】
【従来の技術】
図１４は、従来の電子回路装置の製造方法を示した図である。図１４（ａ）に示すステップにおいて、多数個取りの生セラミック基板１はポンチ２により穴７０があけられる。次に、図１４（ｂ）に示すステップにおいて、ポンチ２によりあけられた穴７０に上下を電気的に接続するための導体４が埋め込まれる。続いて、図１４（ｃ）に示すステップにおいて、表面に平面方向の配線材料５が印刷される。このようにして作られた各層の生セラミックは、図１４（ｄ）に示すステップにおいて、数枚ないし数十枚重ねられ、加圧されて積層体６’となる。次に、図１４（ｅ）に示すステップにおいて、積層体６’を炉に入れて焼成することにより、硬い焼成セラミック７’が製作されることになる。次に、図１４（ｆ）に示すステップにおいて、焼成セラミック７’は必要な分割を行うため切断台８にワックスで接着される。次に、図１４（ｇ）に示すステップにおいて、切断台８にワックスで接着された焼成セラミック７’に対して、研削液（図示せず）を流しながらダイヤモンド・ブレード（図示せず）でダイシングされて、各個別の焼成セラミック基板９’に分割される。次に、図１４（ｈ）に示すステップにおいて、ワックスを暖めて個別セラミック９’を取り外す。次に、図１４（ｉ）に示すステップにおいて、付着したワックス１０を洗浄することによって個別の焼成セラミック基板９’を得ることができる。
【０００３】
最後に、図１４（ｊ）に示すステップにおいて、個別に得られた焼成セラミック基板９’上にＬＳＩチップ１１を装着することによって、電子回路装置を製造することができた。
また、ダイシングに代るセラミックの割断については、従来技術として
（１）「レーザ割断」沖山俊裕 精密工学会会誌Ｖｏｌ６０，Ｎｏ．２，１９９４，Ｐ１９６〜１９９
（２）特開平３−４８９号公報
（３）特開平４−１６７９８５号公報
（４）特開平４−３７４９２号公報
などが知られていた。
【０００４】
【発明が解決しようとする課題】
上記従来技術では、生セラミックの穴あけは機械的な運動速度によりスピードを制限され、また０．１ｍｍより穴径が小さくなると、ポンチ加工が困難になる等の課題を有していた。また、焼成後のセラミックの分割については、ダイヤモンドブレードを高速回転させて研削液で冷やしながら切断するため、ウェット加工となり、速度も遅く、ブレードの摩耗も激しい等の問題があった。また切断幅が必要であるという課題もあった。また、取付のために用いたワックスは十分洗浄除去する必要があり、ここでもウェットプロセスが不可欠となり、大きな工数と洗浄装置と洗浄のための多くの水が必要であった。
【０００５】
本発明の目的は、上記課題を解決すべく、生セラミックに対して、約０．１ｍｍより小さく、導体の充填性を向上させた穴あけを可能にして実装密度の向上を図り、しかもドライプロセスでＬＳＩチップを実装可能な分割された焼成セラミック基板を製造して工程減少、および工数低減を図ったセラミック基板およびＬＳＩチップを実装した電子回路装置の製造方法を提供することにある。
また、本発明の他の目的は、生セラミックに対して、約０．１ｍｍより小さく、導体の充填性を向上させた穴あけを可能にして実装密度の向上を図り、しかもドライプロセスでＬＳＩチップを実装可能な分割された焼成セラミック基板をスルーホール導体や配線に対してダメージをおよぼすことなく製造して工数低減を図ると共に信頼性を有するセラミック基板を高歩留まりで製造することができるようにしたセラミック基板およびＬＳＩチップを実装した電子回路装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明は、生セラミックに対してレーザ光を照射して除去に基づく穴あけ加工を行う穴あけ工程と、該穴あけ工程によって生セラミックに対して穴あけされた穴へ導体を充填する導体充填工程と、前記生セラミックの平面に所望の配線導体を印刷等によって形成する配線導体形成工程と、前記導体充填工程および配線導体形成工程で導体が形成された生セラミックを積層加圧する積層工程と、該積層工程で積層加圧された積層体を焼成して焼成セラミック基板を得る焼成工程と、該焼成工程で焼成された焼成セラミック基板に対して分割すべき割断線に沿ってデフォーカス状態でレーザ光を照射して加熱応力を発生させて割断する割断工程とを有することを特徴とするセラミック基板の製造方法である。
また、本発明は、前記セラミック基板の製造方法における穴あけ工程において、一つの穴あけ加工を、レーザスポットを円周状に複数回照射することにより行うことを特徴とする。また、本発明は、前記セラミック基板の製造方法における穴あけ工程において、加工穴からのレーザ光の透過光または加工穴の画像をモニタして不完全な穴であるか否かを判別記憶し、不完全な穴のみにレーザ光を再度照射して再加工することを特徴とする。また、本発明は、前記セラミック基板の製造方法において、焼成工程の前に、積層体の裏面に、割断工程における割断を誘起する溝を少なくとも割断線の端部に形成する溝形成工程を有することを特徴とする。
【０００７】
また、本発明は、前記セラミック基板の製造方法における割断工程において、少なくとも焼成セラミック基板の側面における割断線に対して機械的な応力を付与することを特徴とする。また、本発明は、前記セラミック基板の製造方法における割断工程において、少なくとも焼成セラミック基板の側面における割断線に対して熱的な応力を付与することを特徴とする。
また、本発明は、前記セラミック基板の製造方法における割断工程において、少なくとも焼成セラミック基板の側面における割断線に対して加工を施すことを特徴とする。また、本発明は、前記セラミック基板の製造方法における穴あけ工程において、レーザ光として、ＱスイッチＹＡＧレーザ光源から得られるパルスレーザ光を用いることを特徴とする。また、本発明は、前記セラミック基板の製造方法における割断工程において、レーザ光として、遠赤外レーザ光を用いることを特徴とする。また、本発明は、前記セラミック基板の製造方法における割断工程において、レーザ光として、ＣＯ２レーザ光を用いることを特徴とする。
【０００８】
また、本発明は、前記セラミック基板の製造方法における穴あけ工程において、高速化するために、レーザ光をＸ、Ｙ両軸に走査できる一組のガルバノミラーで走査回転させて穴をあける方式とした。
また、本発明は、生セラミックに対してレーザ光を照射して除去に基づく穴あけ加工を行う穴あけ工程と、該穴あけ工程によって生セラミックに対して穴あけされた穴へ導体を充填する導体充填工程と、前記生セラミックの平面に所望の配線導体を印刷等によって形成する配線導体形成工程と、前記導体充填工程および配線導体形成工程で導体が形成された生セラミックを積層加圧する積層工程と、該積層工程で積層加圧された積層体を焼成して焼成セラミック基板を得る焼成工程と、該焼成工程で焼成された焼成セラミック基板に対して分割すべき割断線に沿ってデフォーカス状態でレーザ光を照射して加熱応力を発生させて割断する割断工程と、該割断工程によって割断された個別セラミック基板上にＬＳＩチップを実装する実装工程とを有することを特徴とする電子回路装置の製造方法である。
【０００９】
以上説明したように、前記構成によれば、生セラミックに対して、約０．１ｍｍより小さく、導体の充填性を向上させた穴あけを可能にして実装密度の向上を図り、しかもドライプロセスでＬＳＩチップを実装可能な分割された焼成セラミック基板を製造して工程減少および工数低減を図ることが可能となる。
また、前記構成によれば、生セラミックに対して、約０．１ｍｍより小さく、導体の充填性を向上させた穴あけを可能にして実装密度の向上を図り、しかもドライプロセスでＬＳＩチップを実装可能な分割された焼成セラミック基板をスルーホール導体や配線に対してダメージをおよぼすことなく製造して工程減少および工数低減を図ると共に信頼性を有するセラミック基板およびＬＳＩチップを実装した電子回路装置を高歩留まりで製造することができる。
【００１０】
【発明の実施の形態】
本発明に係るセラミック基板および電子回路装置の製造方法についての実施の形態について、図面を用いて説明する。
図１は、本発明に係る電子回路装置の製造方法の一実施の形態を示す工程図である。
電子回路装置は、図１（ｉ）に示すように、焼成され、分割されたセラミック基板９上にＬＳＩチップ１１を実装することによって構成される。
まず、図１（ａ）には、レーザ光２１による多数個どりの生セラミック基板へのスルーホール穴あけ工程を示す。該工程では、対物レンズ３６で集光されるレーザ光２１により、生セラミック基板１に次々と穴３があけられていく。即ち、図２に示すレーザ穴あけ加工装置によって、生セラミック基板１に次々と穴あけ加工が行われる。そして、穴が通ったかどうかは、下部に設けた光検知器３７でモニターすることにより制御装置４１内のＣＰＵにおいて検出確認され、不十分なものは番地が記憶され、生セラミック基板１上におけるある領域について穴加工が終わった後、または生セラミック基板１上において最終穴加工が終わった後、再度穴が不十分なものだけ追加工を行い、目づまり穴をなくす。
【００１１】
次に、図１（ｂ）には、スルーホール穴への導通材料埋込工程を示す。該工程では、上下を電気的に接続するためのＷ等の導体４が各穴３に埋め込まれる。
続いて、図１（ｃ）には、生セラミック基板の表面への平面配線印刷工程を示す。該工程では、生セラミック基板１の表面に平面方向の配線材料５が印刷等によって形成される。
次に、図１（ｄ）には、積層工程を示す。該工程では、上記のようにして作られた各層の生セラミックが、数枚ないし数十枚重ねられ、加圧されて積層体６を製作する。
次に、図１（ｅ）には、積層体６の裏面に分割溝２２を形成する裏面に分割溝形成工程を示す。該工程では、積層体６を炉に入れて焼成する前に、分割すべき線に沿って積層体６の裏面に溝２２を形成する。この溝２２を形成するのは、図１（ｇ）に示す分割工程で分割する際、端において真っ直ぐ割れずに跳ね９４が生じるのを防止するためである。従って分割する際、端となる部分にのみに溝２２を形成しても良い。そして、溝の幅は０．１ｍｍ〜１．０ｍｍ程度、溝の深さは０．０５ｍｍ〜０．５ｍｍ程度で幅、深さはそれぞれ、積層体６の厚さの１０％程度以内くらいが適当である。溝の形成は、金属刃のついたローラーを転がすか、ナイフ状のものを押しつけるか、寸法の決まった量産物の場合は、加圧治具下側に予め溝部のでっぱりをつけた板を取り付けておく等の方法がある。
【００１２】
次に、図１（ｆ）には、炉に入れて焼成する焼成工程を示す。該工程では、裏面に分割溝２２が形成された積層体６を炉に入れて焼成し、硬い焼成セラミック７を製作する。
続いて、図１（ｇ）には、レーザ加熱応力による個々の焼成セラミック基板に分割する分割工程を示す。該工程では、図６に示すレーザ加熱応力による分割装置によって分割される。即ち、製作された硬い焼成セラミック７を真空吸着台７７に固定し、焦点外しでビーム径が広げられた集光レーザ光２３を、固定された焼成セラミック７に対して分割線に沿って照射することによって加熱応力が生じて端部から端部へと焼成前につけられた溝に沿って正確に割断が発生し、図１（ｈ）に示すように個別の焼成セラミック基板９が得られることになる。
【００１３】
ここではワックス接着を用いていないため、洗浄は不要であり、直ちに、図１（ｉ）に示す実装工程によりＬＳＩチップ１１等を装着することが可能となる。
【００１４】
次に、図１（ａ）に示す生セラミック基板へのスルーホール穴あけ工程で用いられるレーザ穴あけ加工装置の実施例について図２〜図５を用いて説明する。図２は、本発明に係るレーザ穴あけ加工装置の一実施例を示す構成図である。多数個どりの生セラミック基板１は、Ｘ，Ｙ軸方向に所定の間隔でステップアンドリピートされるステージ３８上に載置される。ＱスイッチＹＡＧレーザ発振器等から構成されるレーザ発振器３１から出た高出力の数〜数１０Ｗ程度で３０〜２００ｎｓ程度のパルス幅を有する数〜数１０ｋＨｚ程度のパルスレーザ光２１は、光軸アライメント用の２枚のあおりミラー３２、３３を通り、レーザ光走査用のガルバノミラー３２、３５で１つの穴に対して数〜数１０パルス／１穴について円状の光走査されながら集光レンズ３６で絞られて生セラミック１に照射され、一つずつの穴あけ（穴径が０．１ｍｍ程度以下）が、所望のピッチで繰返して行われる。これにより、１秒当り、１００〜３００程度の穴３をあけることが可能となる。この時、一つの穴が十分あいたかどうかをレーザ光の透過光量を裏面で光検知器３７でモニターすることにより知り、制御部４に入力して光量が十分透過してこなかった穴については未貫通穴メモリ４２に記憶しておく。生セラミック基板１上におけるある領域について穴加工が終わった後、または生セラミック基板１上において最終穴加工が終わった後、未貫通穴メモリ４２に蓄えられている未貫通穴の番地を呼び出して再度加工を行う。このようにすることにより目づまり穴を無くする（０とする）ことができる。穴あけ位置はＣＡＤ４４を制御部４１につないでおくことにより、制御部４１からレーザ光走査用のガルバノミラー３２、３５への制御とステージ３８への制御とにより、任意の穴位置を自由に加工することができる。３９は、レーザ光２１が照射される位置を観察するＴＶカメラ等の撮像装置を有する観察光学系で、ミラー３２、３３等の調整に用いられる。即ち、撮像装置を有する観察光学系３９で観察されるレーザ光２１が光軸に位置するように、ミラー３２、３３が調整される。また、観察光学系３９は、ステージ３８の位置決めに使用される。また、光検知器３７は、複数の穴の各々について、レーザ光走査用のガルバノミラー３２、３５で走査されて透過したレーザ光量を検知できる視野をもっているものとする。これは、パルスレーザ光２１をレーザ光走査用のガルバノミラー３２、３５で走査して、生セラミック基板１上に、所望のピッチで複数の穴を加工するためである。
【００１５】
図３は穴あけの際のレーザ光の照射方法を示した図である。図３（ｃ）に示すように、ＱスイッチＹＡＧレーザ（波長は１．０６μｍ程度の近赤外光）から出射されたパルスレーザ集束光４６（数〜数１０ｍＪ／パルス）を、レーザ光走査用のガルバノミラー３２、３５への制御部４１からの制御によって穴中心を中心にして回転させるように数回ないし数十回照射し、その軌跡を図３（ｂ）に示すように４７のようにすることにより、図３（ａ）に示すように生セラミック基板１に対して良好な穴３を２次元的に所望のピッチで形成することができる。
【００１６】
図４は本発明に係る目づまり無し（０）穴加工のシーケンスを示した図である。図４（ａ）は、穴加工のシーケンスに係る概略構成を示し、図４（ｂ）は穴加工のシーケンスを示すフロー図である。ステップ５１は、対物レンズ３６で集光されたパルスレーザ光２１は生セラミック基板１に穴をあけ、穴があいていく工程を示す。ステップ５２は、ステップ５１で穴加工されて生セラミック基板１を透過したレーザ光を光検知器３７で測定する工程を示す。ステップ５３は、制御部４１において光検知器３７で測定された透過光量に基づいて穴の開口度を判定する工程である。ステップ５４は、制御部４１において判定された穴の開口度に応じて穴明完成（ＯＫ）か未完成（不足）かを判断し、未完成（不足）の場合にはステップ５５において未貫通穴の番地を未貫通穴メモリ４２に記憶する工程である。この未貫通穴の番地（位置座標）は、制御部４１において、レーザ光走査用のガルバノミラー３２、３５への制御信号とステージ３８から得られるステージの位置座標とから得ることができる。なお、上記実施の形態では、ステップ５２〜５３において、加工された穴を通して照射されたレーザ光の透過光量を光検知器３７で測定して穴あき状態（目ずまり状態）を制御部４１にて認識するように構成したが、生セラミック１の裏面に照明光源を設け、穴あけ加工が施された穴を通しての画像を撮像装置３９で撮像し、制御部４１において撮像装置３９で撮像された加工穴の画像信号から加工穴の面積を算出し、この算出された加工穴の面積によって未完成（不足）であるか否かについて認識判定することが可能である。
【００１７】
ステップ５６において、生セラミック基板１上におけるある領域について穴加工が終了、または生セラミック基板１上において最終穴加工が終了すると、ステップ５７において、制御部４１は未貫通穴メモリ４２に記憶された未貫通穴の番地（位置座標）を読み出し、この読み出された未貫通穴に対して再度レーザ加工が行われ、ステップ５８において透過したレーザ光を光検知器３７で測定し、ステップ５９において光検知器３７で測定された透過光量に基づいて穴の開口度を判定して穴貫通判定が行われる。ステップ６０において、制御部４１において判定された穴の開口度に応じて穴明完（ＯＫ）か未完（不足）かを判断し、未完（不足）の場合にはステップ６１において未貫通穴の番地を未貫通穴メモリ４２に記憶する。ステップ５６において、生セラミック基板１上におけるある領域について穴加工が終了、または生セラミック基板１上において最終穴加工が終了すると、ステップ６２において、制御部４１は未貫通穴メモリ４２に記憶された未貫通穴の番地（位置座標）を読み出し、この読み出された未貫通穴に対して再度レーザ加工が行われる。
【００１８】
以上説明したように、繰り返すことにより、ステップ６３において未貫通穴が０になるまで続ける。通常は２回目の加工で未貫通穴は０になる。このように、生セラミック１に対してパルスレーザ光を照射して穴あけ加工を行うと、約０．１ｍｍ以下の穴径まで高速で加熱蒸発除去加工を行うことができる。
図５は、従来のポンチ穴あけと比べたレーザ穴あけの差を示した断面図である。図５（ａ）は従来の生セラミック基板１へのポンチ穴あけによるスルーホール７０の断面を示し、図５（ｂ）は本発明に係る生セラミック基板１へのレーザ穴あけによるスルーホール３の断面を示す。従来のポンチ穴あけによる生セラミック基板１にあけられた穴７０は、機械加工の特徴である直線性がはっきり出ているため、端部の角が鋭く、導体を埋め込む時の充填性が穴が小さくなる程悪くなる。これに対し、本発明に係るレーザ光による生セラミック基板１に対して穴あけを行った場合は加熱蒸発除去加工であるため、図５（ｂ）に示すように端部が少しだれており、これがかえって導体の充填性を良くする効果をもたらすと共に、１秒当り１００〜３００程度の穴３をあけることができることからして、１分当り５０００〜２００００個程度の穴あけを穴径を約０．１ｍｍ以下にして実現することが可能となる。
【００１９】
次に、図１（ｇ）に示すレーザ加熱応力による分割工程で用いられるレーザ加熱割断装置の実施例について図６〜図１３を用いて説明する。図６は、本発明に係るレーザ加熱割断装置の一実施例を示す構成図である。レーザ加熱割断装置は、レーザ電源７２およびステージ７６を制御する制御部７１と、レーザ電源７２からの制御電源に基づいてＯＮ、ＯＦＦされる波長が１０．６μｍ程度の遠赤外光を出射するＣＯ２ガスレーザ光源等から構成されたレーザ光源７３と、レーザ光源７３から出射された遠赤外レーザ光７４を反射するハーフミラー８０と、上記遠赤外レーザ光７４を集光する集光レンズ７５と、焼成セラミック基板７を真空吸着する真空吸着板７７を載置し、制御部７１からの指令でＸ、Ｙ軸方向に移動可能に構成されたステージ７６と、焼成セラミック基板７上においてレーザ光７４がデフォーカス状態で照射された照射部周辺を冷却するための空気またはドライ窒素等を吹き付けるガスノズル７９と、該ガスノズル７９に空気またはドライ窒素等を供給するガス供給パイプ７８と、焼成セラミック基板７上にレーザ光７４が照射される位置等を上記ハーフミラー８０を通して観察するＴＶカメラ等の撮像装置を有する観察光学系８１とから構成される。
【００２０】
そして、制御部７１からレーザ電源７２に信号が送られ、波長が１０．６μｍ程度の遠赤外光を出射するＣＯ２ガスレーザ光源等から構成されたレーザ光源７３からレーザ光７４を出射して集光レンズ７５で集光し、焼成セラミック基板７の表面にデフォーカス状態（フォーカス位置から１０ｍｍ程度離れたデフォーカス状態で６ｍｍ程度のスポット）で照射する。そして、この照射状態で、ステージ７６を割断溝２２に沿って移動させる。セラミック７は真空吸収板７７に載せられている。レーザ照射時はガス供給パイプ７８からガスノズル７９に供給される空気またはドライ窒素等で表面を冷却し、照射部周辺の温度勾配を大きくするように図っている。以上説明したように、焼成セラミック基板７の表面にレーザ光７４がデフォーカス状態で照射されることにより加熱応力が生じ、割断されることになる。特にレーザ光７４がデフォーカス状態で照射される照射部周辺が冷却されることによって、図７（ｂ）に示すように、９２から９３と変わって大きな温度勾配が付いて大きな加熱応力が割断線に沿って集中し、割断線に沿った正確な割断を実現することが可能となる。即ち、照射部周辺が空気またはドライ窒素等で冷却されることによって、９２から９３と斜線分大きな温度勾配が付いて大きな加熱応力が割断線９１に沿って集中することになり、割断線に沿った正確な割断を実現することができる。
【００２１】
なお、図７（ａ）に示す如く、割断する焼成セラミック基板７に対してＤ０＝６ｍｍ程度のスポット光を照射する関係で、割断線の近傍にＷ等の導体４が埋め込まれたスルーホール３が存在し、この導体４にレーザスポット光がかかってしまったとしても、この導体４が蒸発してしまわないように、この導体およびセラミックに対して同じような吸収特性を有する波長が１０．６μｍ程度の遠赤外光を出射する例えばＣＯ２ガスレーザ光を用いることが必要となる。
仮に、割断にＹＡＧレーザ光を用いると、デフォーカス状態のレーザスポット光が導体４にかかると、吸収特性がよいことにより、導体４が爆発的に蒸発してしまい、割断によって上下を接続している導体４をなくしてしまうことになる。従って、遠赤外光を出射する例えばＣＯ２ガスレーザ光を用いることが望まれる。
【００２２】
また、分割される割断線の端部においては、加熱応力が逃げてしまうことにより、図８に示すように、レーザ光が照射された割断線９１に沿って割れずに、任意の方向に割れて跳ね９４が生じることになる。そこで、分割される割断線９１の端部において生じる跳ね９４を防止するために、次に説明するような対策を施す必要がある。
即ち、図１（ｅ）に示すように、積層体６の裏面に分割溝２２を形成することによって、特に割断線の端部において分割溝２２に沿って割断することが可能となり、図８に示すように、割断線９１の端部において跳ね９４が生じるのを防止することが可能となる。
次に、跳ね９４を防止するための他の実施例について、図９〜図１３を用いて説明する。図９〜図１１の各々は、焼成セラミック基板７の側面と割断線の交わる点を、バネ等で押して割断線に対し対称応力をかけることにより、より精度よく端部まで正確な割断をさせようとした実施例である。図９は、先端を尖らせたウェッジ治具８１をバネ８２で加圧する実施例を示す。図１０は、先端を尖らせたウェッジ治具８１をピエゾ素子８３で加圧する実施例を示す。また、図１１は、何らかの加圧手段で加圧される先端を尖らせたウェッジ治具８１の先端を高温にする加熱手段８４を設けた実施例を示す。図１１（ａ）に示す実施例では、図１１（ｂ）に示す如く、割断線の端部において加圧と加熱の両効果で対称応力を受けることになり、正確な割断を導くことが可能となる。
【００２３】
また、図１２は、ウェッジで応力をかける代わりに、波長が１０．６μｍ程度の遠赤外光を出射するＣＯ２ガスレーザ光源等から構成されたレーザ光源７３から出射されるレーザ光のビーム径をビーム径拡大光学系で拡大し、それを複数のスリット状の矩形開口１０１を通して複数の矩形ビーム１０２を形成し、各矩形ビーム１０２をシリンドリカルレンズ１０３で線状ビーム１０４に集光してデフォーカス状態で割断線９１の端部側面を加熱して、対称熱応力分布を発生させる実施例を示す。即ち、図１２（ａ）に示すように割断線９１の端部側面に線状ビーム１０４をデフォーカス状態で照射して加熱し、図１２（ｂ）に示すように対．称熱応力分布を発生させることによって、跳ねが生じることなく、正確な割断を導くことが可能となる。
また、図１３は、割断線の端部側面に予め予備加工を施しておき正確な割断を得る実施例を示す。予備加工としては、金属刃のついたローラーを転がすか、ナイフ状のものを押しつけるか、またはレーザ光を照射して溝加工を施すことによって可能となる。
【００２４】
【発明の効果】
本発明によれば、生セラミックに対して、約０．１ｍｍより小さく、導体の充填性を向上させた穴あけを可能にして実装密度の向上を図り、しかもドライプロセスでＬＳＩチップを実装可能な分割された焼成セラミック基板を製造して工程減少、および工数低減を図ると共に生産のドライ化による省資源、および省エネルギーを図ることができる効果を奏する。
また、本発明によれば、生セラミックに対して、約０．１ｍｍより小さく、導体の充填性を向上させた穴あけを可能にして実装密度の向上を図り、しかもドライプロセスでＬＳＩチップを実装可能な分割された焼成セラミック基板をスルーホール導体や配線に対してダメージをおよぼすことなく製造して工程減少、および工数低減を図ると共に信頼性を有する電子回路装置を高歩留まりで製造することができる効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る電子回路装置の製造方法の一実施の形態を示す工程図である。
【図２】本発明に係る生セラミック穴あけ工程に用いるレーザ穴あけ加工装置の一実施例を示す構成図である。
【図３】本発明に係る生セラミック穴あけの際におけるレーザ光照射方法を説明するための図である。
【図４】本発明に係る生セラミック穴あけの目づまり無し（０）を実現したシーケンスを示した図である。
【図５】本発明の穴あけと従来のポンチ穴あけとの比較断面図である。
【図６】本発明に係る焼成セラミック割断に用いるレーザ加熱割断装置の一実施例を示す構成図である。
【図７】図６に示すレーザ加熱割断装置において、レーザ光が照射される照射部周辺を冷却することによって、大きな温度勾配が付いて大きな加熱応力が割断線に沿って集中し、割断線に沿った正確な割断を実現することを説明するための図である。
【図８】割断する際、生じる跳ねを示す図である。
【図９】本発明に係る焼成セラミック割断をより正確に、且つ高精度にするために側面拘束を付与する一実施例を示す図である。
【図１０】本発明に係る焼成セラミック割断をより正確に、且つ高精度にするために側面拘束を付与する他の一実施例を示す図である。
【図１１】本発明に係る焼成セラミック割断をより正確に、且つ高精度にするために側面拘束および加熱を付与する一実施例を示す図である。
【図１２】本発明に係る焼成セラミック割断をより正確に、且つ高精度にするために側面に線状のビームを照射して加熱を付与する一実施例を示す図である。
【図１３】本発明に係る焼成セラミック割断をより正確に、且つ高精度にするために側面に予備加工を施す一実施例を示す図である。
【図１４】従来の電子回路装置の製造工程の例を示す図である。
【符号の説明】
１…生セラミック基板、３…穴（スルーホール）、４…導体、５…平面方向の配線材料、６…積層体、７…焼成セラミック、９…個別焼成セラミック基板、１１…ＬＳＩチップ、２１…レーザ光、２２…溝、２３…集光レーザ光、３１…レーザ発振器、３２…あおりミラー、３３…あおりミラー、３４…ガルバノミラー、３５…ガルバノミラー、３６…対物レンズ、３７…光検知器、３８…ステージ、４１…制御部、４２…未貫通穴メモリ、４６…レーザ集束光、４７…軌跡、７１…制御部、７２…レーザ電源、７３…レーザ光源、７４…レーザ光、７５…集光レンズ、７６…ステージ、７７…真空吸収板、７８…ガス供給パイプ、７９…ガスノズル、８１…ウェッジ治具、８２…バネ、８３…ピエゾ素子、８４…加熱手段
Claims (11)
- 生セラミックに対してレーザスポットを走査して所望の箇所に複数回照射して一つの穴あけ加工を行うことを次々と行う穴あけ工程と、該穴あけ工程によって生セラミックに対して穴あけされた穴へ導体を充填する導体充填工程と、前記生セラミックの平面に所望の配線導体を形成する配線導体形成工程と、前記導体充填工程および配線導体形成工程で導体が形成された生セラミックを積層加圧する積層工程と、該積層工程で積層加圧された積層体を焼成して焼成セラミック基板を得る焼成工程と、該焼成工程で焼成された焼成セラミック基板に対して分割すべき割断線に沿ってデフォーカス状態でレーザ光を照射して加熱応力を発生させて割断する割断工程とを有することを特徴とするセラミック基板の製造方法。
- 請求項１記載の穴あけ工程において、前記レーザスポットの走査が穴中心を中心として円周状に走査することにより前記一つの穴あけ加工を行うことを特徴とするセラミック基板の製造方法。
- 請求項１記載の穴あけ工程において、加工穴からのレーザ光の透過光または加工穴の画像をモニタして不完全な穴であるか否かを判別記憶し、不完全な穴のみにレーザ光を再度照射して再加工することを特徴とするセラミック基板の製造方法。
- 請求項１記載の焼成工程の前に、積層体の裏面に、割断工程における割断を誘起する溝を少なくとも割断線の端部に形成する溝形成工程を有することを特徴とするセラミック基板の製造方法。
- 請求項１記載の割断工程において、少なくとも焼成セラミック基板の側面における割断線に対して機械的な応力を付与することを特徴とするセラミック基板の製造方法。
- 請求項１記載の割断工程において、少なくとも焼成セラミック基板の側面における割断線に対して熱的な応力を付与することを特徴とするセラミック基板の製造方法。
- 請求項１記載の割断工程において、少なくとも焼成セラミック基板の側面における割断線に対して加工を施すことを特徴とするセラミック基板の製造方法。
- 請求項１記載の穴あけ工程において、レーザ光として、ＱスイッチＹＡＧレーザ光源から得られるパルスレーザ光を用いることを特徴とするセラミック基板の製造方法。
- 請求項１記載の割断工程において、レーザ光として、遠赤外レーザ光またはＣＯ ２ レーザ光を用いることを特徴とするセラミック基板の製造方法。
- 請求項１記載の割断工程において、さらに、前記焼成セラミック基板に対して前記レーザ光が照射された照射部周辺を冷却することを特徴とするセラミック基板の製造方法。
- 生セラミックに対してレーザスポットを走査して所望の箇所に複数回照射して一つの穴あけ加工を行うことを次々と行う穴あけ工程と、該穴あけ工程によって生セラミックに対して穴あけされた穴へ導体を充填する導体充填工程と、前記生セラミックの平面に所望の配線導体を形成する配線導体形成工程と、前記導体充填工程および配線導体形成工程で導体が形成された生セラミックを積層加圧する積層工程と、該積層工程で積層加圧された積層体を焼成して焼成セラミック基板を得る焼成工程と、該焼成工程で焼成された焼成セラミック基板に対して分割すべき割断線に沿ってデフォーカス状態でレーザ光を照射して加熱応力を発生させて割断する割断工程と、該割断工程によって割断された個別セラミック基板上にＬＳＩチップを実装する実装工程とを有することを特徴とする電子回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20942597A JP3618200B2 (ja) | 1997-08-04 | 1997-08-04 | セラミック基板および電子回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20942597A JP3618200B2 (ja) | 1997-08-04 | 1997-08-04 | セラミック基板および電子回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154885A JPH1154885A (ja) | 1999-02-26 |
| JP3618200B2 true JP3618200B2 (ja) | 2005-02-09 |
Family
ID=16572662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20942597A Expired - Fee Related JP3618200B2 (ja) | 1997-08-04 | 1997-08-04 | セラミック基板および電子回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3618200B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053443A (ja) | 1999-08-06 | 2001-02-23 | Hitachi Ltd | 電子回路基板の製造方法，電子回路基板の製造装置及び電子回路基板 |
| WO2004087390A1 (ja) * | 2003-03-31 | 2004-10-14 | Fujitsu Limited | 脆性材料のレーザ割断方法 |
| JP4908936B2 (ja) * | 2005-06-30 | 2012-04-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5029804B2 (ja) * | 2006-11-02 | 2012-09-19 | 澁谷工業株式会社 | 脆性材料の割断方法 |
| JP5621708B2 (ja) * | 2011-05-17 | 2014-11-12 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| JP4905601B2 (ja) * | 2011-05-27 | 2012-03-28 | セイコーエプソン株式会社 | 振動型ジャイロスコープの製造方法 |
| WO2016151776A1 (ja) * | 2015-03-24 | 2016-09-29 | 三菱電機株式会社 | レーザ加工方法、レーザ加工機、加工プログラム生成装置およびレーザ加工システム |
| CN113510393B (zh) * | 2020-04-10 | 2023-08-18 | 大族激光科技产业集团股份有限公司 | 陶瓷工件激光钻孔的方法 |
-
1997
- 1997-08-04 JP JP20942597A patent/JP3618200B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1154885A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6841482B2 (en) | Laser machining of semiconductor materials | |
| JP5193326B2 (ja) | 基板加工装置および基板加工方法 | |
| JP5015294B2 (ja) | 半導体基板及びその切断方法 | |
| CN1788916B (zh) | 激光分段切割 | |
| TW201706066A (zh) | 晶圓的生成方法 | |
| JP2009021476A (ja) | ウエーハの分割方法 | |
| KR20080012754A (ko) | 레이저 광선 조사 장치 및 레이저 가공기 | |
| JP4035981B2 (ja) | 超短パルスレーザを用いた回路形成方法 | |
| US20080009132A1 (en) | Via hole forming method | |
| JP2007021548A (ja) | レーザ加工装置およびレーザ加工方法 | |
| JP2005271563A (ja) | 硬脆材料板体の分割加工方法及び装置 | |
| JP2006032419A (ja) | ウエーハのレーザー加工方法 | |
| JP4917361B2 (ja) | ビアホールの加工方法 | |
| TW525240B (en) | Ultraviolet laser ablative patterning of microstructures in semiconductors | |
| US7919725B2 (en) | Via hole forming method | |
| JP2005057257A (ja) | レーザ加工方法、レーザ加工装置、及び加工生産物 | |
| JP3618200B2 (ja) | セラミック基板および電子回路装置の製造方法 | |
| JP3660741B2 (ja) | 電子回路装置の製造方法 | |
| US20080053971A1 (en) | Via hole machining method | |
| JP5946308B2 (ja) | ウエーハの分割方法 | |
| KR101942110B1 (ko) | 레이저 가공방법 | |
| JP3990711B2 (ja) | レーザ加工装置 | |
| JP3761566B2 (ja) | 半導体チップの製造方法 | |
| JP2019061986A (ja) | ウェーハの加工方法 | |
| JP2011049454A (ja) | ウエーハのレーザー加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041109 |
|
| LAPS | Cancellation because of no payment of annual fees |