JP3613689B2 - 情報変換装置 - Google Patents
情報変換装置 Download PDFInfo
- Publication number
- JP3613689B2 JP3613689B2 JP15901094A JP15901094A JP3613689B2 JP 3613689 B2 JP3613689 B2 JP 3613689B2 JP 15901094 A JP15901094 A JP 15901094A JP 15901094 A JP15901094 A JP 15901094A JP 3613689 B2 JP3613689 B2 JP 3613689B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- bit
- dsv
- signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【0001】
【産業上の利用分野】
本発明は、ディジタル信号を記録再生するディジタルVTR等の磁気記録再生装置に使用する情報変換装置に関し、特に、高密度記録に適した情報変換装置に関するものである。
【0002】
【従来の技術】
図20は2周波パイロット方式のATF(Automatic Track Finding)サーボの説明図であり、70は磁気テープである。磁気テープ70には、プラスアジマスを持ち、かつパイロット信号f1が記録されているAトラック71と、マイナスアジマスを持つBトラック72と、プラスアジマスを持ち、かつパイロット信号f2が記録されているAトラック73とが設けられている。74はマイナスアジマスを持ったBヘッドである。
【0003】
従来の情報変換の技術として、例えば特開平1−317280号公報に記載されているような8−10変換がある。記録媒体の情報トラックにディジタル情報を記録するに先立って、印加されたディジタル信号の連続情報語(印加情報語)を選択チャネル符号のチャネル語に変換する方法であり、このチャネル符号は相互に異なるCDSを持つ。
【0004】
図21に3つのチャネル語の列(C1,C2,C3)を有するテーブルを線図的に示した例を示す。1つの列には256(=28 )個の情報語を与え、これらは10進表現で0から255 を表わしている。各情報語I(i)に対して各列は1つのチャネル語Cj(i)、j=1,2,3のいずれかを含んでいる。また、これらは互いに異なるCDSを有する。よって、1つの情報語I(i)に対して3つのチャネル語が利用可能である。
【0005】
8−10変換は、記録された情報信号に関する比較的低い周波数の搬送波を備えた第2信号を有する。これはパイロット信号であり、このパイロット信号は情報トラックに関する読み取り要素の相対位置、すなわちトラック方向を横断する方向の位置についての情報を与えるトラッキング信号となる。
【0006】
パイロット信号を用いてトラッキング制御を行う方式に、図20に示すようなATFサーボがある。Bヘッド74はBトラック72よりもやや幅が広くなっており、Bヘッド74の再生信号はBトラック72の信号及びその両サイドのAトラック71,73からのクロストーク信号である。トラッキングが正確に行われている場合にはこのクロストーク信号の再生レベルは同じである。これを利用してATFサーボはこの再生信号を通過帯域周波数がf1のBPFとf2のBPFとの各々に通すことによりf1,f2のパイロット信号を抜き出して積分し、f1,f2の再生レベルが同じになるようにトラッキングを可変することによってトラッキング制御を行う。
【0007】
8−10変換では、このf1及びf2のパイロット信号をチャネル語のデータストリームに挿入するために、第2信号に応じた制御信号を発生し、記録されたディジタル信号の平均値が比較的低周波の第2信号の変化にほぼ一致して変化するように図21のテーブルからチャネル語の選択を行う。
【0008】
現在、高画質で長時間記録が可能でかつ小型カセットを用いたディジタルVTRが開発中であり、これには高密度磁気記録再生技術が必要不可欠である。高密度磁気記録再生技術の1つとして狭トラック化技術がある。以下これに付いて説明する。
【0009】
記録信号にパイロット信号を別途付加すると、再生時に誤り率の劣化という形で影響を及ぼす。そこでディジタルVTR等ではディジタルパイロットトーンを用いてパイロット信号を生成することにより、誤り率を劣化することなくパイロット信号を記録信号に付加している。
【0010】
記録信号には、例えば以下の3種類の記録信号を用いる。第1の記録信号としては周波数f1のパイロット信号を持ち、周波数f2にノッチを有する符号化データF1である。第2の記録信号は周波数f2にパイロット信号、周波数f1にノッチを有する符号化データF2である。また、第3の記録信号は周波数f1,f2にノッチを有する符号化データF0である。これらをトラック毎に切り換えて磁気テープに記録する。
【0011】
トラックパターンは、第1トラックにF0、第2トラックにF1、第3トラックにF0、第4トラックにF2となり、以下これの繰り返しである。トラッキングサーボについては、例えば第3トラックのF0を再生中に隣合う第2,第4トラックからのf1,f2のパイロット信号のクロストーク量が同じになるように制御すればよく、これによって正確にトラッキングサーボをかけることができる。
【0012】
再生時にパイロット信号を検出するには、帯域通過フィルタ(BPF)を用いるが、パイロット信号を含むトラックの両側のトラックはパイロット周波数にノッチがあるのでパイロット信号のS/N比が上がり、さらにはBPFのQを小さくしてもトラッキング性能に影響が出にくいという利点がある。
【0013】
図22に符号化装置の構成を示す。49は入力される記録データを直列データに変換する並直列変換回路であり、並直列変換回路49は変換後の直列データを0付加回路50,1付加回路51へ出力する。0付加回路50は記録データのMSBに1ビットの“0”を付加してプリコーダ52へ出力する。1付加回路51は記録データのMSBに1ビットの“1”を付加してプリコーダ53へ出力する。プリコーダ52,53は入力データをプリコードして,周波数成分抽出回路54,55とランレングス検出回路56,57と遅延回路59,60とへ出力する。周波数成分抽出回路54,55は、パイロット周波数及びノッチ周波数の周波数成分を抽出して出力判定回路58へ出力する。ランレングス検出回路56,57は、入力データのランレングスを検出して出力判定回路58へ出力する。出力判定回路58は、周波数成分抽出回路54,55及びランレングス検出回路56,57からの出力に基づいて、スイッチ61に切り換え信号を出力する。スイッチ61は、この切り換え信号に応じて、遅延回路59または遅延回路60の何れか一方の出力を選択して符号化データとして出力する。
【0014】
次に、動作を説明する。並直列変換回路49は、8ビット単位の記録データを24ビット分ためて直列データに変換して出力する。記録データのビット周波数をfbとすれば、読み出し周波数fb’はfb’=(25/24)×fbである。1ビットの付加分は、0付加回路50または1付加回路51によって記録データのMSBに“0”または“1”(以下、これを制御ビットという)を付加したものである。制御ビットを付加されたデータはプリコーダ52, 53によってプリコードされる。ここで、プリコーダ52, 53はI−NRZI方式とし、プリコーダ52, 53の出力の2ビット遅延データと入力データとのEXORをプリコーダ52, 53の出力とする。
【0015】
周波数成分抽出回路54, 55では、パイロット周波数及びノッチ周波数の周波数成分が抽出される。例えば生成する符号化データがF1の場合、パイロット周波数はf1であり、ノッチ周波数はf2である。また、符号化データがF0の場合は、f1,f2共にノッチ周波数であり、パイロット周波数はない。ランレングス検出回路56, 57では、入力データのランレングスが検出される。遅延回路59, 60では、周波数成分抽出回路54, 55及びランレングス判定回路56, 57が動作している間だけ、出力を遅延する。
【0016】
出力判定回路58では、周波数成分抽出回路54, 55で抽出された周波数成分に基づいて、パイロット周波数成分がより大きく、ノッチ周波数成分がより小さくなる方の信号が出力されるようにスイッチ61を制御する。また、ランレングスが例えば10以上である場合は、無条件にランレングスが短い方の信号が出力されるようにスイッチ61を制御する。この出力判定回路58によりスイッチ61が切り換えられると共に遅延回路59, 60からデータが出力され、符号化データとして符号化装置より出力される。
【0017】
図23に、図22における従来の周波数成分抽出回路54の構成を示す。なお、周波数成分抽出回路55の構成及び動作は周波数成分抽出回路54と同様であるので、以下では、周波数成分抽出回路54について説明する。周波数成分抽出回路54は、加算器21,30,35,40,45と、保持回路22,31,36,41,46と、減算器23,26と、既知DSV発生回路24と、2乗器25,32,37,42,47と、既知データ発生回路27と、乗算器28,33,38,43と、重み付け加算器48と、正弦波発生回路62, 64と、余弦波発生回路63, 65とを有する。
【0018】
プリコーダ52のデータは加算器21及び減算器26に入力される。加算器21は、入力値と保持回路22の保持値とを加算して保持回路22に保持させる。減算器23は、保持回路22の出力である入力信号のDSVと既知DSV発生回路24が発生した既知DSVとの差を求めて2乗器25へ出力する。2乗器25はこの差を2乗して重み付け加算器48へ出力する。
【0019】
一方、減算器26は、入力データと既知データ発生回路27が発生した既知データとの差を求めて乗算器28,33,38,43へ出力する。乗算器28は、正弦波発生回路62から出力される周波数f1の正弦波と入力データとを乗算して加算器30へ出力する。加算器30は、入力値と保持回路31の保持値とを加算して保持回路31に保持させる。2乗器32は、保持回路31の保持結果を2乗して重み付け加算器48へ出力する。同様に、乗算器33(38, 43)は、余弦波発生回路63(正弦波発生回路64, 余弦波発生回路65)から出力される周波数f1の余弦波(周波数f2の正弦波,周波数f2の余弦波)と入力データとを乗算して加算器35(40, 45)へ出力する。加算器35(40, 45)は、入力値と保持回路36(41, 46)の保持値とを加算して保持回路36(41, 46)に保持させる。2乗器37(42, 47)は、保持回路36(41, 46)の保持結果を2乗して重み付け加算器48へ出力する。
【0020】
次に、動作を説明する。周波数成分抽出回路54にはプリコーダ52より“0”または“1”のディジタル信号が入力されるが、周波数成分を計算するにあたり、以下の説明では、“0”については“−1”の波形が入力されたものとして取り扱う。周波数成分抽出回路54では直流成分の大きさ,パイロット成分の大きさ,ノッチの大きさが抽出される。
【0021】
まず、直流成分及びパイロット成分の抽出方法について説明する。加算器21では、入力された“−1”または“1”の入力値と保持回路22の値とが加算され、その結果を保持回路22に保持することでDSVを計算する。これを0付近に収束させると直流成分はなくなり、更にDSVを周期的に変動させることでパイロット成分を生成することができる。ここでは、一例として周波数f1のパイロット信号を生成する場合について述べる。
【0022】
既知DSV発生回路24では周波数f1の周期をもつ方形波のDSV(既知DSV)が発生し、減算器23で入力信号のDSVと既知DSVとの差をとり、この差が小さくなる方の信号を出力とするように、図22中のスイッチ61が切り換えられると、直流成分がなく、周波数f1のパイロット信号を含んだ信号を生成できる。
【0023】
次に、ノッチ成分の抽出方法について説明する。ここでは周波数f1及びf2のノッチ成分を抽出するが、ノッチ周波数がパイロット信号を含む場合には、予め入力信号からパイロット成分を減じることによりパイロット信号の周辺にノッチを生成できる。例えば周波数f1のパイロット信号を含む信号のノッチ成分を抽出する場合、既知データ発生回路27にて既知DSVと同じ周期のDSVを持つ“−1”または“1”のデータ(既知データ)を発生させ、減算器26で入力信号と既知データとの差をとる。
【0024】
次に、乗算器28にて正弦波発生回路62から出力される sinω1 tと入力データとを乗算し、加算器30で保持回路31の値にこの乗算結果を加算した結果を保持し、2乗器32で保持結果を2乗する。以下、 cosω1 t , sinω2 t, cosω2 tについても同様に行う。即ち、乗算器33(38, 43)にて余弦波発生回路63(正弦波発生回路64, 余弦波発生回路65)から出力される cosω1 t (sinω2 t, cosω2 t)と入力データとを乗算し、加算器35(40, 45)で保持回路36(41, 46)の値にこの乗算結果を加算した結果を保持し、2乗器37(42, 47)で保持結果を2乗する。これらの2乗結果の加算結果を図22の出力判定回路58にて比較して加算結果が小さい方を出力とするようにスイッチ61を切り換えることは、フーリエ変換にて周波数成分を抽出して出力を選択したのと全く同じである。これによって符号化データの周波数スペクトラムにはノッチとパイロット信号周辺のノッチとが生成される。
【0025】
重み付け加算器48では、直流成分及びパイロット成分の計算結果と、ノッチ成分の計算結果を互いに重み付け加算することにより各成分の大きさの比率を変化させることができる。例えばパイロット成分を大きくするにはパイロット成分の計算結果の重み係数を増やせば良い。
【0026】
【発明が解決しようとする課題】
従来の記録変調方式である8−10変換は前述したように行われており、ディジタル磁気記録再生装置において高密度記録を達成するための一つの指標である変換効率が80%と低い。そこで、更なる高密度記録を達成するためには変換効率を上げることが課題であった。
【0027】
また、上述したような従来の符号化装置を用いれば、符号化データにノッチがあるためディジタルパイロットトーンを用いたトラッキングサーボ方式のパイロット信号検出回路のBPFのQを小さくすることができ、トラッキングサーボの安定化及び再生回路の低価格化を図れるという利点はあるが、ノッチの幅を広げることによりこれらの利点を更に改善する余地がある。
【0028】
本発明は斯かる事情に鑑みてなされたものであり、高い符号化効率を維持しながら、トラッキング制御に用いるパイロット信号を生成できる情報変換装置を提供することを目的とする。
【0029】
本発明の他の目的は、高密度記録を達成するための手法である狭トラック化を行う際に必要となるパイロット信号を付加できる情報変換装置を提供することにある。
【0031】
【課題を解決するための手段】
第1発明の情報変換装置は、mビットの情報をCDS値が異なる複数のnビット符号に変換してpビット周期の周波数に強いスペクトラムを得る情報変換装置であり、nとpの最小公倍数(q)を1周期とする符号語内既知CDS情報を生成する手段と、nとpの最大公約数(r)ビット毎の符号語内電荷値と既知CDS情報との差を検出する手段と、nビット符号のn/r個のこの差の絶対値和を検出する手段と、CDS値が異なる複数のnビット符号のうち、この絶対値和が最も小さい符号を選択する手段とを備えたものである。
【0032】
第2発明の情報変換装置は、mビットの情報のMSBに“0”または“1”を付加してCDS値が異なる複数の(m+1)ビット符号に変換してpビット周期の周波数に強いスペクトラムを得る情報変換装置であり、符号化する情報を複数(s)個蓄積する手段と、m+1とpの最小公倍数(q)を1周期とする符号語内既知CDS情報を生成する手段と、m+1とpの最大公約数(r)ビット毎の符号語内電荷値と既知CDS情報との差を検出する手段と、蓄積した複数の情報に付加するMSBを選択的に切り換える手段と、蓄積した符号化群の{(m+1)/r}×s個におけるこの差の絶対値和が最も小さくなる符号語の組合せを選択する手段とを備えたものである。
【0033】
第3発明の情報変換装置は、mビットの情報をCDS値が異なる複数のnビット符号に変換してpビット周期の周波数に強いスペクトラムを得る情報変換装置であり、直前までの符号のDSVを蓄積する手段と、nとpの最小公倍数(q)を1周期とする既知DSV情報を生成する手段と、nとpの最大公約数(r)ビット毎の符号語内電荷値を直前までの符号のDSVに加算する手段と、加算して求めたrビット毎のDSVと既知DSV情報との差を検出する手段と、nビット符号のn/r個におけるこの差の絶対値和を検出する手段と、CDS値の異なる複数の符号の内、この絶対値和が最も小さい符号を選択する手段とを備えたものである。
【0034】
第4発明の情報変換装置は、mビットの情報のMSBに“0”または“1”を付加してCDS値が異なる複数の(m+1)ビット符号に変換してpビット周期の周波数に強いスペクトラムを得る情報変換装置であり、直前までの符号のDSVを蓄積する手段と、符号化する情報を複数(s)個蓄積する手段と、m+1とpの最小公倍数(q)を1周期とする既知CDS情報を生成する手段と、m+1とpの最大公約数(r)ビット毎の符号語内電荷値を直前までの符号語のDSVに加算する手段と、加算して求めたrビット毎のDSVと既知DSV情報との差を検出する手段と、蓄積した複数の情報に付加するMSBを選択的に切り換える手段と、蓄積した符号化群の{(m+1)/r}×s個におけるこの差の絶対値和が最も小さくなる符号語の組合せを選択する手段とを備えたものである。
【0037】
【作用】
第1発明の情報変換装置にあっては、符号語が有するCDSをさらに細かく見た符号語内電荷値及び既知CDS情報により符号化する手段により、符号化周期に近い高周波パイロット信号が得られる。また、一つの情報に対して、符号化デ−タが次の符号化に伝播しない複数の符号語を生成する手段により情報変換装置の符号化拘束長が短くなる。
【0038】
第2発明の情報変換装置にあっては、符号化する情報を複数個蓄積する手段と、蓄積した複数の情報に付加するMSBを選択的に切り換える手段と、符号語が有するCDSをさらに細かく見た符号語内電荷値及び既知CDS情報により符号化する手段とにより、情報に付加する冗長ビットが最小の1ビットで符号化周期に近い高周波パイロット信号が得られる。
【0039】
第3発明の情報変換装置にあっては、符号語が有するCDSをさらに細かく見た符号語内電荷値及び既知DSV情報により符号化する手段により、低域成分を抑圧しつつ符号化周期に近い高周波パイロット信号が得られる。また、一つの情報に対して符号化デ−タが次の符号化に伝播しない複数の符号を有する手段により、情報変換装置の符号化拘束長が短くなる。
【0040】
第4発明の情報変換装置にあっては、符号化する情報を複数個蓄積する手段と、蓄積した複数の情報に付加するMSBを選択的に切り換える手段と、符号語が有するCDSをさらに細かく見た符号語内電荷値及び既知DSV情報により符号化する手段とにより、冗長ビット:1ビットで低域成分を抑圧しつつ、符号化周期に近い高周波パイロット信号が得られ、この結果、符号化効率が向上する。
【0043】
【実施例】
以下、本発明をその実施例を示す図面に基づいて具体的に説明する。
【0044】
実施例1.
以下、請求項1の発明に係る実施例1について説明する。図1は実施例1の情報変換装置のブロック回路図である。2はCDS値が異なる複数の符号語を生成するための2ビット信号を出力するCDS制御信号生成回路、3は16ビット並列の入力デ−タと2ビットのCDS制御信号とが並列入力されて18ビット並列のI−NRZI変調を行うI−NRZI符号器であり、I−NRZI符号器3はこの18ビット並列のI−NRZI変調信号を6ビット単位毎に3分割して電荷検出回路4へ出力する。電荷検出回路4は、この6ビット単位の符号語内電荷値を検出してその検出値を誤差検出回路6へ出力する。誤差検出回路6には、パイロット信号を生成するに理想的なDSV変動を得るための符号語内CDS値が既知CDS生成回路5から入力される。誤差検出回路6は、既知CDS生成回路5からの理想的な符号語内CDS値と電荷検出回路4で得た6ビット単位毎の符号語内電荷値との差を求め、求めた差の絶対値和(△CDS)を最小値ホ−ルド回路7へ出力する。最小値ホ−ルド回路7は、比較器とレジスタとにて構成されており、最も小さい絶対値和(△CDS)が得られるCDS制御信号条件を検出して、そのCDS制御信号条件をI−NRZI符号器3へ出力する。このCDS制御信号条件でI−NRZI符号器3から出力された18ビットの並列I−NRZIデ−タを、並直列変換回路8は直列デ−タとして出力する。
【0045】
図2〜図4は図1の動作を補足説明するための図であり、図2はI−NRZI符号器3の内部構成図、図3,図4は符号語とDSVとの関係を説明する図である。ここで、発明の内容をより明らかにするために、2値のディジタル信号列からパイロット信号が生成できる情報変換方法について説明する。
【0046】
“0”または“1”の2値レベルにて表現されるディジタルデ−タのパワ−スペクトラムは、状態遷移の確率に影響される。つまり、一様にランダムなデ−タのパワ−スペクトラムは、直流からデ−タ伝送周波数の範囲でほぼ平坦となる。また、ディジタルデ−タの“0”レベルを−1、“1”レベルを+1とした場合の伝送デ−タの総和値をDSVと呼び、有限値とすることにより、直流成分を含まない低域抑圧パワ−スペクトラムが得られる。更に、このDSVが周期的に変動すれば、変動周期に対応した周波数に強いスペクトラムが得られ、パイロット信号として用いることが可能となる。つまり、パイロット信号を生成するためには、符号語列のDSVを精度よく制御する手段が必須となる。
【0047】
2周波パイロットATF方式では、複数のパイロット周波数が必要となる。以下、実施例1において、fCH/60(fCH:直列デ−タの転送周波数)のパイロット信号周波数を生成する場合の各部の動作について説明する。
【0048】
I−NRZI符号器3への入力デ−タはランダムな16ビットのディジタル化された映像信号または音声信号であり、例えば“297Dh”とする。この入力デ−タのMSB側にCDS制御信号生成回路2の出力2ビットを付加して18ビット並列デ−タとする。I−NRZI符号器3では付加した2ビットパタ−ンにより、図3に示すようなCDS値が異なる4種類のI−NRZI信号を生成する。その結果、符号化周波数はfCH/18となる。
【0049】
一方、生成したいパイロット信号の周波数はfCH/60であり、符号化周波数とは非整数倍である。よって、符号語単位でCDSを管理し、パイロット信号周波数に対応したDSV変動を符号語列から得ることは極めて困難であり、パイロット信号周期の整数倍の周期に符号語を区分し、区分した符号語内の電荷値を管理する手段が必要となる。従って、実施例1では符号化ビット数:18とパイロット信号周期のビット数:60との最大公約数である6ビット単位で符号語内の電荷を管理する。よって、18ビット並列のI−NRZI変調信号を6ビット単位に3分割し、この6ビット単位の符号語内電荷値(“0”レベルを−1、“1”レベルを+1した和)を電荷検出回路4にて検出する。なお、付加する4種類の2ビット信号は符号化周期内に4ステップ分以上のレ−トで与える必要があり、CDS制御信号生成回路2に入力しているCDS SET CLK で符号化周期内に6ステップ分のレ−トで生成する。
【0050】
既知CDS生成回路5では、6ビット周期のCDS値が+2または−2であり、fCH/60周期で図4に示すような三角波状DSV変動が得られる符号語内既知CDS信号を生成する。この既知CDS信号は、符号語内電荷値の理想値からの誤差を求めるための信号であり、区分した符号語内電荷値と1対1で対応付ける。よって、符号語の3区分の信号として3ビットを出力する(既知CDS値は各ビットともLow で+2、Highで−2)。なお、符号化周波数(fCH/18)とパイロット信号周波数(fCH/60)とが非整数倍のため、符号語内既知CDS信号と符号語内電荷値との対応付けは、サンプル点位相を保証する必要性から、符号化周期とパイロット周期との最小公倍数である 180×(1/fCH)周期とする。
【0051】
誤差検出回路6では6ビット毎の符号語内既知CDS信号と符号語内電荷値の差を検出し、3分割した各符号語内電荷値の差の絶対値和(△CDS)を最小値ホ−ルド回路7に出力する。最小値ホ−ルド回路7は、△CDSを比較するための比較器と△CDS及びそのときのI−NRZI変調信号の先頭2ビット信号を蓄えておくレジスタとで構成されており、CDS SET CLK により時分割で与える4種類のCDS値が異なる各々のI−NRZI信号のうち最も小さい△CDSとそのときの先頭2ビット信号とをレジスタに蓄えるべくラッチパルスを生成し、ホ−ルドする。
【0052】
以上のようにして最小値ホ−ルド回路7内のレジスタにラッチされている最も小さい△CDSが得られるCDS制御用の先頭2ビット信号を、I−NRZI符号器3に戻し、I−NRZI符号器3内のスイッチを介してCDS制御信号生成回路2から入力している2ビット信号と切り換え、I−NRZI符号器3の先頭2ビット信号として入力し、I−NRZI変調する。変調された18ビット並列信号は符号化周期パルスにて並直列変換回路8にロ−ドされ、デ−タ伝送周波数fCHのクロックにて直列信号に変換されて伝送路に出力される。
【0053】
以後、符号化ごとに同様の操作を行い、△CDSが最も小さい符号語を出力していくことにより、既知CDSによるパイロット信号生成のための理想的DSV変動に相似なDSV変動を有する符号語列が得られる。
【0054】
符号化の一例として、“297Dh”に続いて“50B7h”,“9CACh”,“C1B5”,“D191h”,“024Dh”なる情報が入力された場合については、図4に理想的DSV変動と符号化列のDSV変動とを対比させて示す。
【0055】
実施例2.
次に、請求項2の発明に係る実施例2について説明する。図5は実施例2の情報変換装置のブロック回路図であり、図1と同じ部分については同一符号を付して説明を省略する。9は24ビット単位の入力デ−タを4ワ−ド分蓄えるレジスタ回路、10はレジスタ回路9からの4デ−タワ−ドの各々のMSBに付加する信号を生成するMSB信号生成回路、11はレジスタ回路9からの 100ビットの並列データにI−NRZI変調を行うI−NRZI符号器、12は4ワ−ド分の4個の誤差検出回路6からの△CDSを加算する加算器、13はレジスタ回路9からの4デ−タワ−ドの各々のMSBに付加する信号を選択するスイッチである。図6は図5におけるI−NRZI符号器11の構成を示すブロック回路図、図7は実施例2の動作を説明するための図である。
【0056】
ここで、実施例2の有効性を明らかにするためにI−NRZI変調について説明する。I−NRZI変調は符号化された信号を2ビット遅延し、情報ビットと排他論理和をとることにより符号化を行う方式である。よって、偶数ビットの情報語に1ビットの制御信号を付加してI−NRZI変調を行う符号化では、付加した制御ビットの影響が次の符号化ワ−ドに伝播するため、複数ワ−ド単位で符号化を行う。従って、実施例1よりも更に符号化効率が高い符号化として、24ビットの情報語に1ビットのCSD制御信号を付加する符号化装置では伝播の影響を考慮した装置が必要となる。
【0057】
以下、実施例2の動作について説明する。24ビットの並列入力デ−タをレジスタ回路9にて4ワ−ド96ビットの並列デ−タに変換する。また、MSB信号生成回路10では、符号語のCDSを制御するために“0000”〜“1111”までの4ビット、16種の信号を時分割で生成し、スイッチ13を介してこの4ワ−ド並列デ−タの各ワ−ドのMSB側にCDS制御用ビットとして1ビットずつ付加する。なお、16種類の信号生成はCDS SET CLK で行われ、レ−トはfCH/100 に16ステップ以上確保する必要があり、20ステップ分とする。I−NRZI符号器11には、24ビットのデ−タに1ビットの制御ビットを付加した25ビット×4ワ−ドのデ−タと直前に符号化されたI−NRZI変調信号の終端ビット(Y信号)とが入力され、 100ビット並列のI−NRZI変調が行われる。その結果、I−NRZI符号器11の出力には、MSB信号生成回路10からの4ビット信号条件とY信号との状態により、図6に示すような16条件(32状態)の 100ビット並列のI−NRZI変調信号が得られる。
【0058】
次に、この16条件からパイロット信号生成に最も優位な条件を抽出する手段について述べる。生成したいパイロット信号の周波数はfCH/60であり、符号化周波数(fCH/25)とは非整数倍である。よって、実施例1と同様に符号語を区分し、区分した符号語内の電荷値を管理する必要があり、符号化ビット数:25とパイロット信号周期のビット数:60との最大公約数である5ビット単位で符号語内の電荷を管理する。よって、電荷検出回路4にて25ビット×4ワ−ド並列のI−NRZI変調信号を5ビット単位に20分割し、この5ビット単位の符号語内電荷値を検出する。
【0059】
既知CDS生成回路5では、5ビット周期のCDS値が+1または−1であり、fCH/60周期で三角波状DSV変動が得られる符号語内既知CDS信号を生成する。既知CDS信号は符号語内電荷値の理想値からの誤差を求める信号であり、区分した符号語内電荷値と1対1で対応付ける。よって、各符号語に対して5区分の信号として5ビット出力する。なお、符号化周波数(fCH/25)とパイロット信号周波数(fCH/60)とが非整数倍のため、符号語内既知CDS信号と符号語内電荷値との対応付けはサンプル点位相を保証する必要性から、符号化周期とパイロット周期との最小公倍数である 300×(1/fCH)周期とする。
【0060】
4ワ−ド分並列に設けられた4個の各誤差検出回路6では、5ビット毎の符号語内既知CDS信号と符号語内電荷値の差を検出し、5分割した各符号語内電荷値の差の絶対値和(△CDS)を加算器12へ出力する。加算器12では4ワ−ド分の△CDSが加算され、Σ△CDSとして最小値ホ−ルド回路7に出力する。最小値ホ−ルド回路7はΣ△CDSを比較するための比較器とΣ△CDS及びそのときのMSB制御信号4ビット信号を蓄えておくレジスタとで構成されており、CDS SET CLK により時分割で与える16種類のCDS値が異なるI−NRZI信号のうち最も小さいΣ△CDSとそのときのMSB制御信号4ビット信号とをレジスタに蓄えるべくラッチパルスを生成し、ホ−ルドする。
【0061】
以上のようにして最小値ホ−ルド回路7内のレジスタにラッチされている最も小さいΣ△CDSが得られるCDS制御用のMSB制御信号の4ビット信号を、スイッチ13を介してI−NRZI符号器11に戻し、MSB制御信号と切り換え、24ビットデ−タのMSBに付加する信号として4ワ−ド分入力し、I−NRZI変調する。変調された4ワ−ド(100ビット)並列信号は、4符号化周期パルスにて並直列変換回路8にロ−ドされ、デ−タ伝送周波数fCHのクロックにて直列信号に変換されて伝送路に出力される。
【0062】
実施例3.
次に、請求項3の発明に係る実施例3について説明する。図8は実施例3の情報変換装置のブロック回路図であり、図1と同じ部分については同一符号を付して説明を省略する。14は生成したI−NRZI符号語列のDSVを蓄えておくDSV検出回路、15は理想的なDSV変動値を出力する既知DSV生成回路、16は符号語によるDSV値と既知DSV値との誤差を求める誤差検出回路である。なお、実施例3は実施例1の装置と同様のパイロット信号生成が可能な装置であり、且つ、DSVの発散を抑圧することでDCフリ−の情報変換を行うので、I−NRZI変調手段,符号語内電荷検出手段は実施例1と同一でよい。図9は実施例3の動作を説明するための図である。
【0063】
以下、動作について説明する。I−NRZI符号器3への入力デ−タは実施例1と同様に16ビットの並列信号であり、例えば“297Dh”とする。符号化ビット数及びパイロット信号生成周波数も実施例1と同一である。よって、実施例1と同一手段により6ビット単位の符号語内電荷が電荷検出回路4から3ブロック分出力される。DSV検出回路14には直前までの符号語列のDSV値がレジスタに蓄積されている。このDSV値に電荷検出回路4から入力される符号語の先頭から6ビット単位の各ブロック端までの電荷値を加算し、各ブロック端までのDSV値としてDSV検出回路14から誤差検出回路16へ3ブロック分出力する。
【0064】
既知DSV生成回路15では、6ビット周期のCDS値が+2または−2であり、fCH/60周期で図9に示すような三角波状DSV変動が得られる符号語内既知DSV信号を生成する。この既知DSV信号は、符号語内の各ブロック端DSV値の理想値からの誤差を求めるための信号であり、区分した符号語内の各ブロック端DSV値と1対1で対応付ける。よって、符号語の3区分の信号として3ワ−ド分出力する。なお、符号化周波数(fCH/18)とパイロット信号周波数(fCH/60)とが非整数倍のため、符号語内既知DSV信号と符号語内の各ブロック端DSV値との対応付けはサンプル点位相を保証する必要性から、符号化周期とパイロット周期との最小公倍数である 180×(1/fCH)周期とする。
【0065】
誤差検出回路16では、符号語内既知DSV信号と符号語内の各ブロック端DSV値との差を検出し、3分割した各符号語内の各ブロック端でのDSV値の差の絶対値和(△DSV)を最小値ホ−ルド回路7に出力する。最小値ホ−ルド回路7は△DSVを比較するための比較器と△DSV及びそのときのI−NRZI変調信号の先頭2ビット信号を蓄えておくレジスタとで構成されており、CDS SET CLK により時分割で与える4種類のCDS値が異なるI−NRZI信号の内、最も小さい△DSVとそのときの先頭2ビット信号をレジスタに蓄えるべくラッチパルスを生成し、ホ−ルドする。
【0066】
以上のようにして最小値ホ−ルド回路7内のレジスタにラッチされている最も小さい△DSVが得られるCDS制御用の先頭2ビット信号を、I−NRZI符号器3に戻し、スイッチを介してCDS制御信号生成回路2から入力している2ビット信号と切り換え、I−NRZI符号器3の先頭2ビット信号として入力し、I−NRZI変調する。変調された18ビット並列信号は符号化周期パルスにて並直列変換回路8にロ−ドされ、デ−タ伝送周波数fCHのクロックにて直列信号に変換されて伝送路に出力される。
【0067】
実施例4.
次に、請求項4の発明に係る実施例4について説明する。図10は実施例4の情報変換装置のブロック回路図であり、図1または図5と同一部分については同一符号を付して説明を省略する。17a 〜17d は生成したI−NRZI符号語列のDSVを蓄えておくDSV検出回路、18は理想的なDSV変動値を出力する既知DSV生成回路、19は符号語によるDSV値と既知DSV値との誤差を求める誤差検出回路である。なお、実施例4は実施例2の装置と同様のパイロット信号生成が可能な装置であり、且つ、DSVの発散を抑圧することでDCフリ−の情報変換を行うので、I−NRZI変調手段, 符号語内電荷検出手段は実施例2と同一でよい。
【0068】
以下、動作について説明する。実施例2と同様に24ビットの並列入力デ−タをレジスタ回路9にて4ワ−ド96ビットの並列デ−タに変換する。また、MSB信号生成回路10では符号語のCDSを制御するために“0000”〜“1111”までの4ビット、16種の信号を時分割で生成し、スイッチ13を介してこの4ワ−ド並列デ−タの各ワ−ドのMSB側にCDS制御用ビットとして1ビットずつ付加する。なお、16種類の信号生成はCDS SET CLK で行われ、レ−トはfCH/100 に16ステップ以上確保する必要があり、20ステップ分とする。I−NRZI符号器11には、24ビットのデ−タに1ビットの制御ビットを付加した25ビット×4ワ−ドのデ−タと直前に符号化されたI−NRZI変調信号の終端ビット(Y信号)とが入力され、 100ビット並列のI−NRZI変調を行う。その結果、I−NRZI符号器11の出力には、MSB信号生成回路10からの4ビット信号条件とY信号との状態により、図6に示すような16条件(32状態)の 100ビット並列のI−NRZI変調信号が得られる。
【0069】
次に、この16条件からパイロット信号生成に最も優位な条件を抽出する手段について述べる。生成したいパイロット信号の周波数はfCH/60であり、符号化周波数(fCH/25)とは非整数倍である。よって、実施例2と同様に符号語を区分し、区分した符号語内の電荷値を管理する必要があり、符号化ビット数:25とパイロット信号周期のビット数:60との最大公約数である5ビット単位で符号語内の電荷を管理する。よって、電荷検出回路4にて25ビット×4ワ−ド並列のI−NRZI変調信号を5ビット単位に20分割し、5ビット単位の符号語内電荷値を検出する。
【0070】
DSV検出回路17a には直前までのI−NRZI変調された符号語列のDSV値がレジスタに蓄積されている。このDSV値に電荷検出回路4から入力される符号語の先頭から5ビット単位の各ブロック端までの電荷値を加算し、各ブロック端までのDSV値としてDSV検出回路17a から5ブロック分出力する。更にDSV検出回路17a のCO端子からは符号化しようとする第1ワ−ド端までのDSV値をDSV検出回路17b に入力し、このDSV値に第2ワ−ド目の電荷検出回路4から入力される符号語の先頭から5ビット単位の各ブロック端までの電荷値を加算し、各ブロック端までのDSV値としてDSV検出回路17b から5ブロック分出力する。以下同様に、上流側のCO端子から出力される直前までのDSV値に電荷検出回路4から入力される符号語の先頭から5ビット単位の各ブロック端までの電荷値を加算した各ブロック端までのDSV値がDSV検出回路17c 及び17d から各5ブロック分ずつ出力される。
【0071】
既知DSV生成回路18では、5ビット周期のCDSが+1または−1であり、fCH/60周期で図9に示すような三角波状DSV変動が得られる符号語内既知DSV信号を生成する。この既知DSV信号は、符号語内で区分した各ブロック端DSV値の理想値からの誤差を求める信号であり、区分した符号語内各ブロック端DSV値と1対1で対応付ける。よって、各符号語に対して5ブロック分の信号として5ワ−ド分出力する。更に本例では4入力デ−タワ−ド単位で符号化を行うため、20ブロック分の既知DSV信号を生成する。なお、符号化周波数(fCH/25)とパイロット信号周波数(fCH/60)とが非整数倍のため、符号語内既知DSV信号と符号語内各ブロック端DSV値との対応付けはサンプル点位相を保証する必要性から、符号化周期とパイロット周期との最小公倍数である 300×(1/fCH)周期とする。
【0072】
4ワ−ド分並列に備えた4個の各誤差検出回路19では、5ビット毎の既知DSV信号と符号語内各ブロック端DSV値との差を検出し、5分割した各符号語内電荷値の差の絶対値和(△DSV)を各々加算器12へ出力する。加算器12では4ワ−ド分の△DSVが加算され、Σ△DSVとして最小値ホ−ルド回路7に出力する。最小値ホ−ルド回路7はΣ△DSVを比較するための比較器とΣ△DSV及びそのときのMSB制御信号4ビット信号を蓄えておくレジスタとで構成されており、CDS SET CLK により時分割で与える16種類のCDS値が異なるI−NRZI信号の内、最も小さいΣ△DSVとそのときのMSB制御信号4ビット信号とをレジスタに蓄えるべくラッチパルスを生成し、ホ−ルドする。
【0073】
以上のようにして最小値ホ−ルド回路7内のレジスタにラッチされている最も小さいΣ△DSVが得られるCDS制御用のMSB制御信号の4ビット信号を、スイッチ13を介してI−NRZI符号器11に戻し、MSB制御信号と切り換え、24ビットデ−タのMSBに付加する信号として4ワ−ド分入力し、I−NRZI変調する。この変調された4ワ−ド(100ビット)並列信号は4符号化周期パルスにて並直列変換回路8にロ−ドされ、デ−タ伝送周波数fCHのクロックにて直列信号に変換されて伝送路に出力される。
【0074】
実施例5.
本発明による符号化装置の構成は図22に示す従来例と同じである。図11は本発明の実施例5による符号化装置の周波数成分抽出回路54の構成を示す図である。周波数成分抽出回路55の構成及び動作は周波数成分抽出回路54と同様であるので、以下では、周波数成分抽出回路54について説明する。周波数成分抽出回路54は、加算器21,30,35,40,45と、保持回路22,31,36,41,46と、減算器23,26と、既知DSV発生回路24と、2乗器25,32,37,42,47と、既知データ発生回路27と、乗算器28,33,38,43と、重み付け加算器48と、重み係数つき正弦波発生回路29, 39と、重み係数つき余弦波発生回路34, 44とを有する。
【0075】
プリコーダ52のデータは加算器21及び減算器26に入力される。加算器21は、入力値と保持回路22の保持値とを加算して保持回路22に保持させる。減算器23は、保持回路22の出力である入力信号のDSVと既知DSV発生回路24が発生した既知DSVとの差を求めて2乗器25へ出力する。2乗器25はこの差を2乗して重み付け加算器48へ出力する。
【0076】
一方、減算器26は、入力データと既知データ発生回路27が発生した既知データとの差を求めて乗算器28,33,38,43へ出力する。乗算器28は、重み係数つき正弦波発生回路29から出力される振幅K1,周波数f1の正弦波と入力データとを乗算して加算器30へ出力する。加算器30は、入力値と保持回路31の保持値とを加算して保持回路31に保持させる。2乗器32は、保持回路31の保持結果を2乗して重み付け加算器48へ出力する。同様に、乗算器33(38, 43)は、重み係数つき余弦波発生回路34(重み係数つき正弦波発生回路39, 重み係数つき余弦波発生回路44)から出力される振幅K2,周波数f1の余弦波(振幅K3,周波数f2の正弦波,振幅K4,周波数f2の余弦波)と入力データとを乗算して加算器35(40, 45)へ出力する。加算器35(40, 45)は、入力値と保持回路36(41, 46)の保持値とを加算して保持回路36(41, 46)に保持させる。2乗器37(42, 47)は、保持回路36(41, 46)の保持結果を2乗して重み付け加算器48へ出力する。
【0077】
次に、動作を説明する。図12,図13及び図14は、正弦波乗算結果の2乗出力(以下、正弦項という),余弦波乗算結果の2乗出力(以下、余弦項という)及びこの正弦項と余弦項との和の位相−出力特性の一例を示す図である。図12は正弦項と余弦項との重み係数の比が1:1の場合、図13は正弦項と余弦項との比が1:1.5 の場合、図14は正弦項と余弦項との比が 1.5:1の場合である。
【0078】
図15,図16及び図17は実施例5の符号化装置で符号化された符号化データの周波数スペクトラムの一例を示す図であり、図15は正弦項と余弦項との重み係数の比が1:1の場合、図16は正弦項と余弦項との比が1:1.5 の場合、図17は正弦項と余弦項との比が 1.5:1の場合である。
【0079】
図18及び図19は正弦項と余弦項との重み係数を変化させた場合の正弦項と余弦項との和の位相−出力特性を示す図であり、図18は余弦項の重みを大きくした場合、図19は余弦項の重みを小さくした場合である。
【0080】
本実施例5による直流成分及びパイロット成分の抽出方法については、従来例と同じなので説明を省略する。以下、説明を簡略化するために、符号化データF1についてパイロット信号f1とその周辺のノッチとの生成方法について述べるが、F2についても同様である。本実施例5ではノッチを生成するための正弦項と余弦項とに重み付けを行い、記録信号の周波数スペクトラムの特性を変えることを目的としている。正弦項及び余弦項の重み付けと記録信号の周波数スペクトラムの特性の変化との関係を考察するにあたり、図12,図13及び図14に位相−出力特性を示す。
【0081】
図12は正弦項及び余弦項の両項に重みを付けないときの特性図である。入力信号のDSVと既知DSVとのパイロット周波数での位相差に対する両項の和の出力は位相差が0°から 180°に向かって大きくなる。位相差が0°の信号はパイロット信号そのものであり、符号化する際にはこの両項の和の出力が小さい方を出力に選択すればよい。これによって符号化された信号は既知DSVに対して常に位相差0°に近づこうとするため、パイロット信号とその周辺のノッチ信号とが生成される。このときの符号化データの周波数スペクトラムを図15に示す。
【0082】
図13は余弦項の重みを1.5 と重くした例を示している。このとき両項の和の出力は、位相が0°〜90°の間で傾斜が急になり位相の引き込み特性が上がり、90°〜 180°の間で傾斜が緩やかになり位相の引き込み特性は悪くなる。パイロット信号のレベルを低くするものは位相が 180°ずれたものであり、すなわちこれは図12と比べてノッチの生成力が高く、パイロット信号の生成力が低いことを示す。このときの符号化データの周波数スペクトラムを図16に示す。図15と比べてノッチが広がり、パイロット信号が0.6 dB低くなっている。
【0083】
図14は余弦項の重みを1/1.5 と軽くした例を示している。このときの両項の和の出力は0°〜90°の間で傾斜が緩やかになり、また90°〜 180°の間で傾斜が急になる。前述と同様にこれは図12と比べてパイロット信号の生成力が高く、ノッチの生成力が低いことを示す。このときの符号化データの周波数スペクトラムを図17に示す。図15と比べてパイロット信号が0.7 dB高くなり、ノッチについては深さ方向が浅くなっている。
【0084】
これらの特性を更に詳細に調べるために重み係数と両項の和との特性図を図18及び図19に示す。図18は余弦項の重み係数を大きくしていった場合の両項の和の特性の変化を示している。ここで注目すべきは図中の重み係数が2.5 以上になったときであり、位相差が0°から 180°の間で出力特性が山型になっている。このとき例えば図中のA点と、A点よりも位相差が大きいB点の出力を比較した場合、B点の方が出力が小さくなる。つまり符号化された信号に位相が大きくずれたものが選ばれ易くなるために結果的にパイロット信号レベルが大きく下がる恐れがある。重み係数についてはこれに注意して決定しなければならない。
【0085】
図19は余弦項の重み係数を小さくしていった場合の両項の和の特性の変化を示している。余弦項の重みを0としたときの特性は正弦項そのものであり、これによって符号化を制御するということは入力信号を常に既知DSVに近づける動作に他ならない。これはパイロット信号と同相成分以外のパイロット周波数成分については制御力を持たず、これの符号化データの周波数スペクトラムはDCフリーでパイロット信号を持っているが、パイロット信号周辺のノッチの生成はできない。
【0086】
次に、実施例5のノッチ成分の具体的な抽出動作を、図11の回路動作に併せて説明する。従来例と同様に、減算器26の減算結果は乗算器28及び乗算器33に入力される。重み係数つき正弦波発生回路29からは重み係数K1,周波数f1の正弦波が発生され、この減算結果に乗じられる。また、重み係数つき余弦波発生回路34からは重み係数K2,周波数f1の余弦波が発生され、この減算結果に乗じられる。以下、加算器30, 35以降の動作は従来例と同じである。重み係数つき正弦波発生回路39及び重み係数つき余弦波発生回路44はパイロット周波数f2にノッチをつくる働きをする一方、符号化データF2を回路を共用して生成する場合には、符号化データF1と同様に重み係数をつける必要がある。符号化データF1を生成する場合は重み係数は不要であり、係数を可変するようにしてもよいが、係数をつけたままでもノッチは実用上十分得られるので回路の簡略化のためそのままにしておいてもよい。
【0087】
【発明の効果】
第1発明の情報変換装置では、符号語が有するCDSをさらに細かく見た符号語内電荷値及び既知CDS情報に基づいて符号化を行うので、符号化周期に近い高周波パイロット信号を得ることができる。また、一つの情報に対して、符号化デ−タが次の符号化に伝播しない複数の符号語を生成するので、情報変換装置の符号化拘束長を短くできる。その結果、小さな回路規模で符号化周期に近い高周波パイロット信号を生成できる情報変換装置を提供できる。
【0088】
第2発明の情報変換装置では、符号化する情報を複数個蓄積し、蓄積した複数の情報に付加するMSBを選択的に切り換え、符号語が有するCDSをさらに細かく見た符号語内電荷値及び既知CDS情報に基づいて符号化を行うので、情報に付加する冗長ビットが最小の1ビットで符号化周期に近い高周波パイロット信号を得ることができる。その結果、高い符号化効率で符号化周期に近い高周波パイロット信号を生成できる情報変換装置を提供できる。
【0089】
第3発明の情報変換装置では、符号語が有するCDSをさらに細かく見た符号語内電荷値及び既知DSV情報に基づいて符号化を行うので、低域成分を抑圧しつつ符号化周期に近い高周波パイロット信号を得ることができる。また、一つの情報に対して符号化デ−タが次の符号化に伝播しない複数の符号語を生成するので、情報変換装置の符号化拘束長を短くできる。その結果、小さい回路規模ながら符号化周期に近い高周波パイロット信号を生成しつつ、低域の位相歪による信号波形歪が改善され、以て、符号誤りが改善された情報変換装置を提供できる。
【0090】
第4発明の情報変換装置では、符号化する情報を複数個蓄積し、蓄積した複数の情報に付加するMSBを選択的に切り換え、符号語が有するCDSをさらに細かく見た符号語内電荷値及び既知DSV情報に基づいて符号化を行うので、冗長ビット:1ビットで低域成分を抑圧しつつ、符号化周期に近い高周波パイロット信号を得ることができ、もって、符号化効率を向上でき、情報変換装置の符号化拘束長を短くできる。その結果、高い符号化効率で符号化周期に近い高周波パイロット信号を生成しつつ、低域の位相歪による信号波形歪が改善され、以て、符号誤りが改善された情報変換装置を提供できる。
【図面の簡単な説明】
【図1】本発明の実施例1の情報変換装置の構成を示すブロック図である。
【図2】実施例1のI−NRZI符号器の回路図である。
【図3】実施例1における符号語生成とDSV変動とを示す図である。
【図4】実施例1における符号語列のDSV変動を既知CDSによるDSV変動と比較して示した図である。
【図5】本発明の実施例2の情報変換装置の構成を示すブロック図である。
【図6】実施例2のI−NRZI符号器の回路図である。
【図7】実施例2における符号語生成とCDSとの関係を示す図である。
【図8】本発明の実施例3の情報変換装置の構成を示すブロック図である。
【図9】実施例3における符号語生成とDSV変動とを示す図である。
【図10】本発明の実施例4の情報変換装置の構成を示すブロック図である。
【図11】本発明の実施例5のる符号化装置における周波数成分抽出回路の構成を示すブロック図である。
【図12】正弦項と余弦項と正弦項及び余弦項の重み係数の比が1:1の場合の正弦項及び余弦項の和との位相−出力特性を示す図である。
【図13】正弦項と余弦項と正弦項及び余弦項の重み係数の比が1:1.5 の場合の正弦項及び余弦項の和との位相−出力特性を示す図である。
【図14】正弦項と余弦項と正弦項及び余弦項の重み係数の比が 1.5:1の場合の正弦項及び余弦項の和との位相−出力特性を示す図である。
【図15】符号化された符号化データの正弦項及び余弦項の重み係数の比が1:1の場合の周波数スペクトラムを示す図である。
【図16】符号化された符号化データの正弦項及び余弦項の重み係数の比が1:1.5 の場合の周波数スペクトラムを示す図である。
【図17】符号化された符号化データの正弦項及び余弦項の重み係数の比が 1.5:1の場合の周波数スペクトラムを示す図である。
【図18】余弦項の重み係数を大きくした場合の正弦項及び余弦項の和の位相−出力特性を示す図である。
【図19】余弦項の重み係数を小さくした場合の正弦項及び余弦項の和の位相−出力特性を示す図である。
【図20】ATFサ−ボの説明図である。
【図21】従来の情報変換装置の符号構成の説明図である。
【図22】符号化装置の構成を示すブロック回路図である。
【図23】符号化装置における従来の周波数成分抽出回路の構成を示すブロック図である。
【符号の説明】
2 CDS制御信号生成回路、3 I−NRZI符号器、4 電荷検出回路、
5 既知CDS生成回路、6 誤差検出回路、7 最小値ホ−ルド回路、8 並直列変換回路、9 レジスタ回路、10 MSB信号生成回路、11 I−NRZI符号器、12 加算器、13 スイッチ、14 DSV検出回路、15 既知DSV生成回路、16 誤差検出回路、17 DSV検出回路、18 既知DSV生成回路、
19 誤差検出回路、21,30,35,40,45 加算器、22,31,36,41,46 保持回路、23,26 減算器、24 既知DSV発生回路、25,32,37,42,47 2乗器、
27 既知データ発生回路、28,33,38,43 乗算器、29,39 重み係数つき正弦波発生回路、34,44 重み係数つき余弦波発生回路、48 重み付け加算器、
49 並直列変換回路、50 0付加回路、51 1付加回路、52,53 プリコーダ、
54,55 周波数成分抽出回路、56,57 ランレングス検出回路、58 出力判定回路、59,60 遅延回路、61 スイッチ。
【産業上の利用分野】
本発明は、ディジタル信号を記録再生するディジタルVTR等の磁気記録再生装置に使用する情報変換装置に関し、特に、高密度記録に適した情報変換装置に関するものである。
【0002】
【従来の技術】
図20は2周波パイロット方式のATF(Automatic Track Finding)サーボの説明図であり、70は磁気テープである。磁気テープ70には、プラスアジマスを持ち、かつパイロット信号f1が記録されているAトラック71と、マイナスアジマスを持つBトラック72と、プラスアジマスを持ち、かつパイロット信号f2が記録されているAトラック73とが設けられている。74はマイナスアジマスを持ったBヘッドである。
【0003】
従来の情報変換の技術として、例えば特開平1−317280号公報に記載されているような8−10変換がある。記録媒体の情報トラックにディジタル情報を記録するに先立って、印加されたディジタル信号の連続情報語(印加情報語)を選択チャネル符号のチャネル語に変換する方法であり、このチャネル符号は相互に異なるCDSを持つ。
【0004】
図21に3つのチャネル語の列(C1,C2,C3)を有するテーブルを線図的に示した例を示す。1つの列には256(=28 )個の情報語を与え、これらは10進表現で0から255 を表わしている。各情報語I(i)に対して各列は1つのチャネル語Cj(i)、j=1,2,3のいずれかを含んでいる。また、これらは互いに異なるCDSを有する。よって、1つの情報語I(i)に対して3つのチャネル語が利用可能である。
【0005】
8−10変換は、記録された情報信号に関する比較的低い周波数の搬送波を備えた第2信号を有する。これはパイロット信号であり、このパイロット信号は情報トラックに関する読み取り要素の相対位置、すなわちトラック方向を横断する方向の位置についての情報を与えるトラッキング信号となる。
【0006】
パイロット信号を用いてトラッキング制御を行う方式に、図20に示すようなATFサーボがある。Bヘッド74はBトラック72よりもやや幅が広くなっており、Bヘッド74の再生信号はBトラック72の信号及びその両サイドのAトラック71,73からのクロストーク信号である。トラッキングが正確に行われている場合にはこのクロストーク信号の再生レベルは同じである。これを利用してATFサーボはこの再生信号を通過帯域周波数がf1のBPFとf2のBPFとの各々に通すことによりf1,f2のパイロット信号を抜き出して積分し、f1,f2の再生レベルが同じになるようにトラッキングを可変することによってトラッキング制御を行う。
【0007】
8−10変換では、このf1及びf2のパイロット信号をチャネル語のデータストリームに挿入するために、第2信号に応じた制御信号を発生し、記録されたディジタル信号の平均値が比較的低周波の第2信号の変化にほぼ一致して変化するように図21のテーブルからチャネル語の選択を行う。
【0008】
現在、高画質で長時間記録が可能でかつ小型カセットを用いたディジタルVTRが開発中であり、これには高密度磁気記録再生技術が必要不可欠である。高密度磁気記録再生技術の1つとして狭トラック化技術がある。以下これに付いて説明する。
【0009】
記録信号にパイロット信号を別途付加すると、再生時に誤り率の劣化という形で影響を及ぼす。そこでディジタルVTR等ではディジタルパイロットトーンを用いてパイロット信号を生成することにより、誤り率を劣化することなくパイロット信号を記録信号に付加している。
【0010】
記録信号には、例えば以下の3種類の記録信号を用いる。第1の記録信号としては周波数f1のパイロット信号を持ち、周波数f2にノッチを有する符号化データF1である。第2の記録信号は周波数f2にパイロット信号、周波数f1にノッチを有する符号化データF2である。また、第3の記録信号は周波数f1,f2にノッチを有する符号化データF0である。これらをトラック毎に切り換えて磁気テープに記録する。
【0011】
トラックパターンは、第1トラックにF0、第2トラックにF1、第3トラックにF0、第4トラックにF2となり、以下これの繰り返しである。トラッキングサーボについては、例えば第3トラックのF0を再生中に隣合う第2,第4トラックからのf1,f2のパイロット信号のクロストーク量が同じになるように制御すればよく、これによって正確にトラッキングサーボをかけることができる。
【0012】
再生時にパイロット信号を検出するには、帯域通過フィルタ(BPF)を用いるが、パイロット信号を含むトラックの両側のトラックはパイロット周波数にノッチがあるのでパイロット信号のS/N比が上がり、さらにはBPFのQを小さくしてもトラッキング性能に影響が出にくいという利点がある。
【0013】
図22に符号化装置の構成を示す。49は入力される記録データを直列データに変換する並直列変換回路であり、並直列変換回路49は変換後の直列データを0付加回路50,1付加回路51へ出力する。0付加回路50は記録データのMSBに1ビットの“0”を付加してプリコーダ52へ出力する。1付加回路51は記録データのMSBに1ビットの“1”を付加してプリコーダ53へ出力する。プリコーダ52,53は入力データをプリコードして,周波数成分抽出回路54,55とランレングス検出回路56,57と遅延回路59,60とへ出力する。周波数成分抽出回路54,55は、パイロット周波数及びノッチ周波数の周波数成分を抽出して出力判定回路58へ出力する。ランレングス検出回路56,57は、入力データのランレングスを検出して出力判定回路58へ出力する。出力判定回路58は、周波数成分抽出回路54,55及びランレングス検出回路56,57からの出力に基づいて、スイッチ61に切り換え信号を出力する。スイッチ61は、この切り換え信号に応じて、遅延回路59または遅延回路60の何れか一方の出力を選択して符号化データとして出力する。
【0014】
次に、動作を説明する。並直列変換回路49は、8ビット単位の記録データを24ビット分ためて直列データに変換して出力する。記録データのビット周波数をfbとすれば、読み出し周波数fb’はfb’=(25/24)×fbである。1ビットの付加分は、0付加回路50または1付加回路51によって記録データのMSBに“0”または“1”(以下、これを制御ビットという)を付加したものである。制御ビットを付加されたデータはプリコーダ52, 53によってプリコードされる。ここで、プリコーダ52, 53はI−NRZI方式とし、プリコーダ52, 53の出力の2ビット遅延データと入力データとのEXORをプリコーダ52, 53の出力とする。
【0015】
周波数成分抽出回路54, 55では、パイロット周波数及びノッチ周波数の周波数成分が抽出される。例えば生成する符号化データがF1の場合、パイロット周波数はf1であり、ノッチ周波数はf2である。また、符号化データがF0の場合は、f1,f2共にノッチ周波数であり、パイロット周波数はない。ランレングス検出回路56, 57では、入力データのランレングスが検出される。遅延回路59, 60では、周波数成分抽出回路54, 55及びランレングス判定回路56, 57が動作している間だけ、出力を遅延する。
【0016】
出力判定回路58では、周波数成分抽出回路54, 55で抽出された周波数成分に基づいて、パイロット周波数成分がより大きく、ノッチ周波数成分がより小さくなる方の信号が出力されるようにスイッチ61を制御する。また、ランレングスが例えば10以上である場合は、無条件にランレングスが短い方の信号が出力されるようにスイッチ61を制御する。この出力判定回路58によりスイッチ61が切り換えられると共に遅延回路59, 60からデータが出力され、符号化データとして符号化装置より出力される。
【0017】
図23に、図22における従来の周波数成分抽出回路54の構成を示す。なお、周波数成分抽出回路55の構成及び動作は周波数成分抽出回路54と同様であるので、以下では、周波数成分抽出回路54について説明する。周波数成分抽出回路54は、加算器21,30,35,40,45と、保持回路22,31,36,41,46と、減算器23,26と、既知DSV発生回路24と、2乗器25,32,37,42,47と、既知データ発生回路27と、乗算器28,33,38,43と、重み付け加算器48と、正弦波発生回路62, 64と、余弦波発生回路63, 65とを有する。
【0018】
プリコーダ52のデータは加算器21及び減算器26に入力される。加算器21は、入力値と保持回路22の保持値とを加算して保持回路22に保持させる。減算器23は、保持回路22の出力である入力信号のDSVと既知DSV発生回路24が発生した既知DSVとの差を求めて2乗器25へ出力する。2乗器25はこの差を2乗して重み付け加算器48へ出力する。
【0019】
一方、減算器26は、入力データと既知データ発生回路27が発生した既知データとの差を求めて乗算器28,33,38,43へ出力する。乗算器28は、正弦波発生回路62から出力される周波数f1の正弦波と入力データとを乗算して加算器30へ出力する。加算器30は、入力値と保持回路31の保持値とを加算して保持回路31に保持させる。2乗器32は、保持回路31の保持結果を2乗して重み付け加算器48へ出力する。同様に、乗算器33(38, 43)は、余弦波発生回路63(正弦波発生回路64, 余弦波発生回路65)から出力される周波数f1の余弦波(周波数f2の正弦波,周波数f2の余弦波)と入力データとを乗算して加算器35(40, 45)へ出力する。加算器35(40, 45)は、入力値と保持回路36(41, 46)の保持値とを加算して保持回路36(41, 46)に保持させる。2乗器37(42, 47)は、保持回路36(41, 46)の保持結果を2乗して重み付け加算器48へ出力する。
【0020】
次に、動作を説明する。周波数成分抽出回路54にはプリコーダ52より“0”または“1”のディジタル信号が入力されるが、周波数成分を計算するにあたり、以下の説明では、“0”については“−1”の波形が入力されたものとして取り扱う。周波数成分抽出回路54では直流成分の大きさ,パイロット成分の大きさ,ノッチの大きさが抽出される。
【0021】
まず、直流成分及びパイロット成分の抽出方法について説明する。加算器21では、入力された“−1”または“1”の入力値と保持回路22の値とが加算され、その結果を保持回路22に保持することでDSVを計算する。これを0付近に収束させると直流成分はなくなり、更にDSVを周期的に変動させることでパイロット成分を生成することができる。ここでは、一例として周波数f1のパイロット信号を生成する場合について述べる。
【0022】
既知DSV発生回路24では周波数f1の周期をもつ方形波のDSV(既知DSV)が発生し、減算器23で入力信号のDSVと既知DSVとの差をとり、この差が小さくなる方の信号を出力とするように、図22中のスイッチ61が切り換えられると、直流成分がなく、周波数f1のパイロット信号を含んだ信号を生成できる。
【0023】
次に、ノッチ成分の抽出方法について説明する。ここでは周波数f1及びf2のノッチ成分を抽出するが、ノッチ周波数がパイロット信号を含む場合には、予め入力信号からパイロット成分を減じることによりパイロット信号の周辺にノッチを生成できる。例えば周波数f1のパイロット信号を含む信号のノッチ成分を抽出する場合、既知データ発生回路27にて既知DSVと同じ周期のDSVを持つ“−1”または“1”のデータ(既知データ)を発生させ、減算器26で入力信号と既知データとの差をとる。
【0024】
次に、乗算器28にて正弦波発生回路62から出力される sinω1 tと入力データとを乗算し、加算器30で保持回路31の値にこの乗算結果を加算した結果を保持し、2乗器32で保持結果を2乗する。以下、 cosω1 t , sinω2 t, cosω2 tについても同様に行う。即ち、乗算器33(38, 43)にて余弦波発生回路63(正弦波発生回路64, 余弦波発生回路65)から出力される cosω1 t (sinω2 t, cosω2 t)と入力データとを乗算し、加算器35(40, 45)で保持回路36(41, 46)の値にこの乗算結果を加算した結果を保持し、2乗器37(42, 47)で保持結果を2乗する。これらの2乗結果の加算結果を図22の出力判定回路58にて比較して加算結果が小さい方を出力とするようにスイッチ61を切り換えることは、フーリエ変換にて周波数成分を抽出して出力を選択したのと全く同じである。これによって符号化データの周波数スペクトラムにはノッチとパイロット信号周辺のノッチとが生成される。
【0025】
重み付け加算器48では、直流成分及びパイロット成分の計算結果と、ノッチ成分の計算結果を互いに重み付け加算することにより各成分の大きさの比率を変化させることができる。例えばパイロット成分を大きくするにはパイロット成分の計算結果の重み係数を増やせば良い。
【0026】
【発明が解決しようとする課題】
従来の記録変調方式である8−10変換は前述したように行われており、ディジタル磁気記録再生装置において高密度記録を達成するための一つの指標である変換効率が80%と低い。そこで、更なる高密度記録を達成するためには変換効率を上げることが課題であった。
【0027】
また、上述したような従来の符号化装置を用いれば、符号化データにノッチがあるためディジタルパイロットトーンを用いたトラッキングサーボ方式のパイロット信号検出回路のBPFのQを小さくすることができ、トラッキングサーボの安定化及び再生回路の低価格化を図れるという利点はあるが、ノッチの幅を広げることによりこれらの利点を更に改善する余地がある。
【0028】
本発明は斯かる事情に鑑みてなされたものであり、高い符号化効率を維持しながら、トラッキング制御に用いるパイロット信号を生成できる情報変換装置を提供することを目的とする。
【0029】
本発明の他の目的は、高密度記録を達成するための手法である狭トラック化を行う際に必要となるパイロット信号を付加できる情報変換装置を提供することにある。
【0031】
【課題を解決するための手段】
第1発明の情報変換装置は、mビットの情報をCDS値が異なる複数のnビット符号に変換してpビット周期の周波数に強いスペクトラムを得る情報変換装置であり、nとpの最小公倍数(q)を1周期とする符号語内既知CDS情報を生成する手段と、nとpの最大公約数(r)ビット毎の符号語内電荷値と既知CDS情報との差を検出する手段と、nビット符号のn/r個のこの差の絶対値和を検出する手段と、CDS値が異なる複数のnビット符号のうち、この絶対値和が最も小さい符号を選択する手段とを備えたものである。
【0032】
第2発明の情報変換装置は、mビットの情報のMSBに“0”または“1”を付加してCDS値が異なる複数の(m+1)ビット符号に変換してpビット周期の周波数に強いスペクトラムを得る情報変換装置であり、符号化する情報を複数(s)個蓄積する手段と、m+1とpの最小公倍数(q)を1周期とする符号語内既知CDS情報を生成する手段と、m+1とpの最大公約数(r)ビット毎の符号語内電荷値と既知CDS情報との差を検出する手段と、蓄積した複数の情報に付加するMSBを選択的に切り換える手段と、蓄積した符号化群の{(m+1)/r}×s個におけるこの差の絶対値和が最も小さくなる符号語の組合せを選択する手段とを備えたものである。
【0033】
第3発明の情報変換装置は、mビットの情報をCDS値が異なる複数のnビット符号に変換してpビット周期の周波数に強いスペクトラムを得る情報変換装置であり、直前までの符号のDSVを蓄積する手段と、nとpの最小公倍数(q)を1周期とする既知DSV情報を生成する手段と、nとpの最大公約数(r)ビット毎の符号語内電荷値を直前までの符号のDSVに加算する手段と、加算して求めたrビット毎のDSVと既知DSV情報との差を検出する手段と、nビット符号のn/r個におけるこの差の絶対値和を検出する手段と、CDS値の異なる複数の符号の内、この絶対値和が最も小さい符号を選択する手段とを備えたものである。
【0034】
第4発明の情報変換装置は、mビットの情報のMSBに“0”または“1”を付加してCDS値が異なる複数の(m+1)ビット符号に変換してpビット周期の周波数に強いスペクトラムを得る情報変換装置であり、直前までの符号のDSVを蓄積する手段と、符号化する情報を複数(s)個蓄積する手段と、m+1とpの最小公倍数(q)を1周期とする既知CDS情報を生成する手段と、m+1とpの最大公約数(r)ビット毎の符号語内電荷値を直前までの符号語のDSVに加算する手段と、加算して求めたrビット毎のDSVと既知DSV情報との差を検出する手段と、蓄積した複数の情報に付加するMSBを選択的に切り換える手段と、蓄積した符号化群の{(m+1)/r}×s個におけるこの差の絶対値和が最も小さくなる符号語の組合せを選択する手段とを備えたものである。
【0037】
【作用】
第1発明の情報変換装置にあっては、符号語が有するCDSをさらに細かく見た符号語内電荷値及び既知CDS情報により符号化する手段により、符号化周期に近い高周波パイロット信号が得られる。また、一つの情報に対して、符号化デ−タが次の符号化に伝播しない複数の符号語を生成する手段により情報変換装置の符号化拘束長が短くなる。
【0038】
第2発明の情報変換装置にあっては、符号化する情報を複数個蓄積する手段と、蓄積した複数の情報に付加するMSBを選択的に切り換える手段と、符号語が有するCDSをさらに細かく見た符号語内電荷値及び既知CDS情報により符号化する手段とにより、情報に付加する冗長ビットが最小の1ビットで符号化周期に近い高周波パイロット信号が得られる。
【0039】
第3発明の情報変換装置にあっては、符号語が有するCDSをさらに細かく見た符号語内電荷値及び既知DSV情報により符号化する手段により、低域成分を抑圧しつつ符号化周期に近い高周波パイロット信号が得られる。また、一つの情報に対して符号化デ−タが次の符号化に伝播しない複数の符号を有する手段により、情報変換装置の符号化拘束長が短くなる。
【0040】
第4発明の情報変換装置にあっては、符号化する情報を複数個蓄積する手段と、蓄積した複数の情報に付加するMSBを選択的に切り換える手段と、符号語が有するCDSをさらに細かく見た符号語内電荷値及び既知DSV情報により符号化する手段とにより、冗長ビット:1ビットで低域成分を抑圧しつつ、符号化周期に近い高周波パイロット信号が得られ、この結果、符号化効率が向上する。
【0043】
【実施例】
以下、本発明をその実施例を示す図面に基づいて具体的に説明する。
【0044】
実施例1.
以下、請求項1の発明に係る実施例1について説明する。図1は実施例1の情報変換装置のブロック回路図である。2はCDS値が異なる複数の符号語を生成するための2ビット信号を出力するCDS制御信号生成回路、3は16ビット並列の入力デ−タと2ビットのCDS制御信号とが並列入力されて18ビット並列のI−NRZI変調を行うI−NRZI符号器であり、I−NRZI符号器3はこの18ビット並列のI−NRZI変調信号を6ビット単位毎に3分割して電荷検出回路4へ出力する。電荷検出回路4は、この6ビット単位の符号語内電荷値を検出してその検出値を誤差検出回路6へ出力する。誤差検出回路6には、パイロット信号を生成するに理想的なDSV変動を得るための符号語内CDS値が既知CDS生成回路5から入力される。誤差検出回路6は、既知CDS生成回路5からの理想的な符号語内CDS値と電荷検出回路4で得た6ビット単位毎の符号語内電荷値との差を求め、求めた差の絶対値和(△CDS)を最小値ホ−ルド回路7へ出力する。最小値ホ−ルド回路7は、比較器とレジスタとにて構成されており、最も小さい絶対値和(△CDS)が得られるCDS制御信号条件を検出して、そのCDS制御信号条件をI−NRZI符号器3へ出力する。このCDS制御信号条件でI−NRZI符号器3から出力された18ビットの並列I−NRZIデ−タを、並直列変換回路8は直列デ−タとして出力する。
【0045】
図2〜図4は図1の動作を補足説明するための図であり、図2はI−NRZI符号器3の内部構成図、図3,図4は符号語とDSVとの関係を説明する図である。ここで、発明の内容をより明らかにするために、2値のディジタル信号列からパイロット信号が生成できる情報変換方法について説明する。
【0046】
“0”または“1”の2値レベルにて表現されるディジタルデ−タのパワ−スペクトラムは、状態遷移の確率に影響される。つまり、一様にランダムなデ−タのパワ−スペクトラムは、直流からデ−タ伝送周波数の範囲でほぼ平坦となる。また、ディジタルデ−タの“0”レベルを−1、“1”レベルを+1とした場合の伝送デ−タの総和値をDSVと呼び、有限値とすることにより、直流成分を含まない低域抑圧パワ−スペクトラムが得られる。更に、このDSVが周期的に変動すれば、変動周期に対応した周波数に強いスペクトラムが得られ、パイロット信号として用いることが可能となる。つまり、パイロット信号を生成するためには、符号語列のDSVを精度よく制御する手段が必須となる。
【0047】
2周波パイロットATF方式では、複数のパイロット周波数が必要となる。以下、実施例1において、fCH/60(fCH:直列デ−タの転送周波数)のパイロット信号周波数を生成する場合の各部の動作について説明する。
【0048】
I−NRZI符号器3への入力デ−タはランダムな16ビットのディジタル化された映像信号または音声信号であり、例えば“297Dh”とする。この入力デ−タのMSB側にCDS制御信号生成回路2の出力2ビットを付加して18ビット並列デ−タとする。I−NRZI符号器3では付加した2ビットパタ−ンにより、図3に示すようなCDS値が異なる4種類のI−NRZI信号を生成する。その結果、符号化周波数はfCH/18となる。
【0049】
一方、生成したいパイロット信号の周波数はfCH/60であり、符号化周波数とは非整数倍である。よって、符号語単位でCDSを管理し、パイロット信号周波数に対応したDSV変動を符号語列から得ることは極めて困難であり、パイロット信号周期の整数倍の周期に符号語を区分し、区分した符号語内の電荷値を管理する手段が必要となる。従って、実施例1では符号化ビット数:18とパイロット信号周期のビット数:60との最大公約数である6ビット単位で符号語内の電荷を管理する。よって、18ビット並列のI−NRZI変調信号を6ビット単位に3分割し、この6ビット単位の符号語内電荷値(“0”レベルを−1、“1”レベルを+1した和)を電荷検出回路4にて検出する。なお、付加する4種類の2ビット信号は符号化周期内に4ステップ分以上のレ−トで与える必要があり、CDS制御信号生成回路2に入力しているCDS SET CLK で符号化周期内に6ステップ分のレ−トで生成する。
【0050】
既知CDS生成回路5では、6ビット周期のCDS値が+2または−2であり、fCH/60周期で図4に示すような三角波状DSV変動が得られる符号語内既知CDS信号を生成する。この既知CDS信号は、符号語内電荷値の理想値からの誤差を求めるための信号であり、区分した符号語内電荷値と1対1で対応付ける。よって、符号語の3区分の信号として3ビットを出力する(既知CDS値は各ビットともLow で+2、Highで−2)。なお、符号化周波数(fCH/18)とパイロット信号周波数(fCH/60)とが非整数倍のため、符号語内既知CDS信号と符号語内電荷値との対応付けは、サンプル点位相を保証する必要性から、符号化周期とパイロット周期との最小公倍数である 180×(1/fCH)周期とする。
【0051】
誤差検出回路6では6ビット毎の符号語内既知CDS信号と符号語内電荷値の差を検出し、3分割した各符号語内電荷値の差の絶対値和(△CDS)を最小値ホ−ルド回路7に出力する。最小値ホ−ルド回路7は、△CDSを比較するための比較器と△CDS及びそのときのI−NRZI変調信号の先頭2ビット信号を蓄えておくレジスタとで構成されており、CDS SET CLK により時分割で与える4種類のCDS値が異なる各々のI−NRZI信号のうち最も小さい△CDSとそのときの先頭2ビット信号とをレジスタに蓄えるべくラッチパルスを生成し、ホ−ルドする。
【0052】
以上のようにして最小値ホ−ルド回路7内のレジスタにラッチされている最も小さい△CDSが得られるCDS制御用の先頭2ビット信号を、I−NRZI符号器3に戻し、I−NRZI符号器3内のスイッチを介してCDS制御信号生成回路2から入力している2ビット信号と切り換え、I−NRZI符号器3の先頭2ビット信号として入力し、I−NRZI変調する。変調された18ビット並列信号は符号化周期パルスにて並直列変換回路8にロ−ドされ、デ−タ伝送周波数fCHのクロックにて直列信号に変換されて伝送路に出力される。
【0053】
以後、符号化ごとに同様の操作を行い、△CDSが最も小さい符号語を出力していくことにより、既知CDSによるパイロット信号生成のための理想的DSV変動に相似なDSV変動を有する符号語列が得られる。
【0054】
符号化の一例として、“297Dh”に続いて“50B7h”,“9CACh”,“C1B5”,“D191h”,“024Dh”なる情報が入力された場合については、図4に理想的DSV変動と符号化列のDSV変動とを対比させて示す。
【0055】
実施例2.
次に、請求項2の発明に係る実施例2について説明する。図5は実施例2の情報変換装置のブロック回路図であり、図1と同じ部分については同一符号を付して説明を省略する。9は24ビット単位の入力デ−タを4ワ−ド分蓄えるレジスタ回路、10はレジスタ回路9からの4デ−タワ−ドの各々のMSBに付加する信号を生成するMSB信号生成回路、11はレジスタ回路9からの 100ビットの並列データにI−NRZI変調を行うI−NRZI符号器、12は4ワ−ド分の4個の誤差検出回路6からの△CDSを加算する加算器、13はレジスタ回路9からの4デ−タワ−ドの各々のMSBに付加する信号を選択するスイッチである。図6は図5におけるI−NRZI符号器11の構成を示すブロック回路図、図7は実施例2の動作を説明するための図である。
【0056】
ここで、実施例2の有効性を明らかにするためにI−NRZI変調について説明する。I−NRZI変調は符号化された信号を2ビット遅延し、情報ビットと排他論理和をとることにより符号化を行う方式である。よって、偶数ビットの情報語に1ビットの制御信号を付加してI−NRZI変調を行う符号化では、付加した制御ビットの影響が次の符号化ワ−ドに伝播するため、複数ワ−ド単位で符号化を行う。従って、実施例1よりも更に符号化効率が高い符号化として、24ビットの情報語に1ビットのCSD制御信号を付加する符号化装置では伝播の影響を考慮した装置が必要となる。
【0057】
以下、実施例2の動作について説明する。24ビットの並列入力デ−タをレジスタ回路9にて4ワ−ド96ビットの並列デ−タに変換する。また、MSB信号生成回路10では、符号語のCDSを制御するために“0000”〜“1111”までの4ビット、16種の信号を時分割で生成し、スイッチ13を介してこの4ワ−ド並列デ−タの各ワ−ドのMSB側にCDS制御用ビットとして1ビットずつ付加する。なお、16種類の信号生成はCDS SET CLK で行われ、レ−トはfCH/100 に16ステップ以上確保する必要があり、20ステップ分とする。I−NRZI符号器11には、24ビットのデ−タに1ビットの制御ビットを付加した25ビット×4ワ−ドのデ−タと直前に符号化されたI−NRZI変調信号の終端ビット(Y信号)とが入力され、 100ビット並列のI−NRZI変調が行われる。その結果、I−NRZI符号器11の出力には、MSB信号生成回路10からの4ビット信号条件とY信号との状態により、図6に示すような16条件(32状態)の 100ビット並列のI−NRZI変調信号が得られる。
【0058】
次に、この16条件からパイロット信号生成に最も優位な条件を抽出する手段について述べる。生成したいパイロット信号の周波数はfCH/60であり、符号化周波数(fCH/25)とは非整数倍である。よって、実施例1と同様に符号語を区分し、区分した符号語内の電荷値を管理する必要があり、符号化ビット数:25とパイロット信号周期のビット数:60との最大公約数である5ビット単位で符号語内の電荷を管理する。よって、電荷検出回路4にて25ビット×4ワ−ド並列のI−NRZI変調信号を5ビット単位に20分割し、この5ビット単位の符号語内電荷値を検出する。
【0059】
既知CDS生成回路5では、5ビット周期のCDS値が+1または−1であり、fCH/60周期で三角波状DSV変動が得られる符号語内既知CDS信号を生成する。既知CDS信号は符号語内電荷値の理想値からの誤差を求める信号であり、区分した符号語内電荷値と1対1で対応付ける。よって、各符号語に対して5区分の信号として5ビット出力する。なお、符号化周波数(fCH/25)とパイロット信号周波数(fCH/60)とが非整数倍のため、符号語内既知CDS信号と符号語内電荷値との対応付けはサンプル点位相を保証する必要性から、符号化周期とパイロット周期との最小公倍数である 300×(1/fCH)周期とする。
【0060】
4ワ−ド分並列に設けられた4個の各誤差検出回路6では、5ビット毎の符号語内既知CDS信号と符号語内電荷値の差を検出し、5分割した各符号語内電荷値の差の絶対値和(△CDS)を加算器12へ出力する。加算器12では4ワ−ド分の△CDSが加算され、Σ△CDSとして最小値ホ−ルド回路7に出力する。最小値ホ−ルド回路7はΣ△CDSを比較するための比較器とΣ△CDS及びそのときのMSB制御信号4ビット信号を蓄えておくレジスタとで構成されており、CDS SET CLK により時分割で与える16種類のCDS値が異なるI−NRZI信号のうち最も小さいΣ△CDSとそのときのMSB制御信号4ビット信号とをレジスタに蓄えるべくラッチパルスを生成し、ホ−ルドする。
【0061】
以上のようにして最小値ホ−ルド回路7内のレジスタにラッチされている最も小さいΣ△CDSが得られるCDS制御用のMSB制御信号の4ビット信号を、スイッチ13を介してI−NRZI符号器11に戻し、MSB制御信号と切り換え、24ビットデ−タのMSBに付加する信号として4ワ−ド分入力し、I−NRZI変調する。変調された4ワ−ド(100ビット)並列信号は、4符号化周期パルスにて並直列変換回路8にロ−ドされ、デ−タ伝送周波数fCHのクロックにて直列信号に変換されて伝送路に出力される。
【0062】
実施例3.
次に、請求項3の発明に係る実施例3について説明する。図8は実施例3の情報変換装置のブロック回路図であり、図1と同じ部分については同一符号を付して説明を省略する。14は生成したI−NRZI符号語列のDSVを蓄えておくDSV検出回路、15は理想的なDSV変動値を出力する既知DSV生成回路、16は符号語によるDSV値と既知DSV値との誤差を求める誤差検出回路である。なお、実施例3は実施例1の装置と同様のパイロット信号生成が可能な装置であり、且つ、DSVの発散を抑圧することでDCフリ−の情報変換を行うので、I−NRZI変調手段,符号語内電荷検出手段は実施例1と同一でよい。図9は実施例3の動作を説明するための図である。
【0063】
以下、動作について説明する。I−NRZI符号器3への入力デ−タは実施例1と同様に16ビットの並列信号であり、例えば“297Dh”とする。符号化ビット数及びパイロット信号生成周波数も実施例1と同一である。よって、実施例1と同一手段により6ビット単位の符号語内電荷が電荷検出回路4から3ブロック分出力される。DSV検出回路14には直前までの符号語列のDSV値がレジスタに蓄積されている。このDSV値に電荷検出回路4から入力される符号語の先頭から6ビット単位の各ブロック端までの電荷値を加算し、各ブロック端までのDSV値としてDSV検出回路14から誤差検出回路16へ3ブロック分出力する。
【0064】
既知DSV生成回路15では、6ビット周期のCDS値が+2または−2であり、fCH/60周期で図9に示すような三角波状DSV変動が得られる符号語内既知DSV信号を生成する。この既知DSV信号は、符号語内の各ブロック端DSV値の理想値からの誤差を求めるための信号であり、区分した符号語内の各ブロック端DSV値と1対1で対応付ける。よって、符号語の3区分の信号として3ワ−ド分出力する。なお、符号化周波数(fCH/18)とパイロット信号周波数(fCH/60)とが非整数倍のため、符号語内既知DSV信号と符号語内の各ブロック端DSV値との対応付けはサンプル点位相を保証する必要性から、符号化周期とパイロット周期との最小公倍数である 180×(1/fCH)周期とする。
【0065】
誤差検出回路16では、符号語内既知DSV信号と符号語内の各ブロック端DSV値との差を検出し、3分割した各符号語内の各ブロック端でのDSV値の差の絶対値和(△DSV)を最小値ホ−ルド回路7に出力する。最小値ホ−ルド回路7は△DSVを比較するための比較器と△DSV及びそのときのI−NRZI変調信号の先頭2ビット信号を蓄えておくレジスタとで構成されており、CDS SET CLK により時分割で与える4種類のCDS値が異なるI−NRZI信号の内、最も小さい△DSVとそのときの先頭2ビット信号をレジスタに蓄えるべくラッチパルスを生成し、ホ−ルドする。
【0066】
以上のようにして最小値ホ−ルド回路7内のレジスタにラッチされている最も小さい△DSVが得られるCDS制御用の先頭2ビット信号を、I−NRZI符号器3に戻し、スイッチを介してCDS制御信号生成回路2から入力している2ビット信号と切り換え、I−NRZI符号器3の先頭2ビット信号として入力し、I−NRZI変調する。変調された18ビット並列信号は符号化周期パルスにて並直列変換回路8にロ−ドされ、デ−タ伝送周波数fCHのクロックにて直列信号に変換されて伝送路に出力される。
【0067】
実施例4.
次に、請求項4の発明に係る実施例4について説明する。図10は実施例4の情報変換装置のブロック回路図であり、図1または図5と同一部分については同一符号を付して説明を省略する。17a 〜17d は生成したI−NRZI符号語列のDSVを蓄えておくDSV検出回路、18は理想的なDSV変動値を出力する既知DSV生成回路、19は符号語によるDSV値と既知DSV値との誤差を求める誤差検出回路である。なお、実施例4は実施例2の装置と同様のパイロット信号生成が可能な装置であり、且つ、DSVの発散を抑圧することでDCフリ−の情報変換を行うので、I−NRZI変調手段, 符号語内電荷検出手段は実施例2と同一でよい。
【0068】
以下、動作について説明する。実施例2と同様に24ビットの並列入力デ−タをレジスタ回路9にて4ワ−ド96ビットの並列デ−タに変換する。また、MSB信号生成回路10では符号語のCDSを制御するために“0000”〜“1111”までの4ビット、16種の信号を時分割で生成し、スイッチ13を介してこの4ワ−ド並列デ−タの各ワ−ドのMSB側にCDS制御用ビットとして1ビットずつ付加する。なお、16種類の信号生成はCDS SET CLK で行われ、レ−トはfCH/100 に16ステップ以上確保する必要があり、20ステップ分とする。I−NRZI符号器11には、24ビットのデ−タに1ビットの制御ビットを付加した25ビット×4ワ−ドのデ−タと直前に符号化されたI−NRZI変調信号の終端ビット(Y信号)とが入力され、 100ビット並列のI−NRZI変調を行う。その結果、I−NRZI符号器11の出力には、MSB信号生成回路10からの4ビット信号条件とY信号との状態により、図6に示すような16条件(32状態)の 100ビット並列のI−NRZI変調信号が得られる。
【0069】
次に、この16条件からパイロット信号生成に最も優位な条件を抽出する手段について述べる。生成したいパイロット信号の周波数はfCH/60であり、符号化周波数(fCH/25)とは非整数倍である。よって、実施例2と同様に符号語を区分し、区分した符号語内の電荷値を管理する必要があり、符号化ビット数:25とパイロット信号周期のビット数:60との最大公約数である5ビット単位で符号語内の電荷を管理する。よって、電荷検出回路4にて25ビット×4ワ−ド並列のI−NRZI変調信号を5ビット単位に20分割し、5ビット単位の符号語内電荷値を検出する。
【0070】
DSV検出回路17a には直前までのI−NRZI変調された符号語列のDSV値がレジスタに蓄積されている。このDSV値に電荷検出回路4から入力される符号語の先頭から5ビット単位の各ブロック端までの電荷値を加算し、各ブロック端までのDSV値としてDSV検出回路17a から5ブロック分出力する。更にDSV検出回路17a のCO端子からは符号化しようとする第1ワ−ド端までのDSV値をDSV検出回路17b に入力し、このDSV値に第2ワ−ド目の電荷検出回路4から入力される符号語の先頭から5ビット単位の各ブロック端までの電荷値を加算し、各ブロック端までのDSV値としてDSV検出回路17b から5ブロック分出力する。以下同様に、上流側のCO端子から出力される直前までのDSV値に電荷検出回路4から入力される符号語の先頭から5ビット単位の各ブロック端までの電荷値を加算した各ブロック端までのDSV値がDSV検出回路17c 及び17d から各5ブロック分ずつ出力される。
【0071】
既知DSV生成回路18では、5ビット周期のCDSが+1または−1であり、fCH/60周期で図9に示すような三角波状DSV変動が得られる符号語内既知DSV信号を生成する。この既知DSV信号は、符号語内で区分した各ブロック端DSV値の理想値からの誤差を求める信号であり、区分した符号語内各ブロック端DSV値と1対1で対応付ける。よって、各符号語に対して5ブロック分の信号として5ワ−ド分出力する。更に本例では4入力デ−タワ−ド単位で符号化を行うため、20ブロック分の既知DSV信号を生成する。なお、符号化周波数(fCH/25)とパイロット信号周波数(fCH/60)とが非整数倍のため、符号語内既知DSV信号と符号語内各ブロック端DSV値との対応付けはサンプル点位相を保証する必要性から、符号化周期とパイロット周期との最小公倍数である 300×(1/fCH)周期とする。
【0072】
4ワ−ド分並列に備えた4個の各誤差検出回路19では、5ビット毎の既知DSV信号と符号語内各ブロック端DSV値との差を検出し、5分割した各符号語内電荷値の差の絶対値和(△DSV)を各々加算器12へ出力する。加算器12では4ワ−ド分の△DSVが加算され、Σ△DSVとして最小値ホ−ルド回路7に出力する。最小値ホ−ルド回路7はΣ△DSVを比較するための比較器とΣ△DSV及びそのときのMSB制御信号4ビット信号を蓄えておくレジスタとで構成されており、CDS SET CLK により時分割で与える16種類のCDS値が異なるI−NRZI信号の内、最も小さいΣ△DSVとそのときのMSB制御信号4ビット信号とをレジスタに蓄えるべくラッチパルスを生成し、ホ−ルドする。
【0073】
以上のようにして最小値ホ−ルド回路7内のレジスタにラッチされている最も小さいΣ△DSVが得られるCDS制御用のMSB制御信号の4ビット信号を、スイッチ13を介してI−NRZI符号器11に戻し、MSB制御信号と切り換え、24ビットデ−タのMSBに付加する信号として4ワ−ド分入力し、I−NRZI変調する。この変調された4ワ−ド(100ビット)並列信号は4符号化周期パルスにて並直列変換回路8にロ−ドされ、デ−タ伝送周波数fCHのクロックにて直列信号に変換されて伝送路に出力される。
【0074】
実施例5.
本発明による符号化装置の構成は図22に示す従来例と同じである。図11は本発明の実施例5による符号化装置の周波数成分抽出回路54の構成を示す図である。周波数成分抽出回路55の構成及び動作は周波数成分抽出回路54と同様であるので、以下では、周波数成分抽出回路54について説明する。周波数成分抽出回路54は、加算器21,30,35,40,45と、保持回路22,31,36,41,46と、減算器23,26と、既知DSV発生回路24と、2乗器25,32,37,42,47と、既知データ発生回路27と、乗算器28,33,38,43と、重み付け加算器48と、重み係数つき正弦波発生回路29, 39と、重み係数つき余弦波発生回路34, 44とを有する。
【0075】
プリコーダ52のデータは加算器21及び減算器26に入力される。加算器21は、入力値と保持回路22の保持値とを加算して保持回路22に保持させる。減算器23は、保持回路22の出力である入力信号のDSVと既知DSV発生回路24が発生した既知DSVとの差を求めて2乗器25へ出力する。2乗器25はこの差を2乗して重み付け加算器48へ出力する。
【0076】
一方、減算器26は、入力データと既知データ発生回路27が発生した既知データとの差を求めて乗算器28,33,38,43へ出力する。乗算器28は、重み係数つき正弦波発生回路29から出力される振幅K1,周波数f1の正弦波と入力データとを乗算して加算器30へ出力する。加算器30は、入力値と保持回路31の保持値とを加算して保持回路31に保持させる。2乗器32は、保持回路31の保持結果を2乗して重み付け加算器48へ出力する。同様に、乗算器33(38, 43)は、重み係数つき余弦波発生回路34(重み係数つき正弦波発生回路39, 重み係数つき余弦波発生回路44)から出力される振幅K2,周波数f1の余弦波(振幅K3,周波数f2の正弦波,振幅K4,周波数f2の余弦波)と入力データとを乗算して加算器35(40, 45)へ出力する。加算器35(40, 45)は、入力値と保持回路36(41, 46)の保持値とを加算して保持回路36(41, 46)に保持させる。2乗器37(42, 47)は、保持回路36(41, 46)の保持結果を2乗して重み付け加算器48へ出力する。
【0077】
次に、動作を説明する。図12,図13及び図14は、正弦波乗算結果の2乗出力(以下、正弦項という),余弦波乗算結果の2乗出力(以下、余弦項という)及びこの正弦項と余弦項との和の位相−出力特性の一例を示す図である。図12は正弦項と余弦項との重み係数の比が1:1の場合、図13は正弦項と余弦項との比が1:1.5 の場合、図14は正弦項と余弦項との比が 1.5:1の場合である。
【0078】
図15,図16及び図17は実施例5の符号化装置で符号化された符号化データの周波数スペクトラムの一例を示す図であり、図15は正弦項と余弦項との重み係数の比が1:1の場合、図16は正弦項と余弦項との比が1:1.5 の場合、図17は正弦項と余弦項との比が 1.5:1の場合である。
【0079】
図18及び図19は正弦項と余弦項との重み係数を変化させた場合の正弦項と余弦項との和の位相−出力特性を示す図であり、図18は余弦項の重みを大きくした場合、図19は余弦項の重みを小さくした場合である。
【0080】
本実施例5による直流成分及びパイロット成分の抽出方法については、従来例と同じなので説明を省略する。以下、説明を簡略化するために、符号化データF1についてパイロット信号f1とその周辺のノッチとの生成方法について述べるが、F2についても同様である。本実施例5ではノッチを生成するための正弦項と余弦項とに重み付けを行い、記録信号の周波数スペクトラムの特性を変えることを目的としている。正弦項及び余弦項の重み付けと記録信号の周波数スペクトラムの特性の変化との関係を考察するにあたり、図12,図13及び図14に位相−出力特性を示す。
【0081】
図12は正弦項及び余弦項の両項に重みを付けないときの特性図である。入力信号のDSVと既知DSVとのパイロット周波数での位相差に対する両項の和の出力は位相差が0°から 180°に向かって大きくなる。位相差が0°の信号はパイロット信号そのものであり、符号化する際にはこの両項の和の出力が小さい方を出力に選択すればよい。これによって符号化された信号は既知DSVに対して常に位相差0°に近づこうとするため、パイロット信号とその周辺のノッチ信号とが生成される。このときの符号化データの周波数スペクトラムを図15に示す。
【0082】
図13は余弦項の重みを1.5 と重くした例を示している。このとき両項の和の出力は、位相が0°〜90°の間で傾斜が急になり位相の引き込み特性が上がり、90°〜 180°の間で傾斜が緩やかになり位相の引き込み特性は悪くなる。パイロット信号のレベルを低くするものは位相が 180°ずれたものであり、すなわちこれは図12と比べてノッチの生成力が高く、パイロット信号の生成力が低いことを示す。このときの符号化データの周波数スペクトラムを図16に示す。図15と比べてノッチが広がり、パイロット信号が0.6 dB低くなっている。
【0083】
図14は余弦項の重みを1/1.5 と軽くした例を示している。このときの両項の和の出力は0°〜90°の間で傾斜が緩やかになり、また90°〜 180°の間で傾斜が急になる。前述と同様にこれは図12と比べてパイロット信号の生成力が高く、ノッチの生成力が低いことを示す。このときの符号化データの周波数スペクトラムを図17に示す。図15と比べてパイロット信号が0.7 dB高くなり、ノッチについては深さ方向が浅くなっている。
【0084】
これらの特性を更に詳細に調べるために重み係数と両項の和との特性図を図18及び図19に示す。図18は余弦項の重み係数を大きくしていった場合の両項の和の特性の変化を示している。ここで注目すべきは図中の重み係数が2.5 以上になったときであり、位相差が0°から 180°の間で出力特性が山型になっている。このとき例えば図中のA点と、A点よりも位相差が大きいB点の出力を比較した場合、B点の方が出力が小さくなる。つまり符号化された信号に位相が大きくずれたものが選ばれ易くなるために結果的にパイロット信号レベルが大きく下がる恐れがある。重み係数についてはこれに注意して決定しなければならない。
【0085】
図19は余弦項の重み係数を小さくしていった場合の両項の和の特性の変化を示している。余弦項の重みを0としたときの特性は正弦項そのものであり、これによって符号化を制御するということは入力信号を常に既知DSVに近づける動作に他ならない。これはパイロット信号と同相成分以外のパイロット周波数成分については制御力を持たず、これの符号化データの周波数スペクトラムはDCフリーでパイロット信号を持っているが、パイロット信号周辺のノッチの生成はできない。
【0086】
次に、実施例5のノッチ成分の具体的な抽出動作を、図11の回路動作に併せて説明する。従来例と同様に、減算器26の減算結果は乗算器28及び乗算器33に入力される。重み係数つき正弦波発生回路29からは重み係数K1,周波数f1の正弦波が発生され、この減算結果に乗じられる。また、重み係数つき余弦波発生回路34からは重み係数K2,周波数f1の余弦波が発生され、この減算結果に乗じられる。以下、加算器30, 35以降の動作は従来例と同じである。重み係数つき正弦波発生回路39及び重み係数つき余弦波発生回路44はパイロット周波数f2にノッチをつくる働きをする一方、符号化データF2を回路を共用して生成する場合には、符号化データF1と同様に重み係数をつける必要がある。符号化データF1を生成する場合は重み係数は不要であり、係数を可変するようにしてもよいが、係数をつけたままでもノッチは実用上十分得られるので回路の簡略化のためそのままにしておいてもよい。
【0087】
【発明の効果】
第1発明の情報変換装置では、符号語が有するCDSをさらに細かく見た符号語内電荷値及び既知CDS情報に基づいて符号化を行うので、符号化周期に近い高周波パイロット信号を得ることができる。また、一つの情報に対して、符号化デ−タが次の符号化に伝播しない複数の符号語を生成するので、情報変換装置の符号化拘束長を短くできる。その結果、小さな回路規模で符号化周期に近い高周波パイロット信号を生成できる情報変換装置を提供できる。
【0088】
第2発明の情報変換装置では、符号化する情報を複数個蓄積し、蓄積した複数の情報に付加するMSBを選択的に切り換え、符号語が有するCDSをさらに細かく見た符号語内電荷値及び既知CDS情報に基づいて符号化を行うので、情報に付加する冗長ビットが最小の1ビットで符号化周期に近い高周波パイロット信号を得ることができる。その結果、高い符号化効率で符号化周期に近い高周波パイロット信号を生成できる情報変換装置を提供できる。
【0089】
第3発明の情報変換装置では、符号語が有するCDSをさらに細かく見た符号語内電荷値及び既知DSV情報に基づいて符号化を行うので、低域成分を抑圧しつつ符号化周期に近い高周波パイロット信号を得ることができる。また、一つの情報に対して符号化デ−タが次の符号化に伝播しない複数の符号語を生成するので、情報変換装置の符号化拘束長を短くできる。その結果、小さい回路規模ながら符号化周期に近い高周波パイロット信号を生成しつつ、低域の位相歪による信号波形歪が改善され、以て、符号誤りが改善された情報変換装置を提供できる。
【0090】
第4発明の情報変換装置では、符号化する情報を複数個蓄積し、蓄積した複数の情報に付加するMSBを選択的に切り換え、符号語が有するCDSをさらに細かく見た符号語内電荷値及び既知DSV情報に基づいて符号化を行うので、冗長ビット:1ビットで低域成分を抑圧しつつ、符号化周期に近い高周波パイロット信号を得ることができ、もって、符号化効率を向上でき、情報変換装置の符号化拘束長を短くできる。その結果、高い符号化効率で符号化周期に近い高周波パイロット信号を生成しつつ、低域の位相歪による信号波形歪が改善され、以て、符号誤りが改善された情報変換装置を提供できる。
【図面の簡単な説明】
【図1】本発明の実施例1の情報変換装置の構成を示すブロック図である。
【図2】実施例1のI−NRZI符号器の回路図である。
【図3】実施例1における符号語生成とDSV変動とを示す図である。
【図4】実施例1における符号語列のDSV変動を既知CDSによるDSV変動と比較して示した図である。
【図5】本発明の実施例2の情報変換装置の構成を示すブロック図である。
【図6】実施例2のI−NRZI符号器の回路図である。
【図7】実施例2における符号語生成とCDSとの関係を示す図である。
【図8】本発明の実施例3の情報変換装置の構成を示すブロック図である。
【図9】実施例3における符号語生成とDSV変動とを示す図である。
【図10】本発明の実施例4の情報変換装置の構成を示すブロック図である。
【図11】本発明の実施例5のる符号化装置における周波数成分抽出回路の構成を示すブロック図である。
【図12】正弦項と余弦項と正弦項及び余弦項の重み係数の比が1:1の場合の正弦項及び余弦項の和との位相−出力特性を示す図である。
【図13】正弦項と余弦項と正弦項及び余弦項の重み係数の比が1:1.5 の場合の正弦項及び余弦項の和との位相−出力特性を示す図である。
【図14】正弦項と余弦項と正弦項及び余弦項の重み係数の比が 1.5:1の場合の正弦項及び余弦項の和との位相−出力特性を示す図である。
【図15】符号化された符号化データの正弦項及び余弦項の重み係数の比が1:1の場合の周波数スペクトラムを示す図である。
【図16】符号化された符号化データの正弦項及び余弦項の重み係数の比が1:1.5 の場合の周波数スペクトラムを示す図である。
【図17】符号化された符号化データの正弦項及び余弦項の重み係数の比が 1.5:1の場合の周波数スペクトラムを示す図である。
【図18】余弦項の重み係数を大きくした場合の正弦項及び余弦項の和の位相−出力特性を示す図である。
【図19】余弦項の重み係数を小さくした場合の正弦項及び余弦項の和の位相−出力特性を示す図である。
【図20】ATFサ−ボの説明図である。
【図21】従来の情報変換装置の符号構成の説明図である。
【図22】符号化装置の構成を示すブロック回路図である。
【図23】符号化装置における従来の周波数成分抽出回路の構成を示すブロック図である。
【符号の説明】
2 CDS制御信号生成回路、3 I−NRZI符号器、4 電荷検出回路、
5 既知CDS生成回路、6 誤差検出回路、7 最小値ホ−ルド回路、8 並直列変換回路、9 レジスタ回路、10 MSB信号生成回路、11 I−NRZI符号器、12 加算器、13 スイッチ、14 DSV検出回路、15 既知DSV生成回路、16 誤差検出回路、17 DSV検出回路、18 既知DSV生成回路、
19 誤差検出回路、21,30,35,40,45 加算器、22,31,36,41,46 保持回路、23,26 減算器、24 既知DSV発生回路、25,32,37,42,47 2乗器、
27 既知データ発生回路、28,33,38,43 乗算器、29,39 重み係数つき正弦波発生回路、34,44 重み係数つき余弦波発生回路、48 重み付け加算器、
49 並直列変換回路、50 0付加回路、51 1付加回路、52,53 プリコーダ、
54,55 周波数成分抽出回路、56,57 ランレングス検出回路、58 出力判定回路、59,60 遅延回路、61 スイッチ。
Claims (4)
- mビットの情報をCDS(CodeWord Digital Sum)値が異なる複数のnビット符号に変換してpビット周期の周波数に強いスペクトラムを得る情報変換装置において、nとpの最小公倍数(q)を1周期とする符号語内既知CDS情報を生成する手段と、nとpの最大公約数(r)ビット毎の符号語内電荷値と前記既知CDS情報との差を検出する手段と、前記各nビット符号のn/r個のこの差の絶対値和を検出する手段と、CDS値が異なる複数のnビット符号のうち、この絶対値和が最も小さい符号を選択する手段とを備えたことを特徴とする情報変換装置。
- mビットの情報のMSBに“0”または“1”を付加してCDS値が異なる複数の(m+1)ビット符号に変換してpビット周期の周波数に強いスペクトラムを得る情報変換装置において、前記符号化する情報を複数(s)個蓄積する手段と、m+1とpの最小公倍数(q)を1周期とする符号語内既知CDS情報を生成する手段と、m+1とpの最大公約数(r)ビット毎の符号語内電荷値と前記既知CDS情報との差を検出する手段と、蓄積した複数の情報に付加するMSBを選択的に切り換える手段と、蓄積した符号化群の{(m+1)/r}×s個における前記差の絶対値和が最も小さくなる符号語の組合せを選択する手段とを備えたことを特徴とする情報変換装置。
- mビットの情報をCDS値が異なる複数のnビット符号に変換してpビット周期の周波数に強いスペクトラムを得る情報変換装置において、直前までの符号のDSV(Digital Sum Variation)を蓄積する手段と、nとpの最小公倍数(q)を1周期とする既知DSV情報を生成する手段と、nとpの最大公約数(r)ビット毎の符号語内電荷値を前記直前までの符号のDSVに加算する手段と、加算して求めたrビット毎のDSVと前記既知DSV情報の差を検出する手段と、前記各nビット符号のn/r個のこの差の絶対値和を検出する手段と、CDS値が異なる複数の符号のうち、この絶対値和が最も小さい符号を選択する手段を備えたことを特徴とする情報変換装置。
- mビットの情報のMSBに“0”または“1”を付加してCDS値が異なる複数の(m+1)ビット符号に変換してpビット周期の周波数に強いスペクトラムを得る情報変換装置において、直前までの符号のDSVを蓄積する手段と、前記符号化する情報を複数(s)個蓄積する手段と、m+1とpの最小公倍数(q)を1周期とする既知DSV情報を生成する手段と、m+1とpの最大公約数(r)ビット毎の符号語内電荷値を前記直前までの符号語のDSVに加算する手段と、加算して求めたrビット毎のDSVと前記既知DSV情報との差を検出する手段と、蓄積した複数の情報に付加するMSBを選択的に切り換える手段と、蓄積した符号化群の{(m+1)/r}×s個における前記差の絶対値和が最も小さくなる符号語の組合せを選択する手段とを備えたことを特徴とする情報変換装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15901094A JP3613689B2 (ja) | 1993-10-27 | 1994-07-11 | 情報変換装置 |
US08/328,919 US5602547A (en) | 1993-10-27 | 1994-10-25 | Data conversion apparatus and encoding apparatus |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5-268830 | 1993-10-27 | ||
JP26883093 | 1993-10-27 | ||
JP6-50537 | 1994-03-22 | ||
JP5053794 | 1994-03-22 | ||
JP15901094A JP3613689B2 (ja) | 1993-10-27 | 1994-07-11 | 情報変換装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004278561A Division JP2005025935A (ja) | 1993-10-27 | 2004-09-24 | 符号化装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07312034A JPH07312034A (ja) | 1995-11-28 |
JP3613689B2 true JP3613689B2 (ja) | 2005-01-26 |
Family
ID=27293996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15901094A Expired - Fee Related JP3613689B2 (ja) | 1993-10-27 | 1994-07-11 | 情報変換装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5602547A (ja) |
JP (1) | JP3613689B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3610089B2 (ja) * | 1994-06-29 | 2005-01-12 | キヤノン株式会社 | ディジタル変調回路及びディジタル記録装置 |
KR0152049B1 (ko) * | 1995-08-03 | 1998-10-15 | 김광호 | 디지탈 변조시스템의 제어신호 부가장치 |
US5999109A (en) * | 1997-06-09 | 1999-12-07 | 3Com Corporation | Frame-based spectral shaping method and apparatus |
US20080198923A1 (en) * | 2007-01-05 | 2008-08-21 | Gramelspacher Michael S | Content signal modulation and decoding |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8801076A (nl) * | 1988-04-26 | 1989-11-16 | Philips Nv | Inrichting voor het optekenen van een digitaal informatiesignaal. |
JP2809832B2 (ja) * | 1990-07-13 | 1998-10-15 | 株式会社東芝 | 符号変調方法 |
SG96155A1 (en) * | 1990-08-18 | 2003-05-23 | Mitsubishi Electric Corp | Data conversion method, pilot signal formation method using the same and rotary magnetic head device using the same |
NL9002772A (nl) * | 1990-09-21 | 1992-04-16 | Philips Nv | Inrichting voor het optekenen van een digitaal informatiesignaal in een registratiedrager. |
DE4319389C3 (de) * | 1992-06-09 | 1999-11-25 | Mitsubishi Electric Corp | Anordnung zum Einfügen einer Frequenzkomponente zu eingegebenen n-Bit-Daten |
-
1994
- 1994-07-11 JP JP15901094A patent/JP3613689B2/ja not_active Expired - Fee Related
- 1994-10-25 US US08/328,919 patent/US5602547A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07312034A (ja) | 1995-11-28 |
US5602547A (en) | 1997-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3130345B2 (ja) | 記録担体上にデジタル情報信号を記録する装置及び方法 | |
US6829306B2 (en) | Method and apparatus of converting a series of data words into a modulated signal | |
US5432651A (en) | Data conversion device and recording/reproduction apparatus | |
WO2003007300A1 (en) | Method and apparatus for suppressing low frequency content in digital data | |
JP3613689B2 (ja) | 情報変換装置 | |
US6384996B1 (en) | Insertion of ones and zeroes into I-NRZI modulation for magnetic recording apparatus to facilitate head tracking | |
KR100408532B1 (ko) | 데이타저장기기의prml코드생성방법 | |
US6696994B2 (en) | Method and apparatus of converting a series of data words into modulated signals | |
US6778105B2 (en) | Method of modulating series of data words into constrained sequence | |
JPH0824311B2 (ja) | 情報伝送方法及び該方法に使用する符号化及び復号化装置 | |
JPH04302224A (ja) | ディジタル変調方式およびディジタル変調装置 | |
JP4049635B2 (ja) | 一連のデータワードを変調信号に変換する方法及び装置 | |
US20020135500A1 (en) | Digital data modulating method and apparatus and modulated data recording medium using the same | |
US5877712A (en) | I-NRZI modulator using parallel-bit-word at precoder, as for inclusion in magnetic recording apparatus | |
JP3858392B2 (ja) | 符号化回路、符号化方法、ディジタル信号伝送装置およびディジタル磁気記録装置 | |
KR100724354B1 (ko) | 디지털 데이터 변조 방법 및 그 장치 | |
KR100531781B1 (ko) | 디지털 데이터 변조 방법/장치 및 이를 이용하여 생성된변조된 데이터 기록매체 | |
JPH063942B2 (ja) | ディジタル変調方法 | |
JPH09130273A (ja) | データ検出回路 | |
JP2005025935A (ja) | 符号化装置 | |
JP2962027B2 (ja) | 情報変換方法および情報記録装置 | |
KR100752880B1 (ko) | 정보를 코딩/디코딩하는 방법 및 장치 | |
JPH08161834A (ja) | 符号化装置 | |
JPH0666815B2 (ja) | 情報変換方式及びデータ復調方式 | |
JPH0877713A (ja) | 信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041019 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |