JP3611833B2 - 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法 - Google Patents
半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP3611833B2 JP3611833B2 JP2002209184A JP2002209184A JP3611833B2 JP 3611833 B2 JP3611833 B2 JP 3611833B2 JP 2002209184 A JP2002209184 A JP 2002209184A JP 2002209184 A JP2002209184 A JP 2002209184A JP 3611833 B2 JP3611833 B2 JP 3611833B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- resin frame
- pattern
- semiconductor
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージの製造に使用される半導体パッケージ用樹脂フレーム及び半導体パッケージに関する。
【０００２】
【従来の技術】
半導体の集積度が向上するに従い、入出力端子数が増加している。従って、多くの入出力端子数を有する半導体パッケージが必要になった。一般に、入出力端子はパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、０．５ｍｍピッチ以下の領域では、半導体パッケージを搭載する配線板との接続に高度な技術が必要になる。
【０００３】
後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。
従来、アレイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）が一般的であるが、半導体パッケージを搭載する配線板との接続は挿入型となり、表面実装には適していない。
【０００４】
このため、表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と称するパッケージが開発されている。ＢＧＡの分類としては、（１）セラミックタイプ、（２）プリント配線板タイプ及び（３）ＴＡＢを使ったテープタイプなどがある。このうち、セラミックタイプについては、従来のＰＧＡに比べるとマザーボードとパッケージ間の距離が短くなるために、マザーボードとパッケージ間の熱応力差に起因するパッケージ反りが深刻な問題である。また、プリント配線板タイプについても、基板の反り、耐湿性、信頼性などに加えて基板厚さが厚いなどの問題があり、ＴＡＢ技術を適用したテープＢＧＡが提案されている。
【０００５】
一方、パッケージサイズの更なる小型化に対応するものとして、半導体チップとほぼ同等サイズの、いわゆるチップサイズパッケージ（ＣＳＰ；Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が提案されている。これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部を有するパッケージである。具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂などをポッティングして封止したもの（ＮＩＫＫＥＩ ＭＡＴＥＲＩＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．４，Ｎｏ．１４０，ｐ１８−１９）などがあった。
【０００６】
【発明が解決しようとする課題】
前述のように、ＢＧＡやＣＳＰ分野でポリイミドテープをベースフィルムとして利用したパッケージが検討されている。この場合、ポリイミドテープとしては、ポリイミドフィルム上に接着材層を介して銅箔をラミネートしたものが一般的であるが、耐熱性や耐湿性などの観点から銅箔上に直接ポリイミド層を形成した、いわゆる２層フレキシブル基材が好ましい。
【０００７】
２層フレキシブル基材の製造方法としては、銅箔上にポリイミドの前駆体であるポリアミック酸を塗布し後熱硬化させる方法、硬化したポリイミドフィルム上に真空成膜法や無電解めっき法などにより金属薄膜を形成する方法に大別されるが、例えば、レーザ加工を適用して所望する部分（第２の接続機能部に相当）のポリイミドを除去して銅箔に達する凹部を設ける場合には、ポリイミドフィルムはできる限り薄いことが好ましい。
【０００８】
反面、２層フレキシブル基材をリードフレーム状に加工してハンドリングする場合、ベースフィルム厚さが薄いとハンドリング性やフレームとしての剛直性に欠けるなどの問題があった。
本発明は、２層フレキシブル基材を適用したＢＧＡ及びＣＳＰなどの半導体パッケージを安定的に製造することを可能とする半導体パッケージ用樹脂フレームを提供するものである。
【０００９】
【課題を解決するための手段】
本発明は、半導体パッケージを製造する所定領域に複数組の配線パターンを有する半導体パッケージ用樹脂フレームであって、前記所定領域外の両面にそれぞれ所望する金属補強パターンが形成され、前記配線パターンと前記両面の金属補強パターンは、銅箔をエッチングして形成された半導体パッケージ用樹脂フレームに関する。
半導体パッケージを製造する所定領域の片面に複数組の配線パターンを有していてもよい。また、前記複数組の配線パターン面の反対面側から配線パターン裏 面に達する非貫通凹部が形成されていてもよい。
【００１０】
【発明の実施の形態】
以下、図１及び図２により本発明を具体的に説明する。
両面金属箔（１．Ａ面側金属箔、２．Ｂ面側金属箔）付き絶縁フィルム基材３上にそれぞれ所定のレジスト像４、５を形成し（図１（ａ））、公知のエッチング法により所望する複数組の配線パターン６（片面）及び補強パターン７、８（両面）を形成後、レジスト像を剥離する（図１（ｂ））。金属箔としては、電解銅箔や圧延銅箔あるいは銅合金箔などが適用可能である。また、絶縁基材としては、プロセス耐熱性などの観点からポリイミド材が好ましく、フレキシブル基材のポリイミド面に真空成膜法や無電解めっき法などにより金属薄層を設けた後、電気めっき法により金属層を厚付けしたもの、あるいはポリイミドフィルムの両面に耐熱性を有する接着材を塗布したものに銅箔などを加熱・加圧したものなどが適用可能である。
【００１１】
なお、フレーム全体としての剛直性を確保するためには、絶縁層厚さ５０μｍ程度の場合、補強パターン厚さは表裏でそれぞれ１０μｍ以上が好ましい。更に、アセンブリ工程（チップ搭載、ワイヤボンド、封止、はんだボールリフロー等）においてフレームの反りを極力抑さえるためには、補強パターンをできるだけ同等な形状にすることが有効である。
【００１２】
次に、後工程で外部基板との接続部となる位置に金属箔裏面に達する凹部９を設ける（図１（ｃ））。凹部の加工方法は特に限定するものではなく、エキシマレーザや炭酸ガスレーザ及びＹＡＧレーザなどレーザ加工の他、ウエットエッチング法などが適用可能である。また、この場合、配線パターンを加工する側の金属箔をそのままの状態で（ベタで）残しておき、凹部を加工した後配線パターンを形成しても良い。
【００１３】
次に金型等で所定のフレーム形状に打ち抜き加工した後、配線パターン及び凹部内に露出する配線パターン裏面に所定の接続用金属めっき１０を施して所望するフレームを得る（図１（ｄ））。
この場合、補強パターンについては特にめっきを施さなくても良い。具体的には、補強パターン部にレジスト層を形成し、配線パターンのみを露出させた状態でめっきを施せば良い。めっきの種類も特に限定するものではなく、ニッケル／金めっきやスズめっきなどが可能である。
【００１４】
図２は、本発明の樹脂フレームを使用して製造した半導体パッケージの一例である。
半導体チップと配線パターンとの第１次接続は特に限定されるものではなく、公知のワイヤボンド方式やフリップチップ方式などが適用可能である。また、封止の方式も特に限定しないが、ベース基板がフィルムであるため、トランスファーモールド方式が好ましい。この場合、例えば、直径１０〜２０μｍ程度のシリカを５〜８０ｗｔ％の範囲で含有したエポキシ系樹脂などが適用できる。更に、接続部の形成方法としては、はんだボールを凹部内に配置した後加熱により溶融させる方法や、あらかじめ電解めっき法によりポリイミドフィルム厚さ以上のバンプを形成しておく方法、樹脂封止後にはんだ印刷法によりはんだバンプを形成する方法などが適用可能である。
【００１５】
【実施例】
厚さ１２μｍの電解銅箔を両面に有するフレキシブル基材（日立化成工業（株）製、商品名：ＭＣＦ ５５１０Ｉ）の表裏の銅箔面上にドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックＨＫ８１５）をラミネートし、露光、現像により所望するレジストパターンを得た。次に、塩化第二鉄溶液で銅箔をエッチング加工後、レジストパターンを水酸化カリウム溶液で剥離することにより所定の配線パターン、補強パターンを得た。
次に、エキシマレーザ加工機（住友重機械工業（株）製、装置名：ＩＮＤＥＸ２００）を用いて露出した絶縁基材側から配線パターン裏面に達する凹部（直径３００μｍ）を所定の位置に所定の数だけ形成した。エキシマレーザ加工条件は、エネルギー密度２５０ｍＪ／ｃｍ２、縮小率３．０、発振周波数２００Ｈｚ、照射パルス数６００パルスである。次に、無電解めっき法によりニッケル、続いて金めっきをワイヤボンド用端子部に施した。めっき膜厚は、それぞれ、７μｍ、１μｍである。次に、金型によりフレーム状に打ち抜き加工した。こうして得られた樹脂フレーム上に半導体チップ搭載用ダイボンド材を用いて半導体チップを搭載した。搭載条件は、プレート温度２００℃、荷重５００ｇである。次に、ワイヤボンディングにより半導体チップの外部電極部と配線パターンを電気的に接続した。その後、トランスファーモールド用金型にセットし、半導体封止用エポキシ樹脂（日立化成工業（株）製、ＣＬ−７７００）を用いて１８５℃、９０秒で封止した。続いて、前述の凹部に所定量のはんだを印刷塗布し、赤外線リフロー炉によりはんだを溶融させて外部接続用バンプを形成した。最後に、パッケージ部を金型で打ち抜き、所望するパッケージを得た。
【００１６】
【発明の効果】
本発明の半導体パッケージ用樹脂フレームを使用することにより、小型・高密度化に対応可能な半導体パッケージを安定して製造することができる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージ用樹脂フレームを使用して半導体パッケージを製造する工程を示す断面図。
【図２】本発明の半導体パッケージ用樹脂フレームを使用して製造された半導体パッケージを示す断面図。
【符号の説明】
１．Ａ面側金属箔
２．Ｂ面側金属箔
３．絶縁基材
４．Ａ面側レジスト像
５．Ｂ面側レジスト像
６．配線パターン
７．Ａ面側補強パターン
８．Ｂ面側補強パターン
９．非貫通凹部
１０．接続用めっき
２１．絶縁基材
２２．配線パターン
２３．半導体チップ
２４．金ワイヤ
２５．チップ接着材
２６．封止材
２７．外部接続端子
【発明の属する技術分野】
本発明は、半導体パッケージの製造に使用される半導体パッケージ用樹脂フレーム及び半導体パッケージに関する。
【０００２】
【従来の技術】
半導体の集積度が向上するに従い、入出力端子数が増加している。従って、多くの入出力端子数を有する半導体パッケージが必要になった。一般に、入出力端子はパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、０．５ｍｍピッチ以下の領域では、半導体パッケージを搭載する配線板との接続に高度な技術が必要になる。
【０００３】
後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。
従来、アレイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）が一般的であるが、半導体パッケージを搭載する配線板との接続は挿入型となり、表面実装には適していない。
【０００４】
このため、表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と称するパッケージが開発されている。ＢＧＡの分類としては、（１）セラミックタイプ、（２）プリント配線板タイプ及び（３）ＴＡＢを使ったテープタイプなどがある。このうち、セラミックタイプについては、従来のＰＧＡに比べるとマザーボードとパッケージ間の距離が短くなるために、マザーボードとパッケージ間の熱応力差に起因するパッケージ反りが深刻な問題である。また、プリント配線板タイプについても、基板の反り、耐湿性、信頼性などに加えて基板厚さが厚いなどの問題があり、ＴＡＢ技術を適用したテープＢＧＡが提案されている。
【０００５】
一方、パッケージサイズの更なる小型化に対応するものとして、半導体チップとほぼ同等サイズの、いわゆるチップサイズパッケージ（ＣＳＰ；Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が提案されている。これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部を有するパッケージである。具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂などをポッティングして封止したもの（ＮＩＫＫＥＩ ＭＡＴＥＲＩＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．４，Ｎｏ．１４０，ｐ１８−１９）などがあった。
【０００６】
【発明が解決しようとする課題】
前述のように、ＢＧＡやＣＳＰ分野でポリイミドテープをベースフィルムとして利用したパッケージが検討されている。この場合、ポリイミドテープとしては、ポリイミドフィルム上に接着材層を介して銅箔をラミネートしたものが一般的であるが、耐熱性や耐湿性などの観点から銅箔上に直接ポリイミド層を形成した、いわゆる２層フレキシブル基材が好ましい。
【０００７】
２層フレキシブル基材の製造方法としては、銅箔上にポリイミドの前駆体であるポリアミック酸を塗布し後熱硬化させる方法、硬化したポリイミドフィルム上に真空成膜法や無電解めっき法などにより金属薄膜を形成する方法に大別されるが、例えば、レーザ加工を適用して所望する部分（第２の接続機能部に相当）のポリイミドを除去して銅箔に達する凹部を設ける場合には、ポリイミドフィルムはできる限り薄いことが好ましい。
【０００８】
反面、２層フレキシブル基材をリードフレーム状に加工してハンドリングする場合、ベースフィルム厚さが薄いとハンドリング性やフレームとしての剛直性に欠けるなどの問題があった。
本発明は、２層フレキシブル基材を適用したＢＧＡ及びＣＳＰなどの半導体パッケージを安定的に製造することを可能とする半導体パッケージ用樹脂フレームを提供するものである。
【０００９】
【課題を解決するための手段】
本発明は、半導体パッケージを製造する所定領域に複数組の配線パターンを有する半導体パッケージ用樹脂フレームであって、前記所定領域外の両面にそれぞれ所望する金属補強パターンが形成され、前記配線パターンと前記両面の金属補強パターンは、銅箔をエッチングして形成された半導体パッケージ用樹脂フレームに関する。
半導体パッケージを製造する所定領域の片面に複数組の配線パターンを有していてもよい。また、前記複数組の配線パターン面の反対面側から配線パターン裏 面に達する非貫通凹部が形成されていてもよい。
【００１０】
【発明の実施の形態】
以下、図１及び図２により本発明を具体的に説明する。
両面金属箔（１．Ａ面側金属箔、２．Ｂ面側金属箔）付き絶縁フィルム基材３上にそれぞれ所定のレジスト像４、５を形成し（図１（ａ））、公知のエッチング法により所望する複数組の配線パターン６（片面）及び補強パターン７、８（両面）を形成後、レジスト像を剥離する（図１（ｂ））。金属箔としては、電解銅箔や圧延銅箔あるいは銅合金箔などが適用可能である。また、絶縁基材としては、プロセス耐熱性などの観点からポリイミド材が好ましく、フレキシブル基材のポリイミド面に真空成膜法や無電解めっき法などにより金属薄層を設けた後、電気めっき法により金属層を厚付けしたもの、あるいはポリイミドフィルムの両面に耐熱性を有する接着材を塗布したものに銅箔などを加熱・加圧したものなどが適用可能である。
【００１１】
なお、フレーム全体としての剛直性を確保するためには、絶縁層厚さ５０μｍ程度の場合、補強パターン厚さは表裏でそれぞれ１０μｍ以上が好ましい。更に、アセンブリ工程（チップ搭載、ワイヤボンド、封止、はんだボールリフロー等）においてフレームの反りを極力抑さえるためには、補強パターンをできるだけ同等な形状にすることが有効である。
【００１２】
次に、後工程で外部基板との接続部となる位置に金属箔裏面に達する凹部９を設ける（図１（ｃ））。凹部の加工方法は特に限定するものではなく、エキシマレーザや炭酸ガスレーザ及びＹＡＧレーザなどレーザ加工の他、ウエットエッチング法などが適用可能である。また、この場合、配線パターンを加工する側の金属箔をそのままの状態で（ベタで）残しておき、凹部を加工した後配線パターンを形成しても良い。
【００１３】
次に金型等で所定のフレーム形状に打ち抜き加工した後、配線パターン及び凹部内に露出する配線パターン裏面に所定の接続用金属めっき１０を施して所望するフレームを得る（図１（ｄ））。
この場合、補強パターンについては特にめっきを施さなくても良い。具体的には、補強パターン部にレジスト層を形成し、配線パターンのみを露出させた状態でめっきを施せば良い。めっきの種類も特に限定するものではなく、ニッケル／金めっきやスズめっきなどが可能である。
【００１４】
図２は、本発明の樹脂フレームを使用して製造した半導体パッケージの一例である。
半導体チップと配線パターンとの第１次接続は特に限定されるものではなく、公知のワイヤボンド方式やフリップチップ方式などが適用可能である。また、封止の方式も特に限定しないが、ベース基板がフィルムであるため、トランスファーモールド方式が好ましい。この場合、例えば、直径１０〜２０μｍ程度のシリカを５〜８０ｗｔ％の範囲で含有したエポキシ系樹脂などが適用できる。更に、接続部の形成方法としては、はんだボールを凹部内に配置した後加熱により溶融させる方法や、あらかじめ電解めっき法によりポリイミドフィルム厚さ以上のバンプを形成しておく方法、樹脂封止後にはんだ印刷法によりはんだバンプを形成する方法などが適用可能である。
【００１５】
【実施例】
厚さ１２μｍの電解銅箔を両面に有するフレキシブル基材（日立化成工業（株）製、商品名：ＭＣＦ ５５１０Ｉ）の表裏の銅箔面上にドライフィルムレジスト（日立化成工業（株）製、商品名：フォテックＨＫ８１５）をラミネートし、露光、現像により所望するレジストパターンを得た。次に、塩化第二鉄溶液で銅箔をエッチング加工後、レジストパターンを水酸化カリウム溶液で剥離することにより所定の配線パターン、補強パターンを得た。
次に、エキシマレーザ加工機（住友重機械工業（株）製、装置名：ＩＮＤＥＸ２００）を用いて露出した絶縁基材側から配線パターン裏面に達する凹部（直径３００μｍ）を所定の位置に所定の数だけ形成した。エキシマレーザ加工条件は、エネルギー密度２５０ｍＪ／ｃｍ２、縮小率３．０、発振周波数２００Ｈｚ、照射パルス数６００パルスである。次に、無電解めっき法によりニッケル、続いて金めっきをワイヤボンド用端子部に施した。めっき膜厚は、それぞれ、７μｍ、１μｍである。次に、金型によりフレーム状に打ち抜き加工した。こうして得られた樹脂フレーム上に半導体チップ搭載用ダイボンド材を用いて半導体チップを搭載した。搭載条件は、プレート温度２００℃、荷重５００ｇである。次に、ワイヤボンディングにより半導体チップの外部電極部と配線パターンを電気的に接続した。その後、トランスファーモールド用金型にセットし、半導体封止用エポキシ樹脂（日立化成工業（株）製、ＣＬ−７７００）を用いて１８５℃、９０秒で封止した。続いて、前述の凹部に所定量のはんだを印刷塗布し、赤外線リフロー炉によりはんだを溶融させて外部接続用バンプを形成した。最後に、パッケージ部を金型で打ち抜き、所望するパッケージを得た。
【００１６】
【発明の効果】
本発明の半導体パッケージ用樹脂フレームを使用することにより、小型・高密度化に対応可能な半導体パッケージを安定して製造することができる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージ用樹脂フレームを使用して半導体パッケージを製造する工程を示す断面図。
【図２】本発明の半導体パッケージ用樹脂フレームを使用して製造された半導体パッケージを示す断面図。
【符号の説明】
１．Ａ面側金属箔
２．Ｂ面側金属箔
３．絶縁基材
４．Ａ面側レジスト像
５．Ｂ面側レジスト像
６．配線パターン
７．Ａ面側補強パターン
８．Ｂ面側補強パターン
９．非貫通凹部
１０．接続用めっき
２１．絶縁基材
２２．配線パターン
２３．半導体チップ
２４．金ワイヤ
２５．チップ接着材
２６．封止材
２７．外部接続端子
Claims (5)
- 半導体パッケージを製造する所定領域に複数組の配線パターンを有する半導体パッケージ用樹脂フレームであって、前記所定領域外の両面にそれぞれ所望する金属補強パターンが形成され、前記配線パターンと前記両面の金属補強パターンは、銅箔をエッチングして形成されており、前記補強パターン部に、レジスト層が形成されており、かつ半導体パッケージを製造する所定領域の配線パターン裏面に外部接続用金属めっきが設けられている半導体パッケージ用樹脂フレーム。
- 前記配線パターン及び前記金属補強パターンの表面に、ニッケルおよび金めっきを施した請求項１に記載の半導体パッケージ用樹脂フレーム。
- 前記金属補強パターンの厚みが１０μｍ以上である請求項１又は２に記載の半導体パッケージ用樹脂フレーム。
- 前記両面の金属補強パターンが同等な形状である請求項１〜３のいずれかに記載の半導体パッケージ用樹脂フレーム。
- 請求項１〜４いずれかに記載の半導体パッケージ用樹脂フレームに、半導体チップを搭載し、樹脂封止してなる半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002209184A JP3611833B2 (ja) | 2002-07-18 | 2002-07-18 | 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002209184A JP3611833B2 (ja) | 2002-07-18 | 2002-07-18 | 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31287295A Division JP3562074B2 (ja) | 1995-11-30 | 1995-11-30 | 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037216A JP2003037216A (ja) | 2003-02-07 |
| JP3611833B2 true JP3611833B2 (ja) | 2005-01-19 |
Family
ID=19195843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002209184A Expired - Fee Related JP3611833B2 (ja) | 2002-07-18 | 2002-07-18 | 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3611833B2 (ja) |
-
2002
- 2002-07-18 JP JP2002209184A patent/JP3611833B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003037216A (ja) | 2003-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4862848B2 (ja) | 半導体パッケージの製造方法 | |
| JP4029910B2 (ja) | 半導体パッケ−ジの製造法及び半導体パッケ−ジ | |
| JP3352084B2 (ja) | 半導体素子搭載用基板及び半導体パッケージ | |
| JP3562074B2 (ja) | 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法 | |
| JP3611833B2 (ja) | 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法 | |
| KR101001876B1 (ko) | 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법 | |
| JP4140555B2 (ja) | 半導体パッケージの製造方法 | |
| JP3337467B2 (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JP3606275B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP3661822B2 (ja) | 半導体パッケ−ジ用チップ支持基板 | |
| JPH08204103A (ja) | 多端子半導体パッケージ | |
| JP3685203B2 (ja) | 半導体素子搭載用基板 | |
| JP2005328057A (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JP3685205B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP3925258B2 (ja) | 半導体パッケージ用基板の製造方法 | |
| JP3685204B2 (ja) | 半導体素子搭載用基板 | |
| JP3760913B2 (ja) | 半導体パッケージ用基板 | |
| JP3560142B2 (ja) | 半導体パッケ−ジ用チップ支持基板の製造方法、及び半導体パッケ−ジ用チップ支持基板を用いた半導体パッケージとその製造法 | |
| JP2004172647A (ja) | 半導体装置 | |
| JP3413191B2 (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JP4696368B2 (ja) | 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 | |
| JPH10214849A (ja) | 半導体パッケ−ジ用チップ支持基板 | |
| JP3413413B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| JP3352083B2 (ja) | 半導体パッケージ及び半導体素子搭載用基板の製造方法 | |
| JP2002231769A (ja) | テープキャリア及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041020 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |