JP3560142B2 - 半導体パッケ−ジ用チップ支持基板の製造方法、及び半導体パッケ−ジ用チップ支持基板を用いた半導体パッケージとその製造法 - Google Patents
半導体パッケ−ジ用チップ支持基板の製造方法、及び半導体パッケ−ジ用チップ支持基板を用いた半導体パッケージとその製造法 Download PDFInfo
- Publication number
- JP3560142B2 JP3560142B2 JP2000027173A JP2000027173A JP3560142B2 JP 3560142 B2 JP3560142 B2 JP 3560142B2 JP 2000027173 A JP2000027173 A JP 2000027173A JP 2000027173 A JP2000027173 A JP 2000027173A JP 3560142 B2 JP3560142 B2 JP 3560142B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- chip
- adhesive layer
- support substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージ用チップ支持基板の製造方法、及び半導体パッケ−ジ用チップ支持基板を用いた半導体パッケージとその製造法に関する。
【０００２】
【従来の技術】
半導体の集積度が向上するに従い、入出力端子数が増加しており、多くの入出力端子数を有する半導体パッケージが必要とされるようになってきた。一般に、入出力端子はパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、０．５ｍｍピッチ以下の領域では、配線板との接続に高度な技術が必要になる。後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。従来、アレイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）が一般的であるが、配線板との接続は挿入型となり、表面実装には適していない。このため、表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と称するパッケージが開発されている。
【０００３】
一方、電子機器の小型化に伴って、パッケージサイズの更なる小型化の要求が強くなってきた。この小型化に対応するものとして、半導体チップとほぼ同等サイズの、いわゆるチップサイズパッケージ（ＣＳＰ）が提案されている。
これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部を有するパッケージである。具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂などをポッティングして封止したもの（ＮＩＫＫＥＩ ＭＡＴＥＲＩＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．４，Ｎｏ．１４０，ｐ１８−１９）や、仮基板上に半導体チップ及び外部配線基板との接続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンディング後、仮基板上でトランスファーモールドしたもの（Ｓｍａｌｌｅｓｔ Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ Ｐａｃｋａｇｅ ＣＳＰ；Ｔｈｅ Ｓｅｃｏｎｄ ＶＬＳＩ Ｐａｃｋａｇｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ Ｊａｐａｎ，ｐ４６−５０，１９９４）などがある。
【０００４】
【発明が解決しようとする課題】
各種提案されているＣＳＰのなかで、ポリイミドフィルム基板を用いたＣＳＰは、信頼性とコストを両立できるものとして期待されている。しかしながら、ポリイミドフィルム基板を従来からある金属フレームと同様の短冊状リードフレームに加工し、既存の製造設備であるダイボンダ、ワイヤホンダ、トランスファモールド機を用いて組み立て加工をする場合、フィルム状の基板に反りがあると、搬送中にひっかかるなど生産の自動化を阻害しやすい。反り量は基板の幅、厚さ、配線密度などに影響され、反りを少なく制御することが重要な課題である。そこで、発明者らは特開平９-５５４４４号公報に開示されるような、ポリイミドフィルムの両面に接着剤を塗布することで、反りの少ない半導体パッケージ用チップ支持基板が提供できることを提案した。しかし、銅箔等の金属箔や金属配線付キャリアを絶縁性支持基板に接着する際に、接着面と反対側の接着剤層が染み出して外部接続端子穴径を小さくし、接続信頼性を悪化させるという問題が発生した。本発明は、かかる状況に鑑みなされたもので、反りが少なくかつ外部接続信頼性にも優れた半導体パッケージ用チップ支持基板の製造方法、及び半導体パッケ−ジ用チップ支持基板を用いた半導体パッケージとその製造法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
すなわち本発明は下記の半導体パッケージ用チップ支持基板の製造方法、及び半導体パッケ−ジ用チップ支持基板を用いた半導体パッケージとその製造法に関する。
（１）コア材、前記コア材の片面に形成された第１の接着剤層、前記コア材の他方の面に形成された第２の接着剤層の少なくとも３層より構成される絶縁性支持基板の第２の接着剤層の面に複数の金属配線が形成された半導体パッケージ用チップ支持基板の製造方法であって、
コア材の片面に第１の接着剤層を形成し、第１の接着剤層を加熱処理した後、前記コア材の他方の面に第２の接着剤層を形成し、更に加熱処理を行い第１の接着剤層を完全硬化の６０％以上硬化しかつ、第２の接着剤層を接着性を有する半硬化状態に硬化させて絶縁性支持基板を製造する工程、
前記絶縁性支持基板に外部接続端子穴を形成する工程、
前記絶縁性支持基板の前記第２の接着剤側に金属箔を加熱・加圧して接着する工程、
前記外部接続端子穴の一方を塞ぐように前記金属箔にエッチングにより金属配線を形成する工程、を含む半導体パッケージ用チップ支持基板の製造方法。
（２）前記第１の接着剤層及び前記第２の接着剤層が、同一材料の接着剤である（１）に記載の半導体パッケ−ジ用チップ支持基板の製造方法。
（３）（１）又は（２）に記載の製造方法で製造された半導体パッケージ用チップ支持基板と、前記半導体パッケージ用チップ支持基板の金属配線を形成した面に搭載された半導体チップと、前記金属配線と半導体チップを電気的に接続する手段と、前記半導体パッケージ用支持基板の半導体チップ搭載部分を封止する封止樹脂からなる半導体パッケージ。
（４）（１）又は（２）に記載の製造方法で製造された半導体パッケージ用チップ支持基板を準備する工程と、前記半導体パッケージ用チップ支持基板の金属配線を形成した面に半導体チップを接着する工程と、前記金属配線と半導体チップを電気的に接続する工程と、前記半導体パッケージ用支持基板の前記半導体チップ搭載部分を樹脂封止する工程を有する半導体パッケージの製造法。
【０００６】
【発明の実施の形態】
本発明の絶縁性支持基板のコア材としては、ポリイミド、エポキシ樹脂、ポリイミド等のプラスチックフィルム、ポリイミド、エポキシ樹脂、ポリイミド等の樹脂をガラス不織布等基材に含浸・硬化したもの等が使用できる。また、接着剤としては、エポキシ系接着剤またはポリイミド系接着剤等が使用できる。接着剤は、絶縁性支持基板の反りを低減するためには、両面に塗布するのが有効である。絶縁性支持基板に外部接続端子穴を設けるには、ドリル加工やパンチングなどの機械加工、エキシマレーザや炭酸ガスレーザなどのレーザ加工、及び薬液で溶解させるエッチング加工等により行うことができる。絶縁性支持基板の一表面に金属配線を形成するには、銅箔などの金属箔と接着性のある絶縁性支持基板を接着し、その後金属箔をエッチングで形成する方法、予め別のキャリア材表面に形成した金属配線を絶縁性支持基板に転写する方法等がある。金属箔や金属配線付きキャリアの接着方法としては、プレスやラミネートといった熱加圧方法が一般的である。外部接続端子は、絶縁性支持基板開口部にはんだボール、めっき等によりバンプ等を形成することにより作成することができる。これは、外部の基板等に接続される。したがって、金属配線を形成する際のプレスやラミネートの工程で、絶縁性支持基板の開口径が接着剤などの染み出しで小さくなると、外部接続信頼性が低下する。接続信頼性を低下させないためには、接着剤などの染み出しは、開口径の５％以下が望ましく、３％以下がより望ましい。
【０００７】
絶縁性支持基板の反りは、絶縁性支持基板を構成する各材料の物性値（熱膨張率、弾性率等）、構成、各層の厚みなどが複雑に作用して発生するため、反りを低減するためには、これらを総合的に考慮する必要がある。たとえば、絶縁性支持基板が、金属配線を形成する側の接着剤、コア材、他方の面の接着剤の３層構造である場合、各層の厚み及び熱膨張係数をそれぞれ順に（Ｔ１、α１）、（Ｔ２、α２）、（Ｔ３、α３）としたとき、（Ｔ１／Ｔ２）＜０．５、（Ｔ３／Ｔ２）＜０．５であることが望ましい。さらに、（Ｔ１／Ｔ２）＜０．３、（Ｔ３／Ｔ２）０．３であることがより望ましい。これは、一般的に、コア材に比べて接着剤の弾性率が小さく、厚みの比率が０．５を超えると、絶縁性支持基板の剛性がなくなり、半導体パッケージ組立工程での搬送に支障をきたすためである。また、（α１／α２）＜１０、（α３／α２）＜１０であることが望ましく、さらに、（α１／α２）＜５、（α３／α２）＜５であることがより望ましい。これは、一般的に、コア材に比べて接着剤の熱膨張率が大きく、その比率が１０を超えると、反りのコントロールが非常に困難になるためである。コア材の両面に塗布された接着剤には、熱硬化成分を含むことが望ましい。熱可塑系接着剤では、プレスやラミネートでの温度が高くなり、金属箔の表面に酸化物ができやすく、その後の配線形成に問題が発生する場合がある。また、０．８＜（α１／α３）＜１.２であることが、絶縁性支持基板の反りを低減する上でコントロールしやすく望ましい。さらに、両面に塗布された接着剤は、同一であることがより望ましい。外部接続端子側接着剤は、金属箔等を接着する前の工程で、予め硬化を促進させる。これにより、接着剤の流動性が低下して染み出しを抑制でき、開口系の減少を低減できる。硬化の度合いは使用する接着剤によって違ってくるが、概ね完全硬化の６０％以上であり、８０％以上がより望ましい。
【０００８】
本発明の半導体パッケージ用チップ支持基板を使用して半導体パッケージを製造するには、まず、本発明の半導体パッケージ用チップ支持基板の配線面に半導体チップを搭載する。
半導体チップをフェースアップで搭載する場合は、ペースト状またはフィルム状のダイボンド接着材が使用でき、さらにこれらを併用することもできる。次に、半導体チップ電極と半導体パッケージ用チップ支持基板の所定の内部接続端子を、ワイヤーボンディング等により電気的に接続し、さらに半導体チップの少なくとも半導体チップ電極面を樹脂封止する。封止樹脂の材質は特に問わないが、半導体封止用エポキシ樹脂を使用するのが一般的である。
一方、チップをフェースダウンで搭載する場合は、半導体チップ電極と半導体パッケージ用チップ支持基板の内部接続端子の一方もしくは両方に、はんだ、金、銅などの金属バンプを用いて接続する方法、導電性ペーストを用いる方法、またはこれらを併用する方法などがある。その後、半導体チップ電極面と半導体パッケージ用チップ支持基板との隙間を樹脂封止する。さらに、異方導電性フィルムを用いて、電気的接続と封止を同時に行うこともできる。
最後に、外部接続端子にはんだボール等の金属バンプを形成することにより半導体パッケージを製造する。
【０００９】
【実施例】
以下本発明を１実施形態を示した図１を参照しつつ説明する。第１の接着剤２をポリイミドフィルム１の片側に塗布し、加熱処理を施して第１の接着剤を硬化させる（図１ａ）。さらに、ポリイミドフィルムの反対面に第２の接着剤を塗布して半硬化状態にし、厚さ０．０７ｍｍの絶縁性支持基板（図１ｂ）を得る。次に外部接続端子穴４及び貫通穴（ベントホール）５をドリル加工で形成し（図１ｃ）、厚さ０．０１８ｍｍの銅箔６（日本電解（株）製、商品名：ＳＬＰ−１８）をプレスにより接着後（図１ｄ）、内部接続端子及び配線７を通常のエッチング法で形成する。さらに、露出している配線に無電解ニッケルめっき（膜厚：５μｍ）、無電解金めっき（膜厚：０．８μｍ）を順次施す（不図示）。ここでは、無電解めっきを使用したが、電解めっきを用いてもよい。
次に打ち抜き金型を用いてフレーム状に打ち抜き、複数組の内部接続端子、配線、外部接続端子を形成した半導体パッケージ用チップ支持基板を準備する（図１ｅ）。次に半導体パッケージ用チップ支持基板の半導体チップ搭載領域に、ダイボンドフィルム８（日立化成工業（株）製、商品名：ＤＦ−１００、厚み０．０２５ｍｍ）を接着する（図１ｆ）。接着条件は、例えば温度１５０℃、時間５秒、圧力０．３ＭＰａである。このときダイボンドフィルムは配線等の金属パターン部で接着し、絶縁性支持基板とは接着しないようにする。
次に、接着したダイボンドフィルム上に半導体チップ９を接着する。接着条件は、例えば温度２２０℃、時間５秒、圧力０．０２ＭＰａである。さらに、１８０℃、１時間の熱処理を行いダイボンドフィルムを硬化させる（図１ｇ）。このとき金属パターンのない部分で、ダイボンドフィルムと絶縁性支持基板間に貫通穴とつながった空隙が形成される。さらに、半導体チップ電極と内部接続端子を、金ワイヤ１０をボンディングして電気的に接続する（図１ｈ）。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂１１（日立化成工業（株）製、商品名：ＣＬ−９２００）を用いて封止する。その後、外部接続端子にはんだボール１２を配置し溶融させ、パンチにより個々のパッケージに分離し半導体パッケージが得られる（図１ｉ）。
従来の半導体パッケージ用チップ支持基板は、基板の反りを低減しかつ外部接続信頼性を十分に満足させるものではなかった。これは、銅箔等や金属配線付きキャリアを絶縁性支持基板に接着する際、反りを低減するための第２の接着剤が染み出し、外部接続端子穴径を小さくしてしまうためである（図２参照）。
本発明は、第２の接着剤を予め硬化させることにより、このような接着剤の染み出しを防止することを可能にした。
【００１０】
【発明の効果】
本発明によれば、反りを低減しかつ外部接続信頼性にも優れた半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージの提供が可能になった。
【図面の簡単な説明】
【図１】本発明の実施例を説明するための、半導体パッケージ用チップ支持基板及び半導体パッケージ製造工程を示す断面図。
【図２】従来の半導体パッケージ用チップ支持基板の断面図。
【符号の説明】
１ ポリイミドフィルム
２ 第１の接着剤
３ 第２の接着剤
４ 外部接続端子穴
５ 貫通穴（ベントホール）
６ 銅箔
７ 内部接続端子及び配線
８ ダイボンドフィルム
９ 半導体チップ
１０ 金ワイヤ
１１ 半導体封使用エポキシ樹脂
１２ はんだボール
【発明の属する技術分野】
本発明は、半導体パッケージ用チップ支持基板の製造方法、及び半導体パッケ−ジ用チップ支持基板を用いた半導体パッケージとその製造法に関する。
【０００２】
【従来の技術】
半導体の集積度が向上するに従い、入出力端子数が増加しており、多くの入出力端子数を有する半導体パッケージが必要とされるようになってきた。一般に、入出力端子はパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、０．５ｍｍピッチ以下の領域では、配線板との接続に高度な技術が必要になる。後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。従来、アレイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）が一般的であるが、配線板との接続は挿入型となり、表面実装には適していない。このため、表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と称するパッケージが開発されている。
【０００３】
一方、電子機器の小型化に伴って、パッケージサイズの更なる小型化の要求が強くなってきた。この小型化に対応するものとして、半導体チップとほぼ同等サイズの、いわゆるチップサイズパッケージ（ＣＳＰ）が提案されている。
これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部を有するパッケージである。具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂などをポッティングして封止したもの（ＮＩＫＫＥＩ ＭＡＴＥＲＩＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．４，Ｎｏ．１４０，ｐ１８−１９）や、仮基板上に半導体チップ及び外部配線基板との接続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンディング後、仮基板上でトランスファーモールドしたもの（Ｓｍａｌｌｅｓｔ Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ Ｐａｃｋａｇｅ ＣＳＰ；Ｔｈｅ Ｓｅｃｏｎｄ ＶＬＳＩ Ｐａｃｋａｇｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ Ｊａｐａｎ，ｐ４６−５０，１９９４）などがある。
【０００４】
【発明が解決しようとする課題】
各種提案されているＣＳＰのなかで、ポリイミドフィルム基板を用いたＣＳＰは、信頼性とコストを両立できるものとして期待されている。しかしながら、ポリイミドフィルム基板を従来からある金属フレームと同様の短冊状リードフレームに加工し、既存の製造設備であるダイボンダ、ワイヤホンダ、トランスファモールド機を用いて組み立て加工をする場合、フィルム状の基板に反りがあると、搬送中にひっかかるなど生産の自動化を阻害しやすい。反り量は基板の幅、厚さ、配線密度などに影響され、反りを少なく制御することが重要な課題である。そこで、発明者らは特開平９-５５４４４号公報に開示されるような、ポリイミドフィルムの両面に接着剤を塗布することで、反りの少ない半導体パッケージ用チップ支持基板が提供できることを提案した。しかし、銅箔等の金属箔や金属配線付キャリアを絶縁性支持基板に接着する際に、接着面と反対側の接着剤層が染み出して外部接続端子穴径を小さくし、接続信頼性を悪化させるという問題が発生した。本発明は、かかる状況に鑑みなされたもので、反りが少なくかつ外部接続信頼性にも優れた半導体パッケージ用チップ支持基板の製造方法、及び半導体パッケ−ジ用チップ支持基板を用いた半導体パッケージとその製造法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
すなわち本発明は下記の半導体パッケージ用チップ支持基板の製造方法、及び半導体パッケ−ジ用チップ支持基板を用いた半導体パッケージとその製造法に関する。
（１）コア材、前記コア材の片面に形成された第１の接着剤層、前記コア材の他方の面に形成された第２の接着剤層の少なくとも３層より構成される絶縁性支持基板の第２の接着剤層の面に複数の金属配線が形成された半導体パッケージ用チップ支持基板の製造方法であって、
コア材の片面に第１の接着剤層を形成し、第１の接着剤層を加熱処理した後、前記コア材の他方の面に第２の接着剤層を形成し、更に加熱処理を行い第１の接着剤層を完全硬化の６０％以上硬化しかつ、第２の接着剤層を接着性を有する半硬化状態に硬化させて絶縁性支持基板を製造する工程、
前記絶縁性支持基板に外部接続端子穴を形成する工程、
前記絶縁性支持基板の前記第２の接着剤側に金属箔を加熱・加圧して接着する工程、
前記外部接続端子穴の一方を塞ぐように前記金属箔にエッチングにより金属配線を形成する工程、を含む半導体パッケージ用チップ支持基板の製造方法。
（２）前記第１の接着剤層及び前記第２の接着剤層が、同一材料の接着剤である（１）に記載の半導体パッケ−ジ用チップ支持基板の製造方法。
（３）（１）又は（２）に記載の製造方法で製造された半導体パッケージ用チップ支持基板と、前記半導体パッケージ用チップ支持基板の金属配線を形成した面に搭載された半導体チップと、前記金属配線と半導体チップを電気的に接続する手段と、前記半導体パッケージ用支持基板の半導体チップ搭載部分を封止する封止樹脂からなる半導体パッケージ。
（４）（１）又は（２）に記載の製造方法で製造された半導体パッケージ用チップ支持基板を準備する工程と、前記半導体パッケージ用チップ支持基板の金属配線を形成した面に半導体チップを接着する工程と、前記金属配線と半導体チップを電気的に接続する工程と、前記半導体パッケージ用支持基板の前記半導体チップ搭載部分を樹脂封止する工程を有する半導体パッケージの製造法。
【０００６】
【発明の実施の形態】
本発明の絶縁性支持基板のコア材としては、ポリイミド、エポキシ樹脂、ポリイミド等のプラスチックフィルム、ポリイミド、エポキシ樹脂、ポリイミド等の樹脂をガラス不織布等基材に含浸・硬化したもの等が使用できる。また、接着剤としては、エポキシ系接着剤またはポリイミド系接着剤等が使用できる。接着剤は、絶縁性支持基板の反りを低減するためには、両面に塗布するのが有効である。絶縁性支持基板に外部接続端子穴を設けるには、ドリル加工やパンチングなどの機械加工、エキシマレーザや炭酸ガスレーザなどのレーザ加工、及び薬液で溶解させるエッチング加工等により行うことができる。絶縁性支持基板の一表面に金属配線を形成するには、銅箔などの金属箔と接着性のある絶縁性支持基板を接着し、その後金属箔をエッチングで形成する方法、予め別のキャリア材表面に形成した金属配線を絶縁性支持基板に転写する方法等がある。金属箔や金属配線付きキャリアの接着方法としては、プレスやラミネートといった熱加圧方法が一般的である。外部接続端子は、絶縁性支持基板開口部にはんだボール、めっき等によりバンプ等を形成することにより作成することができる。これは、外部の基板等に接続される。したがって、金属配線を形成する際のプレスやラミネートの工程で、絶縁性支持基板の開口径が接着剤などの染み出しで小さくなると、外部接続信頼性が低下する。接続信頼性を低下させないためには、接着剤などの染み出しは、開口径の５％以下が望ましく、３％以下がより望ましい。
【０００７】
絶縁性支持基板の反りは、絶縁性支持基板を構成する各材料の物性値（熱膨張率、弾性率等）、構成、各層の厚みなどが複雑に作用して発生するため、反りを低減するためには、これらを総合的に考慮する必要がある。たとえば、絶縁性支持基板が、金属配線を形成する側の接着剤、コア材、他方の面の接着剤の３層構造である場合、各層の厚み及び熱膨張係数をそれぞれ順に（Ｔ１、α１）、（Ｔ２、α２）、（Ｔ３、α３）としたとき、（Ｔ１／Ｔ２）＜０．５、（Ｔ３／Ｔ２）＜０．５であることが望ましい。さらに、（Ｔ１／Ｔ２）＜０．３、（Ｔ３／Ｔ２）０．３であることがより望ましい。これは、一般的に、コア材に比べて接着剤の弾性率が小さく、厚みの比率が０．５を超えると、絶縁性支持基板の剛性がなくなり、半導体パッケージ組立工程での搬送に支障をきたすためである。また、（α１／α２）＜１０、（α３／α２）＜１０であることが望ましく、さらに、（α１／α２）＜５、（α３／α２）＜５であることがより望ましい。これは、一般的に、コア材に比べて接着剤の熱膨張率が大きく、その比率が１０を超えると、反りのコントロールが非常に困難になるためである。コア材の両面に塗布された接着剤には、熱硬化成分を含むことが望ましい。熱可塑系接着剤では、プレスやラミネートでの温度が高くなり、金属箔の表面に酸化物ができやすく、その後の配線形成に問題が発生する場合がある。また、０．８＜（α１／α３）＜１.２であることが、絶縁性支持基板の反りを低減する上でコントロールしやすく望ましい。さらに、両面に塗布された接着剤は、同一であることがより望ましい。外部接続端子側接着剤は、金属箔等を接着する前の工程で、予め硬化を促進させる。これにより、接着剤の流動性が低下して染み出しを抑制でき、開口系の減少を低減できる。硬化の度合いは使用する接着剤によって違ってくるが、概ね完全硬化の６０％以上であり、８０％以上がより望ましい。
【０００８】
本発明の半導体パッケージ用チップ支持基板を使用して半導体パッケージを製造するには、まず、本発明の半導体パッケージ用チップ支持基板の配線面に半導体チップを搭載する。
半導体チップをフェースアップで搭載する場合は、ペースト状またはフィルム状のダイボンド接着材が使用でき、さらにこれらを併用することもできる。次に、半導体チップ電極と半導体パッケージ用チップ支持基板の所定の内部接続端子を、ワイヤーボンディング等により電気的に接続し、さらに半導体チップの少なくとも半導体チップ電極面を樹脂封止する。封止樹脂の材質は特に問わないが、半導体封止用エポキシ樹脂を使用するのが一般的である。
一方、チップをフェースダウンで搭載する場合は、半導体チップ電極と半導体パッケージ用チップ支持基板の内部接続端子の一方もしくは両方に、はんだ、金、銅などの金属バンプを用いて接続する方法、導電性ペーストを用いる方法、またはこれらを併用する方法などがある。その後、半導体チップ電極面と半導体パッケージ用チップ支持基板との隙間を樹脂封止する。さらに、異方導電性フィルムを用いて、電気的接続と封止を同時に行うこともできる。
最後に、外部接続端子にはんだボール等の金属バンプを形成することにより半導体パッケージを製造する。
【０００９】
【実施例】
以下本発明を１実施形態を示した図１を参照しつつ説明する。第１の接着剤２をポリイミドフィルム１の片側に塗布し、加熱処理を施して第１の接着剤を硬化させる（図１ａ）。さらに、ポリイミドフィルムの反対面に第２の接着剤を塗布して半硬化状態にし、厚さ０．０７ｍｍの絶縁性支持基板（図１ｂ）を得る。次に外部接続端子穴４及び貫通穴（ベントホール）５をドリル加工で形成し（図１ｃ）、厚さ０．０１８ｍｍの銅箔６（日本電解（株）製、商品名：ＳＬＰ−１８）をプレスにより接着後（図１ｄ）、内部接続端子及び配線７を通常のエッチング法で形成する。さらに、露出している配線に無電解ニッケルめっき（膜厚：５μｍ）、無電解金めっき（膜厚：０．８μｍ）を順次施す（不図示）。ここでは、無電解めっきを使用したが、電解めっきを用いてもよい。
次に打ち抜き金型を用いてフレーム状に打ち抜き、複数組の内部接続端子、配線、外部接続端子を形成した半導体パッケージ用チップ支持基板を準備する（図１ｅ）。次に半導体パッケージ用チップ支持基板の半導体チップ搭載領域に、ダイボンドフィルム８（日立化成工業（株）製、商品名：ＤＦ−１００、厚み０．０２５ｍｍ）を接着する（図１ｆ）。接着条件は、例えば温度１５０℃、時間５秒、圧力０．３ＭＰａである。このときダイボンドフィルムは配線等の金属パターン部で接着し、絶縁性支持基板とは接着しないようにする。
次に、接着したダイボンドフィルム上に半導体チップ９を接着する。接着条件は、例えば温度２２０℃、時間５秒、圧力０．０２ＭＰａである。さらに、１８０℃、１時間の熱処理を行いダイボンドフィルムを硬化させる（図１ｇ）。このとき金属パターンのない部分で、ダイボンドフィルムと絶縁性支持基板間に貫通穴とつながった空隙が形成される。さらに、半導体チップ電極と内部接続端子を、金ワイヤ１０をボンディングして電気的に接続する（図１ｈ）。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂１１（日立化成工業（株）製、商品名：ＣＬ−９２００）を用いて封止する。その後、外部接続端子にはんだボール１２を配置し溶融させ、パンチにより個々のパッケージに分離し半導体パッケージが得られる（図１ｉ）。
従来の半導体パッケージ用チップ支持基板は、基板の反りを低減しかつ外部接続信頼性を十分に満足させるものではなかった。これは、銅箔等や金属配線付きキャリアを絶縁性支持基板に接着する際、反りを低減するための第２の接着剤が染み出し、外部接続端子穴径を小さくしてしまうためである（図２参照）。
本発明は、第２の接着剤を予め硬化させることにより、このような接着剤の染み出しを防止することを可能にした。
【００１０】
【発明の効果】
本発明によれば、反りを低減しかつ外部接続信頼性にも優れた半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージの提供が可能になった。
【図面の簡単な説明】
【図１】本発明の実施例を説明するための、半導体パッケージ用チップ支持基板及び半導体パッケージ製造工程を示す断面図。
【図２】従来の半導体パッケージ用チップ支持基板の断面図。
【符号の説明】
１ ポリイミドフィルム
２ 第１の接着剤
３ 第２の接着剤
４ 外部接続端子穴
５ 貫通穴（ベントホール）
６ 銅箔
７ 内部接続端子及び配線
８ ダイボンドフィルム
９ 半導体チップ
１０ 金ワイヤ
１１ 半導体封使用エポキシ樹脂
１２ はんだボール
Claims (4)
- コア材、前記コア材の片面に形成された第１の接着剤層、前記コア材の他方の面に形成された第２の接着剤層の少なくとも３層より構成される絶縁性支持基板の第２の接着剤層の面に複数の金属配線が形成された半導体パッケージ用チップ支持基板の製造方法であって、
コア材の片面に第１の接着剤層を形成し、第１の接着剤層を加熱処理した後、前記コア材の他方の面に第２の接着剤層を形成し、更に加熱処理を行い第１の接着剤層を完全硬化の６０％以上硬化しかつ、第２の接着剤層を接着性を有する半硬化状態に硬化させて絶縁性支持基板を製造する工程、
前記絶縁性支持基板に外部接続端子穴を形成する工程、
前記絶縁性支持基板の前記第２の接着剤側に金属箔を加熱・加圧して接着する工程、
前記外部接続端子穴の一方を塞ぐように前記金属箔にエッチングにより金属配線を形成する工程、を含む半導体パッケージ用チップ支持基板の製造方法。 - 前記第１の接着剤層及び前記第２の接着剤層が、同一材料の接着剤である請求項１に記載の半導体パッケ−ジ用チップ支持基板の製造方法。
- 請求項１又は２に記載の製造方法で製造された半導体パッケージ用チップ支持基板と、前記半導体パッケージ用チップ支持基板の金属配線を形成した面に搭載された半導体チップと、前記金属配線と半導体チップを電気的に接続する手段と、前記半導体パッケージ用支持基板の半導体チップ搭載部分を封止する封止樹脂からなる半導体パッケージ。
- 請求項１又は２に記載の製造方法で製造された半導体パッケージ用チップ支持基板を準備する工程と、前記半導体パッケージ用チップ支持基板の金属配線を形成した面に半導体チップを接着する工程と、前記金属配線と半導体チップを電気的に接続する工程と、前記半導体パッケージ用支持基板の前記半導体チップ搭載部分を樹脂封止する工程を有する半導体パッケージの製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000027173A JP3560142B2 (ja) | 2000-01-31 | 2000-01-31 | 半導体パッケ−ジ用チップ支持基板の製造方法、及び半導体パッケ−ジ用チップ支持基板を用いた半導体パッケージとその製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000027173A JP3560142B2 (ja) | 2000-01-31 | 2000-01-31 | 半導体パッケ−ジ用チップ支持基板の製造方法、及び半導体パッケ−ジ用チップ支持基板を用いた半導体パッケージとその製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001217351A JP2001217351A (ja) | 2001-08-10 |
| JP3560142B2 true JP3560142B2 (ja) | 2004-09-02 |
Family
ID=18552776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000027173A Expired - Fee Related JP3560142B2 (ja) | 2000-01-31 | 2000-01-31 | 半導体パッケ−ジ用チップ支持基板の製造方法、及び半導体パッケ−ジ用チップ支持基板を用いた半導体パッケージとその製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3560142B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4450230B2 (ja) | 2005-12-26 | 2010-04-14 | 株式会社デンソー | 半導体装置 |
-
2000
- 2000-01-31 JP JP2000027173A patent/JP3560142B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001217351A (ja) | 2001-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4862848B2 (ja) | 半導体パッケージの製造方法 | |
| TWI234251B (en) | Ball grid array package with stacked center pad chips and method for manufacturing the same | |
| US20120038044A1 (en) | Chip scale package and fabrication method thereof | |
| KR20020050148A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| KR20000057332A (ko) | 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 | |
| US7923835B2 (en) | Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing | |
| JP4029910B2 (ja) | 半導体パッケ−ジの製造法及び半導体パッケ−ジ | |
| JP3560142B2 (ja) | 半導体パッケ−ジ用チップ支持基板の製造方法、及び半導体パッケ−ジ用チップ支持基板を用いた半導体パッケージとその製造法 | |
| US20090176334A1 (en) | Method for forming a die-attach layer during semiconductor packaging processes | |
| JP3915226B2 (ja) | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ | |
| JP3616742B2 (ja) | 半導体パッケージ用チップ支持基板 | |
| TWI234213B (en) | Chip package structure and process for fabricating the same | |
| TWI483320B (zh) | 半導體封裝結構及其製作方法 | |
| JP3661822B2 (ja) | 半導体パッケ−ジ用チップ支持基板 | |
| JP3314142B2 (ja) | 半導体パッケージの製造方法 | |
| JP4140555B2 (ja) | 半導体パッケージの製造方法 | |
| JP3293753B2 (ja) | 半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ | |
| JP3599142B2 (ja) | 半導体パッケ−ジの製造法 | |
| JP4452964B2 (ja) | 半導体搭載用基板の製造法並びに半導体パッケージの製造法 | |
| JP3606275B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP3760913B2 (ja) | 半導体パッケージ用基板 | |
| JP3402416B2 (ja) | 半導体パッケ−ジの製造法 | |
| JP2005328057A (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JP3685203B2 (ja) | 半導体素子搭載用基板 | |
| JP3685205B2 (ja) | 半導体パッケージ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040506 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040519 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |