JP3610333B2 - 多層配線接続方法、表示装置の接続方法及び製造方法 - Google Patents
多層配線接続方法、表示装置の接続方法及び製造方法 Download PDFInfo
- Publication number
- JP3610333B2 JP3610333B2 JP2001327472A JP2001327472A JP3610333B2 JP 3610333 B2 JP3610333 B2 JP 3610333B2 JP 2001327472 A JP2001327472 A JP 2001327472A JP 2001327472 A JP2001327472 A JP 2001327472A JP 3610333 B2 JP3610333 B2 JP 3610333B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- conductor
- connection
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の属する技術分野】
本発明は多層配線リペア方法、多層配線接続方法、表示装置リペア方法、及び表示装置の製造方法に関し、例えば、PFA(Polymer Film on Array)構造を有する液晶表示装置における引出し配線部に適用可能な、多層配線リペア方法、多層配線接続方法、表示装置リペア方法、及び表示装置の製造方法に関する。
【0002】
【従来の技術】
パーソナルコンピュータ、その他各種モニタ用の画像表示装置として、液晶表示装置の普及は目覚しいものがある。液晶表示装置は、透過型と反射型のタイプとを有している。又、中型以上の液晶表示装置に関しては、各画素にTFT(Thin Film Transistor)やMIM(Metal Insulator Metal)などのスイッチング素子が形成されている、アクティブ・マトリックス型が広く使用されている。透過型のアクティブ・マトリックス液晶表示は、一般に、液晶表示パネルと、その背面に配置されたバックライト・ユニットと、を有する。液晶表示パネルは、その透過光を制御することにより、画像表示を行う。液晶表示パネルは、TFT(Thin Film Transistor)がアレイ上に形成されたアレイ基板と、カラーフィルタ基板と、これら2つの基板の間に封入された液晶材料とを有している。液晶表示装置は、その画素構造によっていくつかのタイプに分けられる。そのいくつかは、IPS(In Plane Switchig)タイプやTN(Twisted Nematic)タイプと呼ばれるものである。IPSは、アレイ基板上に画素電極と対向電極を櫛歯状に配置し、液晶に基板平面方向の電界をかけることによって、液晶の光の透過を制御するものである。
【0003】
これらとは別に、最近、画素の開口率を向上させる画素構造として、PFA(Polymer Film on Array)構造が注目を集めている。PFA構造は、スイッチグ素子を形成したアレイ基板上に厚いポリマの層を形成し、そのポリマ層の上に画素電極を形成する。信号線の上に、ポリマ層を介して画素電極を重ねることができるので、開口率の増加を望むことができる。
【0004】
図8は、PFA構造を有する画素の平面図である。PFA構造は、TNタイプにもIPSタイプにも適用することができる。図8に示されている画素は、TNタイプの画素構造にPFAが適用されている。図8において、801はTFT、802は蓄積容量、803はゲート線もしくはゲート電極、804はアモルファス・シリコン層、805は信号線、806はソース/ドレイン電極、807は画素電極である。TFT801のON/OFFをゲート線によって選択することによって、信号線805を介して入力される画素信号の画素電極807への入力を制御する。蓄積容量802は、画素信号の保持特性を改善する。
【0005】
図9は、図8の画素構造のA−A’の線での断面に相当する、断面構造を示している。図9に示されているゲート線のパッド部は、図8には記載されていない。図9において、TFT801は、Mo/Al/Moの積層構造を有するゲート配線層901、酸化シリコンSiOxで形成されたゲート絶縁膜層902、アモルファス・シリコン層903、オーミック層904、SiNxエッチング・ストッパ層905、Mo/Al/Moの積層構造を有する信号線層906、及び、SiNxパッシベーション層907、を有している。
パッシベーション層907の上に、厚いポリマ層908が形成されており、その上にITO画素電極層909が形成されている。画素電極層909は、ポリマ層908に形成されたビアを介して信号線層906と接続されている。
【0006】
蓄積容量802は、ゲート配線層901と画素電極層909と、それらの間に形成されたゲート絶縁膜層902とを有している。ゲート絶縁膜層902の上にはアモルファス・シリコン層903とオーミック層904が積層されており、画素電極層909と接続されている。
パッド部910は、表示領域の外側の周辺領域に形成されている。パッド部は910、ゲート線と、ドライバICとの接続に使用される。パッド部は、Mo/Al/Moの積層構造を有するゲート配線層901と画素電極層909とが積層されて、構成されている。図示されていないが、信号線もドライバICとの接続に使用されるパッド部を有している。
【0007】
PFA構造の液晶表示装置の製造において、ドライバICと接続される接続パッド部の抵抗が、高抵抗となる製品が非常に多く見出されるという問題が発生した。これは特に、ゲート線の引き出し配線において顕著であった。従来のPFA構造ではない液晶表示装置においては、ゲート引出し配線の接続パッド部分の抵抗(図5における配線部505の両端部の抵抗値に相当)は、およそ64オームであった。しかし、上記のPFA構造の液晶表示装置においては、接続パッド部分の抵抗は200オーム以上の値を有していた。接続パッド部分がこのように高い抵抗を有すると、ドライバICとの接続を行うことができず、不良品として廃棄処分を行わなければならない。
【0008】
発明者らはこの問題について調査研究を行い、この問題が、ITO画素電極層909とMo/Al/Moゲート配線層901のMo層との間に形成された、MoO3金属酸化物層に起因していることを見出した。PFA構造の液晶表示装置においては、信号線層906を形成した後に、ポリマ層908を積層する。ポリマ層908のパターニング処理において、ゲート線パッド910のMo表面は露出されている。このため、このポリマ層の形成工程においてMo層の表面が酸化し、絶縁酸化層MoO3が形成されると考えられる。
【0009】
一方、液晶表示装置の製造工程において、レーザを使用してリペア処理を行うことが知られている。これは、レーザを使用して配線層に孔を形成し、あるいは、レーザCVDと呼ばれる技術を使用して配線を形成することで目的が達成される。しかし、パッド部にはドライバICを接続しなければならない。この接続は、TCP(Tape Carrier Package)の配線フィルムと接続パッドをACF(Anisotropic Conductive Film )によって接続することによって実現される。あるいは、ドライバICを直接ガラス基板上に実装するCOG(Chip On glass)と呼ばれる方法で実現される。従って、パッド部の表面は一定の均一性が維持されていなければならない。従来のレーザ・リペアのように、レーザによって孔を穿つ方法では、パッド表面が荒れ、均一性が維持されず、ドライバICとパッドとを接続することができなかった。
【0010】
【発明が解決しようとする課題】
本発明の目的の一つは、多層配線の構造を一定以上維持しながら、配線間の導通あるいは多層配線の低抵抗化を可能とすることである。
【0011】
【課題を解決するための手段】
以下に本発明に係る解決手段を説明する。以下の説明において、内容の理解のために、実施形態に記載された要素のいくつかを()内に記載する。これは解決手段の一例を示すものであって、解決手段の範囲が、言及された要素、あるいは、実施形態の記載に限定されるものではない。
【0012】
第1の発明に係るリペア方法は、第1の導電層(Mo層703)と、第2の導電層(ITO層701)と、第1及び第2の導電層の間に形成された絶縁層(MoO3層702)と、を有する多層配線(接続配線部503〜505)のリペア方法である。多層配線に第2導電層側から予め定めらた照射エネルギーのレーザ光を照射するステップと、レーザ照射において、第2導電層を溶融することなく絶縁層を加熱するステップと、絶縁層を加熱することにより、第2の導電層と第1の導電層とを接続するステップと、を有する。第2導電層を溶融することなく第2の導電層と前記第1の導電層とを接続するので、多層配線の構造を一定以上維持しながら、配線間の導通あるいは多層配線の低抵抗化を可能とする。
【0013】
第2の発明に係るリペア方法は、第1の発明におけるリペア方法において、第2の導電層は多層配線の表面層であり、第1の導電層は第1の金属導体で形成され、第2の導電層は第2の金属導体で形成され、絶縁層は第1もしくは第2の金属導体の酸化物である。表面層が溶融されないので、表面層の均一性を一定以上に維持することができる。
【0014】
第3の発明に係るリペア方法は、第2の発明における接続するステップにおいて、レーザ照射による熱によって絶縁層における酸素の結合が切断されることにより、絶縁体が導体に変化することで接続する。尚、例えば、絶縁層が窒化物である場合は、窒素の結合を熱エネルギーで切断することによって導体に変化させることができる。
【0015】
第4の発明に係るリペア方法は、第1の発明におけるレーザ照射において、多層配線の表面に気体を吹き付けることによって、多層配線を冷却する。これにより、熱による表面あるいはその他の部分の劣化を改善することができる。
【0016】
第5の発明に係るリペア方法は、第1の発明におけるリペア方法において、絶縁層はMoO3であり、レーザの照射エネルギーは、5mJ/mm2以上、8mJ/mm2以下である。
第6の発明に係るリペア方法は、第2の発明におけるリペア方法において、第2の導電層はITO(Indium Tin Oxide)で構成されており、絶縁層は第1の金属導体の酸化物である。
【0017】
第7の発明に係る多層配線における接続方法は、第1の導電体層(Mo層703)と、第2の導電体層(ITO層701)と、第1及び第2の導電層の間に形成された絶縁体層(MoO3層702)と、を有する多層配線(接続配線部503〜505)における接続方法である。多層配線に第2の導電体層側からレーザ光を照射するステップと、レーザ照射によって前記絶縁体層を加熱することにより、絶縁体層の一部を導電体層に変化させるステップと、変化された導電層によって、第1の導電層と第2の導電層とを接続するステップとを有する。これにより、絶縁層によって分離された2つの導体層を電気的に接続し、抵抗値を下げることができる。
【0018】
第8の発明に係る多層配線における接続方法は、第7の発明における接続方法において、絶縁体層は金属酸化物層であり、導電体層に変化させるステップは、金属酸化物の酸素の結合を切断することにより金属酸化物を導電体に変化させるものである。尚、例えば、絶縁層が窒化物である場合は、窒素の結合を熱エネルギーで切断することによって導体に変化させることができる。
【0019】
第9の発明に係る多層配線における接続方法は、第7の発明における接続方法において、第1の導電体層は第1の金属導体層であり、第2の導電体層は第2の金属導体層であり、絶縁体層は、第1もしくは第2の金属導体の酸化物である、ものである。
【0020】
第10の発明に係る多層配線における接続方法は、第7の発明における接続方法において、レーザ照射によって、第2導電体層と前記絶縁体層とに、孔が形成されない、ものである。これにより、多層配線の構造を一定以上維持しながら、配線間の導通あるいは多層配線の低抵抗化を可能とする。
【0021】
第11の発明に係る表示装置のリペア方法は、マトリクッス上に配置された複数の画素を有する表示領域(304)と、前記表示領域の外側に形成された周辺領域(305)と、を有する表示装置、のリペア方法である。周辺領域は、第1の導電層と、第2の導電層と、第1及び第2の導電層の間に形成された絶縁物層と、を有する接続配線部(接続配線部503〜505)を有している。接続配線部はドライバIC部品と接続される。リペア方法は、接続配線部に、第2の導電層側からレーザ光を照射するステップと、レーザ照射によって、第2の導電層のレーザ照射側表面を溶融することなく絶縁物層を加熱するステップと、絶縁物層を加熱することにより、第2の導電層と第1の導電層とを接続するステップと、を有する。これにより、接続配線部を有効にリペア処理することができる。ここでドライバIC部品とは、例えばCOG(Chip On Glass)におけるドライバ・チップや、ドライバ・チップを実装されたTCP(Tape Carrier Package)を含む言葉であり、ドライバICを有する全ての部品を含むものである。
【0022】
第12の発明に係る表示装置のリペア方法は、第11の発明における加熱するステップにおいて、接続配線部の表面に気体を吹き付けることによって、接続配線部を冷却する、ものである。これにより、熱による表面あるいはその他の部分の劣化を改善することができる。
【0023】
第13の発明に係る表示装置のリペア方法は、第11の発明における照射するステップにおいて、接続配線部がドライバIC部品と接続される接続パッド部にレーザ光を照射し、加熱するステップにおいて、接続配線部の表面の均一性を乱さない、ものである。これにより、大きな支障なく、接続配線部にドライバIC部品とを接続することができる。つまり、均一性を乱さないとは、接続配線部の表面とドライバIC部品とを接続することができる程度に、表面の均一性が維持されていることを意味する。
【0024】
第14の発明に係る表示装置のリペア方法は、第11の発明における表示装置のリペア方法において、第2の導電層は接続配線部の表面層であり、第1の導電体層は金属導電体から構成され、絶縁体層は第1導電体の酸化物であり、接続するステップは酸化物の酸素の結合を切断することによって、酸化物を導体に変化させる、ものである。尚、例えば、絶縁層が窒化物である場合は、窒素の結合を熱エネルギーで切断することによって導体に変化させることができる。
【0025】
第15の発明に係る表示装置のリペア方法は、第11の発明における表示装置のリペア方法において、表示装置は、表示領域内においてマトリックス状に配置された複数の配線の上に形成された有機絶縁体層(図2、ポリマ層)と、有機絶縁体層の上に形成された複数の画素電極とを有している。さらに、接続配線部は表示領域内に配置された配線と接続されており、第2の導電層は画素電極と同じ材料によって形成されている。これにより、有機絶縁体層の形成に起因する接続配線の欠陥をリペア処理すことができる。
【0026】
第16の発明に係る表示装置のリペア方法は、第11の発明における表示装置のリペア方法において、第1の導電層はMo層であり、絶縁物層はMoO3層であり、第2の導電層はITO層である。さらに、接続するステップは、酸化物の酸素の結合を切断することによって、酸化物を導体に変化させる。
【0027】
第17の発明に係る表示装置の製造方法は、マトリックス状に配置された、複数の信号線と複数の走査線とを有する表示装置の製造方法である。複数の走査線を形成するステップと、複数の信号線を形成するステップと、複数の走査線と前記複数の信号線の交差部それぞれの近傍に、画素電極を形成するステップと、を有する。さらに、複数の信号線もしくは走査線の一つの引き出し配線部(503、603、604)であって、第1の導電層と第2の導電層と第1及び第2の導電層との間に形成された絶縁体層と、を有する引出し配線部に、レーザ光を照射するステップを有する。レーザ照射において、予め定めらた照射エネルギーのレーザ光を照射することにより、引き出し配線部の表面を溶融することなく絶縁体層を加熱し、第1の導電層と第2の導電層とを接続するステップを備える。これにより、引き出し配線部の構造を一定以上維持しながら、配線間の導通あるいは引き出し配線部の低抵抗化を可能とする。
【0028】
第18の発明に係る表示装置の製造方法は、第17の発明における表示装置の製造方法において、さらに、複数の走査線及び信号線を形成した後に、有機絶縁体層を形成するステップを有している。画素電極は有機絶縁体層の上に形成され、形成された複数の信号線の引き出し配線部表面に、画素電極の材料で配線層が積層される。第2導電層は、画素電極材料の配線層であり、第1の導電体層は第1の金属導体で構成され、絶縁体層は第1の金属導体の酸化物である。これにより、有機絶縁体層の形成に起因する接続配線の欠陥をリペア処理すことができる。
【0029】
第19の発明に係る表示装置の製造方法は、第18の発明における加熱接続するステップにおいて、酸化物の酸素の結合を熱エネルギーによって切断することによって、酸化物を導体に変化させる。尚、例えば、絶縁層が窒化物である場合は、窒素の結合を熱エネルギーで切断することによって導体に変化させることができる。
【0030】
第20の発明に係る表示装置の製造方法は、第17の発明におけるレーザ照射において、引き出し配線部の表面に気体を吹き付けることによって、引き出し配線部を冷却する。これにより、熱による表面あるいはその他の部分の劣化を改善することができる。
【0031】
第21の発明に係る表示装置の製造方法は、第17の発明における表示装置の製造方法において、レーザの照射エネルギーは、5mJ/mm2以上、8mJ/mm2以下である。
第22の発明に係る表示装置の製造方法は、第21の発明における表示装置の製造方法において、第1の導電層はMo層であり、絶縁物層はMoO3層であり、第2の導電層はITO層である。
【0032】
【発明の実施の形態】
本発明の一実施形態である液晶表示装置のリペア方法が、図を参照して以下に説明される。本形態のリペア処理においては、ドライバIC部品が接続される、接続配線の接続パッド部に、所定エネルギーの赤外レーザ光が照射される。このレーザ照射によって、接続パッド部の表面を大きく荒らすことなく、接続パッド部の抵抗値を下げることができる。以下において、PFA(Polymer Film on Array)・TN(Twisted Nematic)タイプの液晶表示装置について説明されるが、本発明が、IPSやSTN(Super Twisted Nematic)などの他のタイプの液晶表示装置、有機EL表示装置などの他の表示装置、あるいは、表示装置に限らない他の製品のリペア処理あるいは製造工程に適用可能であることは当業者であれば明らかであろう。
【0033】
以下に、TFTアレイ基板の製造工程について説明する。TFTはボトムゲート型(逆スタガ型)である。従って、ゲート電極及びゲート線が下層に形成され、その上に絶縁層が堆積される。この絶縁層の上にソース/ドレイン電極、及び、信号線が配置される。半導体としてa−Siが使用されている。
図1は、PFAタイプLCD(Liquid Crystal Display)の画素構造を示す平面図である。図1において、101はTFT、102は蓄積容量、103はゲート線もしくはゲート電極、104はアモルファス・シリコン層、105は信号線、106はソース/ドレイン電極、107は画素電極である。TFT101のON/OFFをゲート線によって選択することによって、信号線105を介して入力される画素信号の画素電極107への入力を制御する。蓄積容量102は、画素信号の保持特性を改善する。
【0034】
図2は、PFAタイプLCDの製造工程を説明する。図2における各断面図は、図1の画素構造のA−A’の線での断面に相当する。図2に示されているゲート線のパッド部は、図1には記載されていない。パッド部は、アレイ基板の周辺領域に形成される。尚、信号線のパッド部は、説明を省略する。信号線のパッド部は、信号線の積層構造の上にITO層が積層された構造である。
各配線及び絶縁膜の形成は、材料の堆積、フォトリソグラフィ処理、エッチング処理によって形成される。材料の堆積は、スパッタ法や真空蒸着による物理気相付着、もしくは、プラズマCVD等の化学気相付着によって行われる。フォトリソグラフィ処理は、フォトレジストの付着、マスク・パターンを介した感光、現像によるレジスト・パターンの形成、そして、レジストの剥離の各処理によって行われる。
【0035】
エッチング処理は、プラズマ・スパッタリング、RIEスパッタリング等のドライエッチング、もしくは、エッチング液を使用したウェットエッチングによって行われる。これらの処理は、各工程において好適なものが選択される。これらの処理は広く知られた技術であり、詳細な説明を行わない。
【0036】
以下に、図2の各図面を参照して、アレイ基板製造工程を説明する。
図2−A.ガラス基板上にゲート線層を、薄膜付着及びエッチングの技術を利用してパターイングする。ゲート線層は、上層からMo/Al/Moの積層構造を有している。ゲート線層の形成において、ゲート線、パッド部の下層、及び蓄積容量を形成する導体部が形成される。蓄積容量の導体部はゲート配線から連続して形成されており、これは、いわゆるCsオン・ゲート構造と呼ばれる構造である。もちろん、ゲート配線とは分離して導体部を形成することも可能である。
【0037】
図2−B.次に、ゲート絶縁膜層を、酸化シリコン(SiOx)もしくは窒化シリコン(SiNx)で形成する。その後、a−Si層をパターニングし、その上にエッチングストッパ層を窒化シリコンをパターングすることで形成する。エッチングストッパ層は、後の信号線層などのパターニングによってa−Siがエッチングもしくは劣化することを防止する。
【0038】
図2−C.次に、信号線層とa−Si層との接触を向上させるための、オーミック層をn+ a−Siで形成し、a−Si層とn+a−Si層を同時にフォト・リソグラフィー処理、及び、エッチング処理し、a−Si層とn+a−Si層のパターンを形成する。
信号線層をその上にパターニングする。信号線層はゲート線層と同様の構造を有しており、上層からMo/Al/Moを有する積層構造である。
図2−D.続いて、窒化シリコンでパッシベーション層をパターニングする。
【0039】
図2−E.その上にポリマー層をパターニングする。ポリマ層にはアクリル系樹脂を使用することができる。ポリマの塗布前に基板を洗浄し、細長いスリットでポリマを塗布した後に、スピンコータでスピンさせてポリマを薄く延ばす。その後、露光処理及び現像処理を行う。UV光を照射した後に、約220〜240℃で45分間のアニール処理が施される。
【0040】
図2−F.ポリマ層の上にITO層がパターニングされる。ITO層は画素電極を形成する。ITO層はゲート線の引き出し配線部におけるパッド部上にも形成される。ゲート線パッド部は、最上層としてのITO層と、その下に、Mo/Al/Mo層を有している。画素電極とTFTのソース/ドレイン電極とは、又、画素電極と蓄積容量とは、ポリマ層に形成されたビアを通じて接続される。
【0041】
尚、各層は他の材料で形成することができる。例えば、Alの代わりにAlNd合金を使用し、あるいは、MoW合金などを配線材料として使用することができる。あるいは、ゲート線層を、ゲート絶縁層と、酸化シリコンと窒化シリコンの2層構造とすることができる。
【0042】
接続パッド部のリペア処理が、以下に、説明される。リペア処理は、表示装置の製造方法における工程として実施される。接続パッド部に所定エネルギーのレーザ光を照射することによって、接続パッドの表面の均一性を維持しつつ、接続パッド部の抵抗値を下げることができる。図3は、液晶表示パネル301の全体を示す平面図である。液晶表示パネル301は、図において、下側のTFTアレイ基板302と、その上のCF(Color Filter)基板303と、を有している。CF基板上303には各画素に対応する色(RGB)を有するCF層が形成されている。透過型液晶表示装置は、バックライト(不図示)からの光を液晶表示パネル301に入射し、各画素を透過する透過光量を制御することによって、画像表示を行う。
【0043】
図3において、304は画素がマトリックス状に配置され、画像の表示を行う表示領域、305は表示領域の外側に形成された周辺領域である。周辺領域の一つのY辺上に複数のゲート・ドライバICが接続される。図3において、これらは、直接、TFTアレイ基板301のガラス基板上に設置される。これは、COG(Chip On Glass)と呼ばれる技術である。306はドライバICが実装される部分を示している。
一方、一つのX辺には、複数のデータ・ドライバICが接続される。データ・ドライバは、TCP(Tape Carrier Package)の配線フィルムを介してアレイ基板302に接続される。ここでTCPは、配線を有するフィルムとその上に実装されたドライバICを有している。尚、ドライバとアレイ基板の接続は、COGもしくはTAB(Tape Automated Bonding)のいずれを使用することもできる。
【0044】
リペア処理は、周辺領域に形成された配線部であって、ドライバICとの接続に使用される接続配線部の接続パッド部に、レーザ光を照射することによって行われる。ここで、接続パッド部とは、ドライバもしくはTCP(これらをドライバIC部品と呼ぶ)と、アレイ基板上の周辺領域における接続配線部と、が接続される部分を意味する。ゲート・ドライバ用の接続配線部は、周辺領域におけるアレイ基板302上のY辺に形成されている。データ・ドライバの用の接続配線部は、周辺領域におけるアレイ基板302上X辺に形成されている。接続配線とドライバICとは、接続配線部と連続して形成された接続パッド部を介して接続される。接続配線部及び接続パッド部については、図5及び6を参照して、後に説明する。
【0045】
図4は、接続パッド部のリペア処理に使用することができるレーザ装置を説明している。図4において、401は赤外レーザ光を発振するYLFレーザ発振器、402はレーザ光を減衰するアッテネータ、403はレーザ光の通過/遮断を制御する可変スリット、404はダイクロック・ミラー、405は加工レンズ、406気体噴射ノズル、407はレーザ照射の位置合わせに利用されるCCDカメラ、408は液晶表示パネルを平面上でX−Y方向に移動させるX−Yステージ、である。1053nmのレーザ光を使用することができる。尚、YAGレーザ等、他の赤外線レーザ装置を使用することが可能であり、パルス・レーザもしくは連続出力レーザのいずれも使用することができる。
【0046】
レーザ発振器401より出力されたレーザ光は、アッテネータ及び可変スリットを介してダイクロックミラーで反射される。反射されたレーザ光は加工レンズを介してアレイ基板上の接続パッド部に照射される。レーザ照射部分には気体噴射ノズル406によって気体が噴射され、照射部の温度の上昇を抑制する。吹き付ける気体は、空気や窒素を使用することができる。接続パッド部の最上層がITO層であるので、加熱されても酸化することがない。最上層がITO以外の金属層である場合は、最上層金属の酸化を防ぐために、水素などの還元気体や窒素などの酸素を含まない気体を使用することができる。X−Yステージ408を移動することによって、レーザ光を所定の方向にスキャンさせる。
【0047】
図5は、Y辺に形成された接続配線部及び接続パッド部を示す平面図である。図示された接続配線部及び接続パッド部の数は、実際の製品を反映していない。これら接続パッド部とゲート・ドライバは、COG技術によってACFを使用して直接に接続される。図5において、501はTFTアレイ基板端、502はCF基板端である。503は表示領域内のゲート線につながる引出し配線部、504及び505はゲート・ドライバ間を接続するドライバ間接続配線部である。接続配線部は、引出し配線部503とドライバ間接続配線部504、505と、を有している。配線部503〜505において、黒い部分がレーザ未照射部分であり、白い部分がレーザ照射部分である。504及び505の両端部にレーザ光が照射される。
【0048】
接続パッド部は、ドライバ間接続配線部504、505と引き出し配線部503のそれぞれの一部として形成されている。ドライバ間接続配線部504、505は、信号線層のパターニング・ステップと画素電極ITO層のパターニング・ステップにおいて形成することができ、上層からITO/Mo/Al/Moの構造を有している。引き出し配線部503は、上層からITO/Mo/Al/Moの構造を有している。接続パッド部も同じ構造を有している。実際には、Mo層とITO層との間に、好ましくないMo酸化物絶縁層が形成されている。このMo酸化物絶縁層のために、接続パッド部の抵抗値が大きくなり、ドライバICの実装を妨げる。尚、接続パッド部は他の配線部よりも幅広としても、同じ幅であってもよい。
【0049】
接続パッド部にレーザ光が照射される。レーザ光が照射された部分において、表面ITO層とMo層とが接続され、抵抗値が大きく下がる。全ての接続パッドにレーザ光を照射しても、あるいは、一部の接続パッド部のみに選択的にレーザ光を照射することもできる。例えば、引き出し配線部の内、とくに流れる電流値の大きい配線の抵抗値を下げるため、その配線のみにレーザ光を照射することができる。ドライバ間接続配線部のレーザ光照射においては、複数の接続パッド部に同時にレーザ光を照射し、Y辺にそって、ドライバ間接続配線部が延びる方向に、レーザ光がスキャンされる。ドライバ間接続配線部の両端部にレーザ光が照射される。レーザ光のエネルギーは、レーザ照射による接続パッド部表面の不均一化とパッド部の抵抗値の低下との関係で決定され、好ましくは、5mJ/mm2以上、8mJ/mm2以下である。又、レーザ光のスキャン速度は、好ましくは、40〜200μm/secである。
【0050】
尚、レーザ光の照射は接続パッド部に限らず、接続配線部の他の部分に照射することも可能である。しかし、ITO層は導体としては抵抗が大きいので、接続パッド部にレーザ光を照射することが好ましい。レーザ光の照射部分において、表面ITO層とMo層が接続されるので、ドライバIC部品の接続部分とレーザ光照射部分までの間は表面ITO層によって電気的に接続される。ITO層は導体としては抵抗が大きいので、この距離が大きいと十分な導電性を確保できない場合がある。
【0051】
図6は、TCPと接続される、X辺に形成された、接続配線部及び接続パッド部を示す平面図である。一つのTCPに接続される複数の接続配線部を示している。尚、実際の接続パッド部及び接続配線部の数は、図に示されているものよりもはるかに多い。接続配線部は、表示領域内の信号線に連続している引出し配線部である。接続パッド部及び接続配線部は、上層からITO/Mo/Al/Moの構造を有している。接続パッド部には、データ・ドライバがTCPを介して接続される。図6において、601はTFTアレイ基板端、602はCF基板端である。各接続パッド部603はセル基板端側からCF基板端へ向かって延びており、信号線の引き出し配線部604に連続している。
レーザ光は、複数の接続パッド部を横切って、Y辺に沿ってスキャンされる。605は、各接続パッド部のレーザ照射された部分を示している。レーザ光の好ましいエネルギーは、Y辺のために使用されたエネルギーと同じである。
【0052】
上記の接続パッド部へのレーザ光照射による抵抗値の低下は、以下のようなプロセスで実現されていると理解される。図7は、リペア前とリペア後の接続パッド部の断面の様子を説明している。図7Aは赤外レーザ光によってリペアされる前の断面構造であり、図7Bがリペア後の断面構造である。図7において、701はITO最上層、702がMoO3層、703が導電性Mo層、704が導電性Al層、705が導電性Mo層である。MoO3はMoの酸化物であり、絶縁体である。706はレーザ光照射によって、Mo酸化物絶縁体が導体化した部分である。
ITO層701とMo層705との間に絶縁層702が存在するため、接続パッド部表面と接続配線との間の抵抗が大きくなり、ドライバICの実装に支障をきたす。COG及びTABにおいて、ドライバIC部品は接続パッドの表面に接続される。この表面層は表示領域内までは連続していない。又、ITOは導体としては抵抗が大きい。従って、ドライバICからの電気信号が上手く伝送されない。このMoO3絶縁層702は、厚膜ポリマ層のパターニング工程においてMo層が露出していることで形成されると考えられる。
【0053】
レーザ光の照射によってMo酸化物層702の一部が導体化することで、ITO層701とMo層703との接続抵抗値が大きく下がり、接続パッド部の抵抗値を下げることができる。導体化された部分が、ITO表面層とMo層とを接続する。ドライバICの接続端子からの信号は、ITO層と導体化部を介して、Mo層によって十分に伝送される。
ここで注意すべきことは、照射されるレーザ光のエネルギーは、ITO層の表面の均一性が維持される程度のエネルギー内に設定されている。これは、接続パッド部表面には、ドライバICもしくはTCPが接続されるため、表面が荒れていると、十分な接続を得ることができないからである。これは、従来のレーザ・リペア処理と大きくことなるものであることが明らかである。従来のレーザ・リペアは、配線に孔を形成することでリペア処理を行っている。本形態のリペア処理は、接続パッド部の表面を溶融せず、積層構造を破壊しない。
【0054】
所定エネルギーの赤外レーザ光が、ITO最上層側から、接続パッド部に照射される。これによって、MoO3絶縁層が加熱され、熱エネルギーによって酸素の結合が切断される。レーザ光のエネルギーが十分に小さく、温度上昇が小さいので、ITO層もMo層も溶融されず、ITO層表面の均一性も維持される。熱エネルギーによってMoO3から切り離された酸素は、拡散もしくは酸化によってMo層に移動すると考えられる。MoO3絶縁層は、酸素が切り離されることによって、導体に変化し、ITO層701とMo層703との接続抵抗が大きく低下する。尚、本実施形態においては、表面層と下層との間に形成された絶縁層についてリペア処理を行ったが、より下層に形成された絶縁層をリペア処理することも可能である。又、酸化物絶縁層に限らず、窒化物絶縁層を同様の処理により、リペアすることが可能である。
【0055】
以上のように、本実施の形態によって、PFAタイプのLCDにおける、ドライバIC実装における問題が解決される。接続パッド部の表面の均一性を維持しつつ接続パッド部の抵抗値を下げることができ、表示パネルにドライバICを実装することができる。
【図面の簡単な説明】
【図1】本実施の形態におけるPFAタイプの液晶表示装置の、画素構造を示す平面図である。
【図2】本実施の形態におけるアレイ基板の製造工程を示す断面図である。
【図3】本実施の形態における液晶表示パネルの平面図。
【図4】本実施の形態におけるリペア装置の構成図。
【図5】本実施の形態におけるゲート・ドライバ(COG)が接続される接続配線、及びそのリペアの様子を説明する図。
【図6】本実施の形態におけるデータ・ドライバ(TAB)が接続される接続配線、及びそのリペアの様子を説明する図。
【図7】本実施の形態におけるリペア前後の接続パッド部の構造を説明する断面図。
【図8】従来の技術におけるPFAタイプLCDの画素構造を説明する平面図。
【図9】従来の技術におけるPFAタイプLCDの画素構造を説明する断面図。
【符号の説明】
101 TFT、102 蓄積容量、103 ゲート電極、104 アモルファス・シリコン層、105 信号線、106 ソース/ドレイン電極、107 画素電極、401 YLFレーザ発振器、402 アッテネータ、403 可変スリット、404 ダイクロック・ミラー、405 加工レンズ、406 気体噴射ノズル、407 CCDカメラ、408 X−Yステージ、501 TFTアレイ基板端、502 CF基板端、503 引出し配線部、504、505 ドライバ間接続配線部、601 TFTアレイ基板端、602 CF基板端、603 接続パッド部、604 引き出し配線部、701 ITO最上層、702 MoO3層、703 導電性Mo層、704 導電性Al層、705 導電性Mo層、706 導体化部分、801 TFT、802 蓄積容量、803 ゲート線、804 アモルファス・シリコン層、805 信号線、806 ソース/ドレイン電極、807 画素電極、901 ゲート配線層、902 ゲート絶縁膜層、903 アモルファス・シリコン層、904 オーミック層、905 SiNxエッチング・ストッパ層、906 信号線層、907 SiNxパッシベーション層、908 厚いポリマ層、909 ITO画素電極層、
Claims (22)
- 第1の導電層と、接続パッドとして働く第2の導電層と、前記第1の導電層と前記第2の導電層との間に形成された金属酸化物層もしくは金属窒化物層とを有する、多層配線における接続方法であって、
前記第2の導電層の表面を溶融することなく前記金属酸化物層もしくは金属窒化物層を加熱して、前記金属酸化物層もしくは金属窒化物層を導体化するように設定されたエネルギーのレーザ光を前記第2の導電層側から照射することにより、前記第2の導電層と前記第1の導電層とを接続する方法。 - 前記第2の導電層は、前記多層配線の表面層であり、前記第1の導電層は第1の金属導体で形成され、前記第2の導電層は第2の金属導体で形成され、前記金属酸化物層は前記第1もしくは第2の金属導体の酸化物であり、前記金属窒化物は前記第1もしくは第2の金属導体の窒化物である、請求項1に記載の方法。
- 前記導体化は、前記レーザ光照射による熱によって、前記金属酸化物層における酸素の結合が切断されることにより前記金属酸化物が導体に変化する、あるいは前記金属窒化物層における窒素の結合が切断されることにより、前記金属窒化物が導体に変化する、請求項1に記載の方法。
- 前記レーザ光照射において、前記多層配線の表面に気体を吹き付けることによって、前記多層配線を冷却する、請求項1に記載の方法。
- 前記レーザ光照射によって、前記第2の導電層と前記金属酸化物層もしくは金属窒化物層とに、孔が形成されない、請求項1に記載の方法。
- 前記金属酸化物層はMoO 3 であり、
前記レーザの照射エネルギーは、5mJ/mm 2 以上、8mJ/mm 2 以下である、請求項1に記載の方法。 - 前記第2の導電層は、ITO( Indium Tin Oxide )で構成されており、
前記金属酸化物層は前記第1の金属導体の酸化物である、
請求項2に記載の方法。 - (イ)上表面が金属酸化物となる第1の金属層を形成するステップと、
(ロ)前記第1の金属層の上に接続パッドとして働く第2の金属層を形成するステップと、
(ハ)前記第2の金属層の表面を溶融することなくかつ前記金属酸化物を加熱して導体化するように設定されたエネルギーのレーザ光を、前記第2の金属層側から、前記金属酸化物に照射するステップとを含む、前記第2の金属層と前記第1の金属層とを接続する方法。 - 前記第2の金属層は、ITOで構成される、請求項8に記載の方法。
- マトリクッス上に配置された複数の画素を有する表示領域と、前記表示領域の外側に形成された周辺領域とを含み、
前記周辺領域にドライバIC部品と接続される接続配線部が形成されており、前記接続配線部が第1の金属層と、接続パッドとして働く第2の金属層と、前記第1及び第2の金属層の間に形成される金属酸化物層もしくは金属窒化物層とを有する多層配線構造である、表示装置の接続方法であって、
前記第2の金属層の表面を溶融することなく前記金属酸化物層もしくは金属窒化物層を加熱して導体化するように設定されたエネルギーのレーザ光を前記第2の金属層側から照射することにより、前記第2の金属層と前記第1の金属層とを接続するステップ、
を含む表示装置の接続方法。 - 前記接続配線部の前記多層配線構造を有する接続パッド部にレーザ光を照射する、請求項10に記載の接続方法。
- 前記レーザ光の照射は、前記接続配線部の表面に気体を吹き付けることによって、前記接続配線部を冷却することで行われる、請求項10記載の方法。
- 前記レーザ光を照射し、加熱して行う前記導体化は、前記接続配線部および/または接続パッドの表面の均一性を乱さない、請求項10もしくは請求項11に記載の方法。
- 前記第2の金属層は、前記接続配線部の表面層であり、前記第1の金属層は第1の金属導体から構成され、前記金属酸化物層は前記第1の金属導体の酸化物、もしくは前記金属窒化物層は前記第1の金属導体の窒化物であり、前記導体化は、前記金属酸化物の酸素の結合を切断することによって、前記金属酸化物を導体に変化させる、あるいは前記金属窒化物の窒素の結合を切断することにより、前記金属窒化物を導体に変化させる、請求項10に記載の方法。
- 前記表示装置は、前記表示領域内においてマトリックス状に配置された複数の配線の上に形成された有機絶縁体層と、前記有機絶縁体層の上に形成された複数の画素電極とを有し、
前記接続配線部は前記表示領域内に配置された配線と接続されており、
前記第2の金属層は、前記画素電極と同じ材料によって形成されている、請求項10に記載の方法。 - 前記第1の金属層はMo層であり、前記金属酸化物層はMoO 3 層であり、前記第2の金属層はITO層である、請求項10に記載の方法。
- マトリックス状に配置された、複数の信号線と複数の走査線とを有する表示装置の製造方法であって、
(a)前記複数の走査線および前記走査線の引き出し部を形成するステップと、
(b)前記複数の信号線および前記信号線の引き出し部を形成するステップと、
(c)前記複数の走査線と前記複数の信号線の交差部それぞれの近傍に画素電極層を、さらに前記引き出し部上に画素電極層を形成するステップとを含み、
前記ステップ(a)、(b)及び(c)の間に、前記信号線もしくは前記走査線の前記引き出し部に、前記信号線もしくは前記走査線を構成し表面に金属酸化物層もしくは金属窒化物層を形成する第1の金属層と、該第1の金属層の上に前記画素電極層を構成する第2の金属層とからなる引き出し配線部が形成され、該引き出し配線部の接続パッドとして働く前記第2の金属層の表面を溶融することなく前記金属酸化物層もしくは金属窒化物層を加熱して導体化するように設定されたエネルギーのレーザ光を前記第2の金属層側から照射することにより前記第1及び第2の金属層とを接続することを特徴とする、表示装置の製造方法。 - 前記ステップ(b)と前記ステップ(c)の間に、前記引き出し部を除く領域に、有機絶縁体層を形成するステップを含み、前記ステップ(c)において、前記画素電極層を前記有機絶縁体層の上に形成すると共に、前記走査線もしくは前記信号線の引き出し部の上に形成し、
前記金属酸化物層は、前記第1の金属層の酸化物であり、前記金属窒化物層は、前記第1の金属層の窒化物である、
請求項17に記載の、表示装置の製造方法。 - 前記導体化は、前記金属酸化物の酸素の結合を熱エネルギーによって切断することによって、前記金属酸化物を導体に変化させる、あるいは、前記金属窒化物の窒素の結合を熱エネルギーによって切断することによって、前記金属窒化物を導体に変化させる、請求項17に記載の製造方法。
- 前記レーザ光の照射は、前記引き出し配線部の表面に気体を吹き付けることによって、前記引き出し配線部を冷却する、請求項17に記載の製造方法。
- 前記レーザ光の照射のエネルギーは、5mJ/mm 2 以上、8mJ/mm 2 以下である、請求項17に記載の製造方法。
- 前記第1の金属層はMo層であり、前記金属酸化物層はMoO 3 層であり、前記第2の金属層はITO層である、請求項21に記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001327472A JP3610333B2 (ja) | 2001-10-25 | 2001-10-25 | 多層配線接続方法、表示装置の接続方法及び製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001327472A JP3610333B2 (ja) | 2001-10-25 | 2001-10-25 | 多層配線接続方法、表示装置の接続方法及び製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003140164A JP2003140164A (ja) | 2003-05-14 |
JP3610333B2 true JP3610333B2 (ja) | 2005-01-12 |
Family
ID=19143693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001327472A Expired - Fee Related JP3610333B2 (ja) | 2001-10-25 | 2001-10-25 | 多層配線接続方法、表示装置の接続方法及び製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3610333B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4899286B2 (ja) * | 2004-01-30 | 2012-03-21 | セイコーエプソン株式会社 | 有機el表示装置及びその製造方法、並びに電子機器 |
KR101209809B1 (ko) | 2006-03-08 | 2012-12-07 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
JP5271173B2 (ja) * | 2009-06-26 | 2013-08-21 | 三菱電機株式会社 | 画像表示素子及びその製造方法 |
-
2001
- 2001-10-25 JP JP2001327472A patent/JP3610333B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003140164A (ja) | 2003-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3413000B2 (ja) | アクティブマトリックス液晶パネル | |
US7973871B2 (en) | Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof | |
US7733431B2 (en) | Laser repair structure and method for TFT-LCD | |
US20090073335A1 (en) | Active matrix substrate and display device | |
JP2004054069A (ja) | 表示装置及び表示装置の断線修復方法 | |
KR101761276B1 (ko) | 액정 표시 장치 및 이의 리페어 방법 | |
KR20070045824A (ko) | 박막 트랜지스터, 표시판 및 그 제조 방법 | |
JP2010129859A (ja) | 表示装置 | |
US5953085A (en) | Liquid crystal display device having a storage capacitor | |
JPH08116065A (ja) | 薄膜半導体装置 | |
JP3884625B2 (ja) | 液晶表示装置及びその欠陥修復方法 | |
JP3756418B2 (ja) | 液晶表示装置及びその製造方法 | |
US6476881B2 (en) | Liquid crystal display device and defect repairing method therefor | |
JPH09113930A (ja) | アクティブマトリクス型液晶表示装置およびその断線修正方法 | |
US6605495B1 (en) | Method of forming a thin film transistor liquid crystal display | |
JP3610333B2 (ja) | 多層配線接続方法、表示装置の接続方法及び製造方法 | |
JP2800958B2 (ja) | アクティブマトリクス基板 | |
JP2004070182A (ja) | 表示装置、表示装置の画素修復方法及び表示装置の製造方法 | |
US6577357B2 (en) | Display device and defect repairing method of the same with low stacked conductor regions to facilitate laser cutting | |
JP2009151094A (ja) | 表示装置 | |
JP2019079986A (ja) | 表示装置及びその製造方法 | |
JP4755748B2 (ja) | 平面表示装置 | |
KR100293503B1 (ko) | 박막트랜지스터형 액정 디스플레이소자 및 그 장치의 리페어방법 | |
US20030025846A1 (en) | Display device, manufacturing method thereof and method of mending breakage of line in display device | |
KR100577301B1 (ko) | 액정표시소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
A601 | Written request for extension of time |
Effective date: 20040428 Free format text: JAPANESE INTERMEDIATE CODE: A601 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041012 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20041018 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |