JP3599989B2 - 電子デバイスへの負荷電流出力回路およびicテスタ - Google Patents
電子デバイスへの負荷電流出力回路およびicテスタ Download PDFInfo
- Publication number
- JP3599989B2 JP3599989B2 JP35607197A JP35607197A JP3599989B2 JP 3599989 B2 JP3599989 B2 JP 3599989B2 JP 35607197 A JP35607197 A JP 35607197A JP 35607197 A JP35607197 A JP 35607197A JP 3599989 B2 JP3599989 B2 JP 3599989B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- switch circuit
- input
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の属する技術分野】
この発明は、電子デバイスへの負荷電流出力回路およびICテスタに関し、詳しくは、被検査デバイス(以下DUT)に負荷電流を供給して出力波形状態の判定をするとき以外には、接続された端子に対して高抵抗(高い入力インピーダンス)を保持してDUTの消費電力を低減でき、精度の高いテストをすることが可能な電子デバイスへの負荷電流出力回路およびICテスタに関する。
【0002】
【従来の技術】
ICテスタでは、所定の端子をあらかじめ設定された電圧で駆動して、所定の時間後にDUTの出力端子(あるいは入出力端子,以下同じ)から出力された信号の波形について、HIGHレベル(以下“H”)か、LOWレベル(以下“L”)かを、所定のタイミングで発生するストローブ信号に応じて判定回路で判定し(以下判定モード)、期待値と比較することでDUTの動作試験あるいは性能試験等を行う。
この場合に、特定の出力端子には、“H”、“L”の出力波形に応じてあらかじめ決められた電流値、例えば、数mAから数十mAの程度の負荷電流を供給して判定が行われる。そのためにICテスタには、判定モード時にDUTの出力端子に負荷電流を供給する負荷電流供給回路が設けられている。この負荷電流供給回路は、通常、内部のダイオードスイッチ回路を介して出力端子に接続状態にされている。
【0003】
ダイオードスイッチ回路は、一般的に、ダイオードブリッジで構成され、出力端子の“H”、“L”の出力に応じて、これのダイオードをON/OFFさせて負荷電流の供給を制御する。この関係で、判定モード以外ではダイオードスイッチ回路をOFF状態にさせておく必要がある。しかし、負荷電流を供給していない状態でのDUTの出力端子から負荷電流供給回路へリークするリーク電流がこの場合に問題になる。このリーク電流は、例えば、CMOSIC(半導体集積回路)等の低消費電力デバイスの電源電流測定などに影響を及ぼさない程度のリーク電流として通常は数100nA以下であることが好ましい。そのため、ICテスタにおける負荷電流供給回路のダイオードスイッチ回路部分は、ディスクリートな回路として設けざるを得ないのが現状である。
【0004】
図5は、ICテスタの負荷電流供給回路を含む全体的な構成を示す。
図5において、ICテスタ70は、装置の制御を行うコンピュータ71と、時間基準となるクロック信号を発生する基準信号発生器54、クロック信号をもとに試験タイミング信号を発生するタイミング発生器53、試験タイミング信号からテストパターンを発生するパターン発生器55、試験タイミング信号およびテストパターン信号からテスト信号を発生する波形フォーマッタ51、DUT73に印加する試験波形の“H”,“L”の電圧レベルを生成するリファレンス電圧発生器56、そのリファレンス電圧と波形フォーマッタの出力パターン波形とを受けて、試験波形を持つテスト信号をDUT73に印加するドライバ42、ドライバ42から出力された試験波形をDUT73に与える伝送線路72、DUT73からの応答信号(出力信号)とリファレンス電圧の比較を行うコンパレータ43、コンパレータ43からの比較信号と期待値信号の比較を行う比較レジスタ52、そしてDUT73からの出力信号を得るときに、その端子に所定の負荷電流を供給し、あるいは負荷電流としてシンク電流を受ける負荷電流出力回路41等とで構成されている。
【0005】
なお、ICテスタ70において、DUT73は、パフォーマンスボードに搭載され、負荷電流出力回路41とドライバ42、コンパレータ43は、パフォーマンスボードの手前に配置された基板に搭載されている。通常、この部分は、ピンエレクトロニクス(ピンエレクトロニクス4)と呼ばれている。
近年、ICテスタでは、波形フォーマッタ51と、比較レジスタ52と、タイミング発生器53と、基準信号発生器54と、パターン発生器55と、リファレンス電圧発生器56と、ピンエレクトロニクス4とをDUT73のピン対応に設けたパーピン方式が採用されている。その結果、このような回路基板がそれぞれI/Oピン数×測定デバイス数だけ用意され、複数のDUT73に対してそれぞれの応答信号(出力端子からの出力信号)を同時に試験している。
【0006】
【発明が解決しようとする課題】
負荷電流出力回路41は、IC化されたものではなく、図6に示すように4つのダイオードDからなるダイオードブリッジのスイッチ回路10と、2つの定電流源211,221およびスイッチ回路212,222と、バッファアンプ32と、差動増幅器39とで構成されている。スイッチ回路212,222は、制御端子95に加えられるインヒビット信号INHによりON/OFFされて、切換られれる。ダイオードブリッジのスイッチ回路10と定電流源211,221の電流経路を切断したときには電流バッファ32と入出力端子(I/O端子)92は、ダイオードにより電気的に切り離れた高抵抗モード(DUTの出力端子からみた入力インピーダンスが高い抵抗値になっている状態)になる。
ここで、負荷電流出力回路41は、ICテスタ70においてDUT73の電流負荷をする回路として使用されるので、負荷電流出力回路41を測定系(出力波形判定系)から電気的に切り離す必要があるときには前記の高抵抗モードになる。高抵抗モード時の負荷電流出力回路41からのリーク電流は、他のテスト動作に影響を及ぼさないような値でなければならない。
このリーク電流の条件を満たすため、従来の負荷電流出力回路では、ダイオードブリッジのスイッチ回路10を構成するダイオードにリーク電流が少ない特性の素子を使用している。
【0007】
したがって、従来のICテスタにあっては、負荷電流出力回路のダイオードスイッチ回路部分をディスクリートな回路として設けざるを得ない。しかも、多数のピンエレクトロニクス回路を使用する関係でディスクリートな回路を設けることでICテスタが大型化する問題がある。また、ダイオードスイッチ回路部分をディスクリートな回路で構成すると、ダイオードスイッチ回路(ダイオードブリッジ)とバッファアンプ間の経路の配線長が長くなる。さらに、経路中に集積回路のパッケージピンによるインダクタが存在するために、負荷電流出力回路の出力端子電圧が高速に変化しても、経路の電流追従が難しくなる問題がある。そのために、出力信号の周波数が高くなると高速な応答ができなくなり、精度の高い測定ができない。
【0008】
一方、IC化する場合には、低リーク電流のダイオードとトランジスタ素子の両者を、両者の性能を落とさず同一基板上に形成することが困難である。また、両者を同一基板上に生成するためには高価な金属材料と特殊な製造プロセスが必要になる。IC化するためのダイオードをトランジスタで形成することもできるが、動作が遅く、耐圧は低い。耐圧があり、動作が速いダイオードとして、例えば、ショットキー・ダイオードを集積化することもできるが、タングステン等の一般に使用される金属材料を用いるものはリークが大きい。このようなダイオードを同一基板上に集積化するとダイオードスイッチ回路と負荷電流供給回路との接続パスは短くできる反面、ダイオードスイッチ回路から他の回路へのリーク電流が大きくなり、DUTの出力端子から流出する電流リークによりDUT側での消費電力が増加して測定精度が落ちる。そのため、従来の負荷電流出力回路では、ダイオードブリッジのスイッチ回路は、集積回路の外部に個別部品の低リークダイオードを設ける構成となっている。
この発明の目的は、このような従来技術の問題点を解決するものであって、ダイオードスイッチ回路を含めて負荷電流出力回路をIC化してもリーク電流を低減することができ、高速応答ができる電子デバイスへの負荷電流出力回路およびICテスタを提供することにある。
【0009】
【課題を解決するための手段】
このような目的を達成するための発明の電子デバイスへの負荷電流出力回路およびICテスタの特徴は、設定電圧を一方の入力に受け他方の入力に出力側の電圧が帰還されて一方の入力電圧と他方の入力電圧との差に応じた電圧出力を発生する比較増幅器と、この比較増幅器の出力電圧を受け比較増幅器の前記他方の入力に出力を帰還させるバッファアンプと、第1の端子にこのバッファアンプからの出力電圧を受け、第2の端子が被検査デバイスに接続されたダイオードブリッジからなるダイオードスイッチ回路と、バッファアンプの入力と出力とを遮断するスイッチ回路とを備えていて、比較増幅器とバッファアンプとダイオードスイッチ回路とが1つのICに集積化され、第2の端子における入力インピーダンスを高抵抗に設定するときにスイッチ回路によりバッファアンプの入力と出力とを遮断しかつダイオードスイッチ回路をOFF状態に設定するものである。
【0010】
さらに、この発明の具体的な構成としては、このICに比較増幅器とバッファアンプとダイオードスイッチ回路と同時に集積化された第1、第2の定電流源を有していて、バッファアンプがプッシュプル動作のボルテージフォロアであり、スイッチ回路がバッファアンプの最終段トランジスタをカットオフする第1のスイッチ回路と初段のトランジスタをカットオフする第2のスイッチ回路とからなり、ダイオードスイッチ回路がダイオードブリッジの第3の端子に第1の定電流源からの電流を第3のスイッチ回路を介して受け、このダイオードブリッジの第4の端子から流出する電流を第4のスイッチを介して第2の定電流源に流すものであり、被検査デバイスが出力信号を発生しないときあるいはテストのために出力信号の状態を判定するタイミングにないときに高抵抗に設定するときとされて第1および第2のスイッチ回路により最終段トランジスタと初段のトランジスタをカットオフさせるとともに第3のスイッチ回路と第4のスイッチ回路とをOFFにし、これによりダイオードスイッチ回路がバッファアンプと第1および第2の定電流源とから切り離されるものである。
【0011】
【発明の実施の形態】
このように、負荷電流出力回路のバッファアンプの入力側と出力側とを遮断するスイッチ回路を設けて、1つのICとして集積化し、高抵抗モード時に、スイッチ回路を動作させてバッファアンプの入力側と出力側を遮断して、かつ、例えば、逆バイアス等によりブリッジのダイオードをOFFにすることでダイオードスイッチ回路をOFF状態に設定する。このようにすれば、ダイオードスイッチ回路の入力端子と出力端子とを切り離すことができるので、IC化されていてもリーク電流を低減することができる。
これにより、負荷電流を供給して出力信号の状態を測定するとき以外の高抵抗モード時においては、リーク電流が低減してDUTからみた消費電流を低減することができる。しかも、バッファアンプとともにダイオードスイッチ回路がIC化されているので、これらの間のパスが短くなり、経路上のインダクタ値を少なくできる。
その結果、高速に応答する負荷電流出力回路を実現でき、DUTの出力信号が高い周波数のものになっても、負荷電流出力回路がそれに追従することができる。
【0012】
さらに、ダイオードスイッチ回路を含めてIC化できることにより小形、かつ低価格な負荷電流出力回路になり、多数のピンエレクトロニクス回路を使用するICテスタの小形化、および低価格化を実現できる。
【0013】
【実施例】
図1は、この発明によるICテスタにおける負荷電流出力回路を中心とするブロック図である。
92は、負荷電流出力回路410が接続された入出力端子(I/O端子)であり、ドライバ42により所定の波形信号が入力された後にI/O切換スイッチ42aがOFFにされて入出力切換が行われ、ドライバ部42がI/O端子92から切り離される。そして、I/O端子92の出力のタイミングに合わせてその手前でダイオードブリッジからなるダイオードスイッチ回路1に電流が流されてON状態にされる。このとき、ダイオードスイッチ回路1の入力端子Aの電圧は、“H”と“L”の中間電圧に設定される。その出力端子Bは、DUT73に接続されている。なお、負荷電流出力回路410は、1つのICの中に集積化された回路である。
【0014】
そこで、DUT73のI/O端子92の出力が“H”のときには、ダイオードブリッジの入力端子Aが出力端子Bよりも低くなる。そのため、I/O端子92から流出する電流がダイオードブリッジの導通したダイオードD4を通してシンクされる。その電流値(シンク電流値)は、通常、数mAから数十mAの範囲のある値を採る。同様に、I/O端子92の出力が“L”のときには、ダイオードブリッジの導通したダイオードD2を通してI/O端子92に電流が流出する。その電流値(ソース電流値)も数mAから数10mAの範囲のある値を採る。ソース電流,シンク電流の値は、ダイオードスイッチ回路1のダイオードブリッジによるアナログスイッチをON/OFF制御する側の端子のうちの上流に位置するソース電流流入端子と下流に位置するシンク電流流出端子の2つの端子にそれぞれ接続された定電流部21,22において流れる電流値で決定され、通常、プログラマブルに設定可能である。
なお、ここでのダイオードブリッジは、通常、アナログスイッチとして使用されるダイオードブリッジの入力側から出力側への信号伝達以上の電圧差を入出力端子間に与えてソース電流流入端子の電流を出力端子に流出し、あるいは、出力端子の電流をシンク電流流出端子へとシンクさせる電流切換動作をさせるものである。
【0015】
定電流部21は、定電流源211とスイッチ回路212からなる。定電流源211は、I/O端子92へソース電流を流す電流源であり、電源電圧ラインV ccに接続されている。定電流部22は、定電流源221とスイッチ回路222からなる。定電流源221は、I/O端子92からのシンク電流を受ける電流源であり、グランドGNDより低い負側の電源ラインVEEに接続されている。ここで、I1は、定電流源211の電流値であり、I2は、定電流源221の電流値である。
DUT73の出力信号が“L”から“H”へと変化するときには、負荷電流出力回路41は、出力信号“L”,“H”に応じて、図2に示すように、I1からI2に変化するような電流出力になる。逆の場合には、I2からI1に変化するような電流出力になる。なお、図中、VTは、設定電圧入力端子91に設定される電圧である。
【0016】
I/O端子92にこのような負荷電流が加えられた状態において、出力波形の判定がコンパレータ部431と432でそれぞれ行われる。コンパレータ部431は、“H”側の判定を行うものであって、“H”に対応するハイレベルの基準電圧信号VHが比較基準側の端子に加えられている。コンパレータ部432は、“L”側の判定を行うものであり、“L”に対応するローレベルの基準電圧信号VLが比較基準側の端子に加えられている。なお、各コンパレータに与えられる判定タイミングを決定するストローブ信号は省略してある。
【0017】
次に、このような負荷電流を発生する負荷電流出力回路410の構成について詳細に説明する。
負荷電流出力回路410は、ショットキー・ダイオードD1,D2,D3,D4のブリッジで構成されるダイオードスイッチ回路1と、定電流部21および22と、バッファ部3とからなる。この回路は、通常、I/O端子92にDUT73を接続して使用される。
バッファ部3は、設定電圧入力端子91の電圧VTをダイオードスイッチ回路1の入力端子Aに伝送して設定する回路である。バッファ部3は、バッファアンプ31と疑似バッファ部36と差動増幅器39で構成される。
【0018】
バッファアンプ31は、正相側(プッシュ側)と逆相側(プル側)にそれぞれ設けられた2つのエミッタフォロア311,312からなる入力段エミッタフォロア回路313と入力段エミッタフォロア回路313からそれぞれの位相出力を受ける全帰還の直流結合プッシュプル出力段バッファアンプ32とからなり、全体としてボルテージフォロアを構成する。
出力段バッファアンプ32は、プッシュ側のアンプ321とプル側のアンプ322とで構成され、これらの出力は入力段に全帰還される。これによりバッファアンプ31は、実質的に電圧利得が1倍の電流バッファになっていて、ダイオードスイッチ回路1の入力端子に設定電圧入力端子91の電圧信号VTと同じ電圧信号を発生し、これに応じて決定される電流を入力端子Aへ流出し、あるいは入力端子Aから電流をシンクさせる。いわゆる、入力端子Aの電圧をVTに維持するためにプッシュプル動作をするバッファアンプである。
エミッタフォロア311,312のトランジスタQ11,Q12のエミッタ側にそれぞれ設けられたスイッチ回路316と317は、それぞれバイアス電流を遮断する回路である。また、プッシュ側のアンプ321とプル側のアンプ322のトランジスタQ5,Q8のベースと電源ラインVcc,VEEとの間にそれぞれ設けられたスイッチ回路314と315とは、それぞれの出力段トランジスタQ5,Q8をカットオフさせる回路である。これらスイッチ回路は、制御端子95に入力されるインヒビット信号INHによりON/OFFされて、バッファアンプ31の入力と出力とを切断する。その動作については後述する。
【0019】
ここでのバッファアンプ31は、直結結合のDC電圧の設定アンプであるので、電流吐き出し側を正相側(プッシュ側)とし、電流シンク側を逆相側(プル側)とする。正相側のエミッタフォロア311は、PNP型のトランジスタQ11を有していて、そのエミッタがスイッチ回路316を介してバイアス電流を流す定電流源311aに接続され、さらにこの定電流源311aが電源ラインVccに接続され、これからバイアス電流を受ける。トランジスタQ11のベースは、差動増幅器39の出力端子Cに接続され、コレクタは、負側の電源ラインVEEに接続され、エミッタが出力段バッファアンプ32の入力段トランジスタQ6のベースに接続されて出力が取り出される。
逆相側のエミッタフォロア312は、NPN型のトランジスタQ12を有していて、そのエミッタがスイッチ回路317を介してバイアス電流を流す定電流源312aに接続され、さらにこの定電流源312aが負側の電源ラインVEEに接続され、これにバイアス電流をシンクさせる。トランジスタQ12のベースは、差動増幅器39の出力端子Cに接続され、コレクタは、電源ラインVccに接続され、エミッタが出力段バッファアンプ32の入力段トランジスタQ10のベースに接続されて出力が取り出される。
【0020】
出力段バッファアンプ32は、これの入力段にエミッタ結合のプッシュプル接続のNPN型のトランジスタQ6とPNP型のトランジスタQ9とを有している。そして、トランジスタQ6のコレクタは、アクティブ負荷として設けられたカレントミラー接続されたダイオード接続の入力側PNP型トランジスタQ7のコレクタに接続され、これのエミッタが電源ラインVccに接続されている。出力段であるPNP型トランジスタQ5は、前記のカレントミラー接続の出力側トランジスタである。これのエミッタが電源ラインVccに接続され、そのコレクタがダイオードスイッチ回路1の入力端子Aに接続されている。
トランジスタQ9のコレクタは、アクティブ負荷として設けられたカレントミラー接続されたダイオード接続の入力側NPN型トランジスタQ10のコレクタに接続され、これのエミッタが負側の電源ラインVEEに接続されている。出力段であるNPN型トランジスタQ8は、前記のカレントミラー接続の出力側トランジスタであり、そのエミッタが負側の電源ラインVEEに接続され、そのコレクタがダイオードスイッチ回路1の入力端子Aに接続されている。
【0021】
出力段トランジスタQ5,Q8は、入力側のトランジスタQ7,Q10に対してここでは、それぞれ4倍のエミッタ面積比を持つ。したがって、トランジスタQ6,Q7,Q5により形成されるプッシュ側のアンプ321とトランジスタQ9,Q10,Q8により形成されるプル側のアンプ322とは、それぞれに電流増幅アンプになっている。これにより、出力段トランジスタQ5,Q8のコレクタが共通に接続されたプッシュプル回路となり、入力端子Aに電流出力を発生するとともに、この入力端子Aが入力段トランジスタQ6、Q9のエミッタ結合端子Eに直結されて出力電圧が入力段側に全帰還されるバッファアンプが形成される。このとき、入力段トランジスタQ6、Q9のエミッタ結合端子Eの電圧は、入力段エミッタフォロア回路313との関係で差動増幅器39の出力端子Cに等しくなるので、入力端子Aの電圧は、出力端子Cに追従する。その結果、差動増幅器39の入力電圧に対して入力段エミッタフォロア回路313と出力段バッファアンプ32とによりボルテージフォロアが構成される。
【0022】
このボルテージフォロアについて説明すると、トランジスタQ11のエミッタは、差動増幅器39の出力端子C(ベース電圧)から1VF(ただし、1VFは、エミッタ・ベース間の順方向電圧降下)高い。トランジスタQ11のエミッタは、トランジスタQ6のベースに接続され、これのベース電圧は、エミッタ結合端子Eの電圧よりも1VF高い。これにより出力端子Cとエミッタ結合端子Eの端子が等しくなる。このエミッタ結合端子Eは、出力側に結合されていて直流で全帰還され、プッシュ側のアンプ321とプル側のアンプ322とは電圧利得が1であり、入力段への帰還電圧は、エミッタフォロア311,312の出力が入力に対して1VF上下にシフトする分の1VFだけ補正がなされている。その結果として全体がボルテージフォロアになる。
【0023】
ここで、スイッチ回路314をONにするとトランジスタQ5およびQ7はカットオフ状態になり、入力段のトランジスタQ6との接続が切断される。同様に、スイッチ回路315をONにするとトランジスタQ8およびQ10はカットオフ状態になり、入力段のトランジスタQ9との接続が切断される。一方、これらのスイッチがOFFになれば、前記したバッファアンプ32がバッファ動作をする。入力段エミッタフォロア回路313は、スイッチ回路316をOFFにするとトランジスタQ11はカットオフ状態になり、差動増幅器39の出力端子CとトランジスタQ6との間が遮断される。また、スイッチ回路317をOFFにするとトランジスタQ12はカットオフ状態になり、差動増幅器39の出力端子CとトランジスタQ9との間が遮断される。一方、これらのスイッチがONになれば、入力段エミッタフォロア回路313は、エミッタフォロアとしての動作をする。
なお、スイッチ回路314,315は、インヒビット信号INHをインバータ33を介して受けてONになり、スイッチ回路316,317は、インヒビット信号INHを受けてOFFになる。
【0024】
さて、I/O端子92の端子電圧、すなわち、DUT73の端子電圧が設定電圧入力端子91の設定電圧VTより低いときには、言い換えれば、I/O端子92に“L”の出力信号が発生したときには、ダイオードスイッチ回路1の入力端子Aが出力端子Bよりも高いので、ダイオードD1とD4がOFFになり、ダイオードD2とD3がONになる。その結果、定電流部21から電流値I1がダイオードD2を介してI/O端子92を経由してDUT73へ至る経路でソース電流が流れる。また、出力段バッファアンプ32のプッシュ側のアンプ321(トランジスタQ5)の出力電流がダイオードD3を通して定電流部22へと流れる。
【0025】
I/O端子92の端子電圧が設定電圧入力端子91の設定電圧VTより高いとき、言い換えれば、I/O端子92に“H”の出力信号が発生したときには、ダイオードスイッチ回路1の入力端子Aが出力端子Bよりも低くなるので、ダイオードD1とD4がONになり、ダイオードD2とD3とがOFFになる。その結果、DUT73からI/O端子92を経由して電流値I2がダイオードD4を介して定電流部22へと流れる。また、定電流部21の電流I1は、ダイオードD1を通して出力段バッファアンプ32のプル側のアンプ322(トランジスタQ8のシンク電流として)へと流れる。
先に説明したように、前者がソース電流であり、後者がシンク電流である。なお、設定電圧入力端子91の電圧信号VTは、図5のリファレンス電圧発生器56から送出されて設定される。この電圧信号VTは、例えば、“H”が3Vで“L”が0Vのときには、1.5Vである。
【0026】
ICテスタ70が判定動作モードにないときには、あるいは、“H”,“L”の出力タイミングにないときは、インヒビット信号INHが発生する。このインヒビット信号INHは、例えば、図5のタイミング発生器53、波形フォマッタ51あるいはパターン発生器95から発生させることができる。なお、このとき、このインヒビット信号INHは、“L”有意の信号とすることができる。
インヒビット信号INH(例えば、INHが“L”になっているとき)は、スイッチ回路314,315をインバータ33を介してONにし、スイッチ回路316,317をOFFにする。これにより負荷電流出力回路410は、周囲の回路から切り離されて高抵抗モードに切換えられる。その結果、DUT73のI/O端子92は、バッファ部3の信号経路から電気的に切り離される。なお、インヒビット信号INHを受けていないとき(例えば、INHが“H”になっているとき)には、スイッチ回路314,315は、OFFになり、スイッチ回路316,317はONになる。そして、前記した負荷電流出力回路410の動作により所定の負荷電流がI/O端子92に出力される。
【0027】
ダイオードスイッチ回路1は、前記したように、4つショットキー・ダイオードD1,D2,D3,D4のブリッジで構成され、ソース電流とシンク電流との切換えを行い負荷電流を発生させる。これらをショットキー・ダイオードで構成することにより耐圧もあり高速な応答をする切換えスイッチ回路にすることができる。
また、定電流源211、221は、通常は、プログラマブル定電流源とするが、図ではこの関係を図示していない。これは、例えば、この各定電流源211,221の電流値を、図5のコンピュータ71からシステムバス6を介して設定することで調整できる。あるいは図5のパターン発生器55からデータ設定することによりD/A変換回路を介してリアルタイムで電流値を変更することも可能である。なお、このプログラマブル定電流源の構成例としては、電流源に基準抵抗および差動増幅器を設ける方法などがある。
【0028】
次に、バッファ部3の疑似バッファ部36について説明する。
疑似バッファ部36は、バッファアンプ31とほぼ同一の回路特性を持たせたボルテージフォロアである。これの出力電圧を差動増幅器39の(−)入力端子に帰還させる。差動増幅器39は、ここでは、比較増幅器を構成していて(+)入力端子が設定電圧入力端子91に接続されている。
これにより、差動増幅器39は(−)入力端子の電圧が(+)入力端子に一致するまで動作して疑似バッファ部36の出力電圧が設定電圧入力端子91の電圧値VTに一致するようにバッファアンプ31及び疑似バッファ部36を制御する。疑似バッファ部36はバッファアンプ31とほぼ同一の回路特性を持つので、バッファアンプ37と疑似バッファ部36の出力電圧は同一であり、従って、ダイオードスイッチ回路1の入力端子Aの電圧が設定電圧入力端子91の電圧VTになる。
【0029】
このような疑似バッファ部36のダミー回路を設ける理由は、バッファアンプ31とほぼ同一の回路特性を持った疑似バッファ部36を設けることによって、あらかじめ図1中のダイオードブリッジの入力端子Aに発生させる電圧を疑似バッファ部36の出力端子であるD点の電圧として確保することができる点にある。なお、バッファアンプ31のスイッチ回路316と317に対応するスイッチ回路としてスイッチ回路316aと317aを設け、スイッチ回路314と315に対応するスイッチとしてスイッチ回路314aと315aを設ける。これらのスイッチ回路は、スイッチ回路316aと317aをONにし、スイッチ回路314aと315aをOFFにしておき、疑似バッファ部36を動作させておき、帰還ループが常時動作して差分増幅器39は正常動作を常時するようにする。これにより、判定モードに入る手前あるいはDUT73が信号を出力する手前のタイミングにおいて正しい電圧をあらかじめ差動増幅器39の出力として設定できる。その結果、出力信号の高速切換えに対応できる。
【0030】
なお、疑似バッファ部36に同一の回路特性を持たせる方法の一例としては、両回路の素子配置を相似にし、また回路を近接して素子特性をほぼ同一にする方法がある。
【0031】
さて、図1の負荷電流出力回路410の特徴としては、ダイオードスイッチ回路1が、スイッチ回路212,スイッチ回路222、スイッチ回路314,315,スイッチ回路316,317とにより、定電流部211および221とバッファ部3から電気的に切り離せることにある。これら6個のスイッチ回路をON/OFFすることにより高抵抗モード時にはI/O端子92へ至る電流経路は全て高抵抗になり、IC化した状態であっても、ディスクリートでスイッチ回路を構成した場合と同様にI/O端子92からの漏れ電流が少なくなる。
さらに、ここでの回路は、バッファアンプ31の出力段バッファアンプ32の入力段がエミッタ結合のプッシュプル接続のNPN型のトランジスタQ6とPNP型のトランジスタQ9とからなる相補型とされ、さらに、出力段においてもPNP型のトランジスタQ5とNPN型のトランジスタQ8とからなる相補型されているので、アイドリング電流が少なくて済み、この分、リーク電流も少なくできるので、動作時の消費電力を低減できる。特にICテスタは、このうような回路を多数必要とするので、これにより装置全体の消費電力を抑えることができる。また、消費電力を抑えることにより回路基板の温度上昇を抑えることが可能であるので、回路基板をより小さなパッケージに収めることができ、この回路を多数使用するICテスタの小形化が可能であり、測定精度も向上する。
【0032】
なお、ダイオードブリッジのスイッチ回路は、通常、アナログスイッチとして上流側を低い電圧に、下流側を高い電圧にすれば、4つのブリッジのダイオードが逆バイアスになってOFFになるが、この場合、バッファ部3とダイオードスイッチ回路1の入力端子とが接続されていると完全な逆バイアスを設定し難い。しかし、前記のようにバッファ部3にスイッチ回路を設けて、このバッファアンプの入力と出力との間を切り離した状態で逆バイアスにすると、その分、確実にダイオードブリッジがOFF状態になり、これの入出力の切り離しが確実にできる。
しかし、この場合には、逆バイアスに設定する電力が必要になる関係から、また、そのような回路を集積化しなければならないことから、前記よりも消費電力が多くなる欠点がある。この点、前記のように6つのスイッチ回路を設ける回路では、ダイオードブリッジ部分を他の回路から孤立させることで消費電力の低減とともにリーク電流をいっそう低減できる利点がある。
【0033】
ところで、負荷電流出力回路410は、同一チップ上に形成している。そのためバッファ部3からダイオードスイッチ回路の入力端子Aまでおよび出力端子Bまでのインダクタンス成分が低減される。このインダクタンス成分が大きくなると、インダクタンスに蓄えられたエネルギにより電流変化が阻害され、電流応答速度が遅くなる。図1の負荷電流出力回路410は、ダイオードスイッチ回路1と近接して、定電流部21、定電流部22、バッファ部3を同一チップに配置し、かつ、出力端子に近いところに配置することにより配線およびボンディングワイヤのインダクタンスを減らし、出力端子B点までのパスを短くすることができるので、電流応答速度を改善することができる。
【0034】
図3の負荷電流出力回路411は、バッファアンプ31から図1におけるスイッチ回路316および317を省いて、プッシュ側のアンプ321およびプル側の322における全帰還のラインにスイッチを挿入してこのラインを切断することで、バッファアンプ31の入力側と出力側とを遮断するようにしたものである。すなわち、この実施例では、図1の回路において、スイッチ回路316および317は削除され、エミッタ結合端子Eと入力端子Aとの間にダイオードブリッジのスイッチ回路34が設けられている。このスイッチ回路34が制御端子95に入力されるインヒビット信号INHによりダイオードスイッチ回路1の出力側を高抵抗に設定する時に遮断される。スイッチ回路34は、スイッチ回路314,315のONとともにOFFにされる。その他の構成は、図1と同様である。スイッチ回路34は、ダイオード接続のトランジスタからなるダイオードQ1,Q2,Q3およびQ4からなるダイオードブリッジのアナログスイッチ341と、アナログスイッチ341の上流側の制御端子をスイッチ回路342,定電流源344を介して電源ラインVccに接続し、下流側の制御端子をスイッチ回路343,定電流源345を介して負側の電源ラインVEEに接続して構成される。スイッチ回路342、343をOFFすることでE点からA点に至る電流経路をインヒビット信号INHに応じて切断し、バッファアンプ31の入力と出力とを遮断する。
【0035】
ここで、アナログスイッチ341は、スイッチ342,343がONにされ、この回路が接続されて定電流源344,345によるバイアス電流が流れている状態でONになる。このとき、E点の電圧とA点の電圧は等しく、また、E点からアナログスイッチ341へ流れる電流量とアナログスイッチ341からA点へ流れる電流量は等しい。したがって、スイッチ回路342および343を接続すると、E点とA点は電気的に接続状態になる。また、スイッチ342および343を切断すると、アナログスイッチ341へはバイアス電流が流れないためにOFFになる。
この場合、接続E,A点間の漏れ電流を防ぐため、アナログスイッチ341を構成する整流素子には、逆方向電流の少ない素子を用いるとよい。逆方向電流の少ない整流素子の一例として、トランジスタのベースエミッタ間を接続して、コレクタとの間のPN接合を利用したダイオードを用いるとよい。なお、このアナログスイッチ341は、ダイオードスイッチ回路1ほどの高速な動作速度が要求されないので、通常のトランジスタで造ることができるが、その耐圧は、高い方がよい。トランジスタのベースエミッタ間を接続して、コレクタとの間のPN接合を利用すると、ベース・エミッタ間のダイオードよりも高い耐圧を得ることができるのでこれを利用したのが次に示す図4である。
【0036】
図4は、アナログスイッチ341の他の具体例である。図4中にダイオード接続のトランジスタQ1からQ4として示すように、NPNトランジスタのコレクタ端子を負極、ベース端子を陽極とし、ベース端子とエミッタ端子を接続して形成したPNダイオードを利用する。
これの利点について説明すると、スイッチ回路212,222,342,343を切断し、スイッチ314および315を接続した高抵抗モードでは、A,C点間に電位差を生じる。図1の負荷電流出力回路410では、この電位差がトランジスタQ6とQ11、およびQ 9とQ12に印加されるので、設定電圧入力端子91とI/O端子92間の印加電圧は、トランジスタQ6とQ11、およびQ 9とQ12のベースエミッタ逆耐圧を超えないように設定する必要がある。この点、図3の負荷電流出力回路411において、図4に示すアナログスイッチ341を用いると、トランジスタQ6とQ11、およびQ 9とQ12には常時バイアス電流が流れているので、端子C点と端子E点の電位は同じである。そのため、発生する電位差はアナログスイッチ341に印加されることになる。このとき、図4のアナログスイッチ341に、耐圧が高い整流素子を使用することにより、設定電圧入力端子91とI/O端子92間の印加電圧を大きく採ることができる。
【0037】
以上説明してきたが、実施例では、ダイオードスイッチ回路のダイオードブリッジに対して上流側の定電流源と下流側の定電流源との間にスイッチ回路を設けてダイオードブリッジ回路を切り離しているが、これは、ダイオードブリッジ回路をOFF状態にするものであってもよい。なお、ダイオードブリッジのダイオードは高速動作が要求されないときには、トランジスタにより形成されるダイオードであってもよいことはもちろんである。そうでないときには、PN接合からなる本来のダイオードを形成してIC化することが好ましい。
図4に示す具体例では耐圧が高い整流素子としてNPNトランジスタのコレクタを負極、ベースを陽極としたものを用いたが、PNPトランジスタで同様に構成しても良い。
また、実施例のバッファアンプは、ボルテージフォロアに限定されない。さらに、ダイオードブリッジ回路のダイオードは、ショットキー・ダイオードに限定されるものではない。
【0038】
【発明の効果】
以上説明してきたが、この発明にあっては、負荷電流出力回路のバッファアンプの入力側と出力側とを遮断するスイッチ回路を設けて、1つのICとして集積化し、高抵抗モード時に、スイッチ回路を動作させてバッファアンプの入力側と出力側を遮断して、かつ、例えば、逆バイアス等によりブリッジのダイオードをOFFにすることでダイオードスイッチ回路をOFF状態に設定する。このようにすれば、ダイオードスイッチ回路の入力端子と出力端子とを切り離すことができるので、IC化されていてもリーク電流を低減することができる。
これにより、負荷電流を供給して出力信号の状態を測定するとき以外の高抵抗モード時においては、リーク電流が低減してDUTからみた消費電流を低減することができる。しかも、バッファアンプとともにダイオードスイッチ回路がIC化されているので、これらの間のパスが短くなり、経路上のインダクタ値を少なくできる。
その結果、高速に応答する負荷電流出力回路を実現でき、DUTの出力信号が高い周波数のものになっても、負荷電流出力回路がそれに追従することができる。
【図面の簡単な説明】
【図1】図1は、この発明によるICテスタにおける負荷電流出力回路を中心とするブロック図である。
【図2】図2は、負荷電流出力回路のI/O端子へ送出する負荷電流の電流−電圧特性の説明図である。
【図3】図3は、カレント切換スイッチを有する負荷電流出力回路の一実施例の回路図である。
【図4】図4は、図3の負荷電流出力回路におけるアナログスイッチの具体例の説明図である。
【図5】図5は、負荷電流出力回路を備えたICテスタの全体的な構成の説明図である。
【図6】図6は、従来の負荷電流出力回路の回路図である。
【符号の説明】
1…ダイオードブリッジ、21…定電流部、
22…定電流部、3…バッファ部、
31…バッファアンプ、311,312…エミッタフォロア、
32…出力段バッファアンプ、
36…疑似バッファ部、
314、315、316、317…スイッチ回路、
39…差動増幅器、4…ピンエレクトロニクス、
410,411,412…負荷電流出力回路、42…ドライバ、
43…コンパレータ、431…コンパレータ部、
432…コンパレータ部、91…設定電圧入力端子、
92…I/O端子、INH…インヒビット信号。
Claims (6)
- 設定電圧を一方の入力に受け他方の入力に出力側の電圧が帰還されて前記一方の入力電圧と前記他方の入力電圧との差に応じた電圧出力を発生する比較増幅器と、この比較増幅器の出力電圧を受け前記比較増幅器の前記他方の入力に出力を帰還させるバッファアンプと、第1の端子にこのバッファアンプからの出力電圧を受け、第2の端子が被検査デバイスに接続されたダイオードブリッジからなるダイオードスイッチ回路と、前記バッファアンプの入力と出力とを遮断するスイッチ回路とを備え、前記比較増幅器と前記バッファアンプと前記ダイオードスイッチ回路とが1つのICに集積化され、前記第2の端子における入力インピーダンスを高抵抗に設定するときに前記スイッチ回路により前記入力と前記出力とを遮断しかつ前記ダイオードスイッチ回路をOFF状態に設定する電子デバイスへの負荷電流出力回路。
- さらに、前記ICに前記比較増幅器と前記バッファアンプと前記ダイオードスイッチ回路と同時に集積化された第1、第2の定電流源を有し、前記バッファアンプは、プッシュプル動作のボルテージフォロアであり、前記スイッチ回路は、前記バッファアンプの最終段トランジスタをカットオフする第1のスイッチ回路と初段のトランジスタをカットオフする第2のスイッチ回路とからなり、前記ダイオードスイッチ回路は、前記ダイオードブリッジの第3の端子に前記第1の定電流源からの電流を第3のスイッチ回路を介して受け、このダイオードブリッジの第4の端子から流出する電流を第4のスイッチを介して前記第2の定電流源に流すものであり、前記被検査デバイスが出力信号を発生しないときあるいはテストのために出力信号の状態を判定するタイミングにないときに前記高抵抗に設定するときとされて前記第1および第2のスイッチ回路により前記最終段トランジスタと前記初段のトランジスタをカットオフさせるとともに前記第3のスイッチ回路と前記第4のスイッチ回路とをOFFにし、これにより前記ダイオードスイッチ回路が前記バッファアンプと前記第1および第2の定電流源とから切り離される請求項1記載の電子デバイスへの負荷電流出力回路。
- さらに、前記ICに前記比較増幅器と前記バッファアンプと前記ダイオードスイッチ回路と同時に集積化された第1、第2の定電流源を有し、前記バッファアンプは、プッシュプル動作のボルテージフォロアであり、前記スイッチ回路は、前記バッファアンプの最終段トランジスタをカットオフする第1のスイッチ回路と、前記出力から入力への帰還ラインを遮断する第5のスイッチ回路とからなり、前記ダイオードスイッチ回路は、前記ダイオードブリッジの第3の端子に前記第1の定電流源からの電流を第3のスイッチ回路を介して受け、このダイオードブリッジの第4の端子から流出する電流を第4のスイッチを介して前記第2の定電流源に流すものであり、前記被検査デバイスが出力信号を発生しないときあるいはテストのために出力信号の状態を判定するタイミングにないときに前記高抵抗に設定するときとされて前記第1および第5のスイッチ回路により前記最終段トランジスタをカットオフし前記帰還ラインを遮断するとともに前記第3のスイッチ回路と前記第4のスイッチ回路とをOFFにし、これにより前記ダイオードスイッチ回路が前記バッファアンプと前記第1および第2の定電流源とから切り離される請求項1記載の電子デバイスへの負荷電流出力回路。
- さらに、前記ダイオードブリッジを構成するダイオードはショットキー・ダイオードであり、前記バッファアンプと等価の動作をするダミー回路が設けられ前記比較増幅器の出力をこのダミー回路で受けてこのダミー回路の出力を前記他方入力に送出し、前記ダミー回路も前記ICに前記第1、第2の定電流源と同時に集積化され、前記高抵抗に設定する制御信号を受けて前記第1、第2、第3および第4のスイッチ回路がOFFにされあるいは前記第1、第3、第4および第5のスイッチ回路がOFFにされる請求項2又は3項記載の電子デバイスへの負荷電流出力回路。
- 前記バッファアンプは、エミッタフォロアの入力段と全帰還のプッシュプル増幅器の出力段とからなり、前記プッシュプル増幅器は、前記入力段と出力段が相補型のプッシュプル回路で構成されている請求項1記載の電子デバイスへの負荷電流出力回路。
- 設定電圧を一方の入力に受け他方の入力に出力側の電圧が帰還されて前記一方の入力電圧と前記他方の入力電圧との差に応じた電圧出力を発生する比較増幅器と、この比較増幅器の出力電圧を受け前記比較増幅器の前記他方の入力に出力を帰還させるバッファアンプと、第1の端子にこのバッファアンプからの出力電圧を受け、第2の端子が被検査デバイスに接続されたダイオードブリッジからなるダイオードスイッチ回路と、前記バッファアンプの入力と出力とを遮断するスイッチ回路とを備え、前記比較増幅器と前記バッファアンプと前記ダイオードスイッチ回路とが1つのICに集積化され、前記第2の端子における入力インピーダンスを高抵抗に設定するときに前記スイッチ回路により前記入力と前記出力とを遮断しかつ前記ダイオードスイッチ回路をOFF状態に設定する負荷電流出力回路を有するICテスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35607197A JP3599989B2 (ja) | 1997-12-09 | 1997-12-09 | 電子デバイスへの負荷電流出力回路およびicテスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35607197A JP3599989B2 (ja) | 1997-12-09 | 1997-12-09 | 電子デバイスへの負荷電流出力回路およびicテスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11174128A JPH11174128A (ja) | 1999-07-02 |
JP3599989B2 true JP3599989B2 (ja) | 2004-12-08 |
Family
ID=18447184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35607197A Expired - Fee Related JP3599989B2 (ja) | 1997-12-09 | 1997-12-09 | 電子デバイスへの負荷電流出力回路およびicテスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3599989B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001353145A (ja) * | 2000-06-13 | 2001-12-25 | Aloka Co Ltd | 受信回路及びそれを備えた超音波診断装置 |
JP4538714B2 (ja) * | 2003-11-26 | 2010-09-08 | 横河電機株式会社 | テスタシミュレーション装置及びテスタシミュレーション方法 |
JP2005265756A (ja) * | 2004-03-22 | 2005-09-29 | Yokogawa Electric Corp | Icテスタ |
JP4673596B2 (ja) * | 2004-09-22 | 2011-04-20 | 株式会社東芝 | 超音波診断装置 |
US7135881B2 (en) * | 2004-12-21 | 2006-11-14 | Teradyne, Inc. | Method and system for producing signals to test semiconductor devices |
CN108226690B (zh) * | 2016-12-21 | 2021-06-08 | 国家无线电监测中心检测中心 | 检测电路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59202080A (ja) * | 1983-04-30 | 1984-11-15 | Ando Electric Co Ltd | 論理回路試験装置 |
JPS60253883A (ja) * | 1984-05-30 | 1985-12-14 | Advantest Corp | 定電流負荷兼定電圧印加電流測定器 |
JPS6244675A (ja) * | 1985-08-22 | 1987-02-26 | Ando Electric Co Ltd | Icテスタ |
JP2866750B2 (ja) * | 1991-01-28 | 1999-03-08 | 三菱電機株式会社 | 半導体試験装置および半導体装置の試験方法 |
JP2996416B2 (ja) * | 1991-02-14 | 1999-12-27 | 株式会社アドバンテスト | Ic試験装置 |
JPH05110351A (ja) * | 1991-10-16 | 1993-04-30 | Olympus Optical Co Ltd | 電流電圧変換回路 |
JPH06204836A (ja) * | 1992-12-29 | 1994-07-22 | Ando Electric Co Ltd | ダイオードスイッチ回路 |
JPH06222108A (ja) * | 1993-01-26 | 1994-08-12 | Hitachi Ltd | 半導体試験装置 |
JP3410146B2 (ja) * | 1993-03-31 | 2003-05-26 | ソニー株式会社 | 電力増幅器 |
JPH06324105A (ja) * | 1993-05-11 | 1994-11-25 | Hitachi Ltd | 半導体試験装置 |
JP3490165B2 (ja) * | 1994-12-15 | 2004-01-26 | 株式会社アドバンテスト | ドライバ回路 |
-
1997
- 1997-12-09 JP JP35607197A patent/JP3599989B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11174128A (ja) | 1999-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6275023B1 (en) | Semiconductor device tester and method for testing semiconductor device | |
US7362092B2 (en) | Isolation buffers with controlled equal time delays | |
KR20010034661A (ko) | 억제 연속성 종료되는, 집적 회로 검사기용 차동 구동 회로 | |
US5146159A (en) | Pin driver for in-circuit test apparatus | |
US5654655A (en) | Driver circuit for semiconductor test system | |
JP3599989B2 (ja) | 電子デバイスへの負荷電流出力回路およびicテスタ | |
JP3129077B2 (ja) | 半導体試験装置 | |
US6166569A (en) | Test interface circuits with waveform synthesizers having reduced spurious signals | |
US5377202A (en) | Method and apparatus for limiting pin driver offset voltages | |
KR100206508B1 (ko) | 반도체 집적회로 구동용 전원회로 | |
US5642067A (en) | Variable slew rate pulse generator | |
JP2000292502A (ja) | 半導体装置試験装置および半導体装置試験方法 | |
US6294949B1 (en) | Voltage drive circuit, voltage drive apparatus and semiconductor-device testing apparatus | |
US7755377B2 (en) | Driver circuit and test apparatus | |
US20020171446A1 (en) | Driver circuit integrated with load current output circuit, pin electronics and IC tester having thereof | |
JP3599988B2 (ja) | 電子デバイスへの負荷電流出力回路およびicテスタ | |
JP3914463B2 (ja) | コンパレータ | |
JP2000244251A (ja) | 補償回路 | |
US5969536A (en) | Semiconductor device and burn-in method thereof | |
US6400193B1 (en) | High speed, high current and low power consumption output circuit | |
US6137310A (en) | Serial switch driver architecture for automatic test equipment | |
KR20050030610A (ko) | 커런트 미러 회로 | |
JP3207639B2 (ja) | 半導体集積回路 | |
JP2891386B2 (ja) | ドライバ回路 | |
Jung et al. | A 500 mhz ate pin driver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040915 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |