JP3594119B2 - 直流安定化電源装置 - Google Patents
直流安定化電源装置 Download PDFInfo
- Publication number
- JP3594119B2 JP3594119B2 JP24032199A JP24032199A JP3594119B2 JP 3594119 B2 JP3594119 B2 JP 3594119B2 JP 24032199 A JP24032199 A JP 24032199A JP 24032199 A JP24032199 A JP 24032199A JP 3594119 B2 JP3594119 B2 JP 3594119B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- power supply
- stabilized
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源ラインに直列にパワー素子が介在され、そのパワー素子の制御端子を、制御回路が出力電圧に対応して制御することによって、定電圧出力を得るようにしたシリーズレギュレータとして好適に実施される直流安定化電源装置に関する。
【０００２】
【従来の技術】
図７は、典型的な従来技術の直流安定化電源装置１の電気的構成を示すブロック図である。この直流安定化電源装置１は、大略的に、入力端子ｐ１から出力端子ｐ２までの電源ライン２に直列にパワー素子ｔｒが介在され、そのパワー素子ｔｒの制御端子を、制御回路３が出力電圧ｖｏに対応して制御することによって、電源４からの入力電圧ｖｉｎを所望とする出力電圧ｖｏに安定化させて、負荷５へ出力するようにした３端子レギュレータである。前記出力端子ｐ２には、平滑コンデンサや、たとえば前記負荷５がメモリである場合に用いられるバックアップ用の電池などの平滑化手段６が外付けされている。
【０００３】
なお、上記のメモリ等のバックアップ用途以外に、最近では、搭載機器の待機時省エネルギ化用サブ電源や補助電源等においても、２次電池および大容量コンデンサを使用する用途もある。
【０００４】
前記制御回路３には、前記出力電圧ｖｏが分圧抵抗ｒ１，ｒ２によって分圧されて得られたフィードバック電圧ｖａが入力され、コンパレータ７が、このフィードバック電圧ｖａと基準電圧源８からの基準電圧ｖｒｅｆとを相互に比較し、両者の差に対応した誤差信号を、制御トランジスタｑおよびベース抵抗ｒ３を介して前記パワー素子ｔｒの制御端子に与えることで、上述のような定電圧動作が行われる。
【０００５】
このように構成される直流安定化電源装置１では、電源４が遮断されると、入力電圧ｖｉｎが０Ｖとなり、前記平滑化手段６に充電されていた電荷が、分圧抵抗ｒ１，ｒ２を介して放電してしまい、バックアップ時間等が短くなる等の問題があった。
【０００６】
この問題を解決するために、他の従来技術では、図８のように、直流安定化電源装置１の出力側に、逆流防止用ダイオードｄを挿入し、前記放電が防止されている。
【０００７】
【発明が解決しようとする課題】
上述のような従来技術では、逆流防止用ダイオードｄを挿入したことによって、下式で示すように、定常時に該逆流防止用ダイオードｄによる損失が発生してしまうという問題がある。
【０００８】
（損失）＝（ダイオードの順電圧）×（レギュレータの出力電流）
また、負荷電流の変化等によって、逆流防止用ダイオードｄの順電圧が変化し、出力電圧ｖｏの安定が悪くなるという問題もある。
【０００９】
本発明の目的は、定常時に影響が生じることなく、出力電圧の安定化の不要時における平滑化手段の放電を抑制するようにした直流安定化電源装置を提供することである。
【００１０】
【課題を解決するための手段】
本発明の直流安定化電源装置は、平滑化手段の出力電圧を分圧抵抗で分圧して得られたフィードバック値が予め定める基準値となるように、制御回路がパワー素子を制御することによって、定電圧出力を得るようにした直流安定化電源装置において、前記分圧抵抗と直列に介在され、前記分圧抵抗と、前記パワー素子と負荷との間にある電源ラインとの間に挿入される第１のスイッチング素子と、入力電圧が予め定める値以下であるときに前記第１のスイッチング素子を遮断する入力検知手段とを含み、前記制御回路の電源ラインに、前記第１のスイッチング素子と連動する第２のスイッチング素子を介在しており、前記入力検知手段には、前記第１のスイッチング素子と第２のスイッチング素子とに個別に遮断電圧が設定可能であり、入力電圧の低下に対して、第２のスイッチング素子の遮断後に第１のスイッチング素子を遮断させることを特徴としている。
【００１１】
上記の構成によれば、分圧抵抗と直列に設けた第１のスイッチング素子は、入力電圧が予め定める値以下となって出力電圧の安定化ができなくなると、すなわち、
（入力電圧）＝（出力電圧）＋（ドロップアウト電圧）
程度になると、入力検知手段によって自動的に遮断させられており、分圧抵抗によって平滑化手段の充電電荷が不所望に放電してしまうことを防止することができる。また、第１のスイッチング素子は出力ラインに介在されるのではなく、分圧抵抗と直列に介在されるので、定常時に損失の増加や出力電圧変動などの悪影響を招くこともない。また、前記外部入力や入力電圧低下に応答して、出力電圧の安定化を行わない場合には、第２のスイッチング素子によって制御回路自体の動作を停止させる。したがって、該制御回路での損失を減少することができる。また、制御回路の動作停止後に分圧抵抗用の第１のスイッチング素子を遮断させることになる。前記制御回路が動作しているときに第１のスイッチング素子が遮断すると、出力電圧がほぼ入力電圧まで上昇する。これは、コンパレータに入力されるフィードバック電圧が０Ｖとなり、該コンパレータの出力がハイレベルになり、パワー素子の電流を増大させてしまうためである。したがって、制御回路の動作停止後に第１のスイッチング素子を遮断させることによって、そのような誤動作を防止することができる。
【００１２】
また、直流安定化電源装置は、平滑化手段の出力電圧を分圧抵抗で分圧して得られたフィードバック値が予め定める基準値となるように、制御回路がパワー素子を制御することによって、定電圧出力を得るようにした直流安定化電源装置において、前記分圧抵抗と直列に介在され、外部入力に応答して導通／遮断動作する第１のスイッチング素子を含むものであってもよい。
【００１３】
上記の構成によれば、分圧抵抗と直列に設けた第１のスイッチング素子は、出力電圧の安定化が不必要な場合には、外部入力によって遮断させられており、分圧抵抗によって平滑化手段の充電電荷が不所望に放電してしまうことを防止することができる。また、第１のスイッチング素子は出力ラインに介在されるのではなく、分圧抵抗と直列に介在されるので、定常時に損失の増加や出力電圧変動などの悪影響を招くこともない。
【００１４】
さらにまた、本発明の直流安定化電源装置では、前記第１のスイッチング素子は、ＰＮＰトランジスタから成り、前記平滑化手段からの出力ラインと前記分圧抵抗との間に介在されることを特徴とする。
【００１５】
上記の構成によれば、ＰＮＰトランジスタを使用することで、入出力間電圧差が０．５Ｖ程度の低損失（低ドロップアウト）型レギュレータであっても、別途に入力電圧よりも高い電圧の電源を用いることなく、第１のスイッチング素子を入力電圧を用いて確実に導通／遮断制御することができる。また、第１のスイッチング素子を平滑化手段からの出力ラインと分圧抵抗との間に挿入することによって、出力電圧が１．５Ｖ以下の低圧直流安定化電源の場合でも、第１のスイッチング素子を導通／遮断制御することができる。
【００１６】
また、本発明の直流安定化電源装置は、前記制御回路の電源ラインに、前記第１のスイッチング素子と連動する第２のスイッチング素子を介在することを特徴とする。
【００１７】
上記の構成によれば、前記外部入力や入力電圧低下に応答して、出力電圧の安定化を行わない場合には、第２のスイッチング素子によって制御回路自体の動作を停止させる。したがって、該制御回路での損失を減少することができる。
【００１８】
さらにまた、本発明の直流安定化電源装置では、前記第２のスイッチング素子は、ＰＮＰトランジスタから成ることを特徴とする。
【００１９】
上記の構成によれば、第１および第２のスイッチング素子に、共にＰＮＰトランジスタを使用するので、それらの導通／遮断制御のための回路を共用化することができ、回路の部品点数を削減し、簡素化することができる。
【００２０】
また、本発明の直流安定化電源装置では、前記入力検知手段は、入力ラインに介在される入力分圧抵抗と、該入力分圧抵抗による分圧値がベースに与えられるＮＰＮトランジスタとを備えて構成されることを特徴とする。
【００２１】
上記の構成によれば、入力電圧が、入力分圧抵抗の分圧比とＮＰＮトランジスタを導通させるために必要なベース−エミッタ間電圧とによって決定される規定の電圧までは、該ＮＰＮトランジスタは遮断しており、ＰＮＰトランジスタから成る第１および／または第２のスイッチング素子も遮断している。したがって、簡単な構成で、０Ｖ〜前記規定の電圧までの動作を安定させることができる。
【００２２】
さらにまた、本発明の直流安定化電源装置は、前記入力分圧抵抗の分圧比を、前記第１および第２のスイッチング素子の遮断電圧が、（出力電圧）＋（ドロップアウト電圧）程度となるように設定することを特徴とする。
【００２３】
上記の構成によれば、（出力電圧）＋（ドロップアウト電圧）以下となると、出力電圧の安定化が困難であるので、遮断電圧をこのように設定することによって、無駄な安定化動作を無くし、一層低消費電力化を図ることができる。
【００２４】
また、本発明の直流安定化電源装置は、前記入力検知手段には、前記第１のスイッチング素子と第２のスイッチング素子とに個別に遮断電圧が設定可能であり、入力電圧の低下に対して、第２のスイッチング素子の遮断後に第１のスイッチング素子を遮断させることを特徴とする。
【００２５】
上記の構成によれば、制御回路の動作停止後に分圧抵抗用の第１のスイッチング素子を遮断させることになる。前記制御回路が動作しているときに第１のスイッチング素子が遮断すると、出力電圧がほぼ入力電圧まで上昇する。これは、コンパレータに入力されるフィードバック電圧が０Ｖとなり、該コンパレータの出力がハイレベルになり、パワー素子の電流を増大させてしまうためである。したがって、制御回路の動作停止後に第１のスイッチング素子を遮断させることによって、そのような誤動作を防止することができる。
また、本発明の直流安定化電源装置は、平滑化手段の出力電圧を分圧抵抗で分圧して得られたフィードバック値が予め定める基準値となるように、制御回路がパワー素子を制御することによって、定電圧出力を得るようにした直流安定化電源装置において、前記分圧抵抗と直列に介在され、前記分圧抵抗と、前記パワー素子と負荷との間にある電源ラインとの間に挿入され、外部入力に応答して導通／遮断動作する第１のスイッチング素子を含むことを特徴とする。
また、本発明の直流安定化電源装置は、平滑化手段の出力電圧を分圧抵抗で分圧して得られたフィードバック値が予め定める基準値となるように、制御回路がパワー素子を制御することによって、定電圧出力を得るようにした直流安定化電源装置において、前記分圧抵抗と直列に介在され、前記分圧抵抗と、前記パワー素子と負荷との間にある電源ラインとの間に挿入される第１のスイッチング素子と、入力電圧が予め定める値以下であるときに前記第１のスイッチング素子を遮断する入力検知手段とを含むことを特徴とする。
【００２６】
【発明の実施の形態】
本発明の実施の第１の形態について、図１に基づいて説明すれば以下の通りである。
【００２７】
図１は、本発明の実施の第１の形態の直流安定化電源装置１１の電気的構成を示すブロック図である。この直流安定化電源装置１１は、大略的に、入力端子Ｐ１から出力端子Ｐ２までの電源ライン１２に直列にパワー素子ＴＲが介在され、そのパワー素子ＴＲの制御端子を、制御回路１３が出力電圧Ｖｏに対応して制御することによって、電源１４からの入力電圧Ｖｉｎを所望とする出力電圧Ｖｏに安定化させて、負荷１５へ出力するようにした３端子レギュレータである。前記出力端子Ｐ２には、平滑コンデンサや、たとえば前記負荷１５がメモリである場合に用いられるバックアップ用の電池などの平滑化手段１６が外付けされている。
【００２８】
前記制御回路１３には、前記出力電圧Ｖｏが分圧抵抗Ｒ１，Ｒ２によって分圧されて得られたフィードバック電圧Ｖａが入力され、コンパレータ１７が、その反転入力端に与えられる前記フィードバック電圧Ｖａと、非反転入力端に与えられる基準電圧源１８からの基準電圧Ｖｒｅｆ１とを相互に比較し、両者の差に対応した誤差信号を、制御トランジスタＱ１およびベース抵抗Ｒ３を介して前記パワー素子ＴＲの制御端子に与えることで、上述のような定電圧動作が行われる。
【００２９】
注目すべきは、本発明では、前記電源ライン１２と分圧抵抗Ｒ１，Ｒ２との間に、ＰＮＰトランジスタから成るスイッチング素子ＳＷ１が介在されていることである。このスイッチング素子ＳＷ１のベースには、外部入力端子Ｐ１０から入力される制御信号が与えられる。前記制御信号は、定常動作状態ではローレベルとなっており、これによって該スイッチング素子ＳＷ１が導通し、分圧抵抗Ｒ１，Ｒ２によって前記フィードバック電圧Ｖａが作成され、上記のような定電圧動作が行われている。
【００３０】
これに対して、前記電源１４が遮断されているとき、および前記電源１４が投入されていても、負荷１５に対する出力電圧Ｖｏの安定化が不必要な場合には、前記制御信号はハイレベルとされ、これによってスイッチング素子ＳＷ１が遮断し、分圧抵抗Ｒ１，Ｒ２は電源ライン１２から切離される。
【００３１】
したがって、スイッチング素子ＳＷ１は、定常動作状態では、損失を発生したり、電圧変動を招いたりすることなく、出力電圧Ｖｏの安定化が不必要な場合に、分圧抵抗Ｒ１，Ｒ２を電源ライン１２から切離し、平滑化手段１６の充電電荷が不所望に放電してしまうことを防止することができる。
【００３２】
また、スイッチング素子ＳＷ１はＰＮＰトランジスタであるので、この図１で示すようにパワー素子ＴＲにＰＮＰトランジスタを用いた入出力間電圧差が０．５Ｖ程度の低損失（低ドロップアウト）型レギュレータであっても、該スイッチング素子ＳＷ１を、別途に入力電圧Ｖｉｎよりも高い電圧の電源を用いることなく、入力電圧Ｖｉｎを用いて作成した前記制御信号であっても、確実に導通／遮断制御することができる。さらにまた、スイッチング素子ＳＷ１を電源ライン１２と分圧抵抗Ｒ１，Ｒ２との間に挿入することによって、出力電圧Ｖｏが１．５Ｖ以下の低圧直流安定化電源の場合でも、該スイッチング素子ＳＷ１を導通／遮断制御することができる。
【００３３】
本発明の実施の第２の形態について、図２に基づいて説明すれば以下の通りである。
【００３４】
図２は、本発明の実施の第２の形態の直流安定化電源装置２１の電気的構成を示すブロック図である。この直流安定化電源装置２１は、前述の直流安定化電源装置１１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、この直流安定化電源装置２１では、前記スイッチング素子ＳＷ１は、前記外部入力端子Ｐ１０から入力される制御信号に代えて、入力電圧Ｖｉｎに対応して動作するＮＰＮ形の制御トランジスタＱ２によって制御されることである。
【００３５】
すなわち、前記入力電圧Ｖｉｎはコンパレータ２２の反転入力端に与えられており、該コンパレータ２２は、基準電圧源２３から非反転入力端に与えられる基準電圧Ｖｒｅｆ２よりも前記入力電圧Ｖｉｎが高くなると、制御トランジスタＱ２のベースをハイレベルとして該制御トランジスタＱ２を導通させ、ベース抵抗Ｒ４を介して前記スイッチング素子ＳＷ１のベース電流を引抜き、該スイッチング素子ＳＷ１を導通させる。
【００３６】
前記基準電圧Ｖｒｅｆ２は、定常負荷時における前記パワー素子ＴＲのドロップアウト電圧をＶｄとするとき、
Ｖｒｅｆ２＝Ｖｏ＋Ｖｄ …（１）
に選ばれている。
【００３７】
したがって、入力電圧Ｖｉｎが基準電圧Ｖｒｅｆ２以下となって出力電圧Ｖｏの安定化ができなくなると、すなわち、
Ｖｉｎ＝Ｖｏ＋Ｖｄ …（２）
程度になると、コンパレータ２２および制御トランジスタＱ２によって自動的にスイッチング素子ＳＷ１を遮断させることができ、無駄な安定化動作を無くし、前記直流安定化電源装置１１と同様に、分圧抵抗Ｒ１，Ｒ２によって平滑化手段１６の充電電荷が不所望に放電してしまうことを防止することができる。
【００３８】
本発明の実施の第３の形態について、図３に基づいて説明すれば以下の通りである。
【００３９】
図３は、本発明の実施の第３の形態の直流安定化電源装置３１の電気的構成を示すブロック図である。この直流安定化電源装置３１は、前述の直流安定化電源装置２１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、この直流安定化電源装置３１では、前記コンパレータ２２および基準電圧源２３に代えて、入力分圧抵抗Ｒ５，Ｒ６が用いられていることである。
【００４０】
前記直流安定化電源装置２１では、前記コンパレータ２２および基準電圧源２３を動作させるための電源が必要であり、これを電源１４から供給するようにした場合には、入力電圧Ｖｉｎが０Ｖ付近まで低下したときに、動作が不安定となり、スイッチング素子ＳＷ１を完全に遮断できない可能性が生じる。これに対して、該直流安定化電源装置３１では、入力電圧Ｖｉｎが、入力分圧抵抗Ｒ５，Ｒ６の分圧比とＮＰＮ形の制御トランジスタＱ２を導通させるために必要なベース−エミッタ間電圧とによって決定される規定の電圧までは、該制御トランジスタＱ２は遮断しており、ＰＮＰトランジスタから成るスイッチング素子ＳＷ１も確実に遮断している。したがって、簡単な構成で、０Ｖ〜前記規定の電圧までの動作を安定させることができる。
【００４１】
本発明の実施の第４の形態について、図４に基づいて説明すれば以下の通りである。
【００４２】
図４は、本発明の実施の第４の形態の直流安定化電源装置４１の電気的構成を示すブロック図である。この直流安定化電源装置４１は、前述の直流安定化電源装置１１に類似している。注目すべきは、この直流安定化電源装置４１では、制御回路４３において、前記外部入力端子Ｐ１０から入力される制御信号に応答するもう１つのＮＰＮ形のスイッチング素子ＳＷ２が、コンパレータ１７の出力をバイパスするように設けられていることである。
【００４３】
したがって、制御信号がハイレベルとなると、スイッチング素子ＳＷ１が遮断し、分圧抵抗Ｒ１，Ｒ２は電源ライン１２から切離されるだけでなく、連動してスイッチング素子ＳＷ２は導通し、コンパレータ１７の出力がバイパスされて制御トランジスタＱ２およびパワー素子ＴＲも確実に遮断している。すなわち、分圧抵抗Ｒ１，Ｒ２をスイッチング素子ＳＷ１によって切離すということは、レギュレータとしての出力電圧Ｖｏの安定化動作を行わないということであり、レギュレータの動作を止めてしまっても特に問題はなく、これによって制御トランジスタＱ２およびパワー素子ＴＲでの消費電流をリーク電流程度に抑えることができる。
【００４４】
本発明の実施の第５の形態について、図５に基づいて説明すれば以下の通りである。
【００４５】
図５は、本発明の実施の第５の形態の直流安定化電源装置５１の電気的構成を示すブロック図である。この直流安定化電源装置５１は、前述の直流安定化電源装置３１および直流安定化電源装置４１に類似している。注目すべきは、この直流安定化電源装置５１では、前記出力電圧Ｖｏの安定化動作を停止させるためのスイッチング素子ＳＷ２ａは、ＰＮＰ形のトランジスタから成り、入力端子Ｐ１から制御回路１３への電源ライン５２に介在されていることである。
【００４６】
したがって、スイッチング素子ＳＷ１，ＳＷ２ａ共にＰＮＰトランジスタを使用しているので、前記入力分圧抵抗Ｒ５，Ｒ６、制御トランジスタＱ２およびベース抵抗Ｒ４などによって構成される該スイッチング素子ＳＷ１，ＳＷ２ａの導通／遮断制御のための回路を共用化することができ、回路の部品点数を削減し、簡素化することができる。
【００４７】
また、出力電圧の安定化を行わない場合には、スイッチング素子ＳＷ２ａによって制御回路１３自体の動作を停止させることができ、前記直流安定化電源装置４１のようにパワー素子ＴＲのベース電流をバイパスする構成では、制御回路４３自体で、たとえば数ｍＡ程度の消費電流となるのに対して、該制御回路１３の動作を停止させることによって、消費電流を前記リーク電流の数μＡ程度にまで抑制することができ、損失を一層減少させることができる。
【００４８】
すなわち、前記入力分圧抵抗Ｒ５，Ｒ６の分圧比は、制御トランジスタＱ２の導通に要するベース−エミッタ間電圧をＶＢＥとすると、
Ｒ５：Ｒ６＝Ｖｉｎ−ＶＢＥ：ＶＢＥ …（３）
に選ばれており、したがって、
Ｒ５＝Ｒ６×（Ｖｉｎ−ＶＢＥ）／ＶＢＥ …（４）
である。ＶＢＥは、たとえば０．７Ｖ程度である。
【００４９】
このように選ぶことによって、入力電圧Ｖｉｎが前記式２で示す値以下となって出力電圧Ｖｏの安定化動作が困難なときには、上記のように制御回路１３自体の動作を停止することで、損失を一層減少させることができる。
【００５０】
本発明の実施の第６の形態について、図６に基づいて説明すれば以下の通りである。
【００５１】
図６は、本発明の実施の第６の形態の直流安定化電源装置６１の電気的構成を示すブロック図である。この直流安定化電源装置６１は、前述の直流安定化電源装置５１に類似している。注目すべきは、この直流安定化電源装置６１では、前記入力分圧抵抗Ｒ５が２つの入力分圧抵抗Ｒ５ａ，Ｒ５ｂに分割されており、これに対応して前記制御トランジスタＱ２およびベース抵抗Ｒ４も、制御トランジスタＱ２ａ，Ｑ２ｂおよびベース抵抗Ｒ４ａ，Ｒ４ｂの２つずつ設けられていることである。
【００５２】
前記スイッチング素子ＳＷ１は、
｛（Ｒ５ｂ＋Ｒ６）／（Ｒ５ａ＋Ｒ５ｂ＋Ｒ６）｝Ｖｉｎ−ＶＢＥ）≦ＶＢＥ…（５）
となると、制御トランジスタＱ２ａおよびベース抵抗Ｒ４ａによって遮断され、前記スイッチング素子ＳＷ２ａは、
｛Ｒ６／（Ｒ５ａ＋Ｒ５ｂ＋Ｒ６）｝Ｖｉｎ−ＶＢＥ）≦ＶＢＥ…（６）
となると、制御トランジスタＱ２ｂおよびベース抵抗Ｒ４ｂによって遮断される。
【００５３】
これによって、スイッチング素子ＳＷ１とスイッチング素子ＳＷ２ａとに個別に遮断電圧の設定が可能になり、入力電圧Ｖｉｎの低下に対して、先ずスイッチング素子ＳＷ２ａを遮断した後に、次にスイッチング素子ＳＷ１を遮断することができる。したがって、制御回路１３の動作停止後に分圧抵抗Ｒ１，Ｒ２用のスイッチング素子ＳＷ１を遮断することができる。
【００５４】
一方、制御回路１３が動作しているときにスイッチング素子ＳＷ１が遮断すると、出力電圧Ｖｏがほぼ入力電圧Ｖｉｎまで上昇する。これは、コンパレータ１７に入力されるフィードバック電圧Ｖａが０Ｖとなり、該コンパレータ１７の出力がハイレベルになり、パワー素子ＴＲの電流を増大させてしまうためである。したがって、制御回路１３の動作停止後にスイッチング素子ＳＷ１を遮断させることによって、そのような誤動作を防止することができる。
【００５５】
ここで、スイッチング素子ＳＷ１のオン電圧の変化による出力電圧Ｖｏの変化が考えられるけれども、分圧抵抗Ｒ１，Ｒ２に流れる電流が数μＡ〜数ｍＡ（分圧抵抗値によって個別に設定される）と比較的小さいこと、および電流値の変化が殆ど無いことによって、前記図８で示す従来のダイオード挿入方式よりも、出力電圧Ｖｏを高精度に安定化させることができる。
【００５６】
また、上記の説明は、パワー素子ＴＲがＰＮＰ形の低損失型（ロードロップアウト型）の回路例であるが、ＮＰＮ形の汎用型レギュレータにおいても、同様に実施することができる。さらに、制御回路１３自体の動作を前記制御信号で停止するように構成してもよい。
【００５７】
【発明の効果】
本発明の直流安定化電源装置は、以上のように、平滑化手段の出力電圧を分圧抵抗で分圧して得られたフィードバック値が予め定める基準値となるように、制御回路がパワー素子を制御することによって、定電圧出力を得るようにした直流安定化電源装置において、前記分圧抵抗と直列に介在され、前記分圧抵抗と、前記パワー素子と負荷との間にある電源ラインとの間に挿入される第１のスイッチング素子と、入力電圧が予め定める値以下であるときに前記第１のスイッチング素子を遮断する入力検知手段とを含み、前記制御回路の電源ラインに、前記第１のスイッチング素子と連動する第２のスイッチング素子を介在しており、前記入力検知手段には、前記第１のスイッチング素子と第２のスイッチング素子とに個別に遮断電圧が設定可能であり、入力電圧の低下に対して、第２のスイッチング素子の遮断後に第１のスイッチング素子を遮断させる。
【００５８】
それゆえ、分圧抵抗によって平滑化手段の充電電荷が不所望に放電してしまうことを防止することができる。また、第１のスイッチング素子は出力ラインに介在されるのではなく、分圧抵抗と直列に介在されるので、定常時に損失の増加や出力電圧変動などの悪影響を招くこともない。また、前記外部入力や入力電圧低下に応答して、出力電圧の安定化を行わない場合には、第２のスイッチング素子によって制御回路自体の動作を停止させる。したがって、該制御回路での損失を減少することができる。また、制御回路の動作停止後に分圧抵抗用の第１のスイッチング素子を遮断させることになる。前記制御回路が動作しているときに第１のスイッチング素子が遮断すると、出力電圧がほぼ入力電圧まで上昇する。これは、コンパレータに入力されるフィードバック電圧が０Ｖとなり、該コンパレータの出力がハイレベルになり、パワー素子の電流を増大させてしまうためである。したがって、制御回路の動作停止後に第１のスイッチング素子を遮断させることによって、そのような誤動作を防止することができる。
【００５９】
また、直流安定化電源装置は、以上のように、平滑化手段の出力電圧を分圧抵抗で分圧して得られたフィードバック値が予め定める基準値となるように、制御回路がパワー素子を制御することによって、定電圧出力を得るようにした直流安定化電源装置において、分圧抵抗と直列に設けた第１のスイッチング素子を、出力電圧の安定化が不必要な場合に、外部入力によって遮断させるものであってもよい。
【００６０】
それゆえ、分圧抵抗によって平滑化手段の充電電荷が不所望に放電してしまうことを防止することができる。また、第１のスイッチング素子は出力ラインに介在されるのではなく、分圧抵抗と直列に介在されるので、定常時に損失の増加や出力電圧変動などの悪影響を招くこともない。
【００６１】
さらにまた、本発明の直流安定化電源装置は、以上のように、前記第１のスイッチング素子をＰＮＰトランジスタで形成し、前記平滑化手段からの出力ラインと前記分圧抵抗との間に介在する。
【００６２】
それゆえ、ＰＮＰトランジスタを使用することで、入出力間電圧差が０．５Ｖ程度の低損失型レギュレータであっても、別途に入力電圧よりも高い電圧の電源を用いることなく、第１のスイッチング素子を入力電圧を用いて確実に導通／遮断制御することができる。また、第１のスイッチング素子を平滑化手段からの出力ラインと分圧抵抗との間に挿入することによって、出力電圧が１．５Ｖ以下の低圧直流安定化電源の場合でも、第１のスイッチング素子を導通／遮断制御することができる。
【００６３】
また、本発明の直流安定化電源装置は、以上のように、前記制御回路の電源ラインに、前記第１のスイッチング素子と連動する第２のスイッチング素子を介在し、前記外部入力や入力電圧低下に応答して、出力電圧の安定化を行わない場合には、第２のスイッチング素子によって制御回路自体の動作を停止させる。
【００６４】
それゆえ、該制御回路での損失を減少することができる。
【００６５】
さらにまた、本発明の直流安定化電源装置は、以上のように、前記第２のスイッチング素子をＰＮＰトランジスタで形成する。
【００６６】
それゆえ、第１および第２のスイッチング素子に、共にＰＮＰトランジスタを使用するので、それらの導通／遮断制御のための回路を共用化することができ、回路の部品点数を削減し、簡素化することができる。
【００６７】
また、本発明の直流安定化電源装置は、以上のように、前記入力検知手段を、入力ラインに介在される入力分圧抵抗と、該入力分圧抵抗による分圧値がベースに与えられるＮＰＮトランジスタとを備えて構成し、入力電圧が、入力分圧抵抗の分圧比とＮＰＮトランジスタを導通させるために必要なベース−エミッタ間電圧とによって決定される規定の電圧までは第１および／または第２のスイッチング素子を遮断する。
【００６８】
それゆえ、簡単な構成で、０Ｖ〜前記規定の電圧までの動作を安定させることができる。
【００６９】
さらにまた、本発明の直流安定化電源装置は、以上のように、前記入力分圧抵抗の分圧比を、前記第１および第２のスイッチング素子の遮断電圧が、出力電圧の安定化が困難になる（出力電圧）＋（ドロップアウト電圧）程度となるように設定する。
【００７０】
それゆえ、無駄な安定化動作を無くし、一層低消費電力化を図ることができる。
【００７１】
また、本発明の直流安定化電源装置は、以上のように、入力電圧の低下に対して、第２のスイッチング素子の遮断後に第１のスイッチング素子を遮断させる。
【００７２】
それゆえ、制御回路の動作停止後に分圧抵抗用の第１のスイッチング素子を遮断させることになり、前記制御回路が動作しているときに第１のスイッチング素子が遮断した場合に生じるような、出力電圧がほぼ入力電圧まで上昇するような誤動作を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態の直流安定化電源装置の電気的構成を示すブロック図である。
【図２】本発明の実施の第２の形態の直流安定化電源装置の電気的構成を示すブロック図である。
【図３】本発明の実施の第３の形態の直流安定化電源装置の電気的構成を示すブロック図である。
【図４】本発明の実施の第４の形態の直流安定化電源装置の電気的構成を示すブロック図である。
【図５】本発明の実施の第５の形態の直流安定化電源装置の電気的構成を示すブロック図である。
【図６】本発明の実施の第６の形態の直流安定化電源装置の電気的構成を示すブロック図である。
【図７】典型的な従来技術の直流安定化電源装置の電気的構成を示すブロック図である。
【図８】他の従来技術の直流安定化電源装置の電気的構成を示すブロック図である。
【符号の説明】
１１ 直流安定化電源装置
１２ 電源ライン
１３ 制御回路
１４ 電源
１５ 負荷
１６ 平滑化手段
１７ コンパレータ
１８ 基準電圧源
２１ 直流安定化電源装置
２２ コンパレータ
２３ 基準電圧源
３１ 直流安定化電源装置
４１ 直流安定化電源装置
４３ 制御回路
５１ 直流安定化電源装置
５２ 電源ライン
６１ 直流安定化電源装置
Ｐ１ 入力端子
Ｐ２ 出力端子
Ｐ１０ 外部入力端子
Ｑ１ 制御トランジスタ
Ｑ２ 制御トランジスタ
Ｑ２ａ 制御トランジスタ
Ｑ２ｂ 制御トランジスタ
Ｒ１ 分圧抵抗
Ｒ２ 出力端子
Ｒ３ ベース抵抗
Ｒ４ ベース抵抗
Ｒ４ａ ベース抵抗
Ｒ４ｂ ベース抵抗
Ｒ５ 入力分圧抵抗
Ｒ５ａ 入力分圧抵抗
Ｒ５ｂ 入力分圧抵抗
Ｒ６ 入力分圧抵抗
ＳＷ１ スイッチング素子
ＳＷ２ スイッチング素子
ＳＷ２ａ スイッチング素子
ＴＲ パワー素子
【発明の属する技術分野】
本発明は、電源ラインに直列にパワー素子が介在され、そのパワー素子の制御端子を、制御回路が出力電圧に対応して制御することによって、定電圧出力を得るようにしたシリーズレギュレータとして好適に実施される直流安定化電源装置に関する。
【０００２】
【従来の技術】
図７は、典型的な従来技術の直流安定化電源装置１の電気的構成を示すブロック図である。この直流安定化電源装置１は、大略的に、入力端子ｐ１から出力端子ｐ２までの電源ライン２に直列にパワー素子ｔｒが介在され、そのパワー素子ｔｒの制御端子を、制御回路３が出力電圧ｖｏに対応して制御することによって、電源４からの入力電圧ｖｉｎを所望とする出力電圧ｖｏに安定化させて、負荷５へ出力するようにした３端子レギュレータである。前記出力端子ｐ２には、平滑コンデンサや、たとえば前記負荷５がメモリである場合に用いられるバックアップ用の電池などの平滑化手段６が外付けされている。
【０００３】
なお、上記のメモリ等のバックアップ用途以外に、最近では、搭載機器の待機時省エネルギ化用サブ電源や補助電源等においても、２次電池および大容量コンデンサを使用する用途もある。
【０００４】
前記制御回路３には、前記出力電圧ｖｏが分圧抵抗ｒ１，ｒ２によって分圧されて得られたフィードバック電圧ｖａが入力され、コンパレータ７が、このフィードバック電圧ｖａと基準電圧源８からの基準電圧ｖｒｅｆとを相互に比較し、両者の差に対応した誤差信号を、制御トランジスタｑおよびベース抵抗ｒ３を介して前記パワー素子ｔｒの制御端子に与えることで、上述のような定電圧動作が行われる。
【０００５】
このように構成される直流安定化電源装置１では、電源４が遮断されると、入力電圧ｖｉｎが０Ｖとなり、前記平滑化手段６に充電されていた電荷が、分圧抵抗ｒ１，ｒ２を介して放電してしまい、バックアップ時間等が短くなる等の問題があった。
【０００６】
この問題を解決するために、他の従来技術では、図８のように、直流安定化電源装置１の出力側に、逆流防止用ダイオードｄを挿入し、前記放電が防止されている。
【０００７】
【発明が解決しようとする課題】
上述のような従来技術では、逆流防止用ダイオードｄを挿入したことによって、下式で示すように、定常時に該逆流防止用ダイオードｄによる損失が発生してしまうという問題がある。
【０００８】
（損失）＝（ダイオードの順電圧）×（レギュレータの出力電流）
また、負荷電流の変化等によって、逆流防止用ダイオードｄの順電圧が変化し、出力電圧ｖｏの安定が悪くなるという問題もある。
【０００９】
本発明の目的は、定常時に影響が生じることなく、出力電圧の安定化の不要時における平滑化手段の放電を抑制するようにした直流安定化電源装置を提供することである。
【００１０】
【課題を解決するための手段】
本発明の直流安定化電源装置は、平滑化手段の出力電圧を分圧抵抗で分圧して得られたフィードバック値が予め定める基準値となるように、制御回路がパワー素子を制御することによって、定電圧出力を得るようにした直流安定化電源装置において、前記分圧抵抗と直列に介在され、前記分圧抵抗と、前記パワー素子と負荷との間にある電源ラインとの間に挿入される第１のスイッチング素子と、入力電圧が予め定める値以下であるときに前記第１のスイッチング素子を遮断する入力検知手段とを含み、前記制御回路の電源ラインに、前記第１のスイッチング素子と連動する第２のスイッチング素子を介在しており、前記入力検知手段には、前記第１のスイッチング素子と第２のスイッチング素子とに個別に遮断電圧が設定可能であり、入力電圧の低下に対して、第２のスイッチング素子の遮断後に第１のスイッチング素子を遮断させることを特徴としている。
【００１１】
上記の構成によれば、分圧抵抗と直列に設けた第１のスイッチング素子は、入力電圧が予め定める値以下となって出力電圧の安定化ができなくなると、すなわち、
（入力電圧）＝（出力電圧）＋（ドロップアウト電圧）
程度になると、入力検知手段によって自動的に遮断させられており、分圧抵抗によって平滑化手段の充電電荷が不所望に放電してしまうことを防止することができる。また、第１のスイッチング素子は出力ラインに介在されるのではなく、分圧抵抗と直列に介在されるので、定常時に損失の増加や出力電圧変動などの悪影響を招くこともない。また、前記外部入力や入力電圧低下に応答して、出力電圧の安定化を行わない場合には、第２のスイッチング素子によって制御回路自体の動作を停止させる。したがって、該制御回路での損失を減少することができる。また、制御回路の動作停止後に分圧抵抗用の第１のスイッチング素子を遮断させることになる。前記制御回路が動作しているときに第１のスイッチング素子が遮断すると、出力電圧がほぼ入力電圧まで上昇する。これは、コンパレータに入力されるフィードバック電圧が０Ｖとなり、該コンパレータの出力がハイレベルになり、パワー素子の電流を増大させてしまうためである。したがって、制御回路の動作停止後に第１のスイッチング素子を遮断させることによって、そのような誤動作を防止することができる。
【００１２】
また、直流安定化電源装置は、平滑化手段の出力電圧を分圧抵抗で分圧して得られたフィードバック値が予め定める基準値となるように、制御回路がパワー素子を制御することによって、定電圧出力を得るようにした直流安定化電源装置において、前記分圧抵抗と直列に介在され、外部入力に応答して導通／遮断動作する第１のスイッチング素子を含むものであってもよい。
【００１３】
上記の構成によれば、分圧抵抗と直列に設けた第１のスイッチング素子は、出力電圧の安定化が不必要な場合には、外部入力によって遮断させられており、分圧抵抗によって平滑化手段の充電電荷が不所望に放電してしまうことを防止することができる。また、第１のスイッチング素子は出力ラインに介在されるのではなく、分圧抵抗と直列に介在されるので、定常時に損失の増加や出力電圧変動などの悪影響を招くこともない。
【００１４】
さらにまた、本発明の直流安定化電源装置では、前記第１のスイッチング素子は、ＰＮＰトランジスタから成り、前記平滑化手段からの出力ラインと前記分圧抵抗との間に介在されることを特徴とする。
【００１５】
上記の構成によれば、ＰＮＰトランジスタを使用することで、入出力間電圧差が０．５Ｖ程度の低損失（低ドロップアウト）型レギュレータであっても、別途に入力電圧よりも高い電圧の電源を用いることなく、第１のスイッチング素子を入力電圧を用いて確実に導通／遮断制御することができる。また、第１のスイッチング素子を平滑化手段からの出力ラインと分圧抵抗との間に挿入することによって、出力電圧が１．５Ｖ以下の低圧直流安定化電源の場合でも、第１のスイッチング素子を導通／遮断制御することができる。
【００１６】
また、本発明の直流安定化電源装置は、前記制御回路の電源ラインに、前記第１のスイッチング素子と連動する第２のスイッチング素子を介在することを特徴とする。
【００１７】
上記の構成によれば、前記外部入力や入力電圧低下に応答して、出力電圧の安定化を行わない場合には、第２のスイッチング素子によって制御回路自体の動作を停止させる。したがって、該制御回路での損失を減少することができる。
【００１８】
さらにまた、本発明の直流安定化電源装置では、前記第２のスイッチング素子は、ＰＮＰトランジスタから成ることを特徴とする。
【００１９】
上記の構成によれば、第１および第２のスイッチング素子に、共にＰＮＰトランジスタを使用するので、それらの導通／遮断制御のための回路を共用化することができ、回路の部品点数を削減し、簡素化することができる。
【００２０】
また、本発明の直流安定化電源装置では、前記入力検知手段は、入力ラインに介在される入力分圧抵抗と、該入力分圧抵抗による分圧値がベースに与えられるＮＰＮトランジスタとを備えて構成されることを特徴とする。
【００２１】
上記の構成によれば、入力電圧が、入力分圧抵抗の分圧比とＮＰＮトランジスタを導通させるために必要なベース−エミッタ間電圧とによって決定される規定の電圧までは、該ＮＰＮトランジスタは遮断しており、ＰＮＰトランジスタから成る第１および／または第２のスイッチング素子も遮断している。したがって、簡単な構成で、０Ｖ〜前記規定の電圧までの動作を安定させることができる。
【００２２】
さらにまた、本発明の直流安定化電源装置は、前記入力分圧抵抗の分圧比を、前記第１および第２のスイッチング素子の遮断電圧が、（出力電圧）＋（ドロップアウト電圧）程度となるように設定することを特徴とする。
【００２３】
上記の構成によれば、（出力電圧）＋（ドロップアウト電圧）以下となると、出力電圧の安定化が困難であるので、遮断電圧をこのように設定することによって、無駄な安定化動作を無くし、一層低消費電力化を図ることができる。
【００２４】
また、本発明の直流安定化電源装置は、前記入力検知手段には、前記第１のスイッチング素子と第２のスイッチング素子とに個別に遮断電圧が設定可能であり、入力電圧の低下に対して、第２のスイッチング素子の遮断後に第１のスイッチング素子を遮断させることを特徴とする。
【００２５】
上記の構成によれば、制御回路の動作停止後に分圧抵抗用の第１のスイッチング素子を遮断させることになる。前記制御回路が動作しているときに第１のスイッチング素子が遮断すると、出力電圧がほぼ入力電圧まで上昇する。これは、コンパレータに入力されるフィードバック電圧が０Ｖとなり、該コンパレータの出力がハイレベルになり、パワー素子の電流を増大させてしまうためである。したがって、制御回路の動作停止後に第１のスイッチング素子を遮断させることによって、そのような誤動作を防止することができる。
また、本発明の直流安定化電源装置は、平滑化手段の出力電圧を分圧抵抗で分圧して得られたフィードバック値が予め定める基準値となるように、制御回路がパワー素子を制御することによって、定電圧出力を得るようにした直流安定化電源装置において、前記分圧抵抗と直列に介在され、前記分圧抵抗と、前記パワー素子と負荷との間にある電源ラインとの間に挿入され、外部入力に応答して導通／遮断動作する第１のスイッチング素子を含むことを特徴とする。
また、本発明の直流安定化電源装置は、平滑化手段の出力電圧を分圧抵抗で分圧して得られたフィードバック値が予め定める基準値となるように、制御回路がパワー素子を制御することによって、定電圧出力を得るようにした直流安定化電源装置において、前記分圧抵抗と直列に介在され、前記分圧抵抗と、前記パワー素子と負荷との間にある電源ラインとの間に挿入される第１のスイッチング素子と、入力電圧が予め定める値以下であるときに前記第１のスイッチング素子を遮断する入力検知手段とを含むことを特徴とする。
【００２６】
【発明の実施の形態】
本発明の実施の第１の形態について、図１に基づいて説明すれば以下の通りである。
【００２７】
図１は、本発明の実施の第１の形態の直流安定化電源装置１１の電気的構成を示すブロック図である。この直流安定化電源装置１１は、大略的に、入力端子Ｐ１から出力端子Ｐ２までの電源ライン１２に直列にパワー素子ＴＲが介在され、そのパワー素子ＴＲの制御端子を、制御回路１３が出力電圧Ｖｏに対応して制御することによって、電源１４からの入力電圧Ｖｉｎを所望とする出力電圧Ｖｏに安定化させて、負荷１５へ出力するようにした３端子レギュレータである。前記出力端子Ｐ２には、平滑コンデンサや、たとえば前記負荷１５がメモリである場合に用いられるバックアップ用の電池などの平滑化手段１６が外付けされている。
【００２８】
前記制御回路１３には、前記出力電圧Ｖｏが分圧抵抗Ｒ１，Ｒ２によって分圧されて得られたフィードバック電圧Ｖａが入力され、コンパレータ１７が、その反転入力端に与えられる前記フィードバック電圧Ｖａと、非反転入力端に与えられる基準電圧源１８からの基準電圧Ｖｒｅｆ１とを相互に比較し、両者の差に対応した誤差信号を、制御トランジスタＱ１およびベース抵抗Ｒ３を介して前記パワー素子ＴＲの制御端子に与えることで、上述のような定電圧動作が行われる。
【００２９】
注目すべきは、本発明では、前記電源ライン１２と分圧抵抗Ｒ１，Ｒ２との間に、ＰＮＰトランジスタから成るスイッチング素子ＳＷ１が介在されていることである。このスイッチング素子ＳＷ１のベースには、外部入力端子Ｐ１０から入力される制御信号が与えられる。前記制御信号は、定常動作状態ではローレベルとなっており、これによって該スイッチング素子ＳＷ１が導通し、分圧抵抗Ｒ１，Ｒ２によって前記フィードバック電圧Ｖａが作成され、上記のような定電圧動作が行われている。
【００３０】
これに対して、前記電源１４が遮断されているとき、および前記電源１４が投入されていても、負荷１５に対する出力電圧Ｖｏの安定化が不必要な場合には、前記制御信号はハイレベルとされ、これによってスイッチング素子ＳＷ１が遮断し、分圧抵抗Ｒ１，Ｒ２は電源ライン１２から切離される。
【００３１】
したがって、スイッチング素子ＳＷ１は、定常動作状態では、損失を発生したり、電圧変動を招いたりすることなく、出力電圧Ｖｏの安定化が不必要な場合に、分圧抵抗Ｒ１，Ｒ２を電源ライン１２から切離し、平滑化手段１６の充電電荷が不所望に放電してしまうことを防止することができる。
【００３２】
また、スイッチング素子ＳＷ１はＰＮＰトランジスタであるので、この図１で示すようにパワー素子ＴＲにＰＮＰトランジスタを用いた入出力間電圧差が０．５Ｖ程度の低損失（低ドロップアウト）型レギュレータであっても、該スイッチング素子ＳＷ１を、別途に入力電圧Ｖｉｎよりも高い電圧の電源を用いることなく、入力電圧Ｖｉｎを用いて作成した前記制御信号であっても、確実に導通／遮断制御することができる。さらにまた、スイッチング素子ＳＷ１を電源ライン１２と分圧抵抗Ｒ１，Ｒ２との間に挿入することによって、出力電圧Ｖｏが１．５Ｖ以下の低圧直流安定化電源の場合でも、該スイッチング素子ＳＷ１を導通／遮断制御することができる。
【００３３】
本発明の実施の第２の形態について、図２に基づいて説明すれば以下の通りである。
【００３４】
図２は、本発明の実施の第２の形態の直流安定化電源装置２１の電気的構成を示すブロック図である。この直流安定化電源装置２１は、前述の直流安定化電源装置１１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、この直流安定化電源装置２１では、前記スイッチング素子ＳＷ１は、前記外部入力端子Ｐ１０から入力される制御信号に代えて、入力電圧Ｖｉｎに対応して動作するＮＰＮ形の制御トランジスタＱ２によって制御されることである。
【００３５】
すなわち、前記入力電圧Ｖｉｎはコンパレータ２２の反転入力端に与えられており、該コンパレータ２２は、基準電圧源２３から非反転入力端に与えられる基準電圧Ｖｒｅｆ２よりも前記入力電圧Ｖｉｎが高くなると、制御トランジスタＱ２のベースをハイレベルとして該制御トランジスタＱ２を導通させ、ベース抵抗Ｒ４を介して前記スイッチング素子ＳＷ１のベース電流を引抜き、該スイッチング素子ＳＷ１を導通させる。
【００３６】
前記基準電圧Ｖｒｅｆ２は、定常負荷時における前記パワー素子ＴＲのドロップアウト電圧をＶｄとするとき、
Ｖｒｅｆ２＝Ｖｏ＋Ｖｄ …（１）
に選ばれている。
【００３７】
したがって、入力電圧Ｖｉｎが基準電圧Ｖｒｅｆ２以下となって出力電圧Ｖｏの安定化ができなくなると、すなわち、
Ｖｉｎ＝Ｖｏ＋Ｖｄ …（２）
程度になると、コンパレータ２２および制御トランジスタＱ２によって自動的にスイッチング素子ＳＷ１を遮断させることができ、無駄な安定化動作を無くし、前記直流安定化電源装置１１と同様に、分圧抵抗Ｒ１，Ｒ２によって平滑化手段１６の充電電荷が不所望に放電してしまうことを防止することができる。
【００３８】
本発明の実施の第３の形態について、図３に基づいて説明すれば以下の通りである。
【００３９】
図３は、本発明の実施の第３の形態の直流安定化電源装置３１の電気的構成を示すブロック図である。この直流安定化電源装置３１は、前述の直流安定化電源装置２１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、この直流安定化電源装置３１では、前記コンパレータ２２および基準電圧源２３に代えて、入力分圧抵抗Ｒ５，Ｒ６が用いられていることである。
【００４０】
前記直流安定化電源装置２１では、前記コンパレータ２２および基準電圧源２３を動作させるための電源が必要であり、これを電源１４から供給するようにした場合には、入力電圧Ｖｉｎが０Ｖ付近まで低下したときに、動作が不安定となり、スイッチング素子ＳＷ１を完全に遮断できない可能性が生じる。これに対して、該直流安定化電源装置３１では、入力電圧Ｖｉｎが、入力分圧抵抗Ｒ５，Ｒ６の分圧比とＮＰＮ形の制御トランジスタＱ２を導通させるために必要なベース−エミッタ間電圧とによって決定される規定の電圧までは、該制御トランジスタＱ２は遮断しており、ＰＮＰトランジスタから成るスイッチング素子ＳＷ１も確実に遮断している。したがって、簡単な構成で、０Ｖ〜前記規定の電圧までの動作を安定させることができる。
【００４１】
本発明の実施の第４の形態について、図４に基づいて説明すれば以下の通りである。
【００４２】
図４は、本発明の実施の第４の形態の直流安定化電源装置４１の電気的構成を示すブロック図である。この直流安定化電源装置４１は、前述の直流安定化電源装置１１に類似している。注目すべきは、この直流安定化電源装置４１では、制御回路４３において、前記外部入力端子Ｐ１０から入力される制御信号に応答するもう１つのＮＰＮ形のスイッチング素子ＳＷ２が、コンパレータ１７の出力をバイパスするように設けられていることである。
【００４３】
したがって、制御信号がハイレベルとなると、スイッチング素子ＳＷ１が遮断し、分圧抵抗Ｒ１，Ｒ２は電源ライン１２から切離されるだけでなく、連動してスイッチング素子ＳＷ２は導通し、コンパレータ１７の出力がバイパスされて制御トランジスタＱ２およびパワー素子ＴＲも確実に遮断している。すなわち、分圧抵抗Ｒ１，Ｒ２をスイッチング素子ＳＷ１によって切離すということは、レギュレータとしての出力電圧Ｖｏの安定化動作を行わないということであり、レギュレータの動作を止めてしまっても特に問題はなく、これによって制御トランジスタＱ２およびパワー素子ＴＲでの消費電流をリーク電流程度に抑えることができる。
【００４４】
本発明の実施の第５の形態について、図５に基づいて説明すれば以下の通りである。
【００４５】
図５は、本発明の実施の第５の形態の直流安定化電源装置５１の電気的構成を示すブロック図である。この直流安定化電源装置５１は、前述の直流安定化電源装置３１および直流安定化電源装置４１に類似している。注目すべきは、この直流安定化電源装置５１では、前記出力電圧Ｖｏの安定化動作を停止させるためのスイッチング素子ＳＷ２ａは、ＰＮＰ形のトランジスタから成り、入力端子Ｐ１から制御回路１３への電源ライン５２に介在されていることである。
【００４６】
したがって、スイッチング素子ＳＷ１，ＳＷ２ａ共にＰＮＰトランジスタを使用しているので、前記入力分圧抵抗Ｒ５，Ｒ６、制御トランジスタＱ２およびベース抵抗Ｒ４などによって構成される該スイッチング素子ＳＷ１，ＳＷ２ａの導通／遮断制御のための回路を共用化することができ、回路の部品点数を削減し、簡素化することができる。
【００４７】
また、出力電圧の安定化を行わない場合には、スイッチング素子ＳＷ２ａによって制御回路１３自体の動作を停止させることができ、前記直流安定化電源装置４１のようにパワー素子ＴＲのベース電流をバイパスする構成では、制御回路４３自体で、たとえば数ｍＡ程度の消費電流となるのに対して、該制御回路１３の動作を停止させることによって、消費電流を前記リーク電流の数μＡ程度にまで抑制することができ、損失を一層減少させることができる。
【００４８】
すなわち、前記入力分圧抵抗Ｒ５，Ｒ６の分圧比は、制御トランジスタＱ２の導通に要するベース−エミッタ間電圧をＶＢＥとすると、
Ｒ５：Ｒ６＝Ｖｉｎ−ＶＢＥ：ＶＢＥ …（３）
に選ばれており、したがって、
Ｒ５＝Ｒ６×（Ｖｉｎ−ＶＢＥ）／ＶＢＥ …（４）
である。ＶＢＥは、たとえば０．７Ｖ程度である。
【００４９】
このように選ぶことによって、入力電圧Ｖｉｎが前記式２で示す値以下となって出力電圧Ｖｏの安定化動作が困難なときには、上記のように制御回路１３自体の動作を停止することで、損失を一層減少させることができる。
【００５０】
本発明の実施の第６の形態について、図６に基づいて説明すれば以下の通りである。
【００５１】
図６は、本発明の実施の第６の形態の直流安定化電源装置６１の電気的構成を示すブロック図である。この直流安定化電源装置６１は、前述の直流安定化電源装置５１に類似している。注目すべきは、この直流安定化電源装置６１では、前記入力分圧抵抗Ｒ５が２つの入力分圧抵抗Ｒ５ａ，Ｒ５ｂに分割されており、これに対応して前記制御トランジスタＱ２およびベース抵抗Ｒ４も、制御トランジスタＱ２ａ，Ｑ２ｂおよびベース抵抗Ｒ４ａ，Ｒ４ｂの２つずつ設けられていることである。
【００５２】
前記スイッチング素子ＳＷ１は、
｛（Ｒ５ｂ＋Ｒ６）／（Ｒ５ａ＋Ｒ５ｂ＋Ｒ６）｝Ｖｉｎ−ＶＢＥ）≦ＶＢＥ…（５）
となると、制御トランジスタＱ２ａおよびベース抵抗Ｒ４ａによって遮断され、前記スイッチング素子ＳＷ２ａは、
｛Ｒ６／（Ｒ５ａ＋Ｒ５ｂ＋Ｒ６）｝Ｖｉｎ−ＶＢＥ）≦ＶＢＥ…（６）
となると、制御トランジスタＱ２ｂおよびベース抵抗Ｒ４ｂによって遮断される。
【００５３】
これによって、スイッチング素子ＳＷ１とスイッチング素子ＳＷ２ａとに個別に遮断電圧の設定が可能になり、入力電圧Ｖｉｎの低下に対して、先ずスイッチング素子ＳＷ２ａを遮断した後に、次にスイッチング素子ＳＷ１を遮断することができる。したがって、制御回路１３の動作停止後に分圧抵抗Ｒ１，Ｒ２用のスイッチング素子ＳＷ１を遮断することができる。
【００５４】
一方、制御回路１３が動作しているときにスイッチング素子ＳＷ１が遮断すると、出力電圧Ｖｏがほぼ入力電圧Ｖｉｎまで上昇する。これは、コンパレータ１７に入力されるフィードバック電圧Ｖａが０Ｖとなり、該コンパレータ１７の出力がハイレベルになり、パワー素子ＴＲの電流を増大させてしまうためである。したがって、制御回路１３の動作停止後にスイッチング素子ＳＷ１を遮断させることによって、そのような誤動作を防止することができる。
【００５５】
ここで、スイッチング素子ＳＷ１のオン電圧の変化による出力電圧Ｖｏの変化が考えられるけれども、分圧抵抗Ｒ１，Ｒ２に流れる電流が数μＡ〜数ｍＡ（分圧抵抗値によって個別に設定される）と比較的小さいこと、および電流値の変化が殆ど無いことによって、前記図８で示す従来のダイオード挿入方式よりも、出力電圧Ｖｏを高精度に安定化させることができる。
【００５６】
また、上記の説明は、パワー素子ＴＲがＰＮＰ形の低損失型（ロードロップアウト型）の回路例であるが、ＮＰＮ形の汎用型レギュレータにおいても、同様に実施することができる。さらに、制御回路１３自体の動作を前記制御信号で停止するように構成してもよい。
【００５７】
【発明の効果】
本発明の直流安定化電源装置は、以上のように、平滑化手段の出力電圧を分圧抵抗で分圧して得られたフィードバック値が予め定める基準値となるように、制御回路がパワー素子を制御することによって、定電圧出力を得るようにした直流安定化電源装置において、前記分圧抵抗と直列に介在され、前記分圧抵抗と、前記パワー素子と負荷との間にある電源ラインとの間に挿入される第１のスイッチング素子と、入力電圧が予め定める値以下であるときに前記第１のスイッチング素子を遮断する入力検知手段とを含み、前記制御回路の電源ラインに、前記第１のスイッチング素子と連動する第２のスイッチング素子を介在しており、前記入力検知手段には、前記第１のスイッチング素子と第２のスイッチング素子とに個別に遮断電圧が設定可能であり、入力電圧の低下に対して、第２のスイッチング素子の遮断後に第１のスイッチング素子を遮断させる。
【００５８】
それゆえ、分圧抵抗によって平滑化手段の充電電荷が不所望に放電してしまうことを防止することができる。また、第１のスイッチング素子は出力ラインに介在されるのではなく、分圧抵抗と直列に介在されるので、定常時に損失の増加や出力電圧変動などの悪影響を招くこともない。また、前記外部入力や入力電圧低下に応答して、出力電圧の安定化を行わない場合には、第２のスイッチング素子によって制御回路自体の動作を停止させる。したがって、該制御回路での損失を減少することができる。また、制御回路の動作停止後に分圧抵抗用の第１のスイッチング素子を遮断させることになる。前記制御回路が動作しているときに第１のスイッチング素子が遮断すると、出力電圧がほぼ入力電圧まで上昇する。これは、コンパレータに入力されるフィードバック電圧が０Ｖとなり、該コンパレータの出力がハイレベルになり、パワー素子の電流を増大させてしまうためである。したがって、制御回路の動作停止後に第１のスイッチング素子を遮断させることによって、そのような誤動作を防止することができる。
【００５９】
また、直流安定化電源装置は、以上のように、平滑化手段の出力電圧を分圧抵抗で分圧して得られたフィードバック値が予め定める基準値となるように、制御回路がパワー素子を制御することによって、定電圧出力を得るようにした直流安定化電源装置において、分圧抵抗と直列に設けた第１のスイッチング素子を、出力電圧の安定化が不必要な場合に、外部入力によって遮断させるものであってもよい。
【００６０】
それゆえ、分圧抵抗によって平滑化手段の充電電荷が不所望に放電してしまうことを防止することができる。また、第１のスイッチング素子は出力ラインに介在されるのではなく、分圧抵抗と直列に介在されるので、定常時に損失の増加や出力電圧変動などの悪影響を招くこともない。
【００６１】
さらにまた、本発明の直流安定化電源装置は、以上のように、前記第１のスイッチング素子をＰＮＰトランジスタで形成し、前記平滑化手段からの出力ラインと前記分圧抵抗との間に介在する。
【００６２】
それゆえ、ＰＮＰトランジスタを使用することで、入出力間電圧差が０．５Ｖ程度の低損失型レギュレータであっても、別途に入力電圧よりも高い電圧の電源を用いることなく、第１のスイッチング素子を入力電圧を用いて確実に導通／遮断制御することができる。また、第１のスイッチング素子を平滑化手段からの出力ラインと分圧抵抗との間に挿入することによって、出力電圧が１．５Ｖ以下の低圧直流安定化電源の場合でも、第１のスイッチング素子を導通／遮断制御することができる。
【００６３】
また、本発明の直流安定化電源装置は、以上のように、前記制御回路の電源ラインに、前記第１のスイッチング素子と連動する第２のスイッチング素子を介在し、前記外部入力や入力電圧低下に応答して、出力電圧の安定化を行わない場合には、第２のスイッチング素子によって制御回路自体の動作を停止させる。
【００６４】
それゆえ、該制御回路での損失を減少することができる。
【００６５】
さらにまた、本発明の直流安定化電源装置は、以上のように、前記第２のスイッチング素子をＰＮＰトランジスタで形成する。
【００６６】
それゆえ、第１および第２のスイッチング素子に、共にＰＮＰトランジスタを使用するので、それらの導通／遮断制御のための回路を共用化することができ、回路の部品点数を削減し、簡素化することができる。
【００６７】
また、本発明の直流安定化電源装置は、以上のように、前記入力検知手段を、入力ラインに介在される入力分圧抵抗と、該入力分圧抵抗による分圧値がベースに与えられるＮＰＮトランジスタとを備えて構成し、入力電圧が、入力分圧抵抗の分圧比とＮＰＮトランジスタを導通させるために必要なベース−エミッタ間電圧とによって決定される規定の電圧までは第１および／または第２のスイッチング素子を遮断する。
【００６８】
それゆえ、簡単な構成で、０Ｖ〜前記規定の電圧までの動作を安定させることができる。
【００６９】
さらにまた、本発明の直流安定化電源装置は、以上のように、前記入力分圧抵抗の分圧比を、前記第１および第２のスイッチング素子の遮断電圧が、出力電圧の安定化が困難になる（出力電圧）＋（ドロップアウト電圧）程度となるように設定する。
【００７０】
それゆえ、無駄な安定化動作を無くし、一層低消費電力化を図ることができる。
【００７１】
また、本発明の直流安定化電源装置は、以上のように、入力電圧の低下に対して、第２のスイッチング素子の遮断後に第１のスイッチング素子を遮断させる。
【００７２】
それゆえ、制御回路の動作停止後に分圧抵抗用の第１のスイッチング素子を遮断させることになり、前記制御回路が動作しているときに第１のスイッチング素子が遮断した場合に生じるような、出力電圧がほぼ入力電圧まで上昇するような誤動作を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態の直流安定化電源装置の電気的構成を示すブロック図である。
【図２】本発明の実施の第２の形態の直流安定化電源装置の電気的構成を示すブロック図である。
【図３】本発明の実施の第３の形態の直流安定化電源装置の電気的構成を示すブロック図である。
【図４】本発明の実施の第４の形態の直流安定化電源装置の電気的構成を示すブロック図である。
【図５】本発明の実施の第５の形態の直流安定化電源装置の電気的構成を示すブロック図である。
【図６】本発明の実施の第６の形態の直流安定化電源装置の電気的構成を示すブロック図である。
【図７】典型的な従来技術の直流安定化電源装置の電気的構成を示すブロック図である。
【図８】他の従来技術の直流安定化電源装置の電気的構成を示すブロック図である。
【符号の説明】
１１ 直流安定化電源装置
１２ 電源ライン
１３ 制御回路
１４ 電源
１５ 負荷
１６ 平滑化手段
１７ コンパレータ
１８ 基準電圧源
２１ 直流安定化電源装置
２２ コンパレータ
２３ 基準電圧源
３１ 直流安定化電源装置
４１ 直流安定化電源装置
４３ 制御回路
５１ 直流安定化電源装置
５２ 電源ライン
６１ 直流安定化電源装置
Ｐ１ 入力端子
Ｐ２ 出力端子
Ｐ１０ 外部入力端子
Ｑ１ 制御トランジスタ
Ｑ２ 制御トランジスタ
Ｑ２ａ 制御トランジスタ
Ｑ２ｂ 制御トランジスタ
Ｒ１ 分圧抵抗
Ｒ２ 出力端子
Ｒ３ ベース抵抗
Ｒ４ ベース抵抗
Ｒ４ａ ベース抵抗
Ｒ４ｂ ベース抵抗
Ｒ５ 入力分圧抵抗
Ｒ５ａ 入力分圧抵抗
Ｒ５ｂ 入力分圧抵抗
Ｒ６ 入力分圧抵抗
ＳＷ１ スイッチング素子
ＳＷ２ スイッチング素子
ＳＷ２ａ スイッチング素子
ＴＲ パワー素子
Claims (11)
- 平滑化手段の出力電圧を分圧抵抗で分圧して得られたフィードバック値が予め定める基準値となるように、制御回路がパワー素子を制御することによって、定電圧出力を得るようにした直流安定化電源装置において、
前記分圧抵抗と直列に介在され、前記分圧抵抗と、前記パワー素子と負荷との間にある電源ラインとの間に挿入される第１のスイッチング素子と、
入力電圧が予め定める値以下であるときに前記第１のスイッチング素子を遮断する入力検知手段とを含み、
前記制御回路の電源ラインに、前記第１のスイッチング素子と連動する第２のスイッチング素子を介在しており、
前記入力検知手段には、前記第１のスイッチング素子と第２のスイッチング素子とに個別に遮断電圧が設定可能であり、入力電圧の低下に対して、第２のスイッチング素子の遮断後に第１のスイッチング素子を遮断させることを特徴とする直流安定化電源装置。 - 前記入力検知手段は、入力ラインに介在される入力分圧抵抗と、該入力分圧抵抗による分圧値がベースに与えられるＮＰＮトランジスタとを備えて構成されることを特徴とする請求項１に記載の直流安定化電源装置。
- 前記制御回路の電源ラインに、前記第１のスイッチング素子と連動する第２のスイッチング素子を介在しており、
前記入力分圧抵抗の分圧比を、前記第１および第２のスイッチング素子の遮断電圧が、（出力電圧）＋（ドロップアウト電圧）程度となるように設定することを特徴とする請求項２に記載の直流安定化電源装置。 - 前記第１のスイッチング素子は、ＰＮＰトランジスタから成り、前記平滑化手段からの出力ラインと前記分圧抵抗との間に介在されることを特徴とする請求項１〜３の何れかに記載の直流安定化電源装置。
- 前記制御回路の電源ラインに、前記第１のスイッチング素子と連動する第２のスイッチング素子を介在することを特徴とする請求項１〜４の何れかに記載の直流安定化電源装置。
- 前記第２のスイッチング素子は、ＰＮＰトランジスタから成ることを特徴とする請求項５に記載の直流安定化電源装置。
- 平滑化手段の出力電圧を分圧抵抗で分圧して得られたフィードバック値が予め定める基準値となるように、制御回路がパワー素子を制御することによって、定電圧出力を得るようにした直流安定化電源装置において、
前記分圧抵抗と直列に介在される第１のスイッチング素子と、
入力電圧が予め定める値以下であるときに前記第１のスイッチング素子を遮断する入力検知手段とを含み、
前記制御回路の電源ラインに、前記第１のスイッチング素子と連動する第２のスイッチング素子を介在し、
前記入力検知手段には、前記第１のスイッチング素子と第２のスイッチング素子とに個別に遮断電圧が設定可能であり、入力電圧の低下に対して、第２のスイッチング素子の遮断後に第１のスイッチング素子を遮断させることを特徴とする直流安定化電源装置。 - 前記第１のスイッチング素子は、ＰＮＰトランジスタから成り、前記平滑化手段からの出力ラインと前記分圧抵抗との間に介在されることを特徴とする請求項７に記載の直流安 定化電源装置。
- 前記第２のスイッチング素子は、ＰＮＰトランジスタから成ることを特徴とする請求項７または８に記載の直流安定化電源装置。
- 前記入力検知手段は、入力ラインに介在される入力分圧抵抗と、該入力分圧抵抗による分圧値がベースに与えられるＮＰＮトランジスタとを備えて構成されることを特徴とする請求項７〜９の何れかに記載の直流安定化電源装置。
- 前記入力分圧抵抗の分圧比を、前記第１および第２のスイッチング素子の遮断電圧が、（出力電圧）＋（ドロップアウト電圧）程度となるように設定することを特徴とする請求項１０に記載の直流安定化電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24032199A JP3594119B2 (ja) | 1999-08-26 | 1999-08-26 | 直流安定化電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24032199A JP3594119B2 (ja) | 1999-08-26 | 1999-08-26 | 直流安定化電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001067132A JP2001067132A (ja) | 2001-03-16 |
| JP3594119B2 true JP3594119B2 (ja) | 2004-11-24 |
Family
ID=17057740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24032199A Expired - Fee Related JP3594119B2 (ja) | 1999-08-26 | 1999-08-26 | 直流安定化電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3594119B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE202005021665U1 (de) | 2005-06-20 | 2009-04-02 | Austriamicrosystems Ag | Stromquellenanordnung |
| JP5572283B2 (ja) | 2007-10-29 | 2014-08-13 | ピーエスフォー ルクスコ エスエイアールエル | 電圧検知回路 |
| DE102010006865B4 (de) | 2010-02-04 | 2018-10-11 | Austriamicrosystems Ag | Stromquelle, Stromquellenanordnung und deren Verwendung |
| CN113641203A (zh) * | 2021-08-04 | 2021-11-12 | 艾伏新能源科技(上海)股份有限公司 | 一种电子***快速给电的低成本方法 |
-
1999
- 1999-08-26 JP JP24032199A patent/JP3594119B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001067132A (ja) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0836130B1 (en) | Output driving circuit for use in DC stabilized power supply circuit | |
| US6664773B1 (en) | Voltage mode voltage regulator with current mode start-up | |
| CA2126405C (en) | Power regulation for redundant battery supplies | |
| JP3526267B2 (ja) | 安定化電源回路 | |
| JP2001051735A (ja) | 電源回路 | |
| JP4107052B2 (ja) | 多出力電源装置 | |
| JP3594119B2 (ja) | 直流安定化電源装置 | |
| US6218816B1 (en) | Power supply with control circuit for short circuit detection and excess current protection | |
| US7449865B2 (en) | Battery charger for preventing both overshoot charging currents and overcharged battery voltage during mode transitions and method thereof | |
| US20030090249A1 (en) | Power supply circuit | |
| USRE37876E1 (en) | Power supply switch reference circuitry | |
| US4652987A (en) | Regulator with rectifier IR drop compensation | |
| US6256385B1 (en) | Power supply adapter circuit | |
| JP2004213697A (ja) | 定電圧回路 | |
| JPH07248834A (ja) | 電源の電流制限回路 | |
| JPH0632186A (ja) | 車載用電源制御装置 | |
| JP2674956B2 (ja) | 電源装置の出力電圧検出回路 | |
| JPH0441371Y2 (ja) | ||
| JP3114251B2 (ja) | 電源回路 | |
| JP2000222051A (ja) | 安定化電源装置 | |
| JPH0333660A (ja) | 過電流検出回路 | |
| JP2003323223A (ja) | 安定化電源回路およびそれを備えた電源装置 | |
| JP3602425B2 (ja) | シャントレギュレータ回路 | |
| JPS63299767A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH0260435A (ja) | バックアップ電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040825 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |