JP3387868B2 - 出力バッファ型ａｔｍスイッチ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル通信網に
用いられるＡＴＭ（非同期転送モード）スイッチに関
し、特に、出力側に回線毎のバッファを有する出力バッ
ファ型ＡＴＭスイッチに関する。

【０００２】

【従来の技術】従来より、デジタル通信網に用いられる
ＡＴＭスイッチのうち出力バッファ型ＡＴＭスイッチに
おいては、同じ伝送速度を有するスイッチポートが入力
側と出力側に同数ずつ設けられている。

【０００３】図９は、従来の出力バッファ型ＡＴＭスイ
ッチの一構成例を示す図であり、入力側及び出力側のそ
れぞれに６００Ｍｂｐｓの伝送速度を有するスイッチポ
ートが８本設けられた５Ｇｂｉｔのスイッチ容量を有す
る出力バッファ型ＡＴＭスイッチを示している。

【０００４】本構成例は図９に示すように、８本の入力
回線１３０−１〜１３０−８と８本の出力回線１４０−
１〜１４０−８との間を伝送されるセルのスイッチング
を行うものであり、６００Ｍｂｐｓの伝送速度をそれぞ
れ有し、入力回線１３０−１〜１３０−８からのセルが
入力される入力ポート１２１−１〜１２１−８と、入力
ポート１２１−１〜１２１−８を介して入力されたセル
を一時格納する入力バッファ１２２−１〜１２２−８
と、入力ポート１２１−１〜１２１−８を介して入力さ
れたセルを多重し、５Ｇｂｐｓの伝送速度を有するバス
上に出力する多重部１１１と、出力回線１４０−１〜１
４０−８のそれぞれに対応して設けられ、多重部１１１
にて多重されたセルのうち自回線宛てのセルのみ通過さ
せるアドレスフィルタ１１２−１〜１１２−８と、アド
レスフィルタ１１２−１〜１１２−８を通過したセルを
一時格納する出力バッファ１１３−１〜１１３−８と、
６００Ｍｂｐｓの伝送速度をそれぞれ有し、出力バッフ
ァ１１３−１〜１１３−８から出力されたセルを出力回
線１４０−１〜１４０−８に対して出力する出力ポート
１１４−１〜１１４−８とから構成されている。なお、
図示していないが、当該ＡＴＭスイッチの前段には、入
力されたセルのヘッダに書き込まれているＶＰ（バーチ
ャルパス）／ＶＣ（バーチャルチャネル）から論理コネ
クション番号を識別し、その論理コネクション番号を持
ったセルに対応する出力先である出力回線番号を付与す
る論理コネクション番号／出力回線番号変換テーブルが
設けられている。

【０００５】以下に、上記のように構成された出力バッ
ファ型ＡＴＭスイッチにおけるスイッチング動作につい
て説明する。

【０００６】入力回線１３０−１〜１３０−８からのセ
ルが入力ポート１２１−１〜１２１−８を介して入力さ
れると、入力されたセルが多重部１１１にて多重され、
５Ｇｂｐｓの伝送速度を有するバス上に出力される。

【０００７】次に、出力回線１４０−１〜１４０−８の
それぞれに対応して設けられたアドレスフィルタ１１２
−１〜１１２−８において、多重部１１１にて多重さ
れ、バス上に出力されたセルのうち付与されている出力
回線番号が自回線宛てのセルのみがそれぞれ通過し、出
力バッファ１１３−１〜１１３−８に入力される。

【０００８】出力バッファ１１３−１〜１１３−８にお
いては、多重部１１１から５Ｇｂｐｓの伝送速度でバス
上に出力されたセルが一時格納され、６００Ｍｂｐｓの
伝送速度で出力される。

【０００９】その後、出力バッファ１１３−１〜１１３
−８から出力されたセルが出力ポート１１４−１〜１１
４−８を介して出力回線１４０−１〜１４０−８に出力
される。

【００１０】ここで、出力バッファ１１３−１〜１１３
−８においてセルの出力が入力に追い付かず、セルのあ
ふれが生じた場合のセル廃棄を防ぐために、入力バッフ
ァ１２２−１〜１２２−８に対してバックプレッシャー
信号を送出する制御が行われる。各出力バッファ１１３
−１〜１１３−８にはしきい値が設けられており、ある
出力バッファに滞留しているセルの数がこのしきい値を
越えた時に、当該出力バッファはすべての入力バッファ
セル１２２−１〜１２２−８に対してバックプレッシャ
ー信号を送出する。入力バッファ１２２−１〜１２２−
８はバックプレッシャー信号を送出している出力バッフ
ァに対応する出力回線１４０−１〜１４０−８宛てのセ
ルの送出を一時停止する。これにより、セルのあふれが
生じる虞れがある出力バッファ１１３−１〜１１３−８
でのセル廃棄が回避される。

【００１１】

【発明が解決しようとする課題】今後のデジタル通信に
おいては、トラヒック容量の増加に伴い、ＡＴＭスイッ
チに対して、スイッチポートの速度以上の容量を有する
コネクションのセル交換を実現することが要求される。

【００１２】例えば、上述した出力バッファ型ＡＴＭス
イッチのように伝送速度が６００Ｍのスイッチポートが
複数設けられ、５Ｇｂｉｔのスイッチ容量を有するスイ
ッチに対し、２．４Ｇｂｐｓの速度を持つ回線を収容
し、６００Ｍｂｐｓ以上の帯域を持つコネクションの設
定を可能とすることが要求される。

【００１３】しかしながら、上述したような出力バッフ
ァ型ＡＴＭスイッチにおいては、同じ速度のポートを有
する構成となっているので、入力ポートにおける伝送速
度以上の帯域を有するコネクションをスイッチングする
ことができない。

【００１４】例えば、ある入力ポートから６００Ｍｂｐ
ｓの速度で入力されるセルは、ある出力ポートに６００
Ｍｂｐｓの速度で送出することができるが、２．４Ｇｂ
ｐｓの伝送速度でコネクションの帯域が８００Ｍｂｐｓ
の入力回線からのセルをこの入力ポートに入力すること
はできない。

【００１５】ここで、上述したような要求に応えるもの
として、ＡＴＭスイッチを構成するデバイスの能力を向
上させ、同じアーキテクチャでスイッチポートの速度を
速くしたスイッチを構成することが考えられるが、その
場合、スイッチポートの速度を速くしたスイッチを新た
に設計しなければならなくなり、設計の手間及びコスト
が余計にかかってしまうという問題点がある。

【００１６】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、既存のスイ
ッチを用いて、既存のスイッチポートの速度以上のコネ
クションのセル交換を行うことができる出力バッファ型
ＡＴＭスイッチを提供することを目的とする。

【００１７】

【課題を解決するための手段】上記目的を達成するため
に本発明は、入力回線からのセルが入力される複数の入
力ポートと、該複数の入力ポートを介して入力されたセ
ルを多重する第１の多重部と、出力回線にセルを送出す
る複数の出力ポートと、該出力ポートに対応して設けら
れ、前記第１の多重部にて多重されたセルのうち対応す
る出力ポート宛てのセルのみを通過させる複数のフィル
タと、該複数のフィルタを通過したセルが一時格納され
る複数の出力バッファとを有し、前記複数の出力バッフ
ァに格納されたセルが前記複数の出力ポートを介して前
記出力回線に出力される出力バッファ型ＡＴＭスイッチ
において、前記複数の入力ポート及び出力ポートはそれ
ぞれ、少なくとも１つが該入力ポート及び出力ポートの
２以上の整数倍の伝送速度を具備する高速入力ポート及
び高速出力ポートであり、前記複数の入力ポートにそれ
ぞれ対応して設けられ、当該入力ポートから入力された
セルに、当該セルの論理コネクション番号毎に入力され
た順番を示すシーケンス番号を付与する番号付与部と、
前記高速入力ポートを介して入力され、前記番号付与部
にて番号が付与されたセルを、その伝送速度が前記高速
入力ポート以外の入力ポートにおける伝送速度となるよ
うに複数のパスに分離する分離部と、前記複数の出力バ
ッファのうち前記高速出力ポートに対応する複数の出力
バッファから出力されたセルを前記高速出力ポートの伝
送速度に多重出力する第２の多重部と、前記複数の出力
ポートにそれぞれ対応して設けられ、前記第２の多重部
にて多重出力されたセル及び前記高速出力ポートに対応
する出力バッファ以外の出力バッファから出力されたセ
ルに付与された前記シーケンス番号に基づいて、該セル
の出力順序を整えて出力する順序復元部とを有し、前記
第１の多重部は、前記高速入力ポート以外の入力ポート
を介して入力されたセルと前記分離部にて分離されたセ
ルとを多重し、前記番号付与部は、 前記入力ポートを介
して入力されたセルから出力回線番号及び論理コネクシ
ョン番号を検出するヘッダ情報検出部と、前記論理コネ
クション番号毎に、該コネクションにて前回伝送された
セルに付与されたシーケンス番号が設定されているシー
ケンス番号テーブルと、前記複数の出力バッファに関す
る情報が格納された出力バッファ番号テーブルと、前記
ヘッダ情報検出部にて検出された出力回線番号及び論理
コネクション番号に基づいて前記シーケンス番号テーブ
ル及び前記出力バッファ番号テーブルから前記シーケン
ス番号及び出力バッファ番号を検索するシーケンス番号
制御部と、前記シーケンス番号制御部にて検索されたシ
ーケンス番号及び出力バッファ番号をセルに付与するセ
ルヘッダ情報付加部とを有し、前記出力バッファ番号テ
ーブルには、前記出力回線の番号と、該出力回線の番号
のそれぞれに対応して、その出力回線における先頭の出
力バッファ番号及び末尾の出力バッファ番号、並びにこ
の先頭出力バッファ番号から末尾出力バッファ番号内に
含まれる出力バッファ内で前回伝送されたセルが付与さ
れた最新出力バッファ番号とが格納され、前記シーケン
ス番号制御部は、前記出力バッファ番号をセルに付与す
る際に、前記最新出力バッファ番号をインクリメント
し、インクリメントした番号が当該出力回線における末
尾出力バッファ番号以下の場合は前記インクリメントし
た番号をセルに付与する番号とし、インクリメントした
番号が前記末尾出力バッファ番号よりも大きな場合は該
最新バッファ番号を当該出力回線における先頭出力バッ
ファ番号としてセルに付与する番号とし、また、前記シ
ーケンス番号をセルに付与する際に、セルに付与された
論理コネクション番号に対応するシーケンス番号をイン
クリメントし、インクリメントした番号が前記順序復元
部にて処理可能な番号以下の場合は前記インクリメント
した番号をセルに付与する番号とし、インクリメントし
た番号が前記順序復元部にて処理可能な番号を超えてい
る場合は前記シーケンス番号を“０”に設定し、その
後、当該番号をインクリメントしてセルに付与する番号
とし、前記出力バッファから当該出力バッファ宛てのセ
ルの送出を停止する旨の信号が送出された場合、該信号
を送出した出力バッファの番 号をセルに付与せずに次に
インクリメントした番号をセルに付与することを特徴と
する。

【００１８】また、前記複数の入力ポートを介して入力
されたセルが一時格納される入力バッファを有し、前記
複数の出力バッファは、該出力バッファに格納されるセ
ルの数が予め決められたしきい値を超えた場合に前記入
力バッファに対して当該出力バッファ宛てのセルの送出
を停止する旨の信号を送出し、前記入力バッファは、前
記信号を受信した場合に該信号を送出した出力バッファ
宛てのセルを一時格納することを特徴とする。

【００１９】また、前記入力バッファは、前記複数の入
力ポートに対応して複数設けられていることを特徴とす
る。

【００２０】

【００２１】また、前記順序復元部は、セルに付与され
た論理コネクション番号に基づいてコネクション毎にセ
ルを振り分けるセル分配部と、セルに付与されたシーケ
ンス番号に基づいてセルの送出順序を整える複数のセル
順序復元部と、前記複数のセル順序復元部にて送出順序
が整えられたセルを多重するセル多重部とを有すること
を特徴とする。

【００２２】

【００２３】

【００２４】

【００２５】

【００２６】（作用）上記のように構成された本発明に
おいては、複数の入力ポート及び出力ポートのうち、少
なくとも１つずつが該入力ポート及び出力ポートの２以
上の整数倍の伝送速度を有する高速入力ポート及び高速
出力ポートとされ、該高速入力ポートを介して伝送速度
が速い入力回線からのセルが入力され、分離部にて通常
の伝送速度となるようにセルが分離される。その後、分
離部にて分離されたセルと他の入力ポートを介して入力
されたセルとが多重され、複数のフィルタにおいて出力
回線毎のセルがそれぞれ通過し、出力バッファに一時格
納され、出力ポートの伝送速度で出力回線に出力され
る。なお、高速出力ポートを介して出力されるセルは、
出力バッファに一時格納された後、第２の多重部にて多
重され、それにより、伝送速度が高速出力ポートにおけ
るものとされ、高速出力ポートを介して出力回線に出力
される。

【００２７】ここで、入力ポートを介して入力されたセ
ルの出力ポートからの出力の順番を補償する必要があ
る。そこで、入力ポートのそれぞれに対応してセルに入
力された順番を付与する番号付与部を設け、セルにシー
ケンス番号を付与する。その後、出力バッファから出力
されたセルについて、順序復元部において、該セルに付
与された番号に基づいて入力された順番に送出順序を並
べ替えることによってセル送出の順番が補償される。

【００２８】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。

【００２９】図１は、本発明の出力バッファ型ＡＴＭス
イッチの実施の一形態を示すブロック図であり、入力側
及び出力側のそれぞれにおいて６００Ｍｂｐｓの伝送速
度を有するスイッチポートを４本ずつ束ねることにより
２．４Ｇｂｐｓの伝送速度を有するスイッチポートを１
本ずつ設け、さらに、６００Ｍｂｐｓの伝送速度を有す
るスイッチポートが４本ずつ設けられた５Ｇｂｉｔのス
イッチ容量を有する出力バッファ型ＡＴＭスイッチを示
している。

【００３０】本形態は図１に示すように、５本の入力回
線３０−１〜３０−５と５本の出力回線４０−１〜４０
−５との間を伝送されるセルのスイッチングを行うもの
であり、２．４Ｇｂｐｓの伝送速度を有し、入力回線３
０−１からのセルが入力される入力ポート２１−１と、
６００Ｍｂｐｓの伝送速度をそれぞれ有し、入力回線３
０−２〜３０−５からのセルが入力される入力ポート２
１−２〜２１−５と、入力ポート２１−１〜２１−５を
介して入力されたセルを一時格納する入力バッファ２２
−１〜２２−５と、入力ポート２１−１〜２１−５を介
して入力されたセルに入力順にシーケンス番号を付与す
る番号付与部５１−１〜５１−５と、番号付与部５１−
１にてシーケンス番号が付与されたセルを６００Ｍｂｐ
ｓの４本のパスにサイクリックに分離する分離部５２
と、入力ポート２１−２〜２１−５を介して入力され、
番号付与部５１−２〜５１−５にてシーケンス番号が付
与されたセルと分離部５２にて分離されたセルとを多重
し、５Ｇｂｐｓの伝送速度を有するバス上に出力する第
１の多重部１１と、出力回線４０−２〜４０−５及び出
力回線４０−１が６００Ｍｂｐｓの伝送速度に分離され
た４本の回線のそれぞれに対応して設けられ、多重部１
１にて多重されたセルのうち自回線宛てのセルのみ通過
させるアドレスフィルタ１２−１〜１２−８と、アドレ
スフィルタ１２−１〜１２−８を通過したセルを一時格
納する出力バッファ１３−１〜１３−８と、出力バッフ
ァ１３−１〜１３−４から出力されたセルを多重する第
２の多重部６１と、多重部６１にて多重されたセルまた
は出力バッファ１３−５〜１３−８から出力されたセル
を番号付与部５１−１〜５１−５にて付与されたシーケ
ンス番号に基づいて順序を並べ替える順序復元部６２−
１〜６２−５と、２．４Ｇｂｐｓの伝送速度を有し、順
序復元部６２−１から出力されたセルを出力回線４０−
１に対して出力する出力ポート６３−１と、６００Ｍｂ
ｐｓの伝送速度をそれぞれ有し、順序復元部６２−２〜
６２−５から出力されたセルを出力回線４０−２〜４０
−５に対して出力する出力ポート６３−２〜６３−５と
から構成されている。

【００３１】なお、図示していないが、当該ＡＴＭスイ
ッチの前段には、入力したセルのヘッダに書き込まれて
いるＶＰ（バーチャルパス）／ＶＣ（バーチャルチャネ
ル）から論理コネクション番号を識別し、その論理コネ
クション番号を持ったセルに対応する出力先である出力
回線番号を付与する論理コネクション番号／出力回線番
号変換テーブルが設けられている。論理コネクション番
号と出力回線番号との対応は、スイッチング動作として
の制御情報としてあらかじめ設定されている。

【００３２】図６は、当該ＡＴＭスイッチで処理される
セルの構成を示す概念図である。

【００３３】図６に示すように、４８バイトのぺイロー
ドと５バイトのヘッダを持った伝送セルに、出力バッフ
ァ番号、論理コネクション番号、シーケンス番号の３バ
イトの情報が当該ＡＴＭスイッチ内でスイッチング処理
のために付加される。前述したように、当該ＡＴＭスイ
ッチに入力される前に、論理コネクション番号／出力回
線番号変換テーブルを参照して各セルに論理コネクショ
ン番号と出力バッファ番号が付与される。

【００３４】ここで、図１の出力回線４０−２〜４０−
５のように、出力回線と出力バッファとが１対１で対応
している場合は出力バッファ番号は出力回線番号と等価
である。しかし、図１の出力回線４０−１のように複数
の出力バッファ１３−１〜１３−４が対応している場
合、出力バッファ番号は代表出力回線側番号としての位
置付けとなる。

【００３５】従って、出力バッファと出力回線とが１対
１で対応している場合の出力回線番号も代表出力回線側
番号と称することにすれば、当該ＡＴＭスイッチに入力
するセルに付加されている情報は、代表出力側回線番号
が出力バッファ番号のエリアに、論理コネクション番号
が論理コネクション番号のエリアに設定されている。

【００３６】図２は、図１に示した番号付与部５１−１
〜５１−５の一構成例を示すブロック図である。

【００３７】番号付与部５１−１〜５１−５は、入力セ
ルの論理コネクション番号毎に入力順にシーケンス番号
を付与するとともに、代表出力側回線番号が複数の出力
バッファに対応している場合、各セル毎に使用すべき出
力バッファを割り振る機能を有している。すなわち番号
付与部５１−１〜５１−５は、図２の入力セル例として
示すように、付加情報の代表出力側回線番号と論理コネ
クション番号にもとづいて、図２の出力セル例として示
すように、出力バッファ番号とシーケンス番号を新たな
付加情報として変換または付加する。

【００３８】本形態における番号付与部５１は図２に示
すように、入力バッファ２２から出力されたセルから出
力回線番号（代表出力側回線番号）及び論理コネクショ
ン番号を検出するヘッダ情報検出部５３と、ヘッダ情報
検出部５３にて検出された代表出力側回線番号及び論理
コネクション番号に基づいてシーケンス番号テーブル５
６及び出力バッファ番号テーブル５７からシーケンス番
号及び出力バッファ番号を検索するシーケンス番号制御
部５５と、シーケンス番号制御部５５にて検索された出
力バッファ番号及びシーケンス番号をセルに付与するセ
ルヘッダ情報付加部５８と、ＣＰＵインタフェース部５
４から構成されている。

【００３９】図３は、図２に示したシーケンス番号テー
ブル５６に格納された情報の一例を示す図であり、ま
た、図４は、図２に示した出力バッファ番号テーブル５
７に格納された情報の一例を示す図である。

【００４０】図３に示すように、シーケンス番号テーブ
ル５６には、論理コネクション毎に前回伝送されたセル
に付与されたシーケンス番号が格納されており、番号付
与部５１に新たにセルが入力された場合、そのセルの論
理コネクション番号に対応するシーケンス番号に１を加
算した番号がシーケンス番号としてセルに付与される。

【００４１】また、図４に示すように、出力バッファ番
号テーブル５７には、出力回線４０−１〜４０−５（図
１参照）のそれぞれを代表出力側回線番号とし、該代表
出力側回線番号のそれぞれに対応して、その出力回線に
おける先頭の出力バッファ番号及び末尾の出力バッファ
番号、並びにこの先頭出力バッファ番号から末尾出力バ
ッファ番号内に含まれる出力バッファ内で前回伝送され
たセルに付与された出力バッファ番号（最新出力バッフ
ァ番号）がそれぞれ格納されている。図１の出力回線４
０−２乃至４０−５のように出力回線と出力バッファと
が１対１で対応している場合は、 先頭出力バッファ番
号及び末尾出力バッファ番号は同一番号となる。また、
出力回線４０−１のように一つの出力回線に出力バッフ
ァ１３−１乃至１３−４が対応している場合は、 先頭
出力バッファ番号として「１」が、そして末尾出力バッ
ファ番号として「４」が設定されている。

【００４２】ここで、上述した番号付与部５１−１〜５
１−５における出力バッファの指定とシーケンス番号付
与動作について詳細に説明する。

【００４３】図５は、図２に示した番号付与部５１−１
〜５１−５における出力バッファの指定とシーケンス番
号付与動作を説明するためのフローチャートである。

【００４４】入力バッファ２２からのセルが入力される
と（ステップＳ１０１）、ヘッダ情報検出部５３におい
て、セルに付与された代表出力側回線番号と論理コネク
ション番号が検出され、シーケンス番号制御部５５にお
いて、検出された代表出力側回線番号に対応する最新出
力バッファ番号が出力バッファ番号テーブル５７から読
み出される（ステップＳ１０２）。

【００４５】次に、シーケンス番号制御部５５におい
て、出力バッファ番号テーブル５７から読み出された最
新出力バッファ番号が後述する処理のために一次的に記
憶される（ステップＳ１０３）。

【００４６】ここで、出力バッファ１３−１〜１３−８
（図１参照）においてセルのあふれが生じる虞れがある
場合に前述したように、入力バッファ２２−１〜２２−
５（図１参照）及び番号付与部５１に対してバックプレ
ッシャー信号が出力されている。複数の出力バッファが
代表出力側回線に対応して存在する場合、番号付与部５
１においてはバックプレッシャー信号が出力されていな
い出力バッファを選択する処理が行われる。しかしなが
ら、全ての出力バッファからバックプレッシャー信号が
出力されている場合は、選択処理が収束しなくなってし
まうことと、どの出力バッファを選択しても同じ条件の
ため、後述するように読み出した最新出力バッファを使
うように処理している。

【００４７】次に、今回使用する出力バッファ番号を指
定するために、読み出された最新出力バッファ番号に
“１”が加算される（ステップＳ１０４）。

【００４８】次に、ステップＳ１０４にて指定された出
力バッファ番号が当該代表出力側回線番号に対応する末
尾出力バッファ番号よりも大きいかどうかが判断され
（ステップＳ１０５）、大きいと判断された場合は、そ
の代表出力側回線番号に対応する先頭出力バッファ番号
が出力バッファ番号に設定される（ステップＳ１０
６）。これは、使用可能な出力バッファをサイクリック
に順次選択させることを意味し、一つの出力バッファし
か対応していない場合は、常に同一の出力バッファ番号
となる。また、ステップＳ１０５において、ステップＳ
１０４にて指定された出力バッファ番号が末尾出力バッ
ファ番号以下であると判断された場合は、ステップＳ１
０６における処理は行われず、ステップＳ１０７におけ
る処理に移る。

【００４９】次に、設定された出力バッファ番号がシー
ケンス番号制御部５５に記憶された最新出力バッファ番
号と同じかどうかが判断され（ステップＳ１０７）、同
じと判断された場合は、次処理ステップにおけるバック
プレッシャー信号による出力バッファのスキップ処理に
より選択対象の出力バッファが一巡してしまったことを
意味する。従って、この場合はどの出力バッファを選択
しても同一条件となるので、記憶している最新出力バッ
ファを選択する。

【００５０】また、設定された出力バッファ番号がシー
ケンス番号制御部５５に記憶された最新出力バッファ番
号と同じでないとステップＳ１０７において判断された
場合は、当該出力バッファからバックプレッシャー信号
が出力されているかどうかが検査される（ステップＳ１
０８）。バックプレッシャー信号が出力されている場合
は、設定された出力バッファ番号をスキップしてステッ
プＳ１０４における処理に戻り、次に選択可能な出力バ
ッファを選択対象として設定する。また、バックプレッ
シャー信号が出力されていない場合は、出力バッファの
選択処理が終了する。

【００５１】次に、ヘッダ情報検出部５３において検出
された論理コネクション番号に対応するシーケンス番号
付与の動作を説明する。

【００５２】ヘッダ情報検出部５３にて検出された論理
コネクション番号に対応するシーケンス番号が、シーケ
ンス番号制御部５５においてシーケンス番号テーブル５
６から読み出される（ステップＳ１０９）。

【００５３】次に、ステップＳ１０９にて読み出された
シーケンス番号に“１”が加算される（ステップＳ１１
０）。

【００５４】次に、このシーケンス番号が順序復元部４
０−１〜４０−５（図１参照）にて処理可能なシーケン
ス番号を超えているかどうかが判断される（ステップＳ
１１１）。すなわち、順序復元部ではバッファにセルを
一時蓄積しながらシーケンス番号が若い番号順に出力す
る制御を行っているが、そのバッファに蓄積して順序制
御が可能なセル数（バッファの深さ）の範囲でシーケン
ス番号を付与している。従って、その数を超えていない
と判断された場合はシーケンス番号テーブル５６のシー
ケンス番号が更新され（ステップ１１３）、また、出力
バッファ番号テーブル５７における最新出力バッファ番
号がステップＳ１０６にて設定された出力バッファ番号
に更新される（ステップＳ１１４）。

【００５５】また、ステップＳ１１１において、ステッ
プＳ１１０にて“１”が加算されたシーケンス番号が順
序復元部４０−１〜４０−５（図１参照）にて処理可能
なシーケンス番号を超えていると判断された場合は、シ
ーケンス番号が“０”に設定され（ステップＳ１１
２）、ステップＳ１１０における処理に戻る。

【００５６】その後、セルヘッダ情報付加部５８におい
て、選択された出力バッファ番号がセルに付与されると
ともに（ステップＳ１１５）、シーケンス番号がセルに
付与され（ステップＳ１１６）て、図２の出力セル例に
示されるような形態のセルが出力される（ステップＳ１
１７）。

【００５７】以上説明したように、本願発明に係るＡＴ
Ｍスイッチの入力側においては、番号付与部５１−１〜
５１−５にて各セルにシーケンス番号とルーティング先
の出力バッファ番号が付与される。そして、２．４Ｇｂ
ｐｓの高速入力ポート２１−１から入力したセルは、分
離部５２により６００Ｍｂｐｓの４本のパスにサイクリ
ックに分離され、他の６００Ｍｂｐｓの入力ポート２１
−２〜２１−５を介して入力されるセルとともに多重部
１１において多重され、５Ｇｂｐｓ伝送速度を有するバ
ス上に出力される。当該バス上に出力された各セルは、
付与されている出力バッファ番号に対応するアドレスフ
ィルタ１２−１〜１２−８を通過して各出力バッファ１
３−１〜１３−８に蓄積される。このように、セルが多
重部１１に入力されてからルーティング先の出力バッフ
ァに蓄積されるまでは、高速入力ポートから入力したセ
ルであろうと通常の入力ポートから入力したセルであろ
うとその区別は一切無く処理されることになる。なお、
スイッチであることより、論理コネクション番号によっ
ては、２．４Ｇｂｐｓの高速入力ポートから入力して６
００Ｍｂｐｓの出力ポートにルーティングされることも
有り得るし、逆に、６００Ｍｂｐｓの入力ポートから入
力して２．４Ｇｂｐｓの高速出力ポートにルーティング
されることも有り得る。

【００５８】高速出力ポートに対応した出力バッファ１
３−１〜１３−４に蓄積されているセルは、出力バッフ
ァ１３−１〜１３−４から読み出された後、多重部６１
にて多重されて２．４Ｇｂｐｓの速度で順序復元部６２
−１に入力され、セルの順序をシーケンス番号順に整え
られてから出力ポート６３−１を介して出力回線４０−
１に出力される。また、他の６００Ｍｂｐｓ出力ポート
６３−２〜６３−５に対応した出力バッファ１３−５〜
１３−８に蓄積されているセルは、出力回線速度で読み
出されたあと、回線対応の順序復元部４０−２〜４０−
５に入力される。

【００５９】図７は、図１に示した順序復元部６２−１
〜６２−５の構成を示すブロック図である。

【００６０】本形態における順序復元部６２−１〜６２
−５は図７に示すように、セルに付与された論理コネク
ション番号に基づいてコネクション毎にセルを振り分け
るセル分配部６４と、セルに付与されたシーケンス番号
に基づいてセルの送出順序を並べ替えるセル順序復元部
６５−１〜６５−ｎと、セル順序復元部６５−１〜６５
−ｎにて送出順序が復元されたセルを多重するセル多重
部６６とから構成されており、分離部５２にて分離され
たセルが順序復元部６２−１〜６２−５にてコネクショ
ン毎に正しい順序に並べ替えられて出力ポート４０−１
〜４０−５を介して出力される。

【００６１】以下に、上述した出力バッファ型ＡＴＭス
イッチにおけるセル交換動作について説明する。なお、
本発明の特徴を明確にするために、このスイッチにおけ
る通常伝送速度（６００Ｍｂｐｓ）を有する入力回線３
０−２〜３０−５からのセルの交換動作と、このスイッ
チにおける伝送速度よりも速い速度（２．４Ｇｂｐｓ）
を有する入力回線３０−１からのセルの交換動作とに分
けて説明する。

【００６２】図８は、図１に示した出力バッファ型ＡＴ
Ｍスイッチにおけるセルの流れを示す図である。

【００６３】まず、入力回線３０−２〜３０−５からの
セルの交換動作について説明する。入力回線３０−２〜
３０−５から入力されたセルは、入力ポート２１−２〜
２１−５を介して入力バッファ２２−２〜２２−５に入
力され、更に番号付与部５１−２〜５１−５において論
理コネクション番号対応に各セルの入力順にシーケンス
番号が付与されて多重部１１に入力される。多重部１１
では、他のポートからの入力セルとともにセルが多重さ
れて５Ｇｂｐｓの伝送速度を有するバス上に出力され
る。

【００６４】次に、５Ｇｂｐｓの伝送速度を有するバス
上に出力されたセルは、番号付与部５１−１〜５１−５
で代表出力側回線番号を出力バッファ番号に変換付与さ
れた付加情報に基づき、アドレスフィルタ１２−１〜１
２−８のうち、セルに付与された出力バッファ番号に対
応するアドレスフィルタを通過して出力バッファ１３−
１〜１３−８に入力される。ここで、アドレスフィルタ
１２−１〜１２−４及び出力バッファ１３−１〜１３−
４においては、２．４Ｇｂｐｓの伝送速度を有する出力
回線４０−１に対応して設けられている。

【００６５】出力バッファ１３−１〜１３−８において
は、多重部１１から５Ｇｂｐｓの伝送速度でバス上に出
力されたセルが一時格納され、６００Ｍｂｐｓの伝送速
度で出力される。

【００６６】ここで、出力バッファ１３−１〜１３−４
から出力されたセルは、出力ポート６３−１から２．４
Ｇｂｐｓの伝送速度で出力される必要がある。そのた
め、多重部６１において、出力バッファ１３−１〜１３
−４から出力されたセルが多重され、順序復元部６２−
１でセルの出力順序を整えられてから２．４Ｇｂｐｓの
伝送速度で出力ポート６３−１を介して出力回線４０−
１に出力される。

【００６７】また、出力バッファ１３−５〜１３−８か
ら出力されたセルは、順序復元部６２−２〜６２−５で
セルの出力順序を整えられてからそのままの６００Ｍｂ
ｐｓの伝送速度で出力ポート６３−２〜６３−５を介し
て出力回線４０−２〜４０−５に出力される。

【００６８】なお、出力バッファ１３−１〜１３−８に
おいてセルの出力が入力に追い付かず、セルのあふれが
生じてしまい、セルが損失してしまう虞れがある場合
は、出力バッファ１３−１〜１３−８から入力バッファ
２２−１〜２２−５及び番号付与部５１−１〜５１−５
に対してバックプレッシャー信号が送出される。それに
より、該当する出力回線４０−１〜４０−５宛てのセル
が入力バッファ２２−１〜２２−５に一時格納され、セ
ルのあふれが生じる虞れがある出力バッファ１３−１〜
１３−８へのセルの送出が一時停止される。また、番号
付与部５１−２〜５１−５における出力バッファ１３−
１〜１３−８からのバックプレッシャー信号による動作
は図５を用いて説明したため、ここでの説明は省略す
る。

【００６９】次に、入力回線３０−１からのセルの交換
動作について説明する。

【００７０】入力回線３０−１からのセルが入力ポート
２１−１及び入力バッファ２２−１を介して入力される
と、番号付与部５１−１において、論理コネクション番
号毎にセルの入力順にシーケンス番号が付与され、代表
出力側回線番号は出力バッファ番号に変換されて付与さ
れる。なお、番号付与部５１−１における動作について
は、図５を用いて説明したので、ここでの説明は省略す
る。

【００７１】番号付与部５１−１にてシーケンス番号及
び出力バッファ番号が付与されたセルは分離部５２に入
力され、分離部５２において６００Ｍｂｐｓの伝送速度
の４本のパスに分離される。

【００７２】分離部５２にて分離されたセルは、他の入
力ポートからのセルとともに多重部１１にて多重され、
５Ｇｂｐｓの伝送速度を有するバス上に出力される。

【００７３】次に、５Ｇｂｐｓの伝送速度を有するバス
上に出力されたセルは、番号付与部５１−１で代表出力
側回線番号を出力バッファ番号に変換付与された付加情
報に基づき、アドレスフィルタ１２−１〜１２−８のう
ち、セルに付与された出力バッファ番号に対応するアド
レスフィルタを通過して出力バッファ１３−１〜１３−
８に入力される。ここで、アドレスフィルタ１２−１〜
１２−４及び出力バッファ１３−１〜１３−４において
は、２．４Ｇｂｐｓの伝送速度を有する出力回線４０−
１に対応して設けられている。そして、出力バッファ１
３−１〜１３−８においては、多重部１１から５Ｇｂｐ
ｓの伝送速度でバス上に出力されたセルが一時格納さ
れ、６００Ｍｂｐｓの伝送速度で出力される。

【００７４】以降の動作は、入力回線３０−２〜３０−
５からのセルの交換動作と同じなので説明は省略する。

【００７５】以上に説明したように、本発明に係る出力
バッファ型ＡＴＭスイッチは、通常の入出力ポートより
も高速の伝送速度（通常の入出力ポートの伝送速度の２
以上の整数倍）の入出力ポートを収容してスイッチング
動作を可能ならしめている。まず、高速入力ポートの伝
送速度は、分離部５２により他の入力ポートと同一の伝
送速度にそろえられる。このとき、高速入力ポートの伝
送速度を他の入力ポートの伝送速度で除算した複数のポ
ートから出力される。スイッチの多重部１１では、この
高速入力ポートからの速度変換された複数のポートから
の入力も他の入力ポートからの入力も区別することなく
多重し、以降のスイッチング動作が行われる。すなわ
ち、このスイッチの前段の処理で、各セルのヘッダのＶ
ＰＩ／ＶＣＩから対応する出力先情報が付与されている
ので、その出力先情報に対応する出力バッファにアドレ
スフィルタを介して振り分けられる。出力バッファに蓄
積されたセルは、出力ポートの伝送速度で読み出されて
当該スイッチから出力される。従って、高速出力ポート
に対しては高速出力ポートの伝送速度を他の出力ポート
の伝送速度で除算した複数の出力バッファに出力セルが
蓄積されているので、読み出されたセルを多重部６１で
多重して本来の高速伝送速度に戻してから出力するよう
にしている。

【００７６】このように、高速入出力ポートに対応する
セルは、入力側では複数のポートにサイクリックに分離
され、出力側では複数の出力バッファに蓄積されたうえ
で多重される。従って、同一の論理コネクション番号の
セルであっても、高速入力ポートを介して入力されたセ
ル（出力先は通常のポートでも高速ポートでもかまわな
い）は、分離部５２において複数のポートに分離されて
多重部１１で他のセルと多重され、アドレスフィルタ１
２−１〜１２−８を経て目的の出力先の出力バッファに
蓄積されるときには同一の論理コネクション番号のセル
の順序が保証されない状態となっている。また、高速出
力ポートを介して出力されるセル（入力元は通常のポー
トでも高速ポートでもかまわない）は対応する複数の出
力バッファの使用に偏りがないように制御されるので、
多重部６１から出力した段階では同一の論理コネクショ
ン番号のセルの順序が保証されない状態となっている。

【００７７】各入力ポート２１−１〜２１−５に設けら
れた番号付与部５１−１〜５１−５と各出力ポート６３
−１〜６３−５に設けられた順序復元部６２−１〜６２
−５は、上述したようなセルの順序制御を行うために設
備されている。また、番号付与部５１−１〜５１−５
は、高速出力ポートに対応する複数の出力バッファが均
一に使用されるように選択制御も行っている。

【００７８】

【発明の効果】以上説明したように本発明においては、
高速入力ポートを介して入力されたセルを通常の他のポ
ートの伝送速度となるように分離部にて分離し、かつ、
高速出力ポートを介して出力されるセルの伝送速度を高
速出力ポートにおける伝送速度となるように第２の多重
部にて多重することにより、高速の伝送速度を有する回
線に対するセルの入出力を可能とし、さらに、複数の入
力ポートのそれぞれに対応して設けられた複数の番号付
与部において、セルに入力された順番を示す番号を付与
し、出力バッファから出力されたセルについては、複数
の出力ポートのそれぞれに対応して設けられた順序復元
部において、該セルに付与された番号に基づいて入力さ
れた順番に順序を並べ替えることにより、高速出力ポー
トに対応する複数の出力バッファに分配蓄積されたセル
においてもセル送出の順番を補償することができる。

【００７９】これにより、既存のスイッチを用いて、ス
イッチポートの速度以上のコネクションのセル交換を実
現することができる。

【図面の簡単な説明】

【図１】本発明の出力バッファ型ＡＴＭスイッチの実施
の一形態を示すブロック図である。

【図２】図１に示した番号付与部の一構成例を示すブロ
ック図である。

【図３】図２に示したシーケンス番号テーブルに格納さ
れた情報の一例を示す図である。

【図４】図２に示した出力バッファ番号テーブルに格納
された情報の一例を示す図である。

【図５】図２に示した番号付与部における出力バッファ
の指定とシーケンス番号付与動作を説明するためのフロ
ーチャートである。

【図６】本発明のＡＴＭスイッチで処理されるセルの構
成を示す概念図である。

【図７】図１に示した順序復元部の構成を示すブロック
図である。

【図８】図１に示した出力バッファ型ＡＴＭスイッチに
おけるセルの流れを示す図である。

【図９】従来の出力バッファ型ＡＴＭスイッチの一構成
例を示す図である。

【符号の説明】

１１，６１ 多重部 １２−１〜１２−８ アドレスフィルタ １３−１〜１３−８ 出力バッファ ２１−１〜２１−５ 入力ポート ２２−１〜２２−５ 入力バッファ ５１−１〜５１−５ 番号付与部 ５２ 分離部 ５３ ヘッダ情報検出部 ５４ ＣＰＵインタフェース部 ５５ シーケンス番号制御部 ５６ シーケンス番号テーブル ５７ 出力バッファ番号テーブル ５８ セルヘッダ情報付加部 ６２−１〜６２−５ 順序復元部 ６３−１〜６３−５ 出力ポート ６４ セル分離部 ６５−１〜６５−ｎ セル順序復元部 ６６ セル多重部

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 入力回線からのセルが入力される複数の
   入力ポートと、該複数の入力ポートを介して入力された
   セルを多重する第１の多重部と、出力回線にセルを送出
   する複数の出力ポートと、該出力ポートに対応して設け
   られ、前記第１の多重部にて多重されたセルのうち対応
   する出力ポート宛てのセルのみを通過させる複数のフィ
   ルタと、該複数のフィルタを通過したセルが一時格納さ
   れる複数の出力バッファとを有し、前記複数の出力バッ
   ファに格納されたセルが前記複数の出力ポートを介して
   前記出力回線に出力される出力バッファ型ＡＴＭスイッ
   チにおいて、 前記複数の入力ポート及び出力ポートはそれぞれ、少な
   くとも１つが該入力ポート及び出力ポートの２以上の整
   数倍の伝送速度を具備する高速入力ポート及び高速出力
   ポートであり、 前記複数の入力ポートにそれぞれ対応して設けられ、当
   該入力ポートから入力されたセルに、当該セルの論理コ
   ネクション番号毎に入力された順番を示すシーケンス番
   号を付与する番号付与部と、 前記高速入力ポートを介して入力され、前記番号付与部
   にて番号が付与されたセルを、その伝送速度が前記高速
   入力ポート以外の入力ポートにおける伝送速度となるよ
   うに複数のパスに分離する分離部と、 前記複数の出力バッファのうち前記高速出力ポートに対
   応する複数の出力バッファから出力されたセルを前記高
   速出力ポートの伝送速度に多重出力する第２の多重部
   と、 前記複数の出力ポートにそれぞれ対応して設けられ、前
   記第２の多重部にて多重出力されたセル及び前記高速出
   力ポートに対応する出力バッファ以外の出力バッファか
   ら出力されたセルに付与された前記シーケンス番号に基
   づいて、該セルの出力順序を整えて出力する順序復元部
   とを有し、 前記第１の多重部は、前記高速入力ポート以外の入力ポ
   ートを介して入力されたセルと前記分離部にて分離され
   たセルとを多重し、 前記番号付与部は、 前記入力ポートを介して入力されたセルから出力回線番
   号及び論理コネクショ ン番号を検出するヘッダ情報検出
   部と、 前記論理コネクション番号毎に、該コネクションにて前
   回伝送されたセルに付与されたシーケンス番号が設定さ
   れているシーケンス番号テーブルと、 前記複数の出力バッファに関する情報が格納された出力
   バッファ番号テーブルと、 前記ヘッダ情報検出部にて検出された出力回線番号及び
   論理コネクション番号に基づいて前記シーケンス番号テ
   ーブル及び前記出力バッファ番号テーブルから前記シー
   ケンス番号及び出力バッファ番号を検索するシーケンス
   番号制御部と、 前記シーケンス番号制御部にて検索されたシーケンス番
   号及び出力バッファ番号をセルに付与するセルヘッダ情
   報付加部とを有し、 前記出力バッファ番号テーブルには、前記出力回線の番
   号と、該出力回線の番号のそれぞれに対応して、その出
   力回線における先頭の出力バッファ番号及び末尾の出力
   バッファ番号、並びにこの先頭出力バッファ番号から末
   尾出力バッファ番号内に含まれる出力バッファ内で前回
   伝送されたセルが付与された最新出力バッファ番号とが
   格納され、 前記シーケンス番号制御部は、前記出力バッファ番号を
   セルに付与する際に、前記最新出力バッファ番号をイン
   クリメントし、インクリメントした番号が当該出力回線
   における末尾出力バッファ番号以下の場合は前記インク
   リメントした番号をセルに付与する番号とし、インクリ
   メントした番号が前記末尾出力バッファ番号よりも大き
   な場合は該最新バッファ番号を当該出力回線における先
   頭出力バッファ番号としてセルに付与する番号とし、ま
   た、前記シーケンス番号をセルに付与する際に、セルに
   付与された論理コネクション番号に対応するシーケンス
   番号をインクリメントし、インクリメントした番号が前
   記順序復元部にて処理可能な番号以下の場合は前記イン
   クリメントした番号をセルに付与する番号とし、インク
   リメントした番号が前記順序復元部にて処理可能な番号
   を超えている場合は前記シーケンス番号を“０”に設定
   し、その後、当該番号をインクリメントしてセルに付与
   する番号とし、前記出力バッファから当該出力バッファ
   宛てのセルの送出を停止する旨の信号が送出された場
   合、該信号を送出した出力バッファの番号をセルに付与
   せずに次にインクリメントした番号をセルに付与する こ
   とを特徴とする出力バッファ型ＡＴＭスイッチ。
2. 【請求項２】 請求項１に記載の出力バッファ型ＡＴＭ
   スイッチにおいて、 前記複数の入力ポートを介して入力されたセルが一時格
   納される入力バッファを有し、 前記複数の出力バッファは、該出力バッファに格納され
   るセルの数が予め決められたしきい値を超えた場合に前
   記入力バッファに対して当該出力バッファ宛てのセルの
   送出を停止する旨の信号を送出し、 前記入力バッファは、前記信号を受信した場合に該信号
   を送出した出力バッファ宛てのセルを一時格納すること
   を特徴とする出力バッファ型ＡＴＭスイッチ。
3. 【請求項３】 請求項２に記載の出力バッファ型ＡＴＭ
   スイッチにおいて、 前記入力バッファは、前記複数の入力ポートに対応して
   複数設けられていることを特徴とする出力バッファ型Ａ
   ＴＭスイッチ。
4. 【請求項４】 請求項１乃至３のいずれか１項に記載の
   出力バッファ型ＡＴＭスイッチにおいて、 前記順序復元部は、 セルに付与された論理コネクション番号に基づいてコネ
   クション毎にセルを振り分けるセル分配部と、 セルに付与されたシーケンス番号に基づいてセルの送出
   順序を整える複数のセル順序復元部と、 前記複数のセル順序復元部にて送出順序が整えられたセ
   ルを多重するセル多重部とを有することを特徴とする出
   力バッファ型ＡＴＭスイッチ。