JP3583403B2 - Ｌｏｃ用リードフレーム及びその製造方法 - Google Patents
Ｌｏｃ用リードフレーム及びその製造方法 Download PDFInfo
- Publication number
- JP3583403B2 JP3583403B2 JP2001395901A JP2001395901A JP3583403B2 JP 3583403 B2 JP3583403 B2 JP 3583403B2 JP 2001395901 A JP2001395901 A JP 2001395901A JP 2001395901 A JP2001395901 A JP 2001395901A JP 3583403 B2 JP3583403 B2 JP 3583403B2
- Authority
- JP
- Japan
- Prior art keywords
- double
- sided tape
- lead
- inner lead
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＯＣ用リードフレーム及びその製造方法に係り、詳しくは、インナーリードの間隔を正確に保持しつつ、樹脂封入時の樹脂割れが少ない半導体チップ固定用の両面テープが貼着されたＬＯＣ用リードフレーム及び、その製造方法に関するものである。
【０００２】
【従来の技術】
例えば１６Ｍ以上のＤＲＡＭ等の半導体素子のように決まったサイズ、形状のパッケージに大きな高集積チップを搭載することを樹脂封止形の半導体装置（プラスチックリードフレームパッケージ）に要求されることがある。そのため、多数のインナーリードを半導体チップ上に配置し、半導体チップ中央でチップの電極とインナーリードとをワイヤーボンディングするＬＯＣ（Ｌｅａｄ ｏｎ Ｃｈｉｐ）構造のリードフレームが使用されるようになった。このＬＯＣ構造のリードフレームでは、インナーリード先端にチップを固定するために、インナーリードの先端部に半導体チップ固定用の両面テープを予め貼り付けたＬＯＣ用リードフレームが生産されている。
【０００３】
このようなＬＯＣ用のリードフレームを生産するには、先ずプレス抜き若しくはエッチング等でリードフレームパターンを形成する。このうちプレス抜きによる成形は量産性やコスト面において有利であるので主流の生産方法である。しかしながら、プレス抜きの場合は打ち抜き時の応力によりインナーリード間の間隔が狂いやすい。そのため、最初の打ち抜き時に生産されるリードフレームパターンでは、図１３に示すリードフレーム４０１のようにインナーリード４０２の先端の接続部４０２ａが繋がった状態で成形されることが好ましい。その後、必要に応じて残存する応力を除去するためにアニール処理を行い、ワイヤーボンディングのためにインナーリード４０２にメッキ処理を行う。そして図１４に示すようにインナーリード４０２の先端部をカットして所定の最終形状にする。先端部をカット後、図１５に示すようなチップ固定用の両面テープ４０５が貼着される。この半導体チップ固定用の両面テープ４０５は、例えば伸縮が小さく機械的強度の高いポリイミドなどを基材として両面に粘着層が積層されえたもので、インナーリード４０２の移動を防止する機能も兼ね備えている。この両面テープ４０５により半導体チップが固定されるとともに、インナーリード４０２の間隔が保持される。そして、半導体チップとインナーリード４０２間にワイヤーボンディングがなされ、半導体チップを搭載したＬＯＣ用リードフレームは、例えばエポキシ樹脂などにより樹脂封入されて半導体パッケージ製品とされる（図１参照）。ところが図１６（ａ）に示すようにインナーリード４０２と半導体チップ４０６の間に間隙があると、ここに気泡が付着し易い。樹脂封入時に内部に気泡が混入すると、樹脂割れの原因となって歩留まりが低下する。そこで、図１６（ｂ）に示すように従来のＬＯＣ用リードフレームでは、インナーリード４０２の先端部と両面テープ４０５の間に気泡が発生しないように、インナーリード４０２の先端が切り揃えられる。その後にインナーリード４０２の先端部から、図１６（ｂ）に示すようにさらにＤだけ突出されるように半導体チップ４０６の固定用の両面テープ４０５が図１５に示すように貼着されていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、インナーリード４０２の先端に微細な位置決めをしながら両面テープ４０５を正確に貼り付けることは困難を伴い、極めて煩雑な作業となるという問題があった。
【０００５】
また、ＬＯＣ用リードフレームでは高度に集積された半導体チップを搭載するため微細なピッチで多数のインナーリードを備える。このためインナーリードの間隔が極めて狭く、インナーリードの先端をカットした後であって両面テープにより位置が固定されない両面テープ貼着前や、あるいは両面テープを貼り付ける工程においてインナーリード先端を不用意に移動させてしまうことがある。そうすると、インナーリード先端の移動に起因するインナーリード間のショートやワイヤボンディングの不良が生じるという問題があった。
【０００６】
一方、両面テープ貼着前や貼着時の移動に備えインナーリード先端間の間隔をあまり広くすると、必要とするインナーリード自体の幅を確保できないという問題がある。また、両面テープを貼着するときの沈み込みが大きくなって緩みが生じ、両面テープ貼着後でも両面テープによってインナーリードの位置が固定できず、インナーリード先端間の間隔を変動させる要因になってしまうという問題があった。
【０００７】
上記課題を解決するため、本発明は、インナーリードの間隔を正確に保持しつつ、それでいて樹脂封入時の気泡の混入に起因する樹脂割れを防止できるＬＯＣ用リードフレーム及び、これを簡易に製造することができるＬＯＣ用リードフレームの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、請求項１に記載のＬＯＣ用リードフレームの製造方法では、外形を形成する外形形成工程と、チップ固定用の両面テープをインナーリード先端に貼着する両面テープ貼着工程とを含む、ＬＯＣ用リードフレームの製造方法において、当該ＬＯＣ用リードフレームは、前記インナーリードの両面テープが貼着される部分において、リード幅形状を広く形成したことにより当該インナーリードにおける他の部分に比較して、隣接する他のインナーリードとの間隔が小さくなるように狭間隔部が形成されており、前記両面テープ貼着工程後に、インナーリード先端と、ここに貼着された前記両面テープとを同時にカットしてインナーリードを所定形状に形成するカット工程を含むことを要旨とする。
【０００９】
請求項２に記載のＬＯＣ用リードフレームの製造方法では、請求項１に記載のＬＯＣ用リードフレームの製造方法において、前記外形形成工程は、インナーリード先端部を接続した状態でリードフレームの外形を形成し、前記カット工程は、前記接続されたインナーリード先端部とともに、前記両面テープをカットすることを要旨とする。
【００１４】
【発明の実施の形態】
（第１の実施形態）
以下、本発明のＬＯＣ用リードフレーム及びその製造方法を具体化した一実施形態を図１〜図７に従って説明する。なお、本願において「ＬＯＣ（Ｌｅａｄ ｏｎ Ｃｈｉｐ）」とは、多数のインナーリード上に半導体チップを配置し、このチップを両面テープで固定するとともにチップ中央でチップの電極とインナーリードとをワイヤーボンディングするタイプの構造をいい、このＬＯＣ構造の半導体パッケージを形成するためのリードフレームを「ＬＯＣ用リードフレーム」という。なお、チップ中央近傍でチップの電極とインナーリードとをワイヤーボンディングするものであっても、ダイパッド用のフレーム（アイランド）を備えたものは含まないものとする。
【００１５】
図１は、リードフレーム１を用いた半導体パッケージ４を示す模式図である。半導体パッケージ４は、リードフレーム１が設けられる。リードフレーム１の中央部にはインナーリード２が設けられ、ここに両面テープ５により半導体チップ６が固定される。半導体チップ６の中央部に電極部（ボンディングパッド）が設けられ、インナーリード２とＡｕ、Ａｌのワイヤー７（細線）で結線される。そして、半導体チップ６とワイヤー７の部分は、樹脂８により封入される。リードフレーム１のアウターリード３は、外部に露出され、結線に用いられる。
【００１６】
図２は、本実施の形態のＬＯＣ用のリードフレーム１を示す図である。リードフレーム１は、全体としてはＬＯＣ用のものとしては周知の構成で、中央部にインナーリード２が形成される。インナーリード２は、多数の平行な線状の部分から構成され、それぞれのインナーリード２はフレーム外周に設けられたアウターリード３に接続されている。
【００１７】
ここで、図３は、半導体パッケージ４の生産工程を示すフローチャートである。以下このフローチャートに沿って、リードフレーム１と、これを用いた半導体パッケージの生産工程について説明する。
【００１８】
外形形成工程（Ｓ１）は、精密プレスによりリードフレーム１の外形を形成する工程である。リードフレーム１は、０．１〜０．２ｍｍ厚の４２Ｎｉ−Ｆｅ合金（Ｎｉ４２％、Ｃｏ０．５％、Ｍｎ０．８％、Ｆｅ５６．７％）からなる条材からプレス抜きして外形が形成される。プレス加工は、精密金型を用い、順送り金型により多数の工程に分けて行われる。なお、条材は銅合金（Ｃｒ０．２７％、Ｓｎ０．２５％、Ｚｎ０．１％、他Ｃｕ）などによってもよい。また、打ち抜き加工に加え、適宜曲げ加工、リード先端部のコイニング等を行ってもよい。
【００１９】
なお、リードフレーム１は、プレス加工によらずにエッチングにより加工することも可能である。この場合は、（１）素材のコイルの巻出しから、（２）脱脂洗浄、（３）フォトレジストのコーティング・乾燥、（４）露光、（５）現像、（６）スプレーエッチング、（７）レジスト剥離、（８）洗浄・乾燥の各工程によりリードフレーム１の外形を形成する。
【００２０】
図４は、図２に示すリードフレーム１のインナーリード先端部近傍であるＡ−Ｂ部分の拡大図である。プレス加工による外形形成工程（Ｓ１）が終了したリードフレーム１は、インナーリード２の先端が接続部２ａにより接続された状態で外形が形成される。このため、インナーリード２間の間隔は精密プレス加工後の正確な間隔が維持されている。
【００２１】
次に、アニール工程（Ｓ２）において、アニリング（ａｎｎｅａｌｉｎｇ）を行う。アニリングは、所定時間の加熱により外形形成工程（Ｓ１）における残留応力の除去が行われる。なお、本実施形態では、外形形成工程（Ｓ１）後に打ち抜かれたリードフレーム１においてインナーリード２の先端に接続部２ａを備えている。そして、その後両面テープ５で固定してから先端部２ｂをカットしているため、必ずしもアニール工程（Ｓ２）は必要ではない。また、加工する素材や加工方法によっても異なるため、アニール工程（Ｓ２）を省略することもできる。
【００２２】
アニール工程（Ｓ２）に続き、めっき工程（Ｓ３）が行われる。めっき工程（Ｓ３）では、インナーリード２にワイヤーボンディングに必要なめっきが施される。めっきは銀めっき、パラジウムめっきなどによる。
【００２３】
次に、両面テープ貼着工程（Ｓ４）が行われる。ここで、図５は、両面テープ貼着工程（Ｓ４）により両面テープ５が貼着された後のインナーリード２を示す図である。両面テープ５は、インナーリード２先端のカットラインＣ−Ｃを覆うように加熱圧着される。
【００２４】
ここで、図６は、両面テープ５の構造を示す模式図である。ＬＯＣ用の両面テープ５は、３層積層された構造に構成される。中央の層には、ポリイミドテープ５ｂが配置され、絶縁性と機械的強度を確保する。その上下の層は、熱可塑性接着剤からなる感熱性の接着層５ａ、５ｃが配置される。両面テープ貼着工程（Ｓ４）でインナーリード２に貼着される。なお、片面若しくは両面を他の接着剤、例えば熱硬化性接着剤などを用いてもよい。
【００２５】
両面テープ貼着工程（Ｓ４）後には、カット工程（Ｓ５）が行われる。カット工程（Ｓ５）は、図５に示す両面テープ５が貼着されたインナーリード２の先端が、両面テープ５とともにカットラインＣ−Ｃからダイとパンチによりプレス機で打ち抜かれる。
【００２６】
このように本実施の形態では、両面テープ貼着工程（Ｓ４）後に、インナーリード２先端と、ここに貼着された両面テープ５を同時にカットしてインナーリード２を最終の所定形状に形成するカット工程（Ｓ５）により、インナーリード２の先端と両面テープ５の端部を揃えて切断するため、図７に示すようにインナーリード２先端部と貼着された両面テープ５の端部が略同一平面線上に位置するように両面テープ５が配置される。
【００２７】
カット工程（Ｓ５）続き、先端をカットされたインナーリード２上の両面テープ５より、半導体チップ６（図１参照）をマウントするマウンティング工程（Ｓ６）が行われる。マウンティング工程（Ｓ６）では、両面テープ５によりインナーリード２の先端に半導体チップ６が固定される。
【００２８】
続いて、半導体チップ６の中央で半導体チップ６のＡｌ電極とインナーリード２とをワイヤーで連結するワイヤーボンディング工程（Ｓ７）が行われる。ここでは、チップ上の電極部（ボンディングパッド）とリードフレームを２５〜２０μｍ径のＡｕ、Ａｌの細線で結線する工程で、超音波を併用しながら熱圧着する。
【００２９】
次に、樹脂封入工程（Ｓ８）に移行する。樹脂封入工程（Ｓ８）では、ワイヤーボンディング工程（Ｓ７）で配線が完了したリードフレーム１を加熱した図示しないモールド金型にセットする。そして上金型で閉じてキャビティー内に熱硬化性エポキシ樹脂をポット部からプランジャーで押し込むトランスファモールド方式で半導体チップ６、ボンディング用ワイヤ７を樹脂で封入する。この工程では、アウターリード３は、外部に露出させている。
【００３０】
そして、所定時間エージングを行った後、仕上げ工程であるトリム・フォーム工程（Ｓ９）を行う。ここでは、アウターリード３のめっき、リードフレーム１の切断・分離・成形により半導体パッケージ製品として完成させる。
【００３１】
本実施形態のリードフレーム１及びその製造方法によれば、以下のような特徴をもつ。両面テープ貼着工程（Ｓ４）後に、インナーリード２先端と、ここに貼着された両面テープ５を同時にカットしてインナーリード２を所定形状に形成するカット工程（Ｓ５）を行う。そのため、予めインナーリード２に両面テープ５を貼着しておくことでインナーリード２の位置が固定され不用意な移動が防止されインナーリードの位置精度を高く維持できる。また、インナーリード２先端と両面テープ５を同時にカットすることで、インナーリード２の先端の位置の精度を低下させることなく、所定形状とすることができるという効果がある。
【００３２】
また、インナーリード２と両面テープ５の先端の位置を揃えることで、樹脂封入時に樹脂割れの原因となる気泡の付着を防止することができるという効果がある。
さらに、インナーリード２の先端に微細な位置決めをしながら両面テープ５を正確に貼り付ける必要も無く、両面テープ貼着工程（Ｓ４）を簡易に行うことができるという効果がある。
【００３３】
なお、外形形成工程（Ｓ１）でインナーリード２の先端部を接続部２ａにより接続した状態で形成することで、さらにインナーリード２先端の位置の精度を向上でき、高い精度のまま両面テープ５で位置を固定するため、最終的な製品段階でインナーリード２の先端の位置精度を高いものとすることができるという効果がある。
【００３４】
（第２の実施形態）
以下、本発明のリードフレーム及びその製造方法を具体化した第２の実施形態を図８〜図９に従って説明する。なお、第２の実施形態は、第１の実施形態のインナーリード２の先端部のリード幅形状を変更した構成であること以外、他の構成は同一であるため同様の部分についてはその詳細な説明を省略する。
【００３５】
ここで、図８、図９は、本実施の形態のインナーリード１０２を示す図である。図８に示すように、インナーリード１０２の先端部１０２ｂは、外形形成工程（Ｓ１）において両面テープ５が貼着される接続部１０２ａからカットラインＣ−Ｃ近傍では、その幅が広く形成されている。つまりインナーリード１０２間の間隔Ｇ２が基部の間隔Ｇ１より小さくなるように狭間隔部Ｇ２を形成した。そして、図９に示すようにカット工程（Ｓ５）においてカットラインＣ−Ｃでインナーリード１０２の先端部を両面テープ５と揃えてカットされる。
【００３６】
ここで図１０（ａ）は、第１の実施形態のインナーリード２を先端側から見た図である。また、図１０（ｂ）は、第２の実施形態のインナーリード１０２を先端側から見た図である。図１０（ｂ）のように第２の実施形態では、両面テープ５をインナーリード１０２とともにカットするカット工程（Ｓ５）においては、プレス機のパンチにより上方から大きな力がかかる。この場合、両面テープ５は比較的柔らかいため、下方にインナーリード２若しくは１０２のような支えがないと、カット時に下方に引き摺られて湾曲を生じてしまう。この場合、インナーリード２の先端の間隔Ｇ１がより広い第１の実施形態よりも、インナーリード１０２の先端の間隔Ｇ２がより狭い第２の実施形態の方が両面テープ５の下方への変形が少ない。そのため、第１の実施形態インナーリード２と第２の実施形態のインナーリード１０２の水平方向への移動は、第１の実施形態インナーリード２の方が大きく許容される。従って、第１の実施形態インナーリード２と第２の実施形態のインナーリード１０２とでは、第２の実施形態のインナーリード１０２の方が水平方向において高い位置精度を保つことができる。
【００３７】
なお、インナーリード１０２のリード幅形状は、先端がＴ字状に形成されているが、図１１に示すインナーリード２０２のように、一方にのみ幅広の部分を設けた２０２ｂのような形状であっても同様の効果を奏することができる。また、図示を省略するが、インナーリードが曲面で構成されていてもよい。つまり、両面テープ５を貼着したインナーリードの先端をカットするときに、両面テープ５が下方に引き摺られて下がらないようにインナーリード間が狭くなるように構成されていればよく、インナーリード先端部のみならず、全体が幅広に構成されているようなものであってもよい。
【００３８】
（別例）なお、上述の実施形態は以下のように変更してもよい。
○ 上記実施の形態ではインナーリード２，１０２の先端に、接続部２ａ（図４参照）、１０２ａ（図８参照）２０２ａ（図１１参照）を備え、カット工程（Ｓ５）までは、接続して精度を高めているが、接続部２ａ、１０２ａ、２０２ａは必ずしも必須の構成ではない。特に、エッチングによる外形形成の場合は、残留応力による変形が少ないため、接続部が無くても高い精度を維持できるため、図１２に示すインナーリード３０２のような接続していない構成であっても実施できる。
【００４０】
【発明の効果】
上記説明から明らかなように、本発明のＬＯＣ用リードフレームでは、インナーリードの間隔を正確に保持しつつ、それでいて樹脂封入時の気泡の混入に起因する樹脂割れを防止できるという効果がある。また、本発明のＬＯＣ用リードフレームの製造方法によればこれを簡易に製造することができるという効果がある。
【図面の簡単な説明】
【図１】リードフレーム１を用いた半導体パッケージ４を示す模式図。
【図２】第１の実施形態のＬＯＣ用のリードフレーム１を示す図。
【図３】半導体パッケージ４の生産工程を示すフローチャート。
【図４】外形形成工程（Ｓ１）後の図２に示すリードフレーム１のインナーリード先端部近傍であるＡ−Ｂ部分の拡大図。
【図５】両面テープ貼着工程（Ｓ４）により両面テープ５が貼着された後のインナーリード２を示す図。
【図６】両面テープ５の構造を示す模式図。
【図７】カット工程（Ｓ５）によりカットされたインナーリード２を示す図。
【図８】両面テープ貼着工程（Ｓ４）後の第２の実施の形態のインナーリード１０２を示す図。
【図９】カット工程（Ｓ５）後の第２の実施の形態のインナーリード１０２を示す図。
【図１０】
（ａ）第１の実施形態のインナーリード２を先端側から見た図。
（ｂ）第２の実施形態のインナーリード１０２を先端側から見た図。
【図１１】インナーリード２０２を示す図。
【図１２】インナーリード３０２を示す図。
【図１３】外形形成工程後の従来のインナーリード４０２を示す図。
【図１４】先端をカットした従来のインナーリード４０２を示す図。
【図１５】両面テープを貼着した従来のインナーリード４０２を示す図。
【図１６】従来のＬＯＣ用リードフレームを示す図。
【符号の説明】
１０２…インナーリード
１０２ａ…接続部
１０２ｂ…先端部
５…両面テープ
【発明の属する技術分野】
本発明は、ＬＯＣ用リードフレーム及びその製造方法に係り、詳しくは、インナーリードの間隔を正確に保持しつつ、樹脂封入時の樹脂割れが少ない半導体チップ固定用の両面テープが貼着されたＬＯＣ用リードフレーム及び、その製造方法に関するものである。
【０００２】
【従来の技術】
例えば１６Ｍ以上のＤＲＡＭ等の半導体素子のように決まったサイズ、形状のパッケージに大きな高集積チップを搭載することを樹脂封止形の半導体装置（プラスチックリードフレームパッケージ）に要求されることがある。そのため、多数のインナーリードを半導体チップ上に配置し、半導体チップ中央でチップの電極とインナーリードとをワイヤーボンディングするＬＯＣ（Ｌｅａｄ ｏｎ Ｃｈｉｐ）構造のリードフレームが使用されるようになった。このＬＯＣ構造のリードフレームでは、インナーリード先端にチップを固定するために、インナーリードの先端部に半導体チップ固定用の両面テープを予め貼り付けたＬＯＣ用リードフレームが生産されている。
【０００３】
このようなＬＯＣ用のリードフレームを生産するには、先ずプレス抜き若しくはエッチング等でリードフレームパターンを形成する。このうちプレス抜きによる成形は量産性やコスト面において有利であるので主流の生産方法である。しかしながら、プレス抜きの場合は打ち抜き時の応力によりインナーリード間の間隔が狂いやすい。そのため、最初の打ち抜き時に生産されるリードフレームパターンでは、図１３に示すリードフレーム４０１のようにインナーリード４０２の先端の接続部４０２ａが繋がった状態で成形されることが好ましい。その後、必要に応じて残存する応力を除去するためにアニール処理を行い、ワイヤーボンディングのためにインナーリード４０２にメッキ処理を行う。そして図１４に示すようにインナーリード４０２の先端部をカットして所定の最終形状にする。先端部をカット後、図１５に示すようなチップ固定用の両面テープ４０５が貼着される。この半導体チップ固定用の両面テープ４０５は、例えば伸縮が小さく機械的強度の高いポリイミドなどを基材として両面に粘着層が積層されえたもので、インナーリード４０２の移動を防止する機能も兼ね備えている。この両面テープ４０５により半導体チップが固定されるとともに、インナーリード４０２の間隔が保持される。そして、半導体チップとインナーリード４０２間にワイヤーボンディングがなされ、半導体チップを搭載したＬＯＣ用リードフレームは、例えばエポキシ樹脂などにより樹脂封入されて半導体パッケージ製品とされる（図１参照）。ところが図１６（ａ）に示すようにインナーリード４０２と半導体チップ４０６の間に間隙があると、ここに気泡が付着し易い。樹脂封入時に内部に気泡が混入すると、樹脂割れの原因となって歩留まりが低下する。そこで、図１６（ｂ）に示すように従来のＬＯＣ用リードフレームでは、インナーリード４０２の先端部と両面テープ４０５の間に気泡が発生しないように、インナーリード４０２の先端が切り揃えられる。その後にインナーリード４０２の先端部から、図１６（ｂ）に示すようにさらにＤだけ突出されるように半導体チップ４０６の固定用の両面テープ４０５が図１５に示すように貼着されていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、インナーリード４０２の先端に微細な位置決めをしながら両面テープ４０５を正確に貼り付けることは困難を伴い、極めて煩雑な作業となるという問題があった。
【０００５】
また、ＬＯＣ用リードフレームでは高度に集積された半導体チップを搭載するため微細なピッチで多数のインナーリードを備える。このためインナーリードの間隔が極めて狭く、インナーリードの先端をカットした後であって両面テープにより位置が固定されない両面テープ貼着前や、あるいは両面テープを貼り付ける工程においてインナーリード先端を不用意に移動させてしまうことがある。そうすると、インナーリード先端の移動に起因するインナーリード間のショートやワイヤボンディングの不良が生じるという問題があった。
【０００６】
一方、両面テープ貼着前や貼着時の移動に備えインナーリード先端間の間隔をあまり広くすると、必要とするインナーリード自体の幅を確保できないという問題がある。また、両面テープを貼着するときの沈み込みが大きくなって緩みが生じ、両面テープ貼着後でも両面テープによってインナーリードの位置が固定できず、インナーリード先端間の間隔を変動させる要因になってしまうという問題があった。
【０００７】
上記課題を解決するため、本発明は、インナーリードの間隔を正確に保持しつつ、それでいて樹脂封入時の気泡の混入に起因する樹脂割れを防止できるＬＯＣ用リードフレーム及び、これを簡易に製造することができるＬＯＣ用リードフレームの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、請求項１に記載のＬＯＣ用リードフレームの製造方法では、外形を形成する外形形成工程と、チップ固定用の両面テープをインナーリード先端に貼着する両面テープ貼着工程とを含む、ＬＯＣ用リードフレームの製造方法において、当該ＬＯＣ用リードフレームは、前記インナーリードの両面テープが貼着される部分において、リード幅形状を広く形成したことにより当該インナーリードにおける他の部分に比較して、隣接する他のインナーリードとの間隔が小さくなるように狭間隔部が形成されており、前記両面テープ貼着工程後に、インナーリード先端と、ここに貼着された前記両面テープとを同時にカットしてインナーリードを所定形状に形成するカット工程を含むことを要旨とする。
【０００９】
請求項２に記載のＬＯＣ用リードフレームの製造方法では、請求項１に記載のＬＯＣ用リードフレームの製造方法において、前記外形形成工程は、インナーリード先端部を接続した状態でリードフレームの外形を形成し、前記カット工程は、前記接続されたインナーリード先端部とともに、前記両面テープをカットすることを要旨とする。
【００１４】
【発明の実施の形態】
（第１の実施形態）
以下、本発明のＬＯＣ用リードフレーム及びその製造方法を具体化した一実施形態を図１〜図７に従って説明する。なお、本願において「ＬＯＣ（Ｌｅａｄ ｏｎ Ｃｈｉｐ）」とは、多数のインナーリード上に半導体チップを配置し、このチップを両面テープで固定するとともにチップ中央でチップの電極とインナーリードとをワイヤーボンディングするタイプの構造をいい、このＬＯＣ構造の半導体パッケージを形成するためのリードフレームを「ＬＯＣ用リードフレーム」という。なお、チップ中央近傍でチップの電極とインナーリードとをワイヤーボンディングするものであっても、ダイパッド用のフレーム（アイランド）を備えたものは含まないものとする。
【００１５】
図１は、リードフレーム１を用いた半導体パッケージ４を示す模式図である。半導体パッケージ４は、リードフレーム１が設けられる。リードフレーム１の中央部にはインナーリード２が設けられ、ここに両面テープ５により半導体チップ６が固定される。半導体チップ６の中央部に電極部（ボンディングパッド）が設けられ、インナーリード２とＡｕ、Ａｌのワイヤー７（細線）で結線される。そして、半導体チップ６とワイヤー７の部分は、樹脂８により封入される。リードフレーム１のアウターリード３は、外部に露出され、結線に用いられる。
【００１６】
図２は、本実施の形態のＬＯＣ用のリードフレーム１を示す図である。リードフレーム１は、全体としてはＬＯＣ用のものとしては周知の構成で、中央部にインナーリード２が形成される。インナーリード２は、多数の平行な線状の部分から構成され、それぞれのインナーリード２はフレーム外周に設けられたアウターリード３に接続されている。
【００１７】
ここで、図３は、半導体パッケージ４の生産工程を示すフローチャートである。以下このフローチャートに沿って、リードフレーム１と、これを用いた半導体パッケージの生産工程について説明する。
【００１８】
外形形成工程（Ｓ１）は、精密プレスによりリードフレーム１の外形を形成する工程である。リードフレーム１は、０．１〜０．２ｍｍ厚の４２Ｎｉ−Ｆｅ合金（Ｎｉ４２％、Ｃｏ０．５％、Ｍｎ０．８％、Ｆｅ５６．７％）からなる条材からプレス抜きして外形が形成される。プレス加工は、精密金型を用い、順送り金型により多数の工程に分けて行われる。なお、条材は銅合金（Ｃｒ０．２７％、Ｓｎ０．２５％、Ｚｎ０．１％、他Ｃｕ）などによってもよい。また、打ち抜き加工に加え、適宜曲げ加工、リード先端部のコイニング等を行ってもよい。
【００１９】
なお、リードフレーム１は、プレス加工によらずにエッチングにより加工することも可能である。この場合は、（１）素材のコイルの巻出しから、（２）脱脂洗浄、（３）フォトレジストのコーティング・乾燥、（４）露光、（５）現像、（６）スプレーエッチング、（７）レジスト剥離、（８）洗浄・乾燥の各工程によりリードフレーム１の外形を形成する。
【００２０】
図４は、図２に示すリードフレーム１のインナーリード先端部近傍であるＡ−Ｂ部分の拡大図である。プレス加工による外形形成工程（Ｓ１）が終了したリードフレーム１は、インナーリード２の先端が接続部２ａにより接続された状態で外形が形成される。このため、インナーリード２間の間隔は精密プレス加工後の正確な間隔が維持されている。
【００２１】
次に、アニール工程（Ｓ２）において、アニリング（ａｎｎｅａｌｉｎｇ）を行う。アニリングは、所定時間の加熱により外形形成工程（Ｓ１）における残留応力の除去が行われる。なお、本実施形態では、外形形成工程（Ｓ１）後に打ち抜かれたリードフレーム１においてインナーリード２の先端に接続部２ａを備えている。そして、その後両面テープ５で固定してから先端部２ｂをカットしているため、必ずしもアニール工程（Ｓ２）は必要ではない。また、加工する素材や加工方法によっても異なるため、アニール工程（Ｓ２）を省略することもできる。
【００２２】
アニール工程（Ｓ２）に続き、めっき工程（Ｓ３）が行われる。めっき工程（Ｓ３）では、インナーリード２にワイヤーボンディングに必要なめっきが施される。めっきは銀めっき、パラジウムめっきなどによる。
【００２３】
次に、両面テープ貼着工程（Ｓ４）が行われる。ここで、図５は、両面テープ貼着工程（Ｓ４）により両面テープ５が貼着された後のインナーリード２を示す図である。両面テープ５は、インナーリード２先端のカットラインＣ−Ｃを覆うように加熱圧着される。
【００２４】
ここで、図６は、両面テープ５の構造を示す模式図である。ＬＯＣ用の両面テープ５は、３層積層された構造に構成される。中央の層には、ポリイミドテープ５ｂが配置され、絶縁性と機械的強度を確保する。その上下の層は、熱可塑性接着剤からなる感熱性の接着層５ａ、５ｃが配置される。両面テープ貼着工程（Ｓ４）でインナーリード２に貼着される。なお、片面若しくは両面を他の接着剤、例えば熱硬化性接着剤などを用いてもよい。
【００２５】
両面テープ貼着工程（Ｓ４）後には、カット工程（Ｓ５）が行われる。カット工程（Ｓ５）は、図５に示す両面テープ５が貼着されたインナーリード２の先端が、両面テープ５とともにカットラインＣ−Ｃからダイとパンチによりプレス機で打ち抜かれる。
【００２６】
このように本実施の形態では、両面テープ貼着工程（Ｓ４）後に、インナーリード２先端と、ここに貼着された両面テープ５を同時にカットしてインナーリード２を最終の所定形状に形成するカット工程（Ｓ５）により、インナーリード２の先端と両面テープ５の端部を揃えて切断するため、図７に示すようにインナーリード２先端部と貼着された両面テープ５の端部が略同一平面線上に位置するように両面テープ５が配置される。
【００２７】
カット工程（Ｓ５）続き、先端をカットされたインナーリード２上の両面テープ５より、半導体チップ６（図１参照）をマウントするマウンティング工程（Ｓ６）が行われる。マウンティング工程（Ｓ６）では、両面テープ５によりインナーリード２の先端に半導体チップ６が固定される。
【００２８】
続いて、半導体チップ６の中央で半導体チップ６のＡｌ電極とインナーリード２とをワイヤーで連結するワイヤーボンディング工程（Ｓ７）が行われる。ここでは、チップ上の電極部（ボンディングパッド）とリードフレームを２５〜２０μｍ径のＡｕ、Ａｌの細線で結線する工程で、超音波を併用しながら熱圧着する。
【００２９】
次に、樹脂封入工程（Ｓ８）に移行する。樹脂封入工程（Ｓ８）では、ワイヤーボンディング工程（Ｓ７）で配線が完了したリードフレーム１を加熱した図示しないモールド金型にセットする。そして上金型で閉じてキャビティー内に熱硬化性エポキシ樹脂をポット部からプランジャーで押し込むトランスファモールド方式で半導体チップ６、ボンディング用ワイヤ７を樹脂で封入する。この工程では、アウターリード３は、外部に露出させている。
【００３０】
そして、所定時間エージングを行った後、仕上げ工程であるトリム・フォーム工程（Ｓ９）を行う。ここでは、アウターリード３のめっき、リードフレーム１の切断・分離・成形により半導体パッケージ製品として完成させる。
【００３１】
本実施形態のリードフレーム１及びその製造方法によれば、以下のような特徴をもつ。両面テープ貼着工程（Ｓ４）後に、インナーリード２先端と、ここに貼着された両面テープ５を同時にカットしてインナーリード２を所定形状に形成するカット工程（Ｓ５）を行う。そのため、予めインナーリード２に両面テープ５を貼着しておくことでインナーリード２の位置が固定され不用意な移動が防止されインナーリードの位置精度を高く維持できる。また、インナーリード２先端と両面テープ５を同時にカットすることで、インナーリード２の先端の位置の精度を低下させることなく、所定形状とすることができるという効果がある。
【００３２】
また、インナーリード２と両面テープ５の先端の位置を揃えることで、樹脂封入時に樹脂割れの原因となる気泡の付着を防止することができるという効果がある。
さらに、インナーリード２の先端に微細な位置決めをしながら両面テープ５を正確に貼り付ける必要も無く、両面テープ貼着工程（Ｓ４）を簡易に行うことができるという効果がある。
【００３３】
なお、外形形成工程（Ｓ１）でインナーリード２の先端部を接続部２ａにより接続した状態で形成することで、さらにインナーリード２先端の位置の精度を向上でき、高い精度のまま両面テープ５で位置を固定するため、最終的な製品段階でインナーリード２の先端の位置精度を高いものとすることができるという効果がある。
【００３４】
（第２の実施形態）
以下、本発明のリードフレーム及びその製造方法を具体化した第２の実施形態を図８〜図９に従って説明する。なお、第２の実施形態は、第１の実施形態のインナーリード２の先端部のリード幅形状を変更した構成であること以外、他の構成は同一であるため同様の部分についてはその詳細な説明を省略する。
【００３５】
ここで、図８、図９は、本実施の形態のインナーリード１０２を示す図である。図８に示すように、インナーリード１０２の先端部１０２ｂは、外形形成工程（Ｓ１）において両面テープ５が貼着される接続部１０２ａからカットラインＣ−Ｃ近傍では、その幅が広く形成されている。つまりインナーリード１０２間の間隔Ｇ２が基部の間隔Ｇ１より小さくなるように狭間隔部Ｇ２を形成した。そして、図９に示すようにカット工程（Ｓ５）においてカットラインＣ−Ｃでインナーリード１０２の先端部を両面テープ５と揃えてカットされる。
【００３６】
ここで図１０（ａ）は、第１の実施形態のインナーリード２を先端側から見た図である。また、図１０（ｂ）は、第２の実施形態のインナーリード１０２を先端側から見た図である。図１０（ｂ）のように第２の実施形態では、両面テープ５をインナーリード１０２とともにカットするカット工程（Ｓ５）においては、プレス機のパンチにより上方から大きな力がかかる。この場合、両面テープ５は比較的柔らかいため、下方にインナーリード２若しくは１０２のような支えがないと、カット時に下方に引き摺られて湾曲を生じてしまう。この場合、インナーリード２の先端の間隔Ｇ１がより広い第１の実施形態よりも、インナーリード１０２の先端の間隔Ｇ２がより狭い第２の実施形態の方が両面テープ５の下方への変形が少ない。そのため、第１の実施形態インナーリード２と第２の実施形態のインナーリード１０２の水平方向への移動は、第１の実施形態インナーリード２の方が大きく許容される。従って、第１の実施形態インナーリード２と第２の実施形態のインナーリード１０２とでは、第２の実施形態のインナーリード１０２の方が水平方向において高い位置精度を保つことができる。
【００３７】
なお、インナーリード１０２のリード幅形状は、先端がＴ字状に形成されているが、図１１に示すインナーリード２０２のように、一方にのみ幅広の部分を設けた２０２ｂのような形状であっても同様の効果を奏することができる。また、図示を省略するが、インナーリードが曲面で構成されていてもよい。つまり、両面テープ５を貼着したインナーリードの先端をカットするときに、両面テープ５が下方に引き摺られて下がらないようにインナーリード間が狭くなるように構成されていればよく、インナーリード先端部のみならず、全体が幅広に構成されているようなものであってもよい。
【００３８】
（別例）なお、上述の実施形態は以下のように変更してもよい。
○ 上記実施の形態ではインナーリード２，１０２の先端に、接続部２ａ（図４参照）、１０２ａ（図８参照）２０２ａ（図１１参照）を備え、カット工程（Ｓ５）までは、接続して精度を高めているが、接続部２ａ、１０２ａ、２０２ａは必ずしも必須の構成ではない。特に、エッチングによる外形形成の場合は、残留応力による変形が少ないため、接続部が無くても高い精度を維持できるため、図１２に示すインナーリード３０２のような接続していない構成であっても実施できる。
【００４０】
【発明の効果】
上記説明から明らかなように、本発明のＬＯＣ用リードフレームでは、インナーリードの間隔を正確に保持しつつ、それでいて樹脂封入時の気泡の混入に起因する樹脂割れを防止できるという効果がある。また、本発明のＬＯＣ用リードフレームの製造方法によればこれを簡易に製造することができるという効果がある。
【図面の簡単な説明】
【図１】リードフレーム１を用いた半導体パッケージ４を示す模式図。
【図２】第１の実施形態のＬＯＣ用のリードフレーム１を示す図。
【図３】半導体パッケージ４の生産工程を示すフローチャート。
【図４】外形形成工程（Ｓ１）後の図２に示すリードフレーム１のインナーリード先端部近傍であるＡ−Ｂ部分の拡大図。
【図５】両面テープ貼着工程（Ｓ４）により両面テープ５が貼着された後のインナーリード２を示す図。
【図６】両面テープ５の構造を示す模式図。
【図７】カット工程（Ｓ５）によりカットされたインナーリード２を示す図。
【図８】両面テープ貼着工程（Ｓ４）後の第２の実施の形態のインナーリード１０２を示す図。
【図９】カット工程（Ｓ５）後の第２の実施の形態のインナーリード１０２を示す図。
【図１０】
（ａ）第１の実施形態のインナーリード２を先端側から見た図。
（ｂ）第２の実施形態のインナーリード１０２を先端側から見た図。
【図１１】インナーリード２０２を示す図。
【図１２】インナーリード３０２を示す図。
【図１３】外形形成工程後の従来のインナーリード４０２を示す図。
【図１４】先端をカットした従来のインナーリード４０２を示す図。
【図１５】両面テープを貼着した従来のインナーリード４０２を示す図。
【図１６】従来のＬＯＣ用リードフレームを示す図。
【符号の説明】
１０２…インナーリード
１０２ａ…接続部
１０２ｂ…先端部
５…両面テープ
Claims (2)
- 外形を形成する外形形成工程と、
チップ固定用の両面テープをインナーリード先端部に貼着する両面テープ貼着工程とを含む、ＬＯＣ用リードフレームの製造方法において、
当該ＬＯＣ用リードフレームは、前記インナーリードの両面テープが貼着される部分において、リード幅形状を広く形成したことにより当該インナーリードにおける他の部分に比較して、隣接する他のインナーリードとの間隔が小さくなるように狭間隔部が形成されており、
前記両面テープ貼着工程後に、インナーリード先端部と、ここに貼着された前記両面テープとを同時にカットしてインナーリードを所定形状に形成するカット工程を含むことを特徴とするＬＯＣ用リードフレームの製造方法。 - 前記外形形成工程は、インナーリード先端部を接続した状態でリードフレームの外形を形成し、
前記カット工程は、前記接続されたインナーリード先端部とともに、前記両面テープをカットすることを特徴とする請求項１に記載のＬＯＣ用リードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001395901A JP3583403B2 (ja) | 2001-12-27 | 2001-12-27 | Ｌｏｃ用リードフレーム及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001395901A JP3583403B2 (ja) | 2001-12-27 | 2001-12-27 | Ｌｏｃ用リードフレーム及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197841A JP2003197841A (ja) | 2003-07-11 |
| JP3583403B2 true JP3583403B2 (ja) | 2004-11-04 |
Family
ID=27602160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001395901A Expired - Fee Related JP3583403B2 (ja) | 2001-12-27 | 2001-12-27 | Ｌｏｃ用リードフレーム及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3583403B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017168703A (ja) * | 2016-03-17 | 2017-09-21 | 東芝メモリ株式会社 | 半導体装置の製造方法および半導体装置 |
-
2001
- 2001-12-27 JP JP2001395901A patent/JP3583403B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003197841A (ja) | 2003-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7019388B2 (en) | Semiconductor device | |
| JP3704304B2 (ja) | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 | |
| JPH11340409A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JP2003078094A (ja) | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 | |
| KR20040030283A (ko) | 리드 프레임 및 그 제조 방법 | |
| JP3786339B2 (ja) | 半導体装置の製造方法 | |
| JP3583403B2 (ja) | Ｌｏｃ用リードフレーム及びその製造方法 | |
| JPH03250756A (ja) | 半導体素子の外部リードの成型方法 | |
| JPH08204111A (ja) | リードフレームおよびその製造方法 | |
| US5984699A (en) | Method of fabricating a semiconductor device | |
| JP4418764B2 (ja) | 樹脂封止型半導体パッケージの製造方法 | |
| JP2002033345A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP4066050B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3691790B2 (ja) | 半導体装置の製造方法及び該方法によって製造された半導体装置 | |
| JPS6050346B2 (ja) | 半導体装置の製造方法 | |
| CN210073768U (zh) | 精密金属支架结构 | |
| JP2009231322A (ja) | 半導体装置の製造方法 | |
| JP4387217B2 (ja) | リードフレーム及びリードフレームの製造方法 | |
| KR101297662B1 (ko) | 리드프레임의 제조방법 | |
| JP2816757B2 (ja) | 半導体装置の製造方法 | |
| JP3028153B2 (ja) | リードフレームの製造方法 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JPH06104314A (ja) | フィルムキャリア | |
| JP2006049398A (ja) | 樹脂封止型半導体装置の製造方法、そのための封止金型、およびリードフレーム | |
| JP2511765Y2 (ja) | リ―ドフレ―ム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040128 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040210 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040518 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040720 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040728 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20130806 |
|
| LAPS | Cancellation because of no payment of annual fees |