JP3580030B2 - D/a変換器,d/a変換器の設計方法,液晶パネル用基板および液晶表示装置 - Google Patents
D/a変換器,d/a変換器の設計方法,液晶パネル用基板および液晶表示装置 Download PDFInfo
- Publication number
- JP3580030B2 JP3580030B2 JP16230996A JP16230996A JP3580030B2 JP 3580030 B2 JP3580030 B2 JP 3580030B2 JP 16230996 A JP16230996 A JP 16230996A JP 16230996 A JP16230996 A JP 16230996A JP 3580030 B2 JP3580030 B2 JP 3580030B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- converter
- capacitance
- liquid crystal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の属する技術分野】
本発明は、D/A変換器,D/A変換器の形成方法,液晶パネル用基板および液晶表示装置に関し、特に、薄膜技術を用いて容量分割方式のD/A変換器を構成する技術に関する。
【0002】
【背景技術】
容量分割方式のD/A変換器は、低消費電力であり、また、回路構成も簡単であるため、携帯用機器等に搭載するのに適する。
【0003】
容量分割方式のD/A変換器の構成は、例えば、特開昭64−78527号公報に記載されている。
【0004】
この公報に記載されたD/A変換器は、通常の2進荷重キャパシタの他に、補正データに対応した補正用キャパシタアレイを設け、変換精度を向上させるものである。
【0005】
【発明が解決しようとする課題】
本願発明の発明者は、液晶表示装置のデジタルドライバで使用される容量分割方式のD/A変換器を、薄膜技術を用いて構成することを検討した。その結果、以下のことがわかった
▲1▼薄膜技術(ガラス基板等の上にアモルファスシリコンや多結晶シリコン等を積層形成する技術)を用いて構成した容量(以下、薄膜容量という)は、ばらつきがかなり大きい。例えば、最も大きい容量のパターン寸法または膜厚が若干ずれた場合には、最も小さい容量の値くらいの誤差はすぐに生じてしまう。
【0006】
▲2▼また、D/A変換器を含む液晶駆動用のデジタルドライバを、液晶パネル用基板上に形成する場合、液晶パネルの占有面積が大部分を占めることから、有効表示面積の確保の観点より、デジタルドライバ用のスペースが限られており、また、コストの面からみても複雑な回路構成を採用するのが困難である。
【0007】
▲3▼薄膜容量のばらつきの一因として膜厚の不均一が考えられるが、上記▲2▼の場合、膜厚は基板面内で不特定な分布を有していることが多い。つまり、基板上で、膜厚が厚くなる方向(正方向)にばらつきが生じた部分が連続した後、逆に、膜厚が薄くなる方向(負方向)にばらつきが生じた部分が連続する場合もある。つまり、ばらつきの方向が逆となる場合もあり、したがって、D/A変換用の重みづけされた薄膜容量の容量比のばらつきも、膜厚分布に応じて変動する。
【0008】
▲4▼上述のような薄膜容量のばらつきに起因して、D/A変換器の入力に対応して出力が変化せず、例えば、入力が増えているにもかかわらず出力が低下してしまい、「出力の逆転現象」が生じることもある。
【0009】
例えば、液晶パネルに、明るさが徐々に変化していく背景色(グラジュエーション)を表示している場合に、「出力の逆転現象」が生じると、明るい背景中の一部が暗くなるなどして、液晶パネルを見ている人に違和感を感じさせることになる。このような画質の低下は特に、人の注意を引きやすく、よって表示パネルにとっては、致命的な欠陥となることがある。
【0010】
以上のべたような状況下では、特開昭64−78527号公報に記載されるような「出力を補正する」という技術を適用するのが困難である。
【0011】
例えば、PDA(Personal Digital Assistance)のような携帯機器では、それほどの高精細画像は要求されず、その一方、上述の「出力の逆転現象」等の致命的な欠陥となり得る不具合を確実に排除できる、安価でコンパクトな構成が求められるのである。
【0012】
本発明はこのような考察に基づきなされたものであり、その目的は、新規なD/A変換器,D/A変換器の形成方法,液晶パネル用基板および液晶表示装置を提供することにある。
【0013】
【課題を解決するための手段】
(1)請求項1に記載の本発明は、入力ビットに応じて重みづけされた容量値をもち、かつ一端が所定電位となっている複数の変換容量と、一端が所定電位となっている結合容量と、前記変換容量のそれぞれの他端と前記結合容量の他端との間に設けられ、前記入力ビットに応じて開閉が制御されるスイッチと、を具備し、前記結合容量の他端と前記スイッチの共通接続点から、デジタル入力値に対応したアナログ電圧を得るD/A変換器であって、
前記複数の変換容量の設計値が、下記第(1)式に示す関係を満たしていることを特徴とする。
【0014】
第(1)式
Coj−dCj>Σ(i<j)(Coi+dCi) (for all j)
但し、上式における記号等の意味は以下のとおりである。
【0015】
Ci :i番目の変換容量
Coi :i番目の変換容量の設計値
dCi :i番目の変換容量のばらつき
Cj :j番目の変換容量
Coj :j番目の変換容量の設計値
dCj :j番目の変換容量のばらつき
Σ(i<j) :jより小さいすべてのiについての総和
for all j :すべてのjについて成立する
本請求項のD/A変換器によれば、重みづけされた複数の容量の容量比がばらつき、そのばらつきが最悪の条件となっても、j番目の容量の容量値は、1番目から(j−1)番目までの全ての容量の容量値の合計より必ず大きくなり、したがって、D/A変換器における「出力の逆転現象」は確実に防止される。また、補正回路等の余分な回路を付加する必要もなく、低コストであり、製造も容易である。
【0016】
(2)請求項2に記載の本発明は、請求項1において、
前記変換容量は、アモルファス薄膜またはポリシリコン薄膜のいずれかで絶縁層を挟むことにより構成されていることを特徴とする。
【0017】
アモルファス薄膜またはポリシリコン薄膜を利用したキャパシタを具備するD/A変換器が実現される。
【0018】
(3)請求項3に記載の本発明は、請求項1において、
前記スイッチは、薄膜トランジスタ(TFT;Thin Film Transistor)を用いて構成されたアナログスイッチであり、
また、前記変換容量は、アモルファス薄膜またはポリシリコン薄膜のいずれかで絶縁層を挟むことにより構成されており、
前記アナログスイッチを構成する薄膜トランジスタ(TFT)と、前記変換容量とは、共通の基板上に形成されていることを特徴とする。
【0019】
本請求項のD/A変換器は、共通の基板上に形成された、薄膜容量と薄膜トランジスタ(TFT)とを用いて構成されている。つまり、D/A変換器の全体を薄膜技術を用いて構築でき、コンパクトであり、かつ製造が容易である。
【0020】
(4)請求項4に記載の本発明は、請求項1に記載のD/A変換器を、下記の各ステップにより設計することを特徴とする。
【0021】
(ステップ1)
Coi,dCi(for all i)を設定する。
【0022】
(ステップ2)
j=2とする。
【0023】
(ステップ3)
請求項1における第(1)式が成立するかを判定し、成立しなかった場合にはCojを変更する。
【0024】
(ステップ4)
jをインクリメントする。
【0025】
(ステップ5)
すべてのjについてステップ3およびステップ4を繰り返す。
【0026】
本請求項のD/A変換器の形成方法によれば、容量のばらつきdCi(for all i) all i)を所望の値に設定するため、その設定した範囲内における誤差が生じても、「出力の逆転現象」は生じない。したがって、製造条件の変動等を考慮して、容量のばらつき範囲を適切に設定することにより、所望の信頼度が確実に確保される。
【0027】
(5)請求項5に記載の本発明は、請求項4において、
Coiの初期設定値が、2進荷重値であることを特徴とするD/A変換器の設計方法である。
【0028】
重みづけされた容量値をもつキャパシタを用いたD/A変換器の逆転現象を確実に防止可能な設計手法が提供される。
【0029】
(6)請求項6に記載の本発明は、入力ビットに応じて重みづけされた容量値をもち、かつ一端が所定電位となっている複数の変換容量と、一端が所定電位となっている結合容量と、前記変換容量のそれぞれの他端と前記結合容量の他端との間に設けられ、前記入力ビットに応じて開閉が制御されるスイッチと、を具備し、前記結合容量の他端と前記スイッチの共通接続点から、デジタル入力値に対応したアナログ電圧を得るD/A変換器であって、
前記複数の変換容量の各々の比の値が、下記第(2)式に示す関係を満たしていることを特徴とする。
【0030】
【数2】
但し、上式における記号等の意味は以下のとおりである。
【0031】
Cs:結合容量の容量値
Vc:スイッチが閉じられる前の結合容量の他端の電位
Vo:スイッチが閉じられる前の各変換容量の他端の電位
Coi :i番目の変換容量の設計値
dCi :i番目の変換容量のばらつき
Coj :j番目の変換容量の設計値
dCj :j番目の変換容量のばらつき
Vth :D/A変換器の出力を輝度情報として用いて画像を表示した場合において、人が視覚により認識できない電圧差異の最大値(視認しきい値)
Σ(i<j) :jより小さいすべてのiについての総和
for all j :すべてのjについて成立する
本請求項のD/A変換器では、「出力の逆転現象」が生じても、その逆転の程度が、視認しきい値(Vth)より小さい。ゆえに、D/A変換器の出力を輝度情報として用いて画像を表示した場合でも、その逆転が生じていることを、人が視覚により認識できず、したがって、画質が低下しない。視認しきい値(Vth)の値は、20mV程度であると考えられる。
【0032】
(7)請求項7に記載の本発明は、請求項6に記載のD/A変換器を、下記の各ステップにより設計することを特徴とする。
【0033】
(ステップ1)
Coi,dCi(for all i)を設定する。
【0034】
(ステップ2)
j=2とする。
【0035】
(ステップ3)
請求項6における第(2)式が成立するかを判定し、成立しなかった場合にはCojを変更する。
【0036】
(ステップ4)
jをインクリメントする。
【0037】
(ステップ5)
すべてのjについてステップ3およびステップ4を繰り返す。
【0038】
本請求項のD/A変換器の形成方法によれば、容量のばらつきdCiを所望の値に設定するため、その設定した範囲内における誤差が生じて「出力の逆転現象」が仮に発生しても、その逆転の程度は視認しきい値を決して越えないため、画質が低下することがない。したがって、製造条件の変動等を考慮して、容量のばらつき範囲を適切に設定することにより、所望の信頼度が確実に確保される。
【0039】
(8)請求項8に記載の本発明は、複数の走査線と、複数の信号線と、各走査線と各信号線との交点に設けられた、液晶と信号線との間の電気的接続を制御する薄膜素子と、前記複数の信号線を駆動するための駆動回路とを具備する液晶パネル用基板であって、
前記複数の信号線の駆動回路は、請求項1,請求項2,請求項3,請求項5,請求項6のいずれかに記載のD/A変換器を具備することを特徴とする。
【0040】
D/A変換誤差に起因した輝度の逆転が生じない、あるいはその逆転が認識されないレベルに抑える工夫が施されたD/A変換器を搭載した液晶パネル用基板を実現できる。
【0041】
(9)請求項9に記載の本発明は、請求項8において、
D/A変換器を構成する前記変換容量および前記スイッチは、液晶と信号線との間の電気的接続を制御する薄膜素子と共通の製造プロセスによって同一の基板上に製造されたことを特徴とする。
【0042】
製造プロセスを共用するため、製造が容易である。
【0043】
(10)請求項10に記載の本発明は、請求項8または請求項9に記載の液晶パネル用基板を用いて構成された液晶表示装置である。
【0044】
D/A変換誤差に起因した輝度の逆転が生じない、あるいはその逆転が認識されないレベルに抑えることができる、高信頼度の液晶表示装置が実現される。
【0045】
【発明の実施の形態】
本発明の具体的な内容を説明する前に、「容量分割方式のD/A変換器の変換原理」と「D/A変換器における出力の逆転現象」について説明する。
【0046】
(1)容量分割方式のD/A変換器の変換原理
図14(a)に示すように、2つの容量2000,2100を考える。容量200の蓄積電荷(電位VX側の電荷)QAおよび容量2100の蓄積電荷(電位VC側の電荷)QBは、図14(a)の右側に記載のとおり、QA=CA(VX−VO),QB=CB(VC−VCOM)となる。ここで、CAは容量2000の容量値であり、CBは容量2100の容量値である。
【0047】
次に、図14(b)に示すように、容量2000と2100とを接続すると、VCとVXの大小に応じた電流(VC<VXのときは電流IS、VC>VXのときは電流IR)が流れ、共通接続端より出力電圧Vが得られる。
【0048】
このとき、容量2000の蓄積電荷(電位V側の蓄積電荷)QA’および容量2100の蓄積電荷(電位V側の蓄積電荷)QB’は、図14(b)の右側に記載のとおり、QA’=CA(V−VO),QB’=CB(V−VCOM)となる。
【0049】
総電荷量は変化しないため、QA+QB=QA’+QB’が成立する。この関係より、出力電圧Vを求めると、V=(CAVX+CBVC)/(CA+CB)となる。ここで、容量2000の容量値「CA」が入力デジタル信号値によって変化すれば、それに追従してアナログ変換出力電圧(V)が得られることになる。
【0050】
本明細書では、容量2000を「変換容量」といい、容量2100を「結合容量」という。
【0051】
そして、VC<VXに設定されているときは、デジタル入力の増加にしたがって変換容量も増加するならば、入出力特性は、図15の(ア)に示すように、入力値の増加に伴い出力値が増大する特性となり、VC>VXのときは、図15の(イ)に示すように、入力値の増加に伴い出力値が減少する特性となる。
【0052】
(2)D/A変換器における出力の逆転現象
▲1▼図15(イ)の特性をもつD/A変換器を例にとり説明する。図16に示すように、デジタル入力が「31」から「32」へと変化した時点で、本来、出力値が減少するべきところ、逆に増大する現象(出力の逆転現象)がみられる。
【0053】
▲2▼出力の逆転が発生する理由
図17(a)は、2進荷重キャパシタ(変換容量)C10〜C15を用いたD/A変換器の基本構成を示す図である。図中、「CS」は結合容量を示し、また、「SW1〜SW6」は6ビットのデジタル入力の各ビットの「1」と「0」に対応して開閉されるスイッチである。
【0054】
変換容量C10〜C15の比の値の設計値はそれぞれ、「1」,「2」,「4」,「8」,「16」,「32」であるが、実際には、図18の「実際値」に示すように、容量値は、かなりのばらつきを有しているものとする。
【0055】
図18では、誤差の割合を「0.1」、つまり、ばらつきの最大幅を設計値の10%とし、かつ、C10〜C15については、容量値が増大する方向(正(+)方向)に10%の誤差が生じており、一方、容量C15については、容量値が減少する方向(負(−)方向)に10%の誤差が生じていると仮定している。したがって、変換容量C10〜C15の比の値の実際値は、「1.1」,「2.2」,「4.4」,「8.8」,「17.6」,「28.8」となっている。
【0056】
ここで、デジタル入力として「31」を入力した場合、図17(a)のようにスイッチSW1〜SW5がオン、SW6のみオフとなり、電荷Q1〜Q5の移動(図中、矢印で示される)が生じて、変換容量C11〜C15と結合容量CSとの共通接続点から、アナログ変換電圧「V」が得られる。
【0057】
次に、全容量をリセットした後、デジタル入力として「32」を入力すると、図17(b)に示すように、スイッチSW1〜SW5がオフ、スイッチSW6のみがオンとなり、電荷Q6の移動(図中、矢印で示される)が生じる。このとき、
図17(a)における移動電荷量(Q1+Q2+Q3+Q4+Q5)よりも、17(b)に示す移動電荷量Q6の方が小さいため、アナログ変換出力(V)が逆に増大してしまい、図16のような逆転現象が生じる。
【0058】
キャパシタの電荷量は、容量値と電圧の積で決まり、電圧が一定の場合には容量値で決定されるため、結局、図18の下側に示すように、あるビット(j)に対応するキャパシタの容量値が、そのビットより下位のビット(i)に対応するすべてのキャパシタの容量値よりも小さいと、逆転現象が生じることになる。
【0059】
図18の場合、変換容量C15のみ、ばらつきの方向が異なってしまったために、変換容量C11〜C14の全容量値(=34.1)より、変換容量C15の容量値(=28.8)が小さくなり(つまり、「容量値のが逆転」が生じる)、入力値「32」に対応して、図16のような逆転が発生することになる。
【0060】
以上の例では、容量C15のみ負(−)方向にばらつきが生じた場合を想定したが、容量C11〜容量C14についても、ばらつきの方向は不定であり、同様の逆転現象が他のビットについても生じる恐れがある。
【0061】
液晶パネルに、明るさが徐々に変化していく背景色(グラジュエーション)を表示している場合に、「出力の逆転現象」が生じると、明るい背景中の一部が暗くなるなどして、液晶パネルを見ている人に違和感を感じさせることになる。このような画質の低下は特に、人の注意を引きやすく、よって表示パネルにとっては、致命的な欠陥となることがある。
【0062】
(3)第1の実施の形態
(a)本実施の形態の特徴
上述のような考察に基づき、第1の実施の形態では、D/A変換器の「出力の逆転現象」を完全に防止する構造とする。
【0063】
つまり、あるビット(j)よりも下位ビット(i)のすべてについて同一方向の容量値のばらつきが生じ、そのビット(j)についてのみ、逆の方向に容量値のばらつきが生じた場合(つまり、最悪の場合)でも、決して「容量値の逆転」が生じないように、あらかじめキャパシタの容量値を設計することが、本実施の形態の特徴である。
【0064】
図1は、本実施の形態にかかるD/A変換器20の構成を示す図である。このD/A変換器20の特徴は、図1の下側に示すように、変換容量C1〜C6の容量比の「設計値」を最初から、C1:C2:C3:C4:C5:C6=1:2:4:8.56:19.02:42.27としていることである。
【0065】
なお、図1において、参照番号10〜15は入力端子を示し、参照番号16は出力端子を示し、CSは結合容量である。
【0066】
図2は先に説明した図18に対応する図である。図2の下側に、本実施の形態にかかるD/A変換器20について、あるビット(j)に対応するキャパシタの容量値と、そのビットより下位のビット(i)に対応するすべてのキャパシタの容量値の総和とを比較した結果が示されている。
【0067】
明らかなように、本実施の形態では、入力値が「31」から「32」に変化しても、図18に見られた「容量値の逆転」は発生しない。したがって、図3に示すように、D/A変換器における「出力の逆転」が生じない。さらに、本実施の形態では、各ビットの容量値がどのようにばらついても(つまり、上述した最悪のばらつきの状態がどのビットについて発生しても)、「出力の逆転」が生じないように設計されている。
【0068】
(b)設計手法
次に、変換容量の容量値をいかに設計するかについて説明する。
【0069】
上述した、容量値の「最悪のばらつき」が生じた場合を考慮して、隣り合う容量間で、常に以下の(1)式の関係が成立するように、容量値を設計していく。
【0070】
Coj−dCj>Σ(i<j)(Coi+dCi) (for all j)・・・(1)
但し、(1)式における記号等の意味は以下のとおりである。
【0071】
Ci :i番目の変換容量
Coi :i番目の変換容量の設計値
dCi :i番目の変換容量のばらつき
Cj :j番目の変換容量
Coj :j番目の変換容量の設計値
dCj :j番目の変換容量のばらつき
Σ(i<j) :jより小さいすべてのiについての総和
for all j :すべてのjについて成立する
ここで、注意すべき点は、「dCi」の符号が正(+)であるに対し、「dCj」の符号が負(−)となっている点である。
【0072】
各変換容量が(1)式の関係を満たせば、重みづけされた複数の容量の容量比がばらつき、そのばらつきが最悪の条件となっても、j番目の容量の容量値は、1番目から(j−1)番目までの全ての容量の容量値の合計より必ず大きくなり、重みが逆転することがない。ゆえに、D/A変換器における「出力の逆転現象」は確実に防止される。また、補正回路等の余分な回路を付加する必要もなく、低コストであり、製造も容易である。
【0073】
但し、上述のような設計を行うと、現実の重みづけが理論値(2進荷重)からずれているために、D/A変換器の変換誤差は増大する。しかし、D/A変換器を画像表示のための駆動回路として使用する場合、各ビットの重みが理論値(2進荷重)からずれていても、人間の視覚ではそのずれ量をはっきりと認識することは困難であり、特に違和感が生じない。これに対し、上述のように、「出力の逆転現象」が生じると、明るい背景中の一部が暗くなるなどして、はっきりと認識されてしまう。つまり、画質の低下が目立つことになる。
【0074】
本実施の形態は、このような画像表示の際の人間の目の特性を考慮し、変換精度よりも「出力の逆転の防止」を重視するという新規な知見に基づいた構成となっている。
【0075】
容量値の決定の手順を具体的に示すと、図4のようになる。
【0076】
すなわち、まず、「変換容量の設計値(Ci)および予想されるばらつき(dCi)」を設定する(ステップ100)。予想されるばらつき(dCi)は、容量値のパターン精度や、製造ラインの能力等を検討して、所望の信頼度を確保できるような値とする。
【0077】
次に、j=2として(ステップ110)、上述の(1)式が成立するかを判定し(ステップ120)、成立しなかった場合にはCojを変更する(ステップ130)。この変更に際しては、変換誤差を抑制するため、上述の(1)式を満たす最小のCojを選択するのが望ましい。
【0078】
ステップ120において、(1)式が成立した場合、jがMSB(最上位ビット)かどうかを判定し(ステップ140)、そうでなければ、jの値をインクリメントし(ステップ150)、以下同様に、すべてのjについて、ステップ120,130,140を繰り返す。
【0079】
(4)第2の実施の形態
第1の実施の形態では、「D/A変換器の出力の逆転」を防止することを前提としていたが、用途によっては、もう少し緩やかな規格で設計してもよい場合がある。
【0080】
そのような場合は、設計の基準を緩和し、図5に示すように、仮に逆転が生じても、その逆転電圧(△V)がしきい値(Vth)以下ならばよいとして設計することも可能である。
【0081】
ここでは、視認しきい値という基準を導入し、逆転電圧(△V)が、視認しきい値を越えないように、変換容量の容量値を設計する。「視認しきい値」とは、D/A変換器の出力を輝度情報として用いて画像を表示した場合において、人が視覚により認識できない差異の最大値をいい、20mV程度である。
【0082】
図1に示される容量分割方式のD/A変換器の出力(V)は、先に、図14(a),(b)を用いて、D/A変換器の原理の欄で説明したように、
{(変換容量の他端の電位・変換容量の容量値)+(結合容量の他端の電位・変換容量の容量値)}/(変換容量と結合容量の和)で表される。
【0083】
したがって、上述の容量値の最悪のばらつきの場合を考慮すると、以下の(2)式を満たすように、各容量の容量値を決定すればよいことになる。
【0084】
【数3】
但し、上式における記号等の意味は以下のとおりである。
【0085】
Cs:結合容量の容量値
Vc:スイッチが閉じられる前の結合容量の他端の電位
Vo:スイッチが閉じられる前の各変換容量の他端の電位
Coi :i番目の変換容量の設計値
dCi :i番目の変換容量のばらつき
Coj :j番目の変換容量の設計値
dCj :j番目の変換容量のばらつき
Vth :D/A変換器の出力を輝度情報として用いて画像を表示した場合において、人が視覚により認識できない差異の最大値(視認しきい値)
Σ(i<j) :jより小さいすべてのiについての総和
for all j :すべてのjについて成立する
そして、設計手順としては、図6に示す、各ステップ200〜250を実行すればよい。この手順は、図4の場合と同様である。
【0086】
(5)第3の実施の形態
以下、上述のD/A変換器を、液晶パネル用基板上に搭載した液晶表示装置について説明する。
【0087】
(a)液晶表示装置の概要
液晶表示装置は、例えば、図11に示すように、バックライト1000,偏光板1200,TFT基板1300と、液晶1400と、対向基板(カラーフィルタ基板)1500と、偏光板1600とからなる。本実施の形態では、TFT基板1300上に駆動回路1310を形成している。
【0088】
TFT基板1300上には、図12に示すように、走査線W1〜Wnと、信号線D1〜Dnと、画素部のTFTと、走査線駆動回路1320と、信号線駆動回路1330が形成されている。そして、図13に示すように、液晶1400は、TFT基板1300と対向基板1500との間に封入されている。なお、参照番号1520,1522は配向膜である。
【0089】
(b)信号線駆動回路の構成
図7(の右側)に示されるように、信号線駆動回路1330は、シフトレジスタ1300と、ラッチ400と、ラッチ500と、ゲート回路600と、D/A変換回路700とを具備する。
【0090】
シフトレジスタ300は、液晶パネル800におけるデータ線(D1等)の本数に相当する段数のレジスタ(310,311)をもち、6ビットの入力デジタル信号D1〜D6をサンプリングするためのサンプリングパルス(SR1,SR2等)を出力する。このサンプリングパルス(SR1,SR2等)は、ラッチ400における、動作クロック(CL1等)となる。
【0091】
ラッチ400は、図7の左側に示すように、クロックドインバータを用いて構成された一時記憶回路A1〜A6と、反転クロック(nCL1)を生成するためのインバータ24とを有する。一時記憶回路A1は、3つのインバータ21,22,23からなる。
【0092】
ラッチ500も同様に、クロックドインバータを用いて構成された一時記憶回路B1〜B6と、反転クロック(nCL2)を生成するためのインバータ28とを有する。一時記憶回路B1は、3つのインバータ25,26,27からなる。このラッチ500には、外部よりラッチパルス(LP)が入力される。
【0093】
ゲート回路600は2入力ナンドゲート30〜35からなり、各ゲートには、結合パルス(CP)が共通に入力される。
【0094】
D/A変換器700は、前掲の実施の形態で説明した手法に基づき設計されている。つまり、変換容量C1〜C6の容量値は、通常の2進荷重とは異なる設計がなされており、D/A変換誤差に起因した輝度の逆転が生じない、あるいはその逆転が認識されないレベルに抑える工夫が施されている。
【0095】
n型MOSトランジスタ(M1,M2)からなるスイッチE1は、変換容量C1をリセットする機能をもつ。そのオン/オフは、リセット信号(RS)により制御される。なお、スイッチE2〜E6も同様の構成を有する。 アナログスイッチF1は、変換容量C1と結合容量CSとの接続/非接続を制御するものであり、pMOSトランジスタP1,nMOSトランジスタM3,インバータ40とからなる。アナログスイッチF2〜F6も同様の構成を有する。
【0096】
また、nMOSトランジスタM4およびM5からなるスイッチ50は、結合容量CSをリセットする機能をもち、リセット信号(RS)によりオン/オフされる。
【0097】
また、D/A変換器700における動作電位VO,VC,VCOMはそれぞれ、図8(a)または(b)に示すような関係にある。図8(a)のような関係にある場合、VC>VOであり、よって、図15の(イ)のような特性をもつ減算型のD/A変換器となる。なお、液晶セルを反転駆動するために、電位VO,VCは周期的に反転するようになっている。また、図8(a)中、「RA1」,「RA2」は、D/A変換器の出力のダイナミックレンジを示す。
【0098】
一方、図8(b)の場合、VC<VOであり、図15の(ア)のような特性をもつ加算型のD/A変換器となる。「RB1」,「RB2」は、D/A変換器の出力のダイナミックレンジを示す。
【0099】
(c)信号線駆動回路の動作
図7の信号線駆動回路の動作タイミングの一例を図9に示す。液晶パネル800における1水平期間(TH)は、選択期間(TS)と、ブランキング期間(TB)とからなる。
【0100】
時刻t0〜t1の間に、シフトレジスタ300から出力されるサンプリングパルスSR1〜SRnにより1行分の画像データがラッチ400に取り込まれる。この間、リセット信号RSは「H」状態であり、各変換容量および結合容量はリセットされている。時刻t2にリセット信号RSが「L」となってリセットが終了し、続いて、時刻t3にラッチパルスLPが「H」となって、ラッチ400に蓄えられた画像データがラッチ500へと移される。
【0101】
続いて、時刻t4に、結合パルスt4が「H」となって各変換容量C1〜C6と結合容量CSとが結合され、時刻t4〜t5の間にD/A変換がなされる。そして、時刻t6にリセット信号RSが再び「H」となって、各容量のリセットが行われる。
【0102】
なお、図10に示すように、D/A変換を行う期間を時刻t4〜t7と延長し、
十分なD/A変換期間を確保することも可能である。これにより、より正確なD/A変換が可能となる。
【0103】
以上の構成を有する駆動回路を使用した液晶表示装置は、D/A変換誤差に起因した輝度の逆転が生じない、あるいはその逆転が認識されないレベルに抑えることができる、高信頼度の液晶表示装置となる。
【0104】
(d)容量とTFTの製造プロセス
D/A変換器を構成するTFT,画素部のTFTおよびD/A変換器を構成する変換容量の製造プロセス(低温多結晶シリコンプロセス)を図19〜図25を用いて説明する。以下の製造プロセスでは、製造工程を簡略化するために、D/A変換器を構成するTFT,画素部のTFTおよびD/A変換器を構成する変換容量のそれぞれを共通の工程で形成する。
【0105】
なお、D/A変換器の結合容量(CS)は、積極的にD/A変換器内に作り込むのではなく、液晶セル内でのソースバス配線と対向基板との寄生容量によって形成するので、ここでは説明を省く。
【0106】
まず、図19に示すように基板4000上にバッファ層4100を設け、そのバッファ層4100上にアモルファスシリコン層4200を形成する。
【0107】
次に、図20に示すように、アモルファスシリコン層4200の全面にレーザー光を照射してアニールを施すことによりアモルファスシリコンを多結晶化し、多結晶シリコン層4220を形成する。
【0108】
次に、図21に示すように多結晶シリコン層4220をパターニングして、アイランド領域4230,4240,4250を形成する。アイランド領域4230,4240は、MOSトランジスタの能動領域(ソース,ドレイン)が形成される層である。また、アイランド領域4250は、薄膜容量の一極となる層である。
【0109】
次に、図22に示すように、マスク層4300を形成し、アイランド領域4250のみにリン(P)イオンを打ち込み、低抵抗化する。
【0110】
次に、図23に示すように、ゲート絶縁膜4400を形成し、そのゲート絶縁膜上にTaN層4500,4510,4520を形成する。TaN層4500,4510はMOSトランジスタのゲートとなる層であり、TaN層4520は薄膜容量の他極となる層である。その後、マスク層4600を形成し、ゲートTaN層4500をマスクとして、セルフアラインでリン(P)をイオン打ち込みし、n型のソース層4231,ドレイン層4232を形成する。
【0111】
次に、図24に示すように、マスク層4700a,4700bを形成し、ゲートTaN層4510をマスクとして、セルフアラインでボロン(B)をイオン打ち込みし、p型のソース層4241,ドレイン層4242を形成する。
【0112】
その後、図25に示すように、層間絶縁膜4800を形成し、その層間絶縁膜にコンタクトホールを形成した後、ITOやAlからなる電極層4900,4910,4920,4930を形成する。なお、図25では図示されないが、TaN層4500,4510,4520や多結晶シリコン層4250にもコンタクトホールを介して電極が接続される。これにより、nチャネルTFT,pチャネルTFTおよびMOS容量が完成する。
【0113】
以上のべたような、工程を共通化した製造プロセスを用いることにより製造が容易化され、コスト面でも有利となる。すなわち、図7におけるアナログスイッチE1〜EnやF1〜Fnと、変換容量C1〜C6と、画素部のTFT(M100,M200)とを共通のプロセスにより製造できる。
【0114】
そして、上述の実施の形態で述べたような工夫されたD/A変換器を用いることにより、簡略化されたプロセスを用いた場合でも、液晶表示装置の所望の信頼性(表示品質)を確保できるようになる。
【0115】
【図面の簡単な説明】
【図1】本発明のD/A変換器の要部の構成例を示す図である。
【図2】図1における変換容量C1〜C6の、実際の容量値を決定する方法の原理を説明するための図である。
【図3】図1のD/A変換器の入出力特性の一例を示す図である。
【図4】図1における変換容量C1〜C6の、実際の容量値を決定するための手順を説明するためのフローチャートである。
【図5】本発明のD/A変換器の一例の入出力特性を示す図である。
【図6】図5に示す入出力特性をもつD/A変換器の作成手順を説明するためのフローチャートである。
【図7】本発明のD/A変換器を用いた液晶表示装置の具体的構成例を示す図である。
【図8】(a),(b)はそれぞれ、図7の液晶表示装置の「VO」,「VC」,「VCOM」の相互の関係を示す図である。
【図9】図7の液晶表示装置の動作の一例を説明するためのタイミングチャートである。
【図10】図7の液晶表示装置の動作の他の例を説明するためのタイミングチャートである。
【図11】本発明の液晶表示装置の構成を説明するための図である。
【図12】本発明の液晶パネル用基板の構成例を示す図である。
【図13】図12の液晶パネル用基板の要部の断面構造を示す図である。
【図14】(a),(b)はそれぞれ、容量分割方式のD/A変換器の原理を説明するための図である。
【図15】容量分割方式のD/A変換器の入出力特性の例を示す図である。
【図16】本発明者によって明らかとされた、容量分割方式のD/A変換器の問題点を説明するための図である。
【図17】(a),(b)はそれぞれ、図16に示される問題点が生じる理由を定性的に説明するための図である。
【図18】図16に示される問題点が生じる理由を定量的に説明するための図である。
【図19】本発明で使用されるTFTおよびMOS容量を共通の基板上に作成するための製造方法の第1の工程を示す、デバイスの断面図である。
【図20】本発明で使用されるTFTおよびMOS容量を共通の基板上に作成するための製造方法の第2の工程を示す、デバイスの断面図である。
【図21】本発明で使用されるTFTおよびMOS容量を共通の基板上に作成するための製造方法の第3の工程を示す、デバイスの断面図である。
【図22】本発明で使用されるTFTおよびMOS容量を共通の基板上に作成するための製造方法の第4の工程を示す、デバイスの断面図である。
【図23】本発明で使用されるTFTおよびMOS容量を共通の基板上に作成するための製造方法の第5の工程を示す、デバイスの断面図である。
【図24】本発明で使用されるTFTおよびMOS容量を共通の基板上に作成するための製造方法の第6の工程を示す、デバイスの断面図である。
【図25】本発明で使用されるTFTおよびMOS容量を共通の基板上に作成するための製造方法の第7の工程を示す、デバイスの断面図である。
【符号の説明】
10〜15 デジタル入力端子
16 アナログ出力端子
20 D/A変換器
CS 結合容量
C1〜C6 変換容量
SW1〜SW6 スイッチ
Claims (10)
- 入力ビットに応じて重みづけされた容量値をもち、かつ一端が所定電位となっている複数の変換容量と、
一端が所定電位となっている結合容量と、
前記変換容量のそれぞれの他端と前記結合容量の他端との間に設けられ、前記入力ビットに応じて開閉が制御されるスイッチと、を具備し、前記結合容量の他端と前記スイッチの共通接続点から、デジタル入力値に対応したアナログ電圧を得るD/A変換器であって、
前記複数の変換容量の設計値が、下記第(1)式に示す関係を満たしていることを特徴とするD/A変換器。
第(1)式
Coj−dCj>Σ(i<j)(Coi+dCi) (for all j)
但し、上式における記号等の意味は以下のとおりである。
Ci :i番目の変換容量
Coi :i番目の変換容量の設計値
dCi :i番目の変換容量のばらつき
Cj :j番目の変換容量
Coj :j番目の変換容量の設計値
dCj :j番目の変換容量のばらつき
Σ(i<j) :jより小さいすべてのiについての総和
for all j :すべてのjについて成立する - 請求項1において、
前記変換容量は、アモルファス薄膜またはポリシリコン薄膜のいずれかで絶縁膜を挟むことにより構成されていることを特徴とするD/A変換器。 - 請求項1において、
前記スイッチは、薄膜トランジスタ(TFT;Thin Film Transistor)を用いて構成されたアナログスイッチであり、
また、前記変換容量は、アモルファス薄膜またはポリシリコン薄膜のいずれかで絶縁膜を挟むことにより構成されており、
前記アナログスイッチを構成する薄膜トランジスタ(TFT)と、前記変換容量とは、共通の基板上に形成されていることを特徴とするD/A変換器。 - 請求項1に記載のD/A変換器を、下記の各ステップにより形成することを特徴とするD/A変換器の設計方法。
(ステップ1)
Coi,dCi(for all i)を設定する。
(ステップ2)
j=2とする。
(ステップ3)
請求項1における第(1)式が成立するかを判定し、成立しなかった場合にはCojを変更する。
(ステップ4)
jをインクリメントする。
(ステップ5)
すべてのjについてステップ3およびステップ4を繰り返す。 - 請求項4において、
Coiの初期設定値が、2進荷重値であることを特徴とするD/A変換器の設計方法。 - 入力ビットに応じて重みづけされた容量値をもち、かつ一端が所定電位となっている複数の変換容量と、
一端が所定電位となっている結合容量と、
前記変換容量のそれぞれの他端と前記結合容量の他端との間に設けられ、前記入力ビットに応じて開閉が制御されるスイッチと、を具備し、前記結合容量の他端と前記スイッチの共通接続点から、デジタル入力値に対応したアナログ電圧を得るD/A変換器であって、
前記複数の変換容量の各々の比の値が、下記第(2)式に示す関係を満たしていることを特徴とするD/A変換器。
Cs:結合容量の容量値
Vc:スイッチが閉じられる前の結合容量の他端の電位
Vo:スイッチが閉じられる前の各変換容量の他端の電位
Coi :i番目の変換容量の設計値
dCi :i番目の変換容量のばらつき
Coj :j番目の変換容量の設計値
dCj :j番目の変換容量のばらつき
Vth :D/A変換器の出力を輝度情報として用いて画像を表示した場合において、人が視覚により認識できない電圧差異の最大値(視認しきい値)
Σ(i<j) :jより小さいすべてのiについての総和
for all j :すべてのjについて成立する - 請求項6に記載のD/A変換器を、下記の各ステップにより形成することを特徴とするD/A変換器の設計方法。
(ステップ1)
Coi,dCi(for all i)を設定する。
(ステップ2)
j=2とする。
(ステップ3)
請求項6における第(2)式が成立するかを判定し、成立しなかった場合にはCojを変更する。
(ステップ4)
jをインクリメントする。
(ステップ5)
すべてのjについてステップ3およびステップ4を繰り返す。 - 複数の走査線と、複数の信号線と、各走査線と各信号線との交点に設けられた、液晶と信号線との間の電気的接続を制御する薄膜素子と、前記複数の信号線を駆動するための駆動回路とを具備する液晶パネル用基板であって、
前記複数の信号線の駆動回路は、請求項1,請求項2,請求項3,請求項5,請求項6のいずれかに記載のD/A変換器を具備することを特徴とする液晶パネル用基板。 - 請求項8において、
D/A変換器を構成する前記変換容量および前記スイッチは、液晶と信号線との間の電気的接続を制御する薄膜素子と共通の製造プロセスによって同一の基板上に製造されたことを特徴とする液晶パネル用基板。 - 請求項8または請求項9に記載の液晶パネル用基板を用いて構成された液晶表示装置。
Priority Applications (16)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16230996A JP3580030B2 (ja) | 1996-06-03 | 1996-06-03 | D/a変換器,d/a変換器の設計方法,液晶パネル用基板および液晶表示装置 |
DE69734491T DE69734491T2 (de) | 1996-02-09 | 1997-01-30 | Potentialerzeugungsvorrichtung |
EP07075431A EP1826907A1 (en) | 1996-02-09 | 1997-01-30 | Voltage generating apparatus |
CNB97190068XA CN1166068C (zh) | 1996-02-09 | 1997-01-30 | D/a变换器及其设计方法、液晶屏用基片和液晶显示装置 |
CNB031060013A CN1297951C (zh) | 1996-02-09 | 1997-01-30 | 信号线预充电方法、预充电电路、液晶屏用基片和液晶显示装置 |
DE69738726T DE69738726D1 (de) | 1996-02-09 | 1997-01-30 | Spannungserzeugungsschaltung |
US08/930,284 US5903234A (en) | 1996-02-09 | 1997-01-30 | Voltage generating apparatus |
KR1019970707129A KR100462917B1 (ko) | 1996-02-09 | 1997-01-30 | D/a변환기,d/a변환기의설계방법,액정패널용기판및액정표시장치 |
EP97901779A EP0821490B1 (en) | 1996-02-09 | 1997-01-30 | Potential generating device |
CNB031041817A CN1316747C (zh) | 1996-02-09 | 1997-01-30 | D/a变换器、d/a变换方法、液晶屏用基片和液晶显示装置 |
PCT/JP1997/000212 WO1997029548A1 (fr) | 1996-02-09 | 1997-01-30 | Dispositif generateur de potentiel |
EP05076284A EP1601106B1 (en) | 1996-02-09 | 1997-01-30 | Voltage generating apparatus |
TW086101625A TW354865B (en) | 1996-02-09 | 1997-02-13 | D/A converter, D/A conversion method, substrate for liquid crystal display panel |
US09/226,061 US6281826B1 (en) | 1996-02-09 | 1999-01-06 | Voltage generating apparatus |
KR1020040030230A KR100490465B1 (ko) | 1996-02-09 | 2004-04-29 | D/a 변환기, d/a 변환 방법, 액정 패널용 기판 및액정 표시 장치 |
KR1020040030231A KR100506580B1 (ko) | 1996-02-09 | 2004-04-29 | 신호선 프리챠지 방법, 신호선 프리챠지 회로, 액정 패널용 기판 및 액정 표시 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16230996A JP3580030B2 (ja) | 1996-06-03 | 1996-06-03 | D/a変換器,d/a変換器の設計方法,液晶パネル用基板および液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09326701A JPH09326701A (ja) | 1997-12-16 |
JP3580030B2 true JP3580030B2 (ja) | 2004-10-20 |
Family
ID=15752072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16230996A Expired - Fee Related JP3580030B2 (ja) | 1996-02-09 | 1996-06-03 | D/a変換器,d/a変換器の設計方法,液晶パネル用基板および液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3580030B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999060558A1 (fr) | 1998-05-20 | 1999-11-25 | Seiko Epson Corporation | Dispositif electro-optique, dispositif electronique et circuit d'attaque pour dispositif electro-optique |
JP2000089736A (ja) * | 1998-07-16 | 2000-03-31 | Sanyo Electric Co Ltd | 表示装置及びその駆動回路 |
KR100478577B1 (ko) | 1998-10-16 | 2005-03-28 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치의 구동회로 및 그 구동방법, d/a컨버터, 신호선 구동회로, 전기 광학 패널, 투사형표시장치, 및 전자기기 |
JP2001051661A (ja) * | 1999-08-16 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | D/a変換回路および半導体装置 |
JP2007293353A (ja) * | 2007-05-25 | 2007-11-08 | Semiconductor Energy Lab Co Ltd | 液晶表示装置、d/a変換回路及び半導体装置 |
-
1996
- 1996-06-03 JP JP16230996A patent/JP3580030B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09326701A (ja) | 1997-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11735133B2 (en) | Liquid crystal display device and electronic device including the same | |
US11501728B2 (en) | Semiconductor device | |
US20170243554A1 (en) | Pulse output circuit, shift register, and display device | |
US6771247B2 (en) | Display and method of driving display | |
US9268185B2 (en) | Semiconductor device including transistors and electronic device including the same | |
US6778162B2 (en) | Display apparatus having digital memory cell in pixel and method of driving the same | |
USRE41215E1 (en) | Semiconductor device | |
KR100800980B1 (ko) | 반도체 표시 장치 및 반도체 표시 장치의 구동 방법 | |
US7381987B2 (en) | Driving circuit for display device | |
EP1041641A2 (en) | A method for manufacturing an electrooptical device | |
US8872750B2 (en) | Shift register circuit, driving circuit of display device, and display device using the driving circuit | |
WO2020156386A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
JP3580030B2 (ja) | D/a変換器,d/a変換器の設計方法,液晶パネル用基板および液晶表示装置 | |
US6476790B1 (en) | Display device and a driver circuit thereof | |
JP3832492B2 (ja) | 電気光学装置の駆動回路、電気光学装置、および、電子機器 | |
JP2004064528A6 (ja) | 半導体装置 | |
JPH0450925A (ja) | 液晶表示装置 | |
JP2004064528A (ja) | 半導体装置 | |
JP4860058B2 (ja) | D/a変換回路及び半導体装置 | |
Bruce et al. | Polysilicon and amorphous silicon technology comparison for active-matrix liquid-crystal displays | |
JP2001143491A (ja) | シフトレジスタ回路、表示装置の駆動回路および該駆動回路を用いた表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040712 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |