JP3580030B2 - Ｄ／ａ変換器，ｄ／ａ変換器の設計方法，液晶パネル用基板および液晶表示装置 - Google Patents
Ｄ／ａ変換器，ｄ／ａ変換器の設計方法，液晶パネル用基板および液晶表示装置 Download PDFInfo
- Publication number
- JP3580030B2 JP3580030B2 JP16230996A JP16230996A JP3580030B2 JP 3580030 B2 JP3580030 B2 JP 3580030B2 JP 16230996 A JP16230996 A JP 16230996A JP 16230996 A JP16230996 A JP 16230996A JP 3580030 B2 JP3580030 B2 JP 3580030B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- converter
- capacitance
- liquid crystal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、Ｄ／Ａ変換器，Ｄ／Ａ変換器の形成方法，液晶パネル用基板および液晶表示装置に関し、特に、薄膜技術を用いて容量分割方式のＤ／Ａ変換器を構成する技術に関する。
【０００２】
【背景技術】
容量分割方式のＤ／Ａ変換器は、低消費電力であり、また、回路構成も簡単であるため、携帯用機器等に搭載するのに適する。
【０００３】
容量分割方式のＤ／Ａ変換器の構成は、例えば、特開昭６４−７８５２７号公報に記載されている。
【０００４】
この公報に記載されたＤ／Ａ変換器は、通常の２進荷重キャパシタの他に、補正データに対応した補正用キャパシタアレイを設け、変換精度を向上させるものである。
【０００５】
【発明が解決しようとする課題】
本願発明の発明者は、液晶表示装置のデジタルドライバで使用される容量分割方式のＤ／Ａ変換器を、薄膜技術を用いて構成することを検討した。その結果、以下のことがわかった
▲１▼薄膜技術（ガラス基板等の上にアモルファスシリコンや多結晶シリコン等を積層形成する技術）を用いて構成した容量（以下、薄膜容量という）は、ばらつきがかなり大きい。例えば、最も大きい容量のパターン寸法または膜厚が若干ずれた場合には、最も小さい容量の値くらいの誤差はすぐに生じてしまう。
【０００６】
▲２▼また、Ｄ／Ａ変換器を含む液晶駆動用のデジタルドライバを、液晶パネル用基板上に形成する場合、液晶パネルの占有面積が大部分を占めることから、有効表示面積の確保の観点より、デジタルドライバ用のスペースが限られており、また、コストの面からみても複雑な回路構成を採用するのが困難である。
【０００７】
▲３▼薄膜容量のばらつきの一因として膜厚の不均一が考えられるが、上記▲２▼の場合、膜厚は基板面内で不特定な分布を有していることが多い。つまり、基板上で、膜厚が厚くなる方向（正方向）にばらつきが生じた部分が連続した後、逆に、膜厚が薄くなる方向（負方向）にばらつきが生じた部分が連続する場合もある。つまり、ばらつきの方向が逆となる場合もあり、したがって、Ｄ／Ａ変換用の重みづけされた薄膜容量の容量比のばらつきも、膜厚分布に応じて変動する。
【０００８】
▲４▼上述のような薄膜容量のばらつきに起因して、Ｄ／Ａ変換器の入力に対応して出力が変化せず、例えば、入力が増えているにもかかわらず出力が低下してしまい、「出力の逆転現象」が生じることもある。
【０００９】
例えば、液晶パネルに、明るさが徐々に変化していく背景色（グラジュエーション）を表示している場合に、「出力の逆転現象」が生じると、明るい背景中の一部が暗くなるなどして、液晶パネルを見ている人に違和感を感じさせることになる。このような画質の低下は特に、人の注意を引きやすく、よって表示パネルにとっては、致命的な欠陥となることがある。
【００１０】
以上のべたような状況下では、特開昭６４−７８５２７号公報に記載されるような「出力を補正する」という技術を適用するのが困難である。
【００１１】
例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）のような携帯機器では、それほどの高精細画像は要求されず、その一方、上述の「出力の逆転現象」等の致命的な欠陥となり得る不具合を確実に排除できる、安価でコンパクトな構成が求められるのである。
【００１２】
本発明はこのような考察に基づきなされたものであり、その目的は、新規なＤ／Ａ変換器，Ｄ／Ａ変換器の形成方法，液晶パネル用基板および液晶表示装置を提供することにある。
【００１３】
【課題を解決するための手段】
（１）請求項１に記載の本発明は、入力ビットに応じて重みづけされた容量値をもち、かつ一端が所定電位となっている複数の変換容量と、一端が所定電位となっている結合容量と、前記変換容量のそれぞれの他端と前記結合容量の他端との間に設けられ、前記入力ビットに応じて開閉が制御されるスイッチと、を具備し、前記結合容量の他端と前記スイッチの共通接続点から、デジタル入力値に対応したアナログ電圧を得るＤ／Ａ変換器であって、
前記複数の変換容量の設計値が、下記第（１）式に示す関係を満たしていることを特徴とする。
【００１４】
第（１）式
Ｃｏｊ−ｄＣｊ＞Σ（ｉ＜ｊ）（Ｃｏｉ＋ｄＣｉ） （ｆｏｒ ａｌｌ ｊ）
但し、上式における記号等の意味は以下のとおりである。
【００１５】
Ｃｉ ：ｉ番目の変換容量
Ｃｏｉ ：ｉ番目の変換容量の設計値
ｄＣｉ ：ｉ番目の変換容量のばらつき
Ｃｊ ：ｊ番目の変換容量
Ｃｏｊ ：ｊ番目の変換容量の設計値
ｄＣｊ ：ｊ番目の変換容量のばらつき
Σ（ｉ＜ｊ） ：ｊより小さいすべてのｉについての総和
ｆｏｒ ａｌｌ ｊ ：すべてのｊについて成立する
本請求項のＤ／Ａ変換器によれば、重みづけされた複数の容量の容量比がばらつき、そのばらつきが最悪の条件となっても、ｊ番目の容量の容量値は、１番目から（ｊ−１）番目までの全ての容量の容量値の合計より必ず大きくなり、したがって、Ｄ／Ａ変換器における「出力の逆転現象」は確実に防止される。また、補正回路等の余分な回路を付加する必要もなく、低コストであり、製造も容易である。
【００１６】
（２）請求項２に記載の本発明は、請求項１において、
前記変換容量は、アモルファス薄膜またはポリシリコン薄膜のいずれかで絶縁層を挟むことにより構成されていることを特徴とする。
【００１７】
アモルファス薄膜またはポリシリコン薄膜を利用したキャパシタを具備するＤ／Ａ変換器が実現される。
【００１８】
（３）請求項３に記載の本発明は、請求項１において、
前記スイッチは、薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を用いて構成されたアナログスイッチであり、
また、前記変換容量は、アモルファス薄膜またはポリシリコン薄膜のいずれかで絶縁層を挟むことにより構成されており、
前記アナログスイッチを構成する薄膜トランジスタ（ＴＦＴ）と、前記変換容量とは、共通の基板上に形成されていることを特徴とする。
【００１９】
本請求項のＤ／Ａ変換器は、共通の基板上に形成された、薄膜容量と薄膜トランジスタ（ＴＦＴ）とを用いて構成されている。つまり、Ｄ／Ａ変換器の全体を薄膜技術を用いて構築でき、コンパクトであり、かつ製造が容易である。
【００２０】
（４）請求項４に記載の本発明は、請求項１に記載のＤ／Ａ変換器を、下記の各ステップにより設計することを特徴とする。
【００２１】
（ステップ１）
Ｃｏｉ，ｄＣｉ（ｆｏｒ ａｌｌ ｉ）を設定する。
【００２２】
（ステップ２）
ｊ＝２とする。
【００２３】
（ステップ３）
請求項１における第（１）式が成立するかを判定し、成立しなかった場合にはＣｏｊを変更する。
【００２４】
（ステップ４）
ｊをインクリメントする。
【００２５】
（ステップ５）
すべてのｊについてステップ３およびステップ４を繰り返す。
【００２６】
本請求項のＤ／Ａ変換器の形成方法によれば、容量のばらつきｄＣｉ（ｆｏｒ ａｌｌ ｉ） ａｌｌ ｉ）を所望の値に設定するため、その設定した範囲内における誤差が生じても、「出力の逆転現象」は生じない。したがって、製造条件の変動等を考慮して、容量のばらつき範囲を適切に設定することにより、所望の信頼度が確実に確保される。
【００２７】
（５）請求項５に記載の本発明は、請求項４において、
Ｃｏｉの初期設定値が、２進荷重値であることを特徴とするＤ／Ａ変換器の設計方法である。
【００２８】
重みづけされた容量値をもつキャパシタを用いたＤ／Ａ変換器の逆転現象を確実に防止可能な設計手法が提供される。
【００２９】
（６）請求項６に記載の本発明は、入力ビットに応じて重みづけされた容量値をもち、かつ一端が所定電位となっている複数の変換容量と、一端が所定電位となっている結合容量と、前記変換容量のそれぞれの他端と前記結合容量の他端との間に設けられ、前記入力ビットに応じて開閉が制御されるスイッチと、を具備し、前記結合容量の他端と前記スイッチの共通接続点から、デジタル入力値に対応したアナログ電圧を得るＤ／Ａ変換器であって、
前記複数の変換容量の各々の比の値が、下記第（２）式に示す関係を満たしていることを特徴とする。
【００３０】
【数２】
但し、上式における記号等の意味は以下のとおりである。
【００３１】
Ｃｓ：結合容量の容量値
Ｖｃ：スイッチが閉じられる前の結合容量の他端の電位
Ｖｏ：スイッチが閉じられる前の各変換容量の他端の電位
Ｃｏｉ ：ｉ番目の変換容量の設計値
ｄＣｉ ：ｉ番目の変換容量のばらつき
Ｃｏｊ ：ｊ番目の変換容量の設計値
ｄＣｊ ：ｊ番目の変換容量のばらつき
Ｖｔｈ ：Ｄ／Ａ変換器の出力を輝度情報として用いて画像を表示した場合において、人が視覚により認識できない電圧差異の最大値（視認しきい値）
Σ（ｉ＜ｊ） ：ｊより小さいすべてのｉについての総和
ｆｏｒ ａｌｌ ｊ ：すべてのｊについて成立する
本請求項のＤ／Ａ変換器では、「出力の逆転現象」が生じても、その逆転の程度が、視認しきい値（Ｖｔｈ）より小さい。ゆえに、Ｄ／Ａ変換器の出力を輝度情報として用いて画像を表示した場合でも、その逆転が生じていることを、人が視覚により認識できず、したがって、画質が低下しない。視認しきい値（Ｖｔｈ）の値は、２０ｍＶ程度であると考えられる。
【００３２】
（７）請求項７に記載の本発明は、請求項６に記載のＤ／Ａ変換器を、下記の各ステップにより設計することを特徴とする。
【００３３】
（ステップ１）
Ｃｏｉ，ｄＣｉ（ｆｏｒ ａｌｌ ｉ）を設定する。
【００３４】
（ステップ２）
ｊ＝２とする。
【００３５】
（ステップ３）
請求項６における第（２）式が成立するかを判定し、成立しなかった場合にはＣｏｊを変更する。
【００３６】
（ステップ４）
ｊをインクリメントする。
【００３７】
（ステップ５）
すべてのｊについてステップ３およびステップ４を繰り返す。
【００３８】
本請求項のＤ／Ａ変換器の形成方法によれば、容量のばらつきｄＣｉを所望の値に設定するため、その設定した範囲内における誤差が生じて「出力の逆転現象」が仮に発生しても、その逆転の程度は視認しきい値を決して越えないため、画質が低下することがない。したがって、製造条件の変動等を考慮して、容量のばらつき範囲を適切に設定することにより、所望の信頼度が確実に確保される。
【００３９】
（８）請求項８に記載の本発明は、複数の走査線と、複数の信号線と、各走査線と各信号線との交点に設けられた、液晶と信号線との間の電気的接続を制御する薄膜素子と、前記複数の信号線を駆動するための駆動回路とを具備する液晶パネル用基板であって、
前記複数の信号線の駆動回路は、請求項１，請求項２，請求項３，請求項５，請求項６のいずれかに記載のＤ／Ａ変換器を具備することを特徴とする。
【００４０】
Ｄ／Ａ変換誤差に起因した輝度の逆転が生じない、あるいはその逆転が認識されないレベルに抑える工夫が施されたＤ／Ａ変換器を搭載した液晶パネル用基板を実現できる。
【００４１】
（９）請求項９に記載の本発明は、請求項８において、
Ｄ／Ａ変換器を構成する前記変換容量および前記スイッチは、液晶と信号線との間の電気的接続を制御する薄膜素子と共通の製造プロセスによって同一の基板上に製造されたことを特徴とする。
【００４２】
製造プロセスを共用するため、製造が容易である。
【００４３】
（１０）請求項１０に記載の本発明は、請求項８または請求項９に記載の液晶パネル用基板を用いて構成された液晶表示装置である。
【００４４】
Ｄ／Ａ変換誤差に起因した輝度の逆転が生じない、あるいはその逆転が認識されないレベルに抑えることができる、高信頼度の液晶表示装置が実現される。
【００４５】
【発明の実施の形態】
本発明の具体的な内容を説明する前に、「容量分割方式のＤ／Ａ変換器の変換原理」と「Ｄ／Ａ変換器における出力の逆転現象」について説明する。
【００４６】
（１）容量分割方式のＤ／Ａ変換器の変換原理
図１４（ａ）に示すように、２つの容量２０００，２１００を考える。容量２００の蓄積電荷（電位ＶＸ側の電荷）ＱＡおよび容量２１００の蓄積電荷（電位ＶＣ側の電荷）ＱＢは、図１４（ａ）の右側に記載のとおり、ＱＡ＝ＣＡ（ＶＸ−ＶＯ），ＱＢ＝ＣＢ（ＶＣ−ＶＣＯＭ）となる。ここで、ＣＡは容量２０００の容量値であり、ＣＢは容量２１００の容量値である。
【００４７】
次に、図１４（ｂ）に示すように、容量２０００と２１００とを接続すると、ＶＣとＶＸの大小に応じた電流（ＶＣ＜ＶＸのときは電流ＩＳ、ＶＣ＞ＶＸのときは電流ＩＲ）が流れ、共通接続端より出力電圧Ｖが得られる。
【００４８】
このとき、容量２０００の蓄積電荷（電位Ｖ側の蓄積電荷）ＱＡ’および容量２１００の蓄積電荷（電位Ｖ側の蓄積電荷）ＱＢ’は、図１４（ｂ）の右側に記載のとおり、ＱＡ’＝ＣＡ（Ｖ−ＶＯ），ＱＢ’＝ＣＢ（Ｖ−ＶＣＯＭ）となる。
【００４９】
総電荷量は変化しないため、ＱＡ＋ＱＢ＝ＱＡ’＋ＱＢ’が成立する。この関係より、出力電圧Ｖを求めると、Ｖ＝（ＣＡＶＸ＋ＣＢＶＣ）／（ＣＡ＋ＣＢ）となる。ここで、容量２０００の容量値「ＣＡ」が入力デジタル信号値によって変化すれば、それに追従してアナログ変換出力電圧（Ｖ）が得られることになる。
【００５０】
本明細書では、容量２０００を「変換容量」といい、容量２１００を「結合容量」という。
【００５１】
そして、ＶＣ＜ＶＸに設定されているときは、デジタル入力の増加にしたがって変換容量も増加するならば、入出力特性は、図１５の（ア）に示すように、入力値の増加に伴い出力値が増大する特性となり、ＶＣ＞ＶＸのときは、図１５の（イ）に示すように、入力値の増加に伴い出力値が減少する特性となる。
【００５２】
（２）Ｄ／Ａ変換器における出力の逆転現象
▲１▼図１５（イ）の特性をもつＤ／Ａ変換器を例にとり説明する。図１６に示すように、デジタル入力が「３１」から「３２」へと変化した時点で、本来、出力値が減少するべきところ、逆に増大する現象（出力の逆転現象）がみられる。
【００５３】
▲２▼出力の逆転が発生する理由
図１７（ａ）は、２進荷重キャパシタ（変換容量）Ｃ１０〜Ｃ１５を用いたＤ／Ａ変換器の基本構成を示す図である。図中、「ＣＳ」は結合容量を示し、また、「ＳＷ１〜ＳＷ６」は６ビットのデジタル入力の各ビットの「１」と「０」に対応して開閉されるスイッチである。
【００５４】
変換容量Ｃ１０〜Ｃ１５の比の値の設計値はそれぞれ、「１」，「２」，「４」，「８」，「１６」，「３２」であるが、実際には、図１８の「実際値」に示すように、容量値は、かなりのばらつきを有しているものとする。
【００５５】
図１８では、誤差の割合を「０．１」、つまり、ばらつきの最大幅を設計値の１０％とし、かつ、Ｃ１０〜Ｃ１５については、容量値が増大する方向（正（＋）方向）に１０％の誤差が生じており、一方、容量Ｃ１５については、容量値が減少する方向（負（−）方向）に１０％の誤差が生じていると仮定している。したがって、変換容量Ｃ１０〜Ｃ１５の比の値の実際値は、「１．１」，「２．２」，「４．４」，「８．８」，「１７．６」，「２８．８」となっている。
【００５６】
ここで、デジタル入力として「３１」を入力した場合、図１７（ａ）のようにスイッチＳＷ１〜ＳＷ５がオン、ＳＷ６のみオフとなり、電荷Ｑ１〜Ｑ５の移動（図中、矢印で示される）が生じて、変換容量Ｃ１１〜Ｃ１５と結合容量ＣＳとの共通接続点から、アナログ変換電圧「Ｖ」が得られる。
【００５７】
次に、全容量をリセットした後、デジタル入力として「３２」を入力すると、図１７（ｂ）に示すように、スイッチＳＷ１〜ＳＷ５がオフ、スイッチＳＷ６のみがオンとなり、電荷Ｑ６の移動（図中、矢印で示される）が生じる。このとき、
図１７（ａ）における移動電荷量（Ｑ１＋Ｑ２＋Ｑ３＋Ｑ４＋Ｑ５）よりも、１７（ｂ）に示す移動電荷量Ｑ６の方が小さいため、アナログ変換出力（Ｖ）が逆に増大してしまい、図１６のような逆転現象が生じる。
【００５８】
キャパシタの電荷量は、容量値と電圧の積で決まり、電圧が一定の場合には容量値で決定されるため、結局、図１８の下側に示すように、あるビット（ｊ）に対応するキャパシタの容量値が、そのビットより下位のビット（ｉ）に対応するすべてのキャパシタの容量値よりも小さいと、逆転現象が生じることになる。
【００５９】
図１８の場合、変換容量Ｃ１５のみ、ばらつきの方向が異なってしまったために、変換容量Ｃ１１〜Ｃ１４の全容量値（＝３４．１）より、変換容量Ｃ１５の容量値（＝２８．８）が小さくなり（つまり、「容量値のが逆転」が生じる）、入力値「３２」に対応して、図１６のような逆転が発生することになる。
【００６０】
以上の例では、容量Ｃ１５のみ負（−）方向にばらつきが生じた場合を想定したが、容量Ｃ１１〜容量Ｃ１４についても、ばらつきの方向は不定であり、同様の逆転現象が他のビットについても生じる恐れがある。
【００６１】
液晶パネルに、明るさが徐々に変化していく背景色（グラジュエーション）を表示している場合に、「出力の逆転現象」が生じると、明るい背景中の一部が暗くなるなどして、液晶パネルを見ている人に違和感を感じさせることになる。このような画質の低下は特に、人の注意を引きやすく、よって表示パネルにとっては、致命的な欠陥となることがある。
【００６２】
（３）第１の実施の形態
（ａ）本実施の形態の特徴
上述のような考察に基づき、第１の実施の形態では、Ｄ／Ａ変換器の「出力の逆転現象」を完全に防止する構造とする。
【００６３】
つまり、あるビット（ｊ）よりも下位ビット（ｉ）のすべてについて同一方向の容量値のばらつきが生じ、そのビット（ｊ）についてのみ、逆の方向に容量値のばらつきが生じた場合（つまり、最悪の場合）でも、決して「容量値の逆転」が生じないように、あらかじめキャパシタの容量値を設計することが、本実施の形態の特徴である。
【００６４】
図１は、本実施の形態にかかるＤ／Ａ変換器２０の構成を示す図である。このＤ／Ａ変換器２０の特徴は、図１の下側に示すように、変換容量Ｃ１〜Ｃ６の容量比の「設計値」を最初から、Ｃ１：Ｃ２：Ｃ３：Ｃ４：Ｃ５：Ｃ６＝１：２：４：８．５６：１９．０２：４２．２７としていることである。
【００６５】
なお、図１において、参照番号１０〜１５は入力端子を示し、参照番号１６は出力端子を示し、ＣＳは結合容量である。
【００６６】
図２は先に説明した図１８に対応する図である。図２の下側に、本実施の形態にかかるＤ／Ａ変換器２０について、あるビット（ｊ）に対応するキャパシタの容量値と、そのビットより下位のビット（ｉ）に対応するすべてのキャパシタの容量値の総和とを比較した結果が示されている。
【００６７】
明らかなように、本実施の形態では、入力値が「３１」から「３２」に変化しても、図１８に見られた「容量値の逆転」は発生しない。したがって、図３に示すように、Ｄ／Ａ変換器における「出力の逆転」が生じない。さらに、本実施の形態では、各ビットの容量値がどのようにばらついても（つまり、上述した最悪のばらつきの状態がどのビットについて発生しても）、「出力の逆転」が生じないように設計されている。
【００６８】
（ｂ）設計手法
次に、変換容量の容量値をいかに設計するかについて説明する。
【００６９】
上述した、容量値の「最悪のばらつき」が生じた場合を考慮して、隣り合う容量間で、常に以下の（１）式の関係が成立するように、容量値を設計していく。
【００７０】
Ｃｏｊ−ｄＣｊ＞Σ（ｉ＜ｊ）（Ｃｏｉ＋ｄＣｉ） （ｆｏｒ ａｌｌ ｊ）・・・（１）
但し、（１）式における記号等の意味は以下のとおりである。
【００７１】
Ｃｉ ：ｉ番目の変換容量
Ｃｏｉ ：ｉ番目の変換容量の設計値
ｄＣｉ ：ｉ番目の変換容量のばらつき
Ｃｊ ：ｊ番目の変換容量
Ｃｏｊ ：ｊ番目の変換容量の設計値
ｄＣｊ ：ｊ番目の変換容量のばらつき
Σ（ｉ＜ｊ） ：ｊより小さいすべてのｉについての総和
ｆｏｒ ａｌｌ ｊ ：すべてのｊについて成立する
ここで、注意すべき点は、「ｄＣｉ」の符号が正（＋）であるに対し、「ｄＣｊ」の符号が負（−）となっている点である。
【００７２】
各変換容量が（１）式の関係を満たせば、重みづけされた複数の容量の容量比がばらつき、そのばらつきが最悪の条件となっても、ｊ番目の容量の容量値は、１番目から（ｊ−１）番目までの全ての容量の容量値の合計より必ず大きくなり、重みが逆転することがない。ゆえに、Ｄ／Ａ変換器における「出力の逆転現象」は確実に防止される。また、補正回路等の余分な回路を付加する必要もなく、低コストであり、製造も容易である。
【００７３】
但し、上述のような設計を行うと、現実の重みづけが理論値（２進荷重）からずれているために、Ｄ／Ａ変換器の変換誤差は増大する。しかし、Ｄ／Ａ変換器を画像表示のための駆動回路として使用する場合、各ビットの重みが理論値（２進荷重）からずれていても、人間の視覚ではそのずれ量をはっきりと認識することは困難であり、特に違和感が生じない。これに対し、上述のように、「出力の逆転現象」が生じると、明るい背景中の一部が暗くなるなどして、はっきりと認識されてしまう。つまり、画質の低下が目立つことになる。
【００７４】
本実施の形態は、このような画像表示の際の人間の目の特性を考慮し、変換精度よりも「出力の逆転の防止」を重視するという新規な知見に基づいた構成となっている。
【００７５】
容量値の決定の手順を具体的に示すと、図４のようになる。
【００７６】
すなわち、まず、「変換容量の設計値（Ｃｉ）および予想されるばらつき（ｄＣｉ）」を設定する（ステップ１００）。予想されるばらつき（ｄＣｉ）は、容量値のパターン精度や、製造ラインの能力等を検討して、所望の信頼度を確保できるような値とする。
【００７７】
次に、ｊ＝２として（ステップ１１０）、上述の（１）式が成立するかを判定し（ステップ１２０）、成立しなかった場合にはＣｏｊを変更する（ステップ１３０）。この変更に際しては、変換誤差を抑制するため、上述の（１）式を満たす最小のＣｏｊを選択するのが望ましい。
【００７８】
ステップ１２０において、（１）式が成立した場合、ｊがＭＳＢ（最上位ビット）かどうかを判定し（ステップ１４０）、そうでなければ、ｊの値をインクリメントし（ステップ１５０）、以下同様に、すべてのｊについて、ステップ１２０，１３０，１４０を繰り返す。
【００７９】
（４）第２の実施の形態
第１の実施の形態では、「Ｄ／Ａ変換器の出力の逆転」を防止することを前提としていたが、用途によっては、もう少し緩やかな規格で設計してもよい場合がある。
【００８０】
そのような場合は、設計の基準を緩和し、図５に示すように、仮に逆転が生じても、その逆転電圧（△Ｖ）がしきい値（Ｖｔｈ）以下ならばよいとして設計することも可能である。
【００８１】
ここでは、視認しきい値という基準を導入し、逆転電圧（△Ｖ）が、視認しきい値を越えないように、変換容量の容量値を設計する。「視認しきい値」とは、Ｄ／Ａ変換器の出力を輝度情報として用いて画像を表示した場合において、人が視覚により認識できない差異の最大値をいい、２０ｍＶ程度である。
【００８２】
図１に示される容量分割方式のＤ／Ａ変換器の出力（Ｖ）は、先に、図１４（ａ），（ｂ）を用いて、Ｄ／Ａ変換器の原理の欄で説明したように、
｛（変換容量の他端の電位・変換容量の容量値）＋（結合容量の他端の電位・変換容量の容量値）｝／（変換容量と結合容量の和）で表される。
【００８３】
したがって、上述の容量値の最悪のばらつきの場合を考慮すると、以下の（２）式を満たすように、各容量の容量値を決定すればよいことになる。
【００８４】
【数３】
但し、上式における記号等の意味は以下のとおりである。
【００８５】
Ｃｓ：結合容量の容量値
Ｖｃ：スイッチが閉じられる前の結合容量の他端の電位
Ｖｏ：スイッチが閉じられる前の各変換容量の他端の電位
Ｃｏｉ ：ｉ番目の変換容量の設計値
ｄＣｉ ：ｉ番目の変換容量のばらつき
Ｃｏｊ ：ｊ番目の変換容量の設計値
ｄＣｊ ：ｊ番目の変換容量のばらつき
Ｖｔｈ ：Ｄ／Ａ変換器の出力を輝度情報として用いて画像を表示した場合において、人が視覚により認識できない差異の最大値（視認しきい値）
Σ（ｉ＜ｊ） ：ｊより小さいすべてのｉについての総和
ｆｏｒ ａｌｌ ｊ ：すべてのｊについて成立する
そして、設計手順としては、図６に示す、各ステップ２００〜２５０を実行すればよい。この手順は、図４の場合と同様である。
【００８６】
（５）第３の実施の形態
以下、上述のＤ／Ａ変換器を、液晶パネル用基板上に搭載した液晶表示装置について説明する。
【００８７】
（ａ）液晶表示装置の概要
液晶表示装置は、例えば、図１１に示すように、バックライト１０００，偏光板１２００，ＴＦＴ基板１３００と、液晶１４００と、対向基板（カラーフィルタ基板）１５００と、偏光板１６００とからなる。本実施の形態では、ＴＦＴ基板１３００上に駆動回路１３１０を形成している。
【００８８】
ＴＦＴ基板１３００上には、図１２に示すように、走査線Ｗ１〜Ｗｎと、信号線Ｄ１〜Ｄｎと、画素部のＴＦＴと、走査線駆動回路１３２０と、信号線駆動回路１３３０が形成されている。そして、図１３に示すように、液晶１４００は、ＴＦＴ基板１３００と対向基板１５００との間に封入されている。なお、参照番号１５２０，１５２２は配向膜である。
【００８９】
（ｂ）信号線駆動回路の構成
図７（の右側）に示されるように、信号線駆動回路１３３０は、シフトレジスタ１３００と、ラッチ４００と、ラッチ５００と、ゲート回路６００と、Ｄ／Ａ変換回路７００とを具備する。
【００９０】
シフトレジスタ３００は、液晶パネル８００におけるデータ線（Ｄ１等）の本数に相当する段数のレジスタ（３１０，３１１）をもち、６ビットの入力デジタル信号Ｄ１〜Ｄ６をサンプリングするためのサンプリングパルス（ＳＲ１，ＳＲ２等）を出力する。このサンプリングパルス（ＳＲ１，ＳＲ２等）は、ラッチ４００における、動作クロック（ＣＬ１等）となる。
【００９１】
ラッチ４００は、図７の左側に示すように、クロックドインバータを用いて構成された一時記憶回路Ａ１〜Ａ６と、反転クロック（ｎＣＬ１）を生成するためのインバータ２４とを有する。一時記憶回路Ａ１は、３つのインバータ２１，２２，２３からなる。
【００９２】
ラッチ５００も同様に、クロックドインバータを用いて構成された一時記憶回路Ｂ１〜Ｂ６と、反転クロック（ｎＣＬ２）を生成するためのインバータ２８とを有する。一時記憶回路Ｂ１は、３つのインバータ２５，２６，２７からなる。このラッチ５００には、外部よりラッチパルス（ＬＰ）が入力される。
【００９３】
ゲート回路６００は２入力ナンドゲート３０〜３５からなり、各ゲートには、結合パルス（ＣＰ）が共通に入力される。
【００９４】
Ｄ／Ａ変換器７００は、前掲の実施の形態で説明した手法に基づき設計されている。つまり、変換容量Ｃ１〜Ｃ６の容量値は、通常の２進荷重とは異なる設計がなされており、Ｄ／Ａ変換誤差に起因した輝度の逆転が生じない、あるいはその逆転が認識されないレベルに抑える工夫が施されている。
【００９５】
ｎ型ＭＯＳトランジスタ（Ｍ１，Ｍ２）からなるスイッチＥ１は、変換容量Ｃ１をリセットする機能をもつ。そのオン／オフは、リセット信号（ＲＳ）により制御される。なお、スイッチＥ２〜Ｅ６も同様の構成を有する。 アナログスイッチＦ１は、変換容量Ｃ１と結合容量ＣＳとの接続／非接続を制御するものであり、ｐＭＯＳトランジスタＰ１，ｎＭＯＳトランジスタＭ３，インバータ４０とからなる。アナログスイッチＦ２〜Ｆ６も同様の構成を有する。
【００９６】
また、ｎＭＯＳトランジスタＭ４およびＭ５からなるスイッチ５０は、結合容量ＣＳをリセットする機能をもち、リセット信号（ＲＳ）によりオン／オフされる。
【００９７】
また、Ｄ／Ａ変換器７００における動作電位ＶＯ，ＶＣ，ＶＣＯＭはそれぞれ、図８（ａ）または（ｂ）に示すような関係にある。図８（ａ）のような関係にある場合、ＶＣ＞ＶＯであり、よって、図１５の（イ）のような特性をもつ減算型のＤ／Ａ変換器となる。なお、液晶セルを反転駆動するために、電位ＶＯ，ＶＣは周期的に反転するようになっている。また、図８（ａ）中、「ＲＡ１」，「ＲＡ２」は、Ｄ／Ａ変換器の出力のダイナミックレンジを示す。
【００９８】
一方、図８（ｂ）の場合、ＶＣ＜ＶＯであり、図１５の（ア）のような特性をもつ加算型のＤ／Ａ変換器となる。「ＲＢ１」，「ＲＢ２」は、Ｄ／Ａ変換器の出力のダイナミックレンジを示す。
【００９９】
（ｃ）信号線駆動回路の動作
図７の信号線駆動回路の動作タイミングの一例を図９に示す。液晶パネル８００における１水平期間（ＴＨ）は、選択期間（ＴＳ）と、ブランキング期間（ＴＢ）とからなる。
【０１００】
時刻ｔ０〜ｔ１の間に、シフトレジスタ３００から出力されるサンプリングパルスＳＲ１〜ＳＲｎにより１行分の画像データがラッチ４００に取り込まれる。この間、リセット信号ＲＳは「Ｈ」状態であり、各変換容量および結合容量はリセットされている。時刻ｔ２にリセット信号ＲＳが「Ｌ」となってリセットが終了し、続いて、時刻ｔ３にラッチパルスＬＰが「Ｈ」となって、ラッチ４００に蓄えられた画像データがラッチ５００へと移される。
【０１０１】
続いて、時刻ｔ４に、結合パルスｔ４が「Ｈ」となって各変換容量Ｃ１〜Ｃ６と結合容量ＣＳとが結合され、時刻ｔ４〜ｔ５の間にＤ／Ａ変換がなされる。そして、時刻ｔ６にリセット信号ＲＳが再び「Ｈ」となって、各容量のリセットが行われる。
【０１０２】
なお、図１０に示すように、Ｄ／Ａ変換を行う期間を時刻ｔ４〜ｔ７と延長し、
十分なＤ／Ａ変換期間を確保することも可能である。これにより、より正確なＤ／Ａ変換が可能となる。
【０１０３】
以上の構成を有する駆動回路を使用した液晶表示装置は、Ｄ／Ａ変換誤差に起因した輝度の逆転が生じない、あるいはその逆転が認識されないレベルに抑えることができる、高信頼度の液晶表示装置となる。
【０１０４】
（ｄ）容量とＴＦＴの製造プロセス
Ｄ／Ａ変換器を構成するＴＦＴ，画素部のＴＦＴおよびＤ／Ａ変換器を構成する変換容量の製造プロセス（低温多結晶シリコンプロセス）を図１９〜図２５を用いて説明する。以下の製造プロセスでは、製造工程を簡略化するために、Ｄ／Ａ変換器を構成するＴＦＴ，画素部のＴＦＴおよびＤ／Ａ変換器を構成する変換容量のそれぞれを共通の工程で形成する。
【０１０５】
なお、Ｄ／Ａ変換器の結合容量（ＣＳ）は、積極的にＤ／Ａ変換器内に作り込むのではなく、液晶セル内でのソースバス配線と対向基板との寄生容量によって形成するので、ここでは説明を省く。
【０１０６】
まず、図１９に示すように基板４０００上にバッファ層４１００を設け、そのバッファ層４１００上にアモルファスシリコン層４２００を形成する。
【０１０７】
次に、図２０に示すように、アモルファスシリコン層４２００の全面にレーザー光を照射してアニールを施すことによりアモルファスシリコンを多結晶化し、多結晶シリコン層４２２０を形成する。
【０１０８】
次に、図２１に示すように多結晶シリコン層４２２０をパターニングして、アイランド領域４２３０，４２４０，４２５０を形成する。アイランド領域４２３０，４２４０は、ＭＯＳトランジスタの能動領域（ソース，ドレイン）が形成される層である。また、アイランド領域４２５０は、薄膜容量の一極となる層である。
【０１０９】
次に、図２２に示すように、マスク層４３００を形成し、アイランド領域４２５０のみにリン（Ｐ）イオンを打ち込み、低抵抗化する。
【０１１０】
次に、図２３に示すように、ゲート絶縁膜４４００を形成し、そのゲート絶縁膜上にＴａＮ層４５００，４５１０，４５２０を形成する。ＴａＮ層４５００，４５１０はＭＯＳトランジスタのゲートとなる層であり、ＴａＮ層４５２０は薄膜容量の他極となる層である。その後、マスク層４６００を形成し、ゲートＴａＮ層４５００をマスクとして、セルフアラインでリン（Ｐ）をイオン打ち込みし、ｎ型のソース層４２３１，ドレイン層４２３２を形成する。
【０１１１】
次に、図２４に示すように、マスク層４７００ａ，４７００ｂを形成し、ゲートＴａＮ層４５１０をマスクとして、セルフアラインでボロン（Ｂ）をイオン打ち込みし、ｐ型のソース層４２４１，ドレイン層４２４２を形成する。
【０１１２】
その後、図２５に示すように、層間絶縁膜４８００を形成し、その層間絶縁膜にコンタクトホールを形成した後、ＩＴＯやＡｌからなる電極層４９００，４９１０，４９２０，４９３０を形成する。なお、図２５では図示されないが、ＴａＮ層４５００，４５１０，４５２０や多結晶シリコン層４２５０にもコンタクトホールを介して電極が接続される。これにより、ｎチャネルＴＦＴ，ｐチャネルＴＦＴおよびＭＯＳ容量が完成する。
【０１１３】
以上のべたような、工程を共通化した製造プロセスを用いることにより製造が容易化され、コスト面でも有利となる。すなわち、図７におけるアナログスイッチＥ１〜ＥｎやＦ１〜Ｆｎと、変換容量Ｃ１〜Ｃ６と、画素部のＴＦＴ（Ｍ１００，Ｍ２００）とを共通のプロセスにより製造できる。
【０１１４】
そして、上述の実施の形態で述べたような工夫されたＤ／Ａ変換器を用いることにより、簡略化されたプロセスを用いた場合でも、液晶表示装置の所望の信頼性（表示品質）を確保できるようになる。
【０１１５】
【図面の簡単な説明】
【図１】本発明のＤ／Ａ変換器の要部の構成例を示す図である。
【図２】図１における変換容量Ｃ１〜Ｃ６の、実際の容量値を決定する方法の原理を説明するための図である。
【図３】図１のＤ／Ａ変換器の入出力特性の一例を示す図である。
【図４】図１における変換容量Ｃ１〜Ｃ６の、実際の容量値を決定するための手順を説明するためのフローチャートである。
【図５】本発明のＤ／Ａ変換器の一例の入出力特性を示す図である。
【図６】図５に示す入出力特性をもつＤ／Ａ変換器の作成手順を説明するためのフローチャートである。
【図７】本発明のＤ／Ａ変換器を用いた液晶表示装置の具体的構成例を示す図である。
【図８】（ａ），（ｂ）はそれぞれ、図７の液晶表示装置の「ＶＯ」，「ＶＣ」，「ＶＣＯＭ」の相互の関係を示す図である。
【図９】図７の液晶表示装置の動作の一例を説明するためのタイミングチャートである。
【図１０】図７の液晶表示装置の動作の他の例を説明するためのタイミングチャートである。
【図１１】本発明の液晶表示装置の構成を説明するための図である。
【図１２】本発明の液晶パネル用基板の構成例を示す図である。
【図１３】図１２の液晶パネル用基板の要部の断面構造を示す図である。
【図１４】（ａ），（ｂ）はそれぞれ、容量分割方式のＤ／Ａ変換器の原理を説明するための図である。
【図１５】容量分割方式のＤ／Ａ変換器の入出力特性の例を示す図である。
【図１６】本発明者によって明らかとされた、容量分割方式のＤ／Ａ変換器の問題点を説明するための図である。
【図１７】（ａ），（ｂ）はそれぞれ、図１６に示される問題点が生じる理由を定性的に説明するための図である。
【図１８】図１６に示される問題点が生じる理由を定量的に説明するための図である。
【図１９】本発明で使用されるＴＦＴおよびＭＯＳ容量を共通の基板上に作成するための製造方法の第１の工程を示す、デバイスの断面図である。
【図２０】本発明で使用されるＴＦＴおよびＭＯＳ容量を共通の基板上に作成するための製造方法の第２の工程を示す、デバイスの断面図である。
【図２１】本発明で使用されるＴＦＴおよびＭＯＳ容量を共通の基板上に作成するための製造方法の第３の工程を示す、デバイスの断面図である。
【図２２】本発明で使用されるＴＦＴおよびＭＯＳ容量を共通の基板上に作成するための製造方法の第４の工程を示す、デバイスの断面図である。
【図２３】本発明で使用されるＴＦＴおよびＭＯＳ容量を共通の基板上に作成するための製造方法の第５の工程を示す、デバイスの断面図である。
【図２４】本発明で使用されるＴＦＴおよびＭＯＳ容量を共通の基板上に作成するための製造方法の第６の工程を示す、デバイスの断面図である。
【図２５】本発明で使用されるＴＦＴおよびＭＯＳ容量を共通の基板上に作成するための製造方法の第７の工程を示す、デバイスの断面図である。
【符号の説明】
１０〜１５ デジタル入力端子
１６ アナログ出力端子
２０ Ｄ／Ａ変換器
ＣＳ 結合容量
Ｃ１〜Ｃ６ 変換容量
ＳＷ１〜ＳＷ６ スイッチ
【発明の属する技術分野】
本発明は、Ｄ／Ａ変換器，Ｄ／Ａ変換器の形成方法，液晶パネル用基板および液晶表示装置に関し、特に、薄膜技術を用いて容量分割方式のＤ／Ａ変換器を構成する技術に関する。
【０００２】
【背景技術】
容量分割方式のＤ／Ａ変換器は、低消費電力であり、また、回路構成も簡単であるため、携帯用機器等に搭載するのに適する。
【０００３】
容量分割方式のＤ／Ａ変換器の構成は、例えば、特開昭６４−７８５２７号公報に記載されている。
【０００４】
この公報に記載されたＤ／Ａ変換器は、通常の２進荷重キャパシタの他に、補正データに対応した補正用キャパシタアレイを設け、変換精度を向上させるものである。
【０００５】
【発明が解決しようとする課題】
本願発明の発明者は、液晶表示装置のデジタルドライバで使用される容量分割方式のＤ／Ａ変換器を、薄膜技術を用いて構成することを検討した。その結果、以下のことがわかった
▲１▼薄膜技術（ガラス基板等の上にアモルファスシリコンや多結晶シリコン等を積層形成する技術）を用いて構成した容量（以下、薄膜容量という）は、ばらつきがかなり大きい。例えば、最も大きい容量のパターン寸法または膜厚が若干ずれた場合には、最も小さい容量の値くらいの誤差はすぐに生じてしまう。
【０００６】
▲２▼また、Ｄ／Ａ変換器を含む液晶駆動用のデジタルドライバを、液晶パネル用基板上に形成する場合、液晶パネルの占有面積が大部分を占めることから、有効表示面積の確保の観点より、デジタルドライバ用のスペースが限られており、また、コストの面からみても複雑な回路構成を採用するのが困難である。
【０００７】
▲３▼薄膜容量のばらつきの一因として膜厚の不均一が考えられるが、上記▲２▼の場合、膜厚は基板面内で不特定な分布を有していることが多い。つまり、基板上で、膜厚が厚くなる方向（正方向）にばらつきが生じた部分が連続した後、逆に、膜厚が薄くなる方向（負方向）にばらつきが生じた部分が連続する場合もある。つまり、ばらつきの方向が逆となる場合もあり、したがって、Ｄ／Ａ変換用の重みづけされた薄膜容量の容量比のばらつきも、膜厚分布に応じて変動する。
【０００８】
▲４▼上述のような薄膜容量のばらつきに起因して、Ｄ／Ａ変換器の入力に対応して出力が変化せず、例えば、入力が増えているにもかかわらず出力が低下してしまい、「出力の逆転現象」が生じることもある。
【０００９】
例えば、液晶パネルに、明るさが徐々に変化していく背景色（グラジュエーション）を表示している場合に、「出力の逆転現象」が生じると、明るい背景中の一部が暗くなるなどして、液晶パネルを見ている人に違和感を感じさせることになる。このような画質の低下は特に、人の注意を引きやすく、よって表示パネルにとっては、致命的な欠陥となることがある。
【００１０】
以上のべたような状況下では、特開昭６４−７８５２７号公報に記載されるような「出力を補正する」という技術を適用するのが困難である。
【００１１】
例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）のような携帯機器では、それほどの高精細画像は要求されず、その一方、上述の「出力の逆転現象」等の致命的な欠陥となり得る不具合を確実に排除できる、安価でコンパクトな構成が求められるのである。
【００１２】
本発明はこのような考察に基づきなされたものであり、その目的は、新規なＤ／Ａ変換器，Ｄ／Ａ変換器の形成方法，液晶パネル用基板および液晶表示装置を提供することにある。
【００１３】
【課題を解決するための手段】
（１）請求項１に記載の本発明は、入力ビットに応じて重みづけされた容量値をもち、かつ一端が所定電位となっている複数の変換容量と、一端が所定電位となっている結合容量と、前記変換容量のそれぞれの他端と前記結合容量の他端との間に設けられ、前記入力ビットに応じて開閉が制御されるスイッチと、を具備し、前記結合容量の他端と前記スイッチの共通接続点から、デジタル入力値に対応したアナログ電圧を得るＤ／Ａ変換器であって、
前記複数の変換容量の設計値が、下記第（１）式に示す関係を満たしていることを特徴とする。
【００１４】
第（１）式
Ｃｏｊ−ｄＣｊ＞Σ（ｉ＜ｊ）（Ｃｏｉ＋ｄＣｉ） （ｆｏｒ ａｌｌ ｊ）
但し、上式における記号等の意味は以下のとおりである。
【００１５】
Ｃｉ ：ｉ番目の変換容量
Ｃｏｉ ：ｉ番目の変換容量の設計値
ｄＣｉ ：ｉ番目の変換容量のばらつき
Ｃｊ ：ｊ番目の変換容量
Ｃｏｊ ：ｊ番目の変換容量の設計値
ｄＣｊ ：ｊ番目の変換容量のばらつき
Σ（ｉ＜ｊ） ：ｊより小さいすべてのｉについての総和
ｆｏｒ ａｌｌ ｊ ：すべてのｊについて成立する
本請求項のＤ／Ａ変換器によれば、重みづけされた複数の容量の容量比がばらつき、そのばらつきが最悪の条件となっても、ｊ番目の容量の容量値は、１番目から（ｊ−１）番目までの全ての容量の容量値の合計より必ず大きくなり、したがって、Ｄ／Ａ変換器における「出力の逆転現象」は確実に防止される。また、補正回路等の余分な回路を付加する必要もなく、低コストであり、製造も容易である。
【００１６】
（２）請求項２に記載の本発明は、請求項１において、
前記変換容量は、アモルファス薄膜またはポリシリコン薄膜のいずれかで絶縁層を挟むことにより構成されていることを特徴とする。
【００１７】
アモルファス薄膜またはポリシリコン薄膜を利用したキャパシタを具備するＤ／Ａ変換器が実現される。
【００１８】
（３）請求項３に記載の本発明は、請求項１において、
前記スイッチは、薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を用いて構成されたアナログスイッチであり、
また、前記変換容量は、アモルファス薄膜またはポリシリコン薄膜のいずれかで絶縁層を挟むことにより構成されており、
前記アナログスイッチを構成する薄膜トランジスタ（ＴＦＴ）と、前記変換容量とは、共通の基板上に形成されていることを特徴とする。
【００１９】
本請求項のＤ／Ａ変換器は、共通の基板上に形成された、薄膜容量と薄膜トランジスタ（ＴＦＴ）とを用いて構成されている。つまり、Ｄ／Ａ変換器の全体を薄膜技術を用いて構築でき、コンパクトであり、かつ製造が容易である。
【００２０】
（４）請求項４に記載の本発明は、請求項１に記載のＤ／Ａ変換器を、下記の各ステップにより設計することを特徴とする。
【００２１】
（ステップ１）
Ｃｏｉ，ｄＣｉ（ｆｏｒ ａｌｌ ｉ）を設定する。
【００２２】
（ステップ２）
ｊ＝２とする。
【００２３】
（ステップ３）
請求項１における第（１）式が成立するかを判定し、成立しなかった場合にはＣｏｊを変更する。
【００２４】
（ステップ４）
ｊをインクリメントする。
【００２５】
（ステップ５）
すべてのｊについてステップ３およびステップ４を繰り返す。
【００２６】
本請求項のＤ／Ａ変換器の形成方法によれば、容量のばらつきｄＣｉ（ｆｏｒ ａｌｌ ｉ） ａｌｌ ｉ）を所望の値に設定するため、その設定した範囲内における誤差が生じても、「出力の逆転現象」は生じない。したがって、製造条件の変動等を考慮して、容量のばらつき範囲を適切に設定することにより、所望の信頼度が確実に確保される。
【００２７】
（５）請求項５に記載の本発明は、請求項４において、
Ｃｏｉの初期設定値が、２進荷重値であることを特徴とするＤ／Ａ変換器の設計方法である。
【００２８】
重みづけされた容量値をもつキャパシタを用いたＤ／Ａ変換器の逆転現象を確実に防止可能な設計手法が提供される。
【００２９】
（６）請求項６に記載の本発明は、入力ビットに応じて重みづけされた容量値をもち、かつ一端が所定電位となっている複数の変換容量と、一端が所定電位となっている結合容量と、前記変換容量のそれぞれの他端と前記結合容量の他端との間に設けられ、前記入力ビットに応じて開閉が制御されるスイッチと、を具備し、前記結合容量の他端と前記スイッチの共通接続点から、デジタル入力値に対応したアナログ電圧を得るＤ／Ａ変換器であって、
前記複数の変換容量の各々の比の値が、下記第（２）式に示す関係を満たしていることを特徴とする。
【００３０】
【数２】
【００３１】
Ｃｓ：結合容量の容量値
Ｖｃ：スイッチが閉じられる前の結合容量の他端の電位
Ｖｏ：スイッチが閉じられる前の各変換容量の他端の電位
Ｃｏｉ ：ｉ番目の変換容量の設計値
ｄＣｉ ：ｉ番目の変換容量のばらつき
Ｃｏｊ ：ｊ番目の変換容量の設計値
ｄＣｊ ：ｊ番目の変換容量のばらつき
Ｖｔｈ ：Ｄ／Ａ変換器の出力を輝度情報として用いて画像を表示した場合において、人が視覚により認識できない電圧差異の最大値（視認しきい値）
Σ（ｉ＜ｊ） ：ｊより小さいすべてのｉについての総和
ｆｏｒ ａｌｌ ｊ ：すべてのｊについて成立する
本請求項のＤ／Ａ変換器では、「出力の逆転現象」が生じても、その逆転の程度が、視認しきい値（Ｖｔｈ）より小さい。ゆえに、Ｄ／Ａ変換器の出力を輝度情報として用いて画像を表示した場合でも、その逆転が生じていることを、人が視覚により認識できず、したがって、画質が低下しない。視認しきい値（Ｖｔｈ）の値は、２０ｍＶ程度であると考えられる。
【００３２】
（７）請求項７に記載の本発明は、請求項６に記載のＤ／Ａ変換器を、下記の各ステップにより設計することを特徴とする。
【００３３】
（ステップ１）
Ｃｏｉ，ｄＣｉ（ｆｏｒ ａｌｌ ｉ）を設定する。
【００３４】
（ステップ２）
ｊ＝２とする。
【００３５】
（ステップ３）
請求項６における第（２）式が成立するかを判定し、成立しなかった場合にはＣｏｊを変更する。
【００３６】
（ステップ４）
ｊをインクリメントする。
【００３７】
（ステップ５）
すべてのｊについてステップ３およびステップ４を繰り返す。
【００３８】
本請求項のＤ／Ａ変換器の形成方法によれば、容量のばらつきｄＣｉを所望の値に設定するため、その設定した範囲内における誤差が生じて「出力の逆転現象」が仮に発生しても、その逆転の程度は視認しきい値を決して越えないため、画質が低下することがない。したがって、製造条件の変動等を考慮して、容量のばらつき範囲を適切に設定することにより、所望の信頼度が確実に確保される。
【００３９】
（８）請求項８に記載の本発明は、複数の走査線と、複数の信号線と、各走査線と各信号線との交点に設けられた、液晶と信号線との間の電気的接続を制御する薄膜素子と、前記複数の信号線を駆動するための駆動回路とを具備する液晶パネル用基板であって、
前記複数の信号線の駆動回路は、請求項１，請求項２，請求項３，請求項５，請求項６のいずれかに記載のＤ／Ａ変換器を具備することを特徴とする。
【００４０】
Ｄ／Ａ変換誤差に起因した輝度の逆転が生じない、あるいはその逆転が認識されないレベルに抑える工夫が施されたＤ／Ａ変換器を搭載した液晶パネル用基板を実現できる。
【００４１】
（９）請求項９に記載の本発明は、請求項８において、
Ｄ／Ａ変換器を構成する前記変換容量および前記スイッチは、液晶と信号線との間の電気的接続を制御する薄膜素子と共通の製造プロセスによって同一の基板上に製造されたことを特徴とする。
【００４２】
製造プロセスを共用するため、製造が容易である。
【００４３】
（１０）請求項１０に記載の本発明は、請求項８または請求項９に記載の液晶パネル用基板を用いて構成された液晶表示装置である。
【００４４】
Ｄ／Ａ変換誤差に起因した輝度の逆転が生じない、あるいはその逆転が認識されないレベルに抑えることができる、高信頼度の液晶表示装置が実現される。
【００４５】
【発明の実施の形態】
本発明の具体的な内容を説明する前に、「容量分割方式のＤ／Ａ変換器の変換原理」と「Ｄ／Ａ変換器における出力の逆転現象」について説明する。
【００４６】
（１）容量分割方式のＤ／Ａ変換器の変換原理
図１４（ａ）に示すように、２つの容量２０００，２１００を考える。容量２００の蓄積電荷（電位ＶＸ側の電荷）ＱＡおよび容量２１００の蓄積電荷（電位ＶＣ側の電荷）ＱＢは、図１４（ａ）の右側に記載のとおり、ＱＡ＝ＣＡ（ＶＸ−ＶＯ），ＱＢ＝ＣＢ（ＶＣ−ＶＣＯＭ）となる。ここで、ＣＡは容量２０００の容量値であり、ＣＢは容量２１００の容量値である。
【００４７】
次に、図１４（ｂ）に示すように、容量２０００と２１００とを接続すると、ＶＣとＶＸの大小に応じた電流（ＶＣ＜ＶＸのときは電流ＩＳ、ＶＣ＞ＶＸのときは電流ＩＲ）が流れ、共通接続端より出力電圧Ｖが得られる。
【００４８】
このとき、容量２０００の蓄積電荷（電位Ｖ側の蓄積電荷）ＱＡ’および容量２１００の蓄積電荷（電位Ｖ側の蓄積電荷）ＱＢ’は、図１４（ｂ）の右側に記載のとおり、ＱＡ’＝ＣＡ（Ｖ−ＶＯ），ＱＢ’＝ＣＢ（Ｖ−ＶＣＯＭ）となる。
【００４９】
総電荷量は変化しないため、ＱＡ＋ＱＢ＝ＱＡ’＋ＱＢ’が成立する。この関係より、出力電圧Ｖを求めると、Ｖ＝（ＣＡＶＸ＋ＣＢＶＣ）／（ＣＡ＋ＣＢ）となる。ここで、容量２０００の容量値「ＣＡ」が入力デジタル信号値によって変化すれば、それに追従してアナログ変換出力電圧（Ｖ）が得られることになる。
【００５０】
本明細書では、容量２０００を「変換容量」といい、容量２１００を「結合容量」という。
【００５１】
そして、ＶＣ＜ＶＸに設定されているときは、デジタル入力の増加にしたがって変換容量も増加するならば、入出力特性は、図１５の（ア）に示すように、入力値の増加に伴い出力値が増大する特性となり、ＶＣ＞ＶＸのときは、図１５の（イ）に示すように、入力値の増加に伴い出力値が減少する特性となる。
【００５２】
（２）Ｄ／Ａ変換器における出力の逆転現象
▲１▼図１５（イ）の特性をもつＤ／Ａ変換器を例にとり説明する。図１６に示すように、デジタル入力が「３１」から「３２」へと変化した時点で、本来、出力値が減少するべきところ、逆に増大する現象（出力の逆転現象）がみられる。
【００５３】
▲２▼出力の逆転が発生する理由
図１７（ａ）は、２進荷重キャパシタ（変換容量）Ｃ１０〜Ｃ１５を用いたＤ／Ａ変換器の基本構成を示す図である。図中、「ＣＳ」は結合容量を示し、また、「ＳＷ１〜ＳＷ６」は６ビットのデジタル入力の各ビットの「１」と「０」に対応して開閉されるスイッチである。
【００５４】
変換容量Ｃ１０〜Ｃ１５の比の値の設計値はそれぞれ、「１」，「２」，「４」，「８」，「１６」，「３２」であるが、実際には、図１８の「実際値」に示すように、容量値は、かなりのばらつきを有しているものとする。
【００５５】
図１８では、誤差の割合を「０．１」、つまり、ばらつきの最大幅を設計値の１０％とし、かつ、Ｃ１０〜Ｃ１５については、容量値が増大する方向（正（＋）方向）に１０％の誤差が生じており、一方、容量Ｃ１５については、容量値が減少する方向（負（−）方向）に１０％の誤差が生じていると仮定している。したがって、変換容量Ｃ１０〜Ｃ１５の比の値の実際値は、「１．１」，「２．２」，「４．４」，「８．８」，「１７．６」，「２８．８」となっている。
【００５６】
ここで、デジタル入力として「３１」を入力した場合、図１７（ａ）のようにスイッチＳＷ１〜ＳＷ５がオン、ＳＷ６のみオフとなり、電荷Ｑ１〜Ｑ５の移動（図中、矢印で示される）が生じて、変換容量Ｃ１１〜Ｃ１５と結合容量ＣＳとの共通接続点から、アナログ変換電圧「Ｖ」が得られる。
【００５７】
次に、全容量をリセットした後、デジタル入力として「３２」を入力すると、図１７（ｂ）に示すように、スイッチＳＷ１〜ＳＷ５がオフ、スイッチＳＷ６のみがオンとなり、電荷Ｑ６の移動（図中、矢印で示される）が生じる。このとき、
図１７（ａ）における移動電荷量（Ｑ１＋Ｑ２＋Ｑ３＋Ｑ４＋Ｑ５）よりも、１７（ｂ）に示す移動電荷量Ｑ６の方が小さいため、アナログ変換出力（Ｖ）が逆に増大してしまい、図１６のような逆転現象が生じる。
【００５８】
キャパシタの電荷量は、容量値と電圧の積で決まり、電圧が一定の場合には容量値で決定されるため、結局、図１８の下側に示すように、あるビット（ｊ）に対応するキャパシタの容量値が、そのビットより下位のビット（ｉ）に対応するすべてのキャパシタの容量値よりも小さいと、逆転現象が生じることになる。
【００５９】
図１８の場合、変換容量Ｃ１５のみ、ばらつきの方向が異なってしまったために、変換容量Ｃ１１〜Ｃ１４の全容量値（＝３４．１）より、変換容量Ｃ１５の容量値（＝２８．８）が小さくなり（つまり、「容量値のが逆転」が生じる）、入力値「３２」に対応して、図１６のような逆転が発生することになる。
【００６０】
以上の例では、容量Ｃ１５のみ負（−）方向にばらつきが生じた場合を想定したが、容量Ｃ１１〜容量Ｃ１４についても、ばらつきの方向は不定であり、同様の逆転現象が他のビットについても生じる恐れがある。
【００６１】
液晶パネルに、明るさが徐々に変化していく背景色（グラジュエーション）を表示している場合に、「出力の逆転現象」が生じると、明るい背景中の一部が暗くなるなどして、液晶パネルを見ている人に違和感を感じさせることになる。このような画質の低下は特に、人の注意を引きやすく、よって表示パネルにとっては、致命的な欠陥となることがある。
【００６２】
（３）第１の実施の形態
（ａ）本実施の形態の特徴
上述のような考察に基づき、第１の実施の形態では、Ｄ／Ａ変換器の「出力の逆転現象」を完全に防止する構造とする。
【００６３】
つまり、あるビット（ｊ）よりも下位ビット（ｉ）のすべてについて同一方向の容量値のばらつきが生じ、そのビット（ｊ）についてのみ、逆の方向に容量値のばらつきが生じた場合（つまり、最悪の場合）でも、決して「容量値の逆転」が生じないように、あらかじめキャパシタの容量値を設計することが、本実施の形態の特徴である。
【００６４】
図１は、本実施の形態にかかるＤ／Ａ変換器２０の構成を示す図である。このＤ／Ａ変換器２０の特徴は、図１の下側に示すように、変換容量Ｃ１〜Ｃ６の容量比の「設計値」を最初から、Ｃ１：Ｃ２：Ｃ３：Ｃ４：Ｃ５：Ｃ６＝１：２：４：８．５６：１９．０２：４２．２７としていることである。
【００６５】
なお、図１において、参照番号１０〜１５は入力端子を示し、参照番号１６は出力端子を示し、ＣＳは結合容量である。
【００６６】
図２は先に説明した図１８に対応する図である。図２の下側に、本実施の形態にかかるＤ／Ａ変換器２０について、あるビット（ｊ）に対応するキャパシタの容量値と、そのビットより下位のビット（ｉ）に対応するすべてのキャパシタの容量値の総和とを比較した結果が示されている。
【００６７】
明らかなように、本実施の形態では、入力値が「３１」から「３２」に変化しても、図１８に見られた「容量値の逆転」は発生しない。したがって、図３に示すように、Ｄ／Ａ変換器における「出力の逆転」が生じない。さらに、本実施の形態では、各ビットの容量値がどのようにばらついても（つまり、上述した最悪のばらつきの状態がどのビットについて発生しても）、「出力の逆転」が生じないように設計されている。
【００６８】
（ｂ）設計手法
次に、変換容量の容量値をいかに設計するかについて説明する。
【００６９】
上述した、容量値の「最悪のばらつき」が生じた場合を考慮して、隣り合う容量間で、常に以下の（１）式の関係が成立するように、容量値を設計していく。
【００７０】
Ｃｏｊ−ｄＣｊ＞Σ（ｉ＜ｊ）（Ｃｏｉ＋ｄＣｉ） （ｆｏｒ ａｌｌ ｊ）・・・（１）
但し、（１）式における記号等の意味は以下のとおりである。
【００７１】
Ｃｉ ：ｉ番目の変換容量
Ｃｏｉ ：ｉ番目の変換容量の設計値
ｄＣｉ ：ｉ番目の変換容量のばらつき
Ｃｊ ：ｊ番目の変換容量
Ｃｏｊ ：ｊ番目の変換容量の設計値
ｄＣｊ ：ｊ番目の変換容量のばらつき
Σ（ｉ＜ｊ） ：ｊより小さいすべてのｉについての総和
ｆｏｒ ａｌｌ ｊ ：すべてのｊについて成立する
ここで、注意すべき点は、「ｄＣｉ」の符号が正（＋）であるに対し、「ｄＣｊ」の符号が負（−）となっている点である。
【００７２】
各変換容量が（１）式の関係を満たせば、重みづけされた複数の容量の容量比がばらつき、そのばらつきが最悪の条件となっても、ｊ番目の容量の容量値は、１番目から（ｊ−１）番目までの全ての容量の容量値の合計より必ず大きくなり、重みが逆転することがない。ゆえに、Ｄ／Ａ変換器における「出力の逆転現象」は確実に防止される。また、補正回路等の余分な回路を付加する必要もなく、低コストであり、製造も容易である。
【００７３】
但し、上述のような設計を行うと、現実の重みづけが理論値（２進荷重）からずれているために、Ｄ／Ａ変換器の変換誤差は増大する。しかし、Ｄ／Ａ変換器を画像表示のための駆動回路として使用する場合、各ビットの重みが理論値（２進荷重）からずれていても、人間の視覚ではそのずれ量をはっきりと認識することは困難であり、特に違和感が生じない。これに対し、上述のように、「出力の逆転現象」が生じると、明るい背景中の一部が暗くなるなどして、はっきりと認識されてしまう。つまり、画質の低下が目立つことになる。
【００７４】
本実施の形態は、このような画像表示の際の人間の目の特性を考慮し、変換精度よりも「出力の逆転の防止」を重視するという新規な知見に基づいた構成となっている。
【００７５】
容量値の決定の手順を具体的に示すと、図４のようになる。
【００７６】
すなわち、まず、「変換容量の設計値（Ｃｉ）および予想されるばらつき（ｄＣｉ）」を設定する（ステップ１００）。予想されるばらつき（ｄＣｉ）は、容量値のパターン精度や、製造ラインの能力等を検討して、所望の信頼度を確保できるような値とする。
【００７７】
次に、ｊ＝２として（ステップ１１０）、上述の（１）式が成立するかを判定し（ステップ１２０）、成立しなかった場合にはＣｏｊを変更する（ステップ１３０）。この変更に際しては、変換誤差を抑制するため、上述の（１）式を満たす最小のＣｏｊを選択するのが望ましい。
【００７８】
ステップ１２０において、（１）式が成立した場合、ｊがＭＳＢ（最上位ビット）かどうかを判定し（ステップ１４０）、そうでなければ、ｊの値をインクリメントし（ステップ１５０）、以下同様に、すべてのｊについて、ステップ１２０，１３０，１４０を繰り返す。
【００７９】
（４）第２の実施の形態
第１の実施の形態では、「Ｄ／Ａ変換器の出力の逆転」を防止することを前提としていたが、用途によっては、もう少し緩やかな規格で設計してもよい場合がある。
【００８０】
そのような場合は、設計の基準を緩和し、図５に示すように、仮に逆転が生じても、その逆転電圧（△Ｖ）がしきい値（Ｖｔｈ）以下ならばよいとして設計することも可能である。
【００８１】
ここでは、視認しきい値という基準を導入し、逆転電圧（△Ｖ）が、視認しきい値を越えないように、変換容量の容量値を設計する。「視認しきい値」とは、Ｄ／Ａ変換器の出力を輝度情報として用いて画像を表示した場合において、人が視覚により認識できない差異の最大値をいい、２０ｍＶ程度である。
【００８２】
図１に示される容量分割方式のＤ／Ａ変換器の出力（Ｖ）は、先に、図１４（ａ），（ｂ）を用いて、Ｄ／Ａ変換器の原理の欄で説明したように、
｛（変換容量の他端の電位・変換容量の容量値）＋（結合容量の他端の電位・変換容量の容量値）｝／（変換容量と結合容量の和）で表される。
【００８３】
したがって、上述の容量値の最悪のばらつきの場合を考慮すると、以下の（２）式を満たすように、各容量の容量値を決定すればよいことになる。
【００８４】
【数３】
【００８５】
Ｃｓ：結合容量の容量値
Ｖｃ：スイッチが閉じられる前の結合容量の他端の電位
Ｖｏ：スイッチが閉じられる前の各変換容量の他端の電位
Ｃｏｉ ：ｉ番目の変換容量の設計値
ｄＣｉ ：ｉ番目の変換容量のばらつき
Ｃｏｊ ：ｊ番目の変換容量の設計値
ｄＣｊ ：ｊ番目の変換容量のばらつき
Ｖｔｈ ：Ｄ／Ａ変換器の出力を輝度情報として用いて画像を表示した場合において、人が視覚により認識できない差異の最大値（視認しきい値）
Σ（ｉ＜ｊ） ：ｊより小さいすべてのｉについての総和
ｆｏｒ ａｌｌ ｊ ：すべてのｊについて成立する
そして、設計手順としては、図６に示す、各ステップ２００〜２５０を実行すればよい。この手順は、図４の場合と同様である。
【００８６】
（５）第３の実施の形態
以下、上述のＤ／Ａ変換器を、液晶パネル用基板上に搭載した液晶表示装置について説明する。
【００８７】
（ａ）液晶表示装置の概要
液晶表示装置は、例えば、図１１に示すように、バックライト１０００，偏光板１２００，ＴＦＴ基板１３００と、液晶１４００と、対向基板（カラーフィルタ基板）１５００と、偏光板１６００とからなる。本実施の形態では、ＴＦＴ基板１３００上に駆動回路１３１０を形成している。
【００８８】
ＴＦＴ基板１３００上には、図１２に示すように、走査線Ｗ１〜Ｗｎと、信号線Ｄ１〜Ｄｎと、画素部のＴＦＴと、走査線駆動回路１３２０と、信号線駆動回路１３３０が形成されている。そして、図１３に示すように、液晶１４００は、ＴＦＴ基板１３００と対向基板１５００との間に封入されている。なお、参照番号１５２０，１５２２は配向膜である。
【００８９】
（ｂ）信号線駆動回路の構成
図７（の右側）に示されるように、信号線駆動回路１３３０は、シフトレジスタ１３００と、ラッチ４００と、ラッチ５００と、ゲート回路６００と、Ｄ／Ａ変換回路７００とを具備する。
【００９０】
シフトレジスタ３００は、液晶パネル８００におけるデータ線（Ｄ１等）の本数に相当する段数のレジスタ（３１０，３１１）をもち、６ビットの入力デジタル信号Ｄ１〜Ｄ６をサンプリングするためのサンプリングパルス（ＳＲ１，ＳＲ２等）を出力する。このサンプリングパルス（ＳＲ１，ＳＲ２等）は、ラッチ４００における、動作クロック（ＣＬ１等）となる。
【００９１】
ラッチ４００は、図７の左側に示すように、クロックドインバータを用いて構成された一時記憶回路Ａ１〜Ａ６と、反転クロック（ｎＣＬ１）を生成するためのインバータ２４とを有する。一時記憶回路Ａ１は、３つのインバータ２１，２２，２３からなる。
【００９２】
ラッチ５００も同様に、クロックドインバータを用いて構成された一時記憶回路Ｂ１〜Ｂ６と、反転クロック（ｎＣＬ２）を生成するためのインバータ２８とを有する。一時記憶回路Ｂ１は、３つのインバータ２５，２６，２７からなる。このラッチ５００には、外部よりラッチパルス（ＬＰ）が入力される。
【００９３】
ゲート回路６００は２入力ナンドゲート３０〜３５からなり、各ゲートには、結合パルス（ＣＰ）が共通に入力される。
【００９４】
Ｄ／Ａ変換器７００は、前掲の実施の形態で説明した手法に基づき設計されている。つまり、変換容量Ｃ１〜Ｃ６の容量値は、通常の２進荷重とは異なる設計がなされており、Ｄ／Ａ変換誤差に起因した輝度の逆転が生じない、あるいはその逆転が認識されないレベルに抑える工夫が施されている。
【００９５】
ｎ型ＭＯＳトランジスタ（Ｍ１，Ｍ２）からなるスイッチＥ１は、変換容量Ｃ１をリセットする機能をもつ。そのオン／オフは、リセット信号（ＲＳ）により制御される。なお、スイッチＥ２〜Ｅ６も同様の構成を有する。 アナログスイッチＦ１は、変換容量Ｃ１と結合容量ＣＳとの接続／非接続を制御するものであり、ｐＭＯＳトランジスタＰ１，ｎＭＯＳトランジスタＭ３，インバータ４０とからなる。アナログスイッチＦ２〜Ｆ６も同様の構成を有する。
【００９６】
また、ｎＭＯＳトランジスタＭ４およびＭ５からなるスイッチ５０は、結合容量ＣＳをリセットする機能をもち、リセット信号（ＲＳ）によりオン／オフされる。
【００９７】
また、Ｄ／Ａ変換器７００における動作電位ＶＯ，ＶＣ，ＶＣＯＭはそれぞれ、図８（ａ）または（ｂ）に示すような関係にある。図８（ａ）のような関係にある場合、ＶＣ＞ＶＯであり、よって、図１５の（イ）のような特性をもつ減算型のＤ／Ａ変換器となる。なお、液晶セルを反転駆動するために、電位ＶＯ，ＶＣは周期的に反転するようになっている。また、図８（ａ）中、「ＲＡ１」，「ＲＡ２」は、Ｄ／Ａ変換器の出力のダイナミックレンジを示す。
【００９８】
一方、図８（ｂ）の場合、ＶＣ＜ＶＯであり、図１５の（ア）のような特性をもつ加算型のＤ／Ａ変換器となる。「ＲＢ１」，「ＲＢ２」は、Ｄ／Ａ変換器の出力のダイナミックレンジを示す。
【００９９】
（ｃ）信号線駆動回路の動作
図７の信号線駆動回路の動作タイミングの一例を図９に示す。液晶パネル８００における１水平期間（ＴＨ）は、選択期間（ＴＳ）と、ブランキング期間（ＴＢ）とからなる。
【０１００】
時刻ｔ０〜ｔ１の間に、シフトレジスタ３００から出力されるサンプリングパルスＳＲ１〜ＳＲｎにより１行分の画像データがラッチ４００に取り込まれる。この間、リセット信号ＲＳは「Ｈ」状態であり、各変換容量および結合容量はリセットされている。時刻ｔ２にリセット信号ＲＳが「Ｌ」となってリセットが終了し、続いて、時刻ｔ３にラッチパルスＬＰが「Ｈ」となって、ラッチ４００に蓄えられた画像データがラッチ５００へと移される。
【０１０１】
続いて、時刻ｔ４に、結合パルスｔ４が「Ｈ」となって各変換容量Ｃ１〜Ｃ６と結合容量ＣＳとが結合され、時刻ｔ４〜ｔ５の間にＤ／Ａ変換がなされる。そして、時刻ｔ６にリセット信号ＲＳが再び「Ｈ」となって、各容量のリセットが行われる。
【０１０２】
なお、図１０に示すように、Ｄ／Ａ変換を行う期間を時刻ｔ４〜ｔ７と延長し、
十分なＤ／Ａ変換期間を確保することも可能である。これにより、より正確なＤ／Ａ変換が可能となる。
【０１０３】
以上の構成を有する駆動回路を使用した液晶表示装置は、Ｄ／Ａ変換誤差に起因した輝度の逆転が生じない、あるいはその逆転が認識されないレベルに抑えることができる、高信頼度の液晶表示装置となる。
【０１０４】
（ｄ）容量とＴＦＴの製造プロセス
Ｄ／Ａ変換器を構成するＴＦＴ，画素部のＴＦＴおよびＤ／Ａ変換器を構成する変換容量の製造プロセス（低温多結晶シリコンプロセス）を図１９〜図２５を用いて説明する。以下の製造プロセスでは、製造工程を簡略化するために、Ｄ／Ａ変換器を構成するＴＦＴ，画素部のＴＦＴおよびＤ／Ａ変換器を構成する変換容量のそれぞれを共通の工程で形成する。
【０１０５】
なお、Ｄ／Ａ変換器の結合容量（ＣＳ）は、積極的にＤ／Ａ変換器内に作り込むのではなく、液晶セル内でのソースバス配線と対向基板との寄生容量によって形成するので、ここでは説明を省く。
【０１０６】
まず、図１９に示すように基板４０００上にバッファ層４１００を設け、そのバッファ層４１００上にアモルファスシリコン層４２００を形成する。
【０１０７】
次に、図２０に示すように、アモルファスシリコン層４２００の全面にレーザー光を照射してアニールを施すことによりアモルファスシリコンを多結晶化し、多結晶シリコン層４２２０を形成する。
【０１０８】
次に、図２１に示すように多結晶シリコン層４２２０をパターニングして、アイランド領域４２３０，４２４０，４２５０を形成する。アイランド領域４２３０，４２４０は、ＭＯＳトランジスタの能動領域（ソース，ドレイン）が形成される層である。また、アイランド領域４２５０は、薄膜容量の一極となる層である。
【０１０９】
次に、図２２に示すように、マスク層４３００を形成し、アイランド領域４２５０のみにリン（Ｐ）イオンを打ち込み、低抵抗化する。
【０１１０】
次に、図２３に示すように、ゲート絶縁膜４４００を形成し、そのゲート絶縁膜上にＴａＮ層４５００，４５１０，４５２０を形成する。ＴａＮ層４５００，４５１０はＭＯＳトランジスタのゲートとなる層であり、ＴａＮ層４５２０は薄膜容量の他極となる層である。その後、マスク層４６００を形成し、ゲートＴａＮ層４５００をマスクとして、セルフアラインでリン（Ｐ）をイオン打ち込みし、ｎ型のソース層４２３１，ドレイン層４２３２を形成する。
【０１１１】
次に、図２４に示すように、マスク層４７００ａ，４７００ｂを形成し、ゲートＴａＮ層４５１０をマスクとして、セルフアラインでボロン（Ｂ）をイオン打ち込みし、ｐ型のソース層４２４１，ドレイン層４２４２を形成する。
【０１１２】
その後、図２５に示すように、層間絶縁膜４８００を形成し、その層間絶縁膜にコンタクトホールを形成した後、ＩＴＯやＡｌからなる電極層４９００，４９１０，４９２０，４９３０を形成する。なお、図２５では図示されないが、ＴａＮ層４５００，４５１０，４５２０や多結晶シリコン層４２５０にもコンタクトホールを介して電極が接続される。これにより、ｎチャネルＴＦＴ，ｐチャネルＴＦＴおよびＭＯＳ容量が完成する。
【０１１３】
以上のべたような、工程を共通化した製造プロセスを用いることにより製造が容易化され、コスト面でも有利となる。すなわち、図７におけるアナログスイッチＥ１〜ＥｎやＦ１〜Ｆｎと、変換容量Ｃ１〜Ｃ６と、画素部のＴＦＴ（Ｍ１００，Ｍ２００）とを共通のプロセスにより製造できる。
【０１１４】
そして、上述の実施の形態で述べたような工夫されたＤ／Ａ変換器を用いることにより、簡略化されたプロセスを用いた場合でも、液晶表示装置の所望の信頼性（表示品質）を確保できるようになる。
【０１１５】
【図面の簡単な説明】
【図１】本発明のＤ／Ａ変換器の要部の構成例を示す図である。
【図２】図１における変換容量Ｃ１〜Ｃ６の、実際の容量値を決定する方法の原理を説明するための図である。
【図３】図１のＤ／Ａ変換器の入出力特性の一例を示す図である。
【図４】図１における変換容量Ｃ１〜Ｃ６の、実際の容量値を決定するための手順を説明するためのフローチャートである。
【図５】本発明のＤ／Ａ変換器の一例の入出力特性を示す図である。
【図６】図５に示す入出力特性をもつＤ／Ａ変換器の作成手順を説明するためのフローチャートである。
【図７】本発明のＤ／Ａ変換器を用いた液晶表示装置の具体的構成例を示す図である。
【図８】（ａ），（ｂ）はそれぞれ、図７の液晶表示装置の「ＶＯ」，「ＶＣ」，「ＶＣＯＭ」の相互の関係を示す図である。
【図９】図７の液晶表示装置の動作の一例を説明するためのタイミングチャートである。
【図１０】図７の液晶表示装置の動作の他の例を説明するためのタイミングチャートである。
【図１１】本発明の液晶表示装置の構成を説明するための図である。
【図１２】本発明の液晶パネル用基板の構成例を示す図である。
【図１３】図１２の液晶パネル用基板の要部の断面構造を示す図である。
【図１４】（ａ），（ｂ）はそれぞれ、容量分割方式のＤ／Ａ変換器の原理を説明するための図である。
【図１５】容量分割方式のＤ／Ａ変換器の入出力特性の例を示す図である。
【図１６】本発明者によって明らかとされた、容量分割方式のＤ／Ａ変換器の問題点を説明するための図である。
【図１７】（ａ），（ｂ）はそれぞれ、図１６に示される問題点が生じる理由を定性的に説明するための図である。
【図１８】図１６に示される問題点が生じる理由を定量的に説明するための図である。
【図１９】本発明で使用されるＴＦＴおよびＭＯＳ容量を共通の基板上に作成するための製造方法の第１の工程を示す、デバイスの断面図である。
【図２０】本発明で使用されるＴＦＴおよびＭＯＳ容量を共通の基板上に作成するための製造方法の第２の工程を示す、デバイスの断面図である。
【図２１】本発明で使用されるＴＦＴおよびＭＯＳ容量を共通の基板上に作成するための製造方法の第３の工程を示す、デバイスの断面図である。
【図２２】本発明で使用されるＴＦＴおよびＭＯＳ容量を共通の基板上に作成するための製造方法の第４の工程を示す、デバイスの断面図である。
【図２３】本発明で使用されるＴＦＴおよびＭＯＳ容量を共通の基板上に作成するための製造方法の第５の工程を示す、デバイスの断面図である。
【図２４】本発明で使用されるＴＦＴおよびＭＯＳ容量を共通の基板上に作成するための製造方法の第６の工程を示す、デバイスの断面図である。
【図２５】本発明で使用されるＴＦＴおよびＭＯＳ容量を共通の基板上に作成するための製造方法の第７の工程を示す、デバイスの断面図である。
【符号の説明】
１０〜１５ デジタル入力端子
１６ アナログ出力端子
２０ Ｄ／Ａ変換器
ＣＳ 結合容量
Ｃ１〜Ｃ６ 変換容量
ＳＷ１〜ＳＷ６ スイッチ
Claims (10)
- 入力ビットに応じて重みづけされた容量値をもち、かつ一端が所定電位となっている複数の変換容量と、
一端が所定電位となっている結合容量と、
前記変換容量のそれぞれの他端と前記結合容量の他端との間に設けられ、前記入力ビットに応じて開閉が制御されるスイッチと、を具備し、前記結合容量の他端と前記スイッチの共通接続点から、デジタル入力値に対応したアナログ電圧を得るＤ／Ａ変換器であって、
前記複数の変換容量の設計値が、下記第（１）式に示す関係を満たしていることを特徴とするＤ／Ａ変換器。
第（１）式
Ｃｏｊ−ｄＣｊ＞Σ（ｉ＜ｊ）（Ｃｏｉ＋ｄＣｉ） （ｆｏｒ ａｌｌ ｊ）
但し、上式における記号等の意味は以下のとおりである。
Ｃｉ ：ｉ番目の変換容量
Ｃｏｉ ：ｉ番目の変換容量の設計値
ｄＣｉ ：ｉ番目の変換容量のばらつき
Ｃｊ ：ｊ番目の変換容量
Ｃｏｊ ：ｊ番目の変換容量の設計値
ｄＣｊ ：ｊ番目の変換容量のばらつき
Σ（ｉ＜ｊ） ：ｊより小さいすべてのｉについての総和
ｆｏｒ ａｌｌ ｊ ：すべてのｊについて成立する - 請求項１において、
前記変換容量は、アモルファス薄膜またはポリシリコン薄膜のいずれかで絶縁膜を挟むことにより構成されていることを特徴とするＤ／Ａ変換器。 - 請求項１において、
前記スイッチは、薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を用いて構成されたアナログスイッチであり、
また、前記変換容量は、アモルファス薄膜またはポリシリコン薄膜のいずれかで絶縁膜を挟むことにより構成されており、
前記アナログスイッチを構成する薄膜トランジスタ（ＴＦＴ）と、前記変換容量とは、共通の基板上に形成されていることを特徴とするＤ／Ａ変換器。 - 請求項１に記載のＤ／Ａ変換器を、下記の各ステップにより形成することを特徴とするＤ／Ａ変換器の設計方法。
（ステップ１）
Ｃｏｉ，ｄＣｉ（ｆｏｒ ａｌｌ ｉ）を設定する。
（ステップ２）
ｊ＝２とする。
（ステップ３）
請求項１における第（１）式が成立するかを判定し、成立しなかった場合にはＣｏｊを変更する。
（ステップ４）
ｊをインクリメントする。
（ステップ５）
すべてのｊについてステップ３およびステップ４を繰り返す。 - 請求項４において、
Ｃｏｉの初期設定値が、２進荷重値であることを特徴とするＤ／Ａ変換器の設計方法。 - 入力ビットに応じて重みづけされた容量値をもち、かつ一端が所定電位となっている複数の変換容量と、
一端が所定電位となっている結合容量と、
前記変換容量のそれぞれの他端と前記結合容量の他端との間に設けられ、前記入力ビットに応じて開閉が制御されるスイッチと、を具備し、前記結合容量の他端と前記スイッチの共通接続点から、デジタル入力値に対応したアナログ電圧を得るＤ／Ａ変換器であって、
前記複数の変換容量の各々の比の値が、下記第（２）式に示す関係を満たしていることを特徴とするＤ／Ａ変換器。
Ｃｓ：結合容量の容量値
Ｖｃ：スイッチが閉じられる前の結合容量の他端の電位
Ｖｏ：スイッチが閉じられる前の各変換容量の他端の電位
Ｃｏｉ ：ｉ番目の変換容量の設計値
ｄＣｉ ：ｉ番目の変換容量のばらつき
Ｃｏｊ ：ｊ番目の変換容量の設計値
ｄＣｊ ：ｊ番目の変換容量のばらつき
Ｖｔｈ ：Ｄ／Ａ変換器の出力を輝度情報として用いて画像を表示した場合において、人が視覚により認識できない電圧差異の最大値（視認しきい値）
Σ（ｉ＜ｊ） ：ｊより小さいすべてのｉについての総和
ｆｏｒ ａｌｌ ｊ ：すべてのｊについて成立する - 請求項６に記載のＤ／Ａ変換器を、下記の各ステップにより形成することを特徴とするＤ／Ａ変換器の設計方法。
（ステップ１）
Ｃｏｉ，ｄＣｉ（ｆｏｒ ａｌｌ ｉ）を設定する。
（ステップ２）
ｊ＝２とする。
（ステップ３）
請求項６における第（２）式が成立するかを判定し、成立しなかった場合にはＣｏｊを変更する。
（ステップ４）
ｊをインクリメントする。
（ステップ５）
すべてのｊについてステップ３およびステップ４を繰り返す。 - 複数の走査線と、複数の信号線と、各走査線と各信号線との交点に設けられた、液晶と信号線との間の電気的接続を制御する薄膜素子と、前記複数の信号線を駆動するための駆動回路とを具備する液晶パネル用基板であって、
前記複数の信号線の駆動回路は、請求項１，請求項２，請求項３，請求項５，請求項６のいずれかに記載のＤ／Ａ変換器を具備することを特徴とする液晶パネル用基板。 - 請求項８において、
Ｄ／Ａ変換器を構成する前記変換容量および前記スイッチは、液晶と信号線との間の電気的接続を制御する薄膜素子と共通の製造プロセスによって同一の基板上に製造されたことを特徴とする液晶パネル用基板。 - 請求項８または請求項９に記載の液晶パネル用基板を用いて構成された液晶表示装置。
Priority Applications (16)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16230996A JP3580030B2 (ja) | 1996-06-03 | 1996-06-03 | Ｄ／ａ変換器，ｄ／ａ変換器の設計方法，液晶パネル用基板および液晶表示装置 |
| DE69734491T DE69734491T2 (de) | 1996-02-09 | 1997-01-30 | Potentialerzeugungsvorrichtung |
| EP07075431A EP1826907A1 (en) | 1996-02-09 | 1997-01-30 | Voltage generating apparatus |
| CNB97190068XA CN1166068C (zh) | 1996-02-09 | 1997-01-30 | D/a变换器及其设计方法、液晶屏用基片和液晶显示装置 |
| CNB031060013A CN1297951C (zh) | 1996-02-09 | 1997-01-30 | 信号线预充电方法、预充电电路、液晶屏用基片和液晶显示装置 |
| DE69738726T DE69738726D1 (de) | 1996-02-09 | 1997-01-30 | Spannungserzeugungsschaltung |
| US08/930,284 US5903234A (en) | 1996-02-09 | 1997-01-30 | Voltage generating apparatus |
| KR1019970707129A KR100462917B1 (ko) | 1996-02-09 | 1997-01-30 | D/a변환기,d/a변환기의설계방법,액정패널용기판및액정표시장치 |
| EP97901779A EP0821490B1 (en) | 1996-02-09 | 1997-01-30 | Potential generating device |
| CNB031041817A CN1316747C (zh) | 1996-02-09 | 1997-01-30 | D/a变换器、d/a变换方法、液晶屏用基片和液晶显示装置 |
| PCT/JP1997/000212 WO1997029548A1 (fr) | 1996-02-09 | 1997-01-30 | Dispositif generateur de potentiel |
| EP05076284A EP1601106B1 (en) | 1996-02-09 | 1997-01-30 | Voltage generating apparatus |
| TW086101625A TW354865B (en) | 1996-02-09 | 1997-02-13 | D/A converter, D/A conversion method, substrate for liquid crystal display panel |
| US09/226,061 US6281826B1 (en) | 1996-02-09 | 1999-01-06 | Voltage generating apparatus |
| KR1020040030230A KR100490465B1 (ko) | 1996-02-09 | 2004-04-29 | Ｄ/ａ 변환기, ｄ/ａ 변환 방법, 액정 패널용 기판 및액정 표시 장치 |
| KR1020040030231A KR100506580B1 (ko) | 1996-02-09 | 2004-04-29 | 신호선 프리챠지 방법, 신호선 프리챠지 회로, 액정 패널용 기판 및 액정 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16230996A JP3580030B2 (ja) | 1996-06-03 | 1996-06-03 | Ｄ／ａ変換器，ｄ／ａ変換器の設計方法，液晶パネル用基板および液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09326701A JPH09326701A (ja) | 1997-12-16 |
| JP3580030B2 true JP3580030B2 (ja) | 2004-10-20 |
Family
ID=15752072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16230996A Expired - Fee Related JP3580030B2 (ja) | 1996-02-09 | 1996-06-03 | Ｄ／ａ変換器，ｄ／ａ変換器の設計方法，液晶パネル用基板および液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3580030B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999060558A1 (fr) | 1998-05-20 | 1999-11-25 | Seiko Epson Corporation | Dispositif electro-optique, dispositif electronique et circuit d'attaque pour dispositif electro-optique |
| JP2000089736A (ja) * | 1998-07-16 | 2000-03-31 | Sanyo Electric Co Ltd | 表示装置及びその駆動回路 |
| KR100478577B1 (ko) | 1998-10-16 | 2005-03-28 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치의 구동회로 및 그 구동방법, ｄ/ａ컨버터, 신호선 구동회로, 전기 광학 패널, 투사형표시장치, 및 전자기기 |
| JP2001051661A (ja) * | 1999-08-16 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | Ｄ／ａ変換回路および半導体装置 |
| JP2007293353A (ja) * | 2007-05-25 | 2007-11-08 | Semiconductor Energy Lab Co Ltd | 液晶表示装置、ｄ／ａ変換回路及び半導体装置 |
-
1996
- 1996-06-03 JP JP16230996A patent/JP3580030B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09326701A (ja) | 1997-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11735133B2 (en) | Liquid crystal display device and electronic device including the same | |
| US11501728B2 (en) | Semiconductor device | |
| US20170243554A1 (en) | Pulse output circuit, shift register, and display device | |
| US6771247B2 (en) | Display and method of driving display | |
| US9268185B2 (en) | Semiconductor device including transistors and electronic device including the same | |
| US6778162B2 (en) | Display apparatus having digital memory cell in pixel and method of driving the same | |
| USRE41215E1 (en) | Semiconductor device | |
| KR100800980B1 (ko) | 반도체 표시 장치 및 반도체 표시 장치의 구동 방법 | |
| US7381987B2 (en) | Driving circuit for display device | |
| EP1041641A2 (en) | A method for manufacturing an electrooptical device | |
| US8872750B2 (en) | Shift register circuit, driving circuit of display device, and display device using the driving circuit | |
| WO2020156386A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
| JP3580030B2 (ja) | Ｄ／ａ変換器，ｄ／ａ変換器の設計方法，液晶パネル用基板および液晶表示装置 | |
| US6476790B1 (en) | Display device and a driver circuit thereof | |
| JP3832492B2 (ja) | 電気光学装置の駆動回路、電気光学装置、および、電子機器 | |
| JP2004064528A6 (ja) | 半導体装置 | |
| JPH0450925A (ja) | 液晶表示装置 | |
| JP2004064528A (ja) | 半導体装置 | |
| JP4860058B2 (ja) | Ｄ／ａ変換回路及び半導体装置 | |
| Bruce et al. | Polysilicon and amorphous silicon technology comparison for active-matrix liquid-crystal displays | |
| JP2001143491A (ja) | シフトレジスタ回路、表示装置の駆動回路および該駆動回路を用いた表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040712 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |