JPH0450925A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0450925A JPH0450925A JP2326438A JP32643890A JPH0450925A JP H0450925 A JPH0450925 A JP H0450925A JP 2326438 A JP2326438 A JP 2326438A JP 32643890 A JP32643890 A JP 32643890A JP H0450925 A JPH0450925 A JP H0450925A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- signal line
- liquid crystal
- pixel electrode
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 14
- 239000010409 thin film Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- AQCDIIAORKRFCD-UHFFFAOYSA-N cadmium selenide Chemical compound [Cd]=[Se] AQCDIIAORKRFCD-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は液晶表示装置に係わり、特にアクティブマトリ
クス型の装置に関する。
クス型の装置に関する。
(従来の技術)
従来のアクティブマトリクス型の液晶表示装置として、
「日経エレクトロニクス1986年12月15日号、p
、193−210コに掲載されたものがあり、その概略
構成を第4図に示す。列方向に信号線Xi、X2.X3
.・・・が配線され、行方向に走査線Y1..Y2.Y
3.・・・が配線されている。
「日経エレクトロニクス1986年12月15日号、p
、193−210コに掲載されたものがあり、その概略
構成を第4図に示す。列方向に信号線Xi、X2.X3
.・・・が配線され、行方向に走査線Y1..Y2.Y
3.・・・が配線されている。
また画素電極11がマトリクス状に配置され、各信号線
Xと走査線Yとの交点には薄膜トランジスタ(以−ド、
TPTと称す)か配置されている。
Xと走査線Yとの交点には薄膜トランジスタ(以−ド、
TPTと称す)か配置されている。
例えば、信号線X1と走査線Y1との交点には薄膜トラ
ンジスタ11a1信号線X2と走査線Y2との交点には
TPTI 1 bがそれぞれ配置され、一つの画素電極
11に対して二つのTFTI 1 a及び11bが設け
られている。このように、いずれか一方が正常に動作し
ない場合にも他方を用いて救済し得るように、冗長性を
持たせている。
ンジスタ11a1信号線X2と走査線Y2との交点には
TPTI 1 bがそれぞれ配置され、一つの画素電極
11に対して二つのTFTI 1 a及び11bが設け
られている。このように、いずれか一方が正常に動作し
ない場合にも他方を用いて救済し得るように、冗長性を
持たせている。
そして、TFTI 1 aはゲートG11aが走査線Y
1に、ソースS]、1aか信号線X1に接続され、ドレ
インD llaか画素電極11に接続されている。
1に、ソースS]、1aか信号線X1に接続され、ドレ
インD llaか画素電極11に接続されている。
またTPTllbは、ゲートG flbが走査線Y2に
、ソースS llbか信号線X2に接続され、ドレイン
Dllbは同し画素電極11に接続されている。
、ソースS llbか信号線X2に接続され、ドレイン
Dllbは同し画素電極11に接続されている。
これにより、走査線Y1又はY2に送られてきた選択パ
ルスにより選択されたTPTl 1a又は11bに、信
号線X1又はX2より映像信号か入力され、その出力か
画素電極11に印加される。
ルスにより選択されたTPTl 1a又は11bに、信
号線X1又はX2より映像信号か入力され、その出力か
画素電極11に印加される。
(発明か解決しようとする課題)
しかし、各々の画素電極毎に二つのTPTを配置したた
め、各T P Tのトレインと画素電極、さらにはソー
スと信号線Xとの接続部の増加を招いていた。第5図に
示されたように、例えば画素電極11はTFTllaの
ドレインDllaとコンタクトホール202において接
続されており、TFTl、1bのドレインDllbとコ
ンタクトホール201において接続されている。このよ
うにコンタクトホールの数が増えると、光か液晶を透過
し得る開孔部200の面積か減少し、画面が暗くなり画
質が低下するという問題があった。
め、各T P Tのトレインと画素電極、さらにはソー
スと信号線Xとの接続部の増加を招いていた。第5図に
示されたように、例えば画素電極11はTFTllaの
ドレインDllaとコンタクトホール202において接
続されており、TFTl、1bのドレインDllbとコ
ンタクトホール201において接続されている。このよ
うにコンタクトホールの数が増えると、光か液晶を透過
し得る開孔部200の面積か減少し、画面が暗くなり画
質が低下するという問題があった。
本発明は上記事情に鑑みてなされたものであり、開孔率
を上げて高画質化を達成し得る液晶表示装置を提供する
ことを目的とする。
を上げて高画質化を達成し得る液晶表示装置を提供する
ことを目的とする。
(課題を解決するための手段)
本発明は、第1の絶縁基板上に画素電極かマトリクス上
に配置され、第1の走査線より走査され第1の信号線よ
り信号を入力される第1のTPTと、第2の走査線より
走査され第2の信号線より信号を入力される第2のTP
Tとが各々の画素電極に接続されており、第2の絶縁基
板上に対向して設けられた第2の絶縁基板表面には対向
電極が配置され、第1の絶縁基板と第2の絶縁基板との
間には液晶が挟持された液晶表示装置であって、伺−の
画素電極に対する第1のTPTの接続部と第2のTPT
の接続部とが共有されており、同一の信号線に対する第
1のTPTの接続部と第2のTPTの接続部とか共有さ
れていることを特徴としている。
に配置され、第1の走査線より走査され第1の信号線よ
り信号を入力される第1のTPTと、第2の走査線より
走査され第2の信号線より信号を入力される第2のTP
Tとが各々の画素電極に接続されており、第2の絶縁基
板上に対向して設けられた第2の絶縁基板表面には対向
電極が配置され、第1の絶縁基板と第2の絶縁基板との
間には液晶が挟持された液晶表示装置であって、伺−の
画素電極に対する第1のTPTの接続部と第2のTPT
の接続部とが共有されており、同一の信号線に対する第
1のTPTの接続部と第2のTPTの接続部とか共有さ
れていることを特徴としている。
(作 用)
各画素電極毎に冗長性を持たせるべく第1及び第2のT
PTか接続されているが、同一の画素電極に対する第1
のTPTと第2のTPTの接続部が共有化され、さらに
同一の信号線に対する第1のTPTと第2のTPTの接
続部か共有化されているため、接続部の数か減少し開孔
率か向上し高画質化かもたらされる。また、各TPTの
半導体薄膜同志か接続され短絡されているため、製造時
に不純物イオンを半導体薄膜に注入する過程で絶縁破壊
を起こさすに済み、製造歩留まりが向上する。
PTか接続されているが、同一の画素電極に対する第1
のTPTと第2のTPTの接続部が共有化され、さらに
同一の信号線に対する第1のTPTと第2のTPTの接
続部か共有化されているため、接続部の数か減少し開孔
率か向上し高画質化かもたらされる。また、各TPTの
半導体薄膜同志か接続され短絡されているため、製造時
に不純物イオンを半導体薄膜に注入する過程で絶縁破壊
を起こさすに済み、製造歩留まりが向上する。
(実施例)
以下、本発明の一実施例について図面を参照して説明す
る。第1図に本実施例による液晶表示装置の構成を示す
。本実施例では、TPTと画素電極との接続部、さらに
はTPTと信号線との接続部の共有化を図ることて接続
部の数を減少させ、開孔率を向上させた点に特徴がある
。
る。第1図に本実施例による液晶表示装置の構成を示す
。本実施例では、TPTと画素電極との接続部、さらに
はTPTと信号線との接続部の共有化を図ることて接続
部の数を減少させ、開孔率を向上させた点に特徴がある
。
第1図に本実施例による液晶表示装置の回路構成を示す
。画素電極コ1とTFTI 1 aのドレインD ll
aとの接続部と、画素電極11とTPTI 1 bのド
レインDllbとの接続部が、接続部121において共
有されている。同様に、信号線X2とTFTllbのソ
ース5llbとの接続部と、信号線X2とTFT22a
のソースS 22aとの接続部か、接続部122におい
て共有されている。
。画素電極コ1とTFTI 1 aのドレインD ll
aとの接続部と、画素電極11とTPTI 1 bのド
レインDllbとの接続部が、接続部121において共
有されている。同様に、信号線X2とTFTllbのソ
ース5llbとの接続部と、信号線X2とTFT22a
のソースS 22aとの接続部か、接続部122におい
て共有されている。
この場合の具体的な平面構造を、第2図に示す。
TFTl 1 aのドレインDl]aとT P T l
lbのドレインDIlbとは、導電性を有する半導体薄
膜103で接続され、共有化したコンタクトホール10
1において画素電極11に接続されている。
lbのドレインDIlbとは、導電性を有する半導体薄
膜103で接続され、共有化したコンタクトホール10
1において画素電極11に接続されている。
信号線X2に対するTPTllbのドレインD llb
とTFT22aのドレインD22aとの接続も同様に、
共有化したコンタクトホール102においてなされてい
る。このように、接続部の共有化を図ることでその数を
減らし、開孔部100の面積を増大させて明るい画面を
実現し、高画質化を達成している。具体的には、第5図
に示された従来の開孔部200の面積と比較すると、約
20%上昇している。
とTFT22aのドレインD22aとの接続も同様に、
共有化したコンタクトホール102においてなされてい
る。このように、接続部の共有化を図ることでその数を
減らし、開孔部100の面積を増大させて明るい画面を
実現し、高画質化を達成している。具体的には、第5図
に示された従来の開孔部200の面積と比較すると、約
20%上昇している。
また、各TPTの半導体薄膜同志が短絡されるため、製
造時に不純物イオンを注入する際にチャシアツブによる
絶縁破壊を起こさずに済み、静電気耐圧が向上して歩留
まり率を改善することができる。
造時に不純物イオンを注入する際にチャシアツブによる
絶縁破壊を起こさずに済み、静電気耐圧が向上して歩留
まり率を改善することができる。
第3図に示された他の実施例は、保持容量11]を有し
た場合に相当する。この場合も同様に、TPTl 1
aのドレインD llaとTPTllbのトレインDl
lbとか、共有化されたコンタクトホール10ユにおい
て画素電極11に接続されている。但しここでは、保持
容量111の共通電極1]2と画素電極11との接続も
、このコンタクトホール101を共有して行っている。
た場合に相当する。この場合も同様に、TPTl 1
aのドレインD llaとTPTllbのトレインDl
lbとか、共有化されたコンタクトホール10ユにおい
て画素電極11に接続されている。但しここでは、保持
容量111の共通電極1]2と画素電極11との接続も
、このコンタクトホール101を共有して行っている。
上述した実施例はいずれも一例であり、本発明を限定す
るものではない。例えば、TPTとしては、多結晶シリ
コン、非晶質シリコンあるいはカドミウム・セレン(C
dSe)等のいずれの材料から成るTPTを用いた装置
においても、適用することができる。
るものではない。例えば、TPTとしては、多結晶シリ
コン、非晶質シリコンあるいはカドミウム・セレン(C
dSe)等のいずれの材料から成るTPTを用いた装置
においても、適用することができる。
以上説明したように本発明によれば、TPTと画素電極
、さらにTPTと信号線との接続部が共有され開孔率か
向上しているため、明るく高画質な画面を実現すること
かできると同時に、各TPTの半導体薄膜同志か接続さ
れ短絡されているため、不純物イオンを半導体薄膜に注
入する過程で絶縁破壊を起こさすに済み、製造歩留まり
を向上させることができる。
、さらにTPTと信号線との接続部が共有され開孔率か
向上しているため、明るく高画質な画面を実現すること
かできると同時に、各TPTの半導体薄膜同志か接続さ
れ短絡されているため、不純物イオンを半導体薄膜に注
入する過程で絶縁破壊を起こさすに済み、製造歩留まり
を向上させることができる。
第1図は本発明の一実施例による液晶表示装置の構成を
示した回路図、第2図は同装置の構造を示した平面図、
第3図は本発明の他の実施例による液晶表示装置の構成
を示した回路図、第4図は従来の液晶表示装置の構成を
示した回路図、第5図は同装置の構造を示した平面図で
ある。 11−・・画素電極、lla、llb、22a−・・T
FT、 Dlla 、 Dllb 、 D22a
・・・ドレイン、5lla 、 5llb 、 5
22a−=ソース、101゜102・・・コンタクトホ
ール、103・・・半導体薄膜、100.110・・・
開孔部、111・・・保持容量、112・・・共通電極
、Xl、、X2 、X3・・・信号線、Yl、Y2.Y
3・・・走査線。 気1 図
示した回路図、第2図は同装置の構造を示した平面図、
第3図は本発明の他の実施例による液晶表示装置の構成
を示した回路図、第4図は従来の液晶表示装置の構成を
示した回路図、第5図は同装置の構造を示した平面図で
ある。 11−・・画素電極、lla、llb、22a−・・T
FT、 Dlla 、 Dllb 、 D22a
・・・ドレイン、5lla 、 5llb 、 5
22a−=ソース、101゜102・・・コンタクトホ
ール、103・・・半導体薄膜、100.110・・・
開孔部、111・・・保持容量、112・・・共通電極
、Xl、、X2 、X3・・・信号線、Yl、Y2.Y
3・・・走査線。 気1 図
Claims (1)
- 【特許請求の範囲】 第1の絶縁基板上に画素電極がマトリクス上に配置さ
れ、第1の走査線より走査され第1の信号線より信号を
入力される第1の薄膜トランジスタと、第2の走査線よ
り走査され第2の信号線より信号を入力される第2の薄
膜トランジスタとが前記各々の画素電極に接続されてお
り、前記第2の絶縁基板上に対向して設けられた第2の
絶縁基板表面には対向電極が配置され、前記第1の絶縁
基板と前記第2の絶縁基板との間には液晶が挟持された
液晶表示装置において、 同一の画素電極に対する前記第1の薄膜トランジスタの
接続部と前記第2の薄膜トランジスタの接続部とが共有
されており、 同一の信号線に対する前記第1の薄膜トランジスタの接
続部と前記第2の薄膜トランジスタの接続部とが共有さ
れていることを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2326438A JPH0450925A (ja) | 1990-11-28 | 1990-11-28 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2326438A JPH0450925A (ja) | 1990-11-28 | 1990-11-28 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0450925A true JPH0450925A (ja) | 1992-02-19 |
Family
ID=18187810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2326438A Pending JPH0450925A (ja) | 1990-11-28 | 1990-11-28 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0450925A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002244157A (ja) * | 2000-12-14 | 2002-08-28 | Seiko Epson Corp | 電気光学パネルおよび電子機器 |
JP2004145356A (ja) * | 2000-12-14 | 2004-05-20 | Seiko Epson Corp | 電気光学パネルおよび電子機器 |
KR100495827B1 (ko) * | 1996-04-16 | 2005-09-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액티브매트릭스회로및표시장치 |
JP2006030782A (ja) * | 2004-07-20 | 2006-02-02 | Sharp Corp | 液晶表示装置、液晶表示装置のリペア方法及び液晶表示装置の駆動方法 |
JP2006516162A (ja) * | 2002-08-21 | 2006-06-22 | サムスン エレクトロニクス カンパニー リミテッド | 薄膜トランジスタアレイ基板及びこれを含む液晶表示装置 |
-
1990
- 1990-11-28 JP JP2326438A patent/JPH0450925A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100495827B1 (ko) * | 1996-04-16 | 2005-09-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액티브매트릭스회로및표시장치 |
JP2002244157A (ja) * | 2000-12-14 | 2002-08-28 | Seiko Epson Corp | 電気光学パネルおよび電子機器 |
JP2004145356A (ja) * | 2000-12-14 | 2004-05-20 | Seiko Epson Corp | 電気光学パネルおよび電子機器 |
JP2006516162A (ja) * | 2002-08-21 | 2006-06-22 | サムスン エレクトロニクス カンパニー リミテッド | 薄膜トランジスタアレイ基板及びこれを含む液晶表示装置 |
JP2006030782A (ja) * | 2004-07-20 | 2006-02-02 | Sharp Corp | 液晶表示装置、液晶表示装置のリペア方法及び液晶表示装置の駆動方法 |
JP4498043B2 (ja) * | 2004-07-20 | 2010-07-07 | シャープ株式会社 | 液晶表示装置、液晶表示装置のリペア方法及び液晶表示装置の駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940009074B1 (ko) | 액티브 매트릭스 패널 | |
TWI321243B (en) | Substrate for liquid crystal display, liquid crystal display having the substrate, and method of driving the display | |
US6778162B2 (en) | Display apparatus having digital memory cell in pixel and method of driving the same | |
TW201921331A (zh) | 顯示裝置及電子裝置 | |
JP3093604B2 (ja) | 液晶表示装置 | |
US20010026333A1 (en) | Electro-optical device and method of driving and manufacturing the same | |
WO2020015175A1 (zh) | 像素驱动电路及液晶显示装置 | |
JPH0823640B2 (ja) | 液晶表示装置 | |
JPH07199150A (ja) | 液晶表示装置 | |
US20220115407A1 (en) | Array substrate and display panel | |
KR960014824B1 (ko) | 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치 | |
JPH10153793A (ja) | 液晶表示装置 | |
JP3869463B2 (ja) | アクティブ・マトリックス液晶ディスプレイ用の大口径比アレイ・アーキテクチャ | |
JPH0450925A (ja) | 液晶表示装置 | |
JPH0451120A (ja) | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ | |
JPH0473929B2 (ja) | ||
JPH01291216A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2959123B2 (ja) | 液晶表示装置 | |
JP2000310766A (ja) | アクティブマトリクス基板の駆動方法及び液晶表示装置 | |
JPH0915646A (ja) | アクティブマトリクス液晶表示素子 | |
CN114518674B (zh) | 阵列基板及其控制方法、显示装置 | |
JP2019200317A5 (ja) | ||
JPH0350528A (ja) | 液晶表示装置用アクティブマトリクス基板 | |
JPS63292114A (ja) | アクティブマトリックス型液晶表示装置 | |
JP2011009490A (ja) | 薄膜トランジスタ及びその製造方法、並びに電気光学装置及び電子機器 |