JP3576461B2 - ディジタルスイッチング増幅器 - Google Patents
ディジタルスイッチング増幅器 Download PDFInfo
- Publication number
- JP3576461B2 JP3576461B2 JP2000149603A JP2000149603A JP3576461B2 JP 3576461 B2 JP3576461 B2 JP 3576461B2 JP 2000149603 A JP2000149603 A JP 2000149603A JP 2000149603 A JP2000149603 A JP 2000149603A JP 3576461 B2 JP3576461 B2 JP 3576461B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- delta
- signals
- sigma modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M3/354—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M3/356—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の属する技術分野】
本発明は、アナログ信号或いはマルチビット信号をデルタシグマ変調で1ビット変換したものを高効率で増幅することができるディジタルスイッチング増幅器に関するものである。
【0002】
【従来の技術】
デルタシグマ変調によって得られる1ビット信号は、音声信号の記録や、機器間の伝送にあたって使用されるだけではなく、1ビット信号をそのまま半導体電力増幅素子に入力し、得られた大電圧のスイッチングパルスにローパスフィルタを通過させるだけで、電力増幅された復調アナログ信号を得ることもできる。
【0003】
しかも、上記半導体電力増幅素子は、従来の増幅器のようにその線形域(不飽和域)が使用されるのではなく、非線形域(飽和域)で使用される。従って、このようなデルタシグマ変調を用いるスイッチング増幅器は、極めて高効率に電力増幅を行うことができるという利点を有しており、製品化が始まっている。
【0004】
従来のデルタシグマ変調信号を用いたディジタルスイッチング増幅器の構成の一例を図5を参照しながら以下に説明する。
【0005】
図5に示すように、従来例のディジタルスイッチング増幅器10は、主として、加算器5P及び5M、デルタシグマ変調回路1、定電圧スイッチング回路2、ローパスフィルタ(LPF)ネットワーク回路3、及び減衰・調整部9を備えている。
【0006】
正極性のアナログ音響信号S1P及び負極性のアナログ音響信号S1Mの対からなる差動入力信号は、入力端子4P及び4Mからそれぞれ入力され、デルタシグマ変調回路1で1ビット信号S2P及びS2Mにそれぞれ変換された後、定電圧スイッチング回路2で上記1ビット信号S2P及びS2Mに基づいて定電圧(±V)がスイッチングされて増幅され、LPFネットワーク回路3を介して、アナログ音響信号に復調されて、出力端子8P及び8Mからそれぞれ出力されるようになっている。尚、負極性のアナログ音響信号S1Mは、正極性のアナログ音響信号S1Pの極性のみ反転した信号である。
【0007】
上記減衰・調整部9には、定電圧スイッチング回路2の出力信号S3P及びS3M(1ビット信号が電力増幅されたもの)がそれぞれ入力される。加算器5P及び5Mには、入力端子4P及び4Mに入力されたアナログ音響信号S1P及びS1Mが入力されると共に、定電圧スイッチング回路2からの負帰還信号S4P及びS4Mが入力され、ここで、両者の加算が行われる。加算器5P及び5Mの出力は、デルタシグマ変調回路1に送られる。
【0008】
デルタシグマ変調回路1には、入力端子4P及び4Mに入力されたアナログ音響信号から負帰還信号S4P及びS4Mがそれぞれ減算され、これら減算結果に対してデルタシグマ変調された後、1ビット信号S2P及びS2Mが生成されて定電圧スイッチング回路2にそれぞれ出力される。
【0009】
デルタシグマ変調回路1は、積分器・加算器群11と量子化器12とから構成されている。積分器・加算器群11は、高次の積分器であり、上記減算結果をそれぞれ積分して加算し、加算結果が量子化器12へそれぞれ送られる。量子化器12は、積分器・加算器群11の出力信号の極性を判定し、2値の量子化信号である、上記1ビット信号S2P及びS2Mにそれぞれ変換する。ここで、量子化器12の量子化閾値は、想定されるサンプリング周波数に対して最適値に設定されている。
【0010】
また、量子化器12は、クロック信号(図示しない)に基づいて動作する。定電圧スイッチング回路2には、正極性の直流定電圧+Vを出力する定電圧電源6Hと、定電圧Vと等しい大きさの負極性の直流定電圧−Vを出力する定電圧電源6Lとが接続されている。定電圧スイッチング回路2は、定電圧電源6H及び6Lからそれぞれ供給された定電圧+V及び−Vが、上記1ビット信号S2P及びS2Mに基づいてそれぞれスイッチングされる。
【0011】
すなわち、定電圧スイッチング回路2は、1ビット信号S2P及びS2Mをスイッチング制御信号として用いることにより、1ビット信号S2P及びS2Mを電力増幅するものである。定電圧スイッチング回路2は、1ビット信号S2P及びS2Mを電力増幅したものを、LPFネットワーク回路3と減衰・調整部9とにそれぞれ出力するようになっている。減衰・調整部9は、電力増幅された1ビット信号S3P及びS3Mを減衰・調整しデルタシグマ変調回路1の入力へそれぞれ負帰還させるためのものである。
【0012】
LPFネットワーク回路3は、低周波数帯域に帯域制限することで、電力増幅された1ビット信号S3P及びS3Mをアナログ音響信号にそれぞれ復調するものである。また、LPFネットワーク回路3は、アナログ音響信号を出力端子8P及び8Mからそれぞれ出力するようになっている。
【0013】
ここで、上記ディジタルスイッチング増幅器10の動作について説明する。入力端子4P及び4Mにそれぞれ入力されたアナログ音響信号S1P及びS1Mは、加算器5P及び5Mにおいて、負帰還信号S4P及びS4Mが減算(減算結果は、(S1P−S4P)と、(S1M−S4M))となる。)された後、デルタシグマ変調回路1においてデルタシグマ変調されて1ビット信号S2P及びS2Mにそれぞれ変換される。この際、積分器・加算器群11で加算器5P及び5Mの出力信号がそれぞれ積分された後、加算されてノイズシェーピングされた後、量子化器12に送られ、ここで、加算された差分積分信号の極性が判定され、2値の1ビット信号S2P及びS2Mに変換される。
【0014】
1ビット信号S2P及びS2Mは、スイッチング制御信号として定電圧スイッチング回路2にそれぞれ入力され、定電圧電源6H及び6Lより与えられた定電圧+V及び−Vの電圧幅をもつ信号へと電力増幅される。定電圧スイッチング回路2にて電力増幅された1ビット信号S3P及びS3Mは、LPFネットワーク回路3に入力され、LPFネットワーク回路3でアナログ音響信号に復調されて、出力端子8P及び8Mからそれぞれ出力される。また、電力増幅された1ビット信号S3P及びS3Mは、減衰・調整部9と加算器5P及び5Mとを介してデルタシグマ変調回路1へそれぞれ負帰還される。
【0015】
ところで、上記従来のディジタルスイッチング増幅器10では、出力端子8P及び8Mから出力されるアナログ音響信号には、種々の理由により出力端子8P(+側出力端子)と出力端子8M(−側出力端子)との直流成分の電圧差、つまり、オフセット電圧が生じ、その結果、低周波帯域にノイズが発生したり、出力端子8P及び8Mにスピーカ(図示しない)を接続した場合に電源のオン・オフ時などに上記スピーカからポップ音が発生したりする。
【0016】
上記のようなオフセット電圧が生じる主な原因として、デルタシグマ変調回路1内のオペアンプ群(図示しない)からのオフセット電圧の発生や、定電圧電源6H及び6Lから定電圧スイッチング回路2に供給される定電圧+V及び−Vの絶対値の不一致(ずれ)や、差動負帰還信号の+側信号と−側信号とのレベル差(負帰還信号S4Pと負帰還信号S4Mの直流電圧レベル差)や、回路の配線パターンのばらつきによる電圧特性の不一致(ずれ)等が挙げられる。
【0017】
そこで、上記従来のディジタルスイッチング増幅器10においては、定電圧スイッチング回路2に供給する定電圧電源6H及び6Lの定電圧+V及び−Vを調節することによって、出力信号に生ずる上記オフセット電圧をキャンセルしたり、定電圧スイッチング回路2の出力信号S3P及びS3Mをそれぞれ減衰して負帰還信号S4P及びS4Mをデルタシグマ変調回路1へ負帰還するが、この際、減衰率を調節することによって、出力信号に生ずる上記オフセット電圧をキャンセルしたりすることが行われている。
【0018】
上記従来のディジタルスイッチング増幅器10におけるオフセット電圧の調整がどのようにして行われるかについて説明すると、以下のとおりである。
【0019】
上記ディジタルスイッチング増幅器10においては、減衰・調整部9内の可変減衰器9P及び9M(減衰・調整部)にて電力増幅された1ビット信号S3P及びS3Mをそれぞれ減衰させ、負帰還信号S4P及びS4Mとしてデルタシグマ変調回路1へ負帰還するようになっている。しかしながら、通常、デルタシグマ変調回路1内でのオフセット電圧、定電圧電源6H及び6Lから定電圧スイッチング回路2に供給される定電圧+V、−Vの絶対値の不一致(ずれ)等の要因により、増幅器出力にオフセット電圧が発生する。
【0020】
オフセット電圧は、上記要因以外に、次の場合にも生じる。即ち、減衰・調整部9内の可変減衰器9P及び9Mにおいて減衰率に差があると、たとえ定電圧スイッチング回路2の出力信号S3P及びS3Mの直流電圧にレベル差がない場合であっても、可変減衰器9P及び9Mの出力信号である負帰還信号S4P及びS4M間には、直流電圧レベル差が生じ、これによってオフセット電圧は発生することになる。
【0021】
そのため、ディジタルスイッチング増幅器10では、オフセット電圧が発生した場合、上記の負帰還信号S4Pの電圧レベルと、負帰還信号S4Mの電圧レベルとを故意に異なるようにすることで、オフセット電圧をキャンセルすることも可能である。
【0022】
【発明が解決しようとする課題】
しかしながら、上記従来のようなオフセット電圧の調整では、可変減衰器9P及び9Mの減衰率を変えることによって、負帰還信号S4P及びS4Mの直流電圧レベルがそれぞれ調整されるので、次のような問題を招来する。
【0023】
すなわち、負帰還信号S4P及びS4Mの絶対値レベルが変わるので、ディジタルスイッチング増幅器10のゲインが変わってしまう。この場合、このようなディジタルスイッチング増幅器10を2チャンネル分並列接続して、ステレオ音響信号を増幅するためのステレオ増幅器として用いた場合、左右のチャンネル間で音量差を生じることになる。
【0024】
また、デルタシグマ変調回路1へ負帰還する負帰還信号S4P及びS4Mの直流電圧レベルが等しくなくなるので(それぞれ変わるので)、出力積分器・加算器群11で加算器5P及び5Mの出力がそれぞれ積分された後、加算されてノイズシェーピングが行われる段で、アルゴリズムどおりの伝達特性が維持されないために、残留ノイズが増大したり、負帰還信号S4P及びS4Mに対する入力信号(アナログ音響信号S1P及びS2M)の最大許容量(発振限界値)がそれぞれ変化してしまう。
【0025】
以上のように、上記従来技術によれば、ディジタルスイッチング増幅器10の最大出力が変化したり、SN比が低下したりすることになり、その結果、所望の周波数帯域やダイナミックレンジが得られないという問題点を有している。
【0026】
本発明は上記問題点に鑑みなされたものであり、その目的は、オフセット電圧の調整に起因していた正負入力信号に対するゲインの変化の回避、及びオフセット電圧に起因する低周波帯域のノイズの発生の防止を図ることが可能なディジタルスイッチング増幅器を提供することにある。
【0027】
【課題を解決するための手段】
本発明のディジタルスイッチング増幅器は、上記課題を解決するために、第1信号と該第1信号を反転した第2信号とからなる差動入力信号をデルタシグマ変調回路においてデルタシグマ変調してそれぞれ1ビット信号とし、該各1ビット信号を電力増幅するディジタルスイッチング増幅器において、以下の措置を講じたことを特徴としている。
【0028】
即ち、上記ディジタルスイッチング増幅器は、電力増幅された上記各1ビット信号をそれぞれ減衰する減衰部と、該減衰部の各出力に、上記デルタシグマ変調回路への負帰還信号間の直流電圧レベル差がゼロになるように、調整用電圧をそれぞれ付加するオフセット電圧付加調整部とを備えたことを特徴としている。
【0029】
上記の発明によれば、第1信号と、この第1信号を反転した第2信号とからなる差動入力信号が入力されると、それぞれに対してデルタシグマ変調が施されて1ビット信号に変調される。各1ビット信号は、更に、電力増幅される。このように電力増幅された各1ビット信号は、減衰部においてそれぞれ減衰されてオフセット電圧付加調整部に送られた後、デルタシグマ変調回路に負帰還される。
【0030】
ところで、ディジタルスイッチング増幅器においては、通常、電力増幅された1ビット信号間に直流電圧レベル差が生じる。その結果、低周波帯域にノイズが発生したり、アナログ変調後にスピーカに接続する場合には電源オン、オフ時などに上記スピーカからポップ音が発生したりしていた。
【0031】
このような不具合に対して、従来のディジタルスイッチング増幅器においては、電力増幅の際に印加される正極性及び負極性の定電圧を調節したり、上記減衰部での減衰率を調節してデルタシグマ変調回路への負帰還信号間に故意に直流電圧レベル差を設けたりして、上記発生したオフセット電圧をキャンセルしていた。しかし、減衰部における減衰率を調節する場合、次のような問題点を新たに招来する。
【0032】
すなわち、上記従来のように減衰部の減衰率をそれぞれ調節してオフセット電圧をキャンセルする場合、両負帰還信号において絶対値レベルが変わる(等しくならない)ので、ディジタルスイッチング増幅器のゲインが実質上変わってしまう。このようなディジタルスイッチング増幅器を2チャンネル分並列接続して、ステレオ音響信号を増幅するためのステレオ増幅器として用いた場合、左右のチャンネル間で音量差を生じてしまう。
【0033】
しかも、デルタシグマ変調回路で、積分された後、加算されてノイズシェーピングが行われる段で、アルゴリズムどおりの伝達特性が維持されないために、残留ノイズが増大したり、負帰還信号に対する差動入力信号の最大許容量(発振限界値)が変化してしまう。つまり、ディジタルスイッチング増幅器の最大出力が変化したり、SN比が低下したりすることになり、その結果、所望の周波数帯域やダイナミックレンジが得られないという問題点を招来する。
【0034】
そこで、上記問題点は、上記の発明によれば、次のようにして解決される。すなわち、電力増幅された上記各1ビット信号は、それぞれ減衰部によって減衰される。減衰部間の減衰率を変化させて該減衰部の出力(デルタシグマ変調回路に負帰還される負帰還信号)間に故意に直流電圧レベル差を設けてオフセット電圧をゼロにしていた上記従来技術の代わりに、オフセット電圧付加調整部によって、上記デルタシグマ変調回路への負帰還信号間の直流電圧レベル差がゼロになるように、調整用電圧がそれぞれ減衰部の各出力に付加される。したがって、減衰部間の減衰率を変化させることなく、調整用電圧を付加するだけで、互いに直流電圧レベルが等しい差動負帰還信号がデルタシグマ変調回路へ負帰還されることになる。
【0035】
つまり、ディジタルスイッチング増幅器にオフセット電圧が生じても、製造直後の検査時等に、上記オフセット電圧を測定しながら、オフセット電圧付加調整部を介して、減衰部の各出力に調整用電圧をそれぞれ付加するだけで、互いに直流電圧レベルが等しい差動負帰還信号がデルタシグマ変調回路へ負帰還され、オフセット電圧がゼロに調整される。
【0036】
以上のように、たとえ減衰部間で減衰率が互いに異なっていた場合でも、デルタシグマ変調回路に負帰還される負帰還信号の直流電圧レベル差はゼロになる(差動負帰還信号の絶対直流電圧レベルは変わらない)ので、ディジタルスイッチング増幅器のゲインが変化することを確実に回避できると共に、オフセット電圧に起因する低周波帯域ノイズの発生を容易に防止できる。また、デルタシグマ変調回路においてアルゴリズムどおりの伝達特性が維持されるので、残留ノイズが増大したり、負帰還信号に対する差動入力信号の最大許容量(発振限界値)が変化したりすることを未然に回避できる。つまり、ディジタルスイッチング増幅器の最大出力が変化したり、SN比が低下したりすることが未然に回避されるので、所望の周波数帯域やダイナミックレンジが確実に得られる。
【0037】
上記オフセット電圧付加調整部は、上記減衰部と上記デルタシグマ変調回路の間に設けられ、各一端が上記デルタシグマ変調回路にそれぞれ接続されると共に、各他端が上記減衰部にそれぞれ接続される第1及び第2抵抗と、上記第1及び第2抵抗の上記一端間に設けられた可変抵抗とを備え、所定のアナログ電圧、又はグランドレベルが上記可変抵抗の可動端子を介して印加されていることが好ましい。
【0038】
この場合、減衰部の各出力は、第1及び第2抵抗を介してデルタシグマ変調回路にそれぞれ印加される。一方、所定のアナログ電圧、またはグランドレベルは、可動端子を介して可変抵抗に印加される。可変抵抗の可動端子を移動させることによって、可変抵抗の可動端子を中心にしてその両側で抵抗値が変化する。調整用電圧は、この抵抗値に応じてそれぞれ変化する。調整用電圧は、それぞれ減衰器の各出力に付加され、上記デルタシグマ変調回路への負帰還信号間の直流電圧レベル差がゼロになるように調整される。このように、差動負帰還信号の絶対直流電圧レベルを等しくできるので、ディジタルスイッチング増幅器のゲインが変化することを確実に回避できると共に、オフセット電圧に起因する低周波帯域ノイズの発生を容易に防止できる。
【0039】
本発明の他のディジタルスイッチング増幅器は、上記課題を解決するために、第1信号と該第1信号を反転した第2信号とからなる差動入力信号をデルタシグマ変調回路においてデルタシグマ変調してそれぞれ1ビット信号とし、該各1ビット信号を電力増幅するディジタルスイッチング増幅器において、次の措置を講じたことを特徴としている。
【0040】
すなわち、上記他のディジタルスイッチング増幅器は、電力増幅された各1ビット信号に、上記デルタシグマ変調回路への負帰還信号間の直流電圧レベル差がゼロになるように、調整用電圧をそれぞれ付加するオフセット電圧付加調整部と、上記オフセット電圧付加調整部の出力をそれぞれ減衰して上記各負帰還信号とする減衰部とを備えたことを特徴としている。
【0041】
上記の発明によれば、第1信号と、この第1信号を反転した第2信号とからなる差動入力信号が入力されると、それぞれに対してデルタシグマ変調が行われて1ビット信号に変調される。各1ビット信号は、更に、電力増幅される。このように電力増幅された各1ビット信号に、オフセット電圧付加調整部によって、上記デルタシグマ変調回路への負帰還信号間の直流電圧レベル差がゼロになるように、調整用電圧がそれぞれ付加される。この調整用電圧が付加されると、電力増幅された各1ビット信号は、それぞれ減衰部において減衰された後、各負帰還信号としてデルタシグマ変調回路に負帰還される。
【0042】
減衰部間の減衰率を変化させ、該減衰部の出力(デルタシグマ変調回路に負帰還される負帰還信号)間に故意に直流電圧レベル差を設けてオフセット電圧をゼロにしていた上記従来技術の代わりに、上記の発明によれば、減衰部間の減衰率を変化させることなく、調整用電圧を付加するだけで、互いに直流電圧レベルが等しい差動負帰還信号がデルタシグマ変調回路へ負帰還されることになる。
【0043】
つまり、ディジタルスイッチング増幅器にオフセット電圧が生じても、例えば製造直後の検査時等に、上記オフセット電圧を測定しながら、オフセット電圧付加調整部を介して、減衰部の各出力にそれぞれ調整用電圧を付加するだけで、互いに直流電圧レベルが等しい差動負帰還信号がデルタシグマ変調回路へ負帰還され、オフセット電圧がゼロに調整される。
【0044】
以上のように、たとえ減衰部間の減衰率が互いに異なっていた場合でも、デルタシグマ変調回路に負帰還される負帰還信号の直流電圧レベル差はゼロになる(差動負帰還信号の絶対直流電圧レベルは変わらない)ので、ディジタルスイッチング増幅器のゲインが変化することを確実に回避できると共に、オフセット電圧に起因する低周波帯域ノイズの発生を容易に防止できる。しかも、デルタシグマ変調回路においてアルゴリズムどおりの伝達特性が維持されるので、残留ノイズが増大したり、負帰還信号に対する差動入力信号の最大許容量(発振限界値)が変化したりすることを未然に回避できる。つまり、ディジタルスイッチング増幅器の最大出力が変化したり、SN比が低下したりすることが未然に回避されるので、所望の周波数帯域やダイナミックレンジが確実に得られる。
【0045】
上記オフセット電圧付加調整部は、各一端が上記減衰部にそれぞれ接続されると共に、各他端には電力増幅された上記各1ビット信号が印加される第1及び第2抵抗と、上記第1及び第2抵抗の上記一端間に設けられた可変抵抗とを備え、所定のアナログ電圧、又はグランドレベルが上記可変抵抗の可動端子を介して印加されていることが好ましい。
【0046】
この場合、減衰部の各出力は、第1及び第2抵抗を介してデルタシグマ変調回路にそれぞれ印加される。一方、所定のアナログ電圧、またはグランドレベルは、可動端子を介して可変抵抗に印加される。可変抵抗の可動端子を移動させることによって、可変抵抗の可動端子を中心にしてその両側で抵抗値が変化する。調整用電圧は、この抵抗値に応じてそれぞれ変化する。調整用電圧は、電力増幅された各1ビット信号に付加され、上記デルタシグマ変調回路への負帰還信号間の直流電圧レベル差がゼロになるように調整される。このように、差動負帰還信号の絶対直流電圧レベルを等しくできるので、ディジタルスイッチング増幅器のゲインが変化することを確実に回避できると共に、オフセット電圧に起因する低周波帯域ノイズの発生を容易に防止できる。
【0047】
【発明の実施の形態】
本発明の実施の一形態について図1乃至図4に基づいて説明すれば、以下のとおりである。なお、図5中の部材と同じ機能を有する部材については同じ参照符号を付記する。
【0048】
本発明のディジタルスイッチング増幅器10は、図1に示すように、正極性のアナログ音響信号S1P及び負極性のアナログ音響信号S1Mの対からなる差動入力信号が入力端子4P及び4Mからそれぞれ入力され、デルタシグマ変調回路1で1ビット信号S2P及びS2Mに変換された後、定電圧スイッチング回路2で上記1ビット信号S2P及びS2Mに基づいて定電圧(±V)がスイッチングされて電力増幅され、LPFネットワーク回路3を介して、アナログ音響信号S5P及びS5Mにそれぞれ復調された後、出力端子8P及び8Mからそれぞれ出力される。尚、負極性のアナログ音響信号S1Mは、正極性のアナログ音響信号S1Pの極性のみ反転した信号である。
【0049】
ディジタルスイッチング増幅器10は、主として、加算器5Pおよび5M、デルタシグマ変調回路1、定電圧スイッチング回路2、LPFネットワーク回路3、第1の帰還路7P、第2の帰還路7M、減衰・調整部9、及びオフセット電圧付加調整部13を備えている。
【0050】
加算器5P及び5Mには、入力端子4P及び4Mに入力されたアナログ音響信号S1P及びS1Mと、第1及び第2帰還路7P及び7Mを介して定電圧スイッチング回路2から減衰・調整部9及びオフセット電圧付加調整部13を経て帰還された負帰還信号S4P及びS4Mが入力される。加算器5P及び5Mは、アナログ音響信号S1P及びS1Mから負帰還信号S4P及びS4Mをそれぞれ減算し、減算結果をデルタシグマ変調回路1へ出力するようになっている。
【0051】
デルタシグマ変調回路1は、加算器5P及び5Mの出力信号をそれぞれデルタシグマ変調することにより、1ビット信号S2P及びS2Mを生成するものである。
【0052】
デルタシグマ変調回路1は、積分器・加算器群11と量子化器12とから構成されている。積分器・加算器群11は、高次の積分器であり、加算器5P及び5Mの減算結果をそれぞれ積分して加算し、量子化器12へ出力する。量子化器12は、積分器・加算器群11の出力信号の極性を判定して2値の量子化信号である1ビット信号S2P及びS2Mに変換する。ここで、量子化器12の量子化閾値は、想定されるサンプリング周波数に対して最適に設定されている。また、量子化器12はクロック信号に対応して作動する。
【0053】
定電圧スイッチング回路2には、正極性の定電圧+Vを出力する定電圧電源6Hと、定電圧Vと等しい大きさの負極性の定電圧−Vを出力する定電圧電源6Lとが接続されている。定電圧電源6H及び6Lは、ディジタルスイッチング増幅器10内部に設けてもよいが、ここではディジタルスイッチング増幅器10外部に設けられ、電力線を介して接続されている。定電圧スイッチング回路2は、定電圧電源6H及び6Lから供給された定電圧+Vおよび−Vのスイッチングを、1ビット信号S2P及びS2Mをスイッチング制御信号として用いることにより、1ビット信号S2PおよびS2Mを電力増幅するものである。
【0054】
また、定電圧スイッチング回路2は、1ビット信号S2PおよびS2Mを電力増幅した1ビット信号S3PおよびS3MをLPFネットワーク回路3に出力すると共に、第1及び第2帰還路7P及び7Mを介して減衰・調整部9に出力するようになっている。第1及び第2帰還路7P及び7Mは、減衰・調整部9及びオフセット電圧付加調整部13を介して、電力増幅された1ビット信号S3P及びS3Mをデルタシグマ変調回路1へそれぞれ負帰還させるものである。
【0055】
減衰・調整部9は、第1及び第2帰還路7P及び7M上に設けられ、電力増幅された1ビット信号S3P及びS3Mを所定の減衰率でそれぞれ減衰させるようになっている。LPFネットワーク回路3は、低周波帯域に帯域制限することで、電力増幅された1ビット信号S3PおよびS3Mをアナログ音響信号S5PおよびS5Mに復調するために設けられている。
【0056】
また、LPFネットワーク回路3は、アナログ音響信号S5PおよびS5Mを出力端子8Pおよび8Mを介して外部に出力するようになっている。オフセット電圧付加調整回路13においては、減衰・調整部9の可変減衰器9P及び9Mの出力信号の直流電圧レベルに、グランド(接地)レベル、或いはアナログ電圧VDAに係る調整用電圧がそれぞれ付加され、これにより、オフセット電圧が調整されるようになっている。また、オフセット電圧付加調整回路13は、オフセット電圧を打ち消した負帰還信号S4PおよびS4Mを加算器5P及び5Mへ出力している。
【0057】
ここで、上記構成のディジタルスイッチング増幅器10の動作について説明する。入力端子4Pおよび4Mに入力されたアナログ音響信号S1PおよびS1Mは、加算器5P及び5Mに送られ、ここで、負帰還信号S4PおよびS4Mがそれぞれ減算された後、減算結果がデルタシグマ変調回路1において1ビット信号S2P及びS2Mに変換される。
【0058】
具体的には、積分器・加算器群11においては、加算器5P及び5Mの出力信号が積分された後、加算されてノイズシェーピングされ、量子化器12に送られ、ここで加算された差分積分信号の極性が判定され、「1」または「0」の1ビット信号S2PおよびS2Mに変換される。
【0059】
1ビット信号S2PおよびS2Mは、スイッチング制御信号として定電圧スイッチング回路2に入力され、外部の定電圧電源6Hおよび6Lより与えられた定電圧+Vと定電圧−Vとの電圧幅を有する1ビット信号S3PおよびS3Mへと電力増幅される。
【0060】
定電圧スイッチング回路2において電力増幅された1ビット信号S3PおよびS3Mは、LPFネットワーク回路3にそれぞれ入力され、LPFネットワーク回路3でアナログ音響信号S5PおよびS5Mに復調されて、出力端子8Pおよび8Mから出力される。また、電力増幅された1ビット信号S3PおよびS3Mは、減衰・調整部9に入力されて所定の減衰率でそれぞれ減衰されてオフセット電圧付加調整部13に送られ、ここで調整用電圧が付加されて負帰還信号S4PおよびS4Mとしてデルタシグマ変調回路1へ負帰還される。
【0061】
次に、ディジタルスイッチング増幅器10におけるオフセット電圧の調節について説明する。本発明に係るディジタルスイッチング増幅器10は、オフセット電圧が発生しない場合、オフセット電圧付加調整部13において減衰・調整部9からの負帰還信号S4PおよびS4Mは、そのまま、デルタシグマ変調回路1に負帰還するようになっている。
【0062】
ところが、実際は、デルタシグマ変調回路1内のオペアンプ等(図示しない)で発生するオフセット電圧や、定電圧電源6H、6Lから定電圧スイッチング回路2に供給される定電圧+Vおよび−Vの絶対値の不一致(ずれ)等の要因により、アナログ音響信号S5PとS5Mの間にオフセット電圧が発生する。
【0063】
一方、オフセット電圧は、第1及び第2帰還路7P及び7Mにもそのまま反映されるため、オフセット電圧は第1及び第2帰還路7P及び7Mを介して加算器5Pおよび5Mにそれぞれ出力される。そのため、ディジタルスイッチング増幅器10は、オフセット電圧が発生した場合、オフセット電圧付加調整部13を介して、第1及び第2帰還路7P及び7Mにオフセット電圧を打ち消す電圧を付加することによって、増幅器出力であるアナログ音響信号S5PとS5Mの間に発生するオフセット電圧をキャンセルすることが可能となる。
【0064】
尚、ここで問題となるオフセット電圧は、各素子の特性ばらつきや、各回路固有の要因により生じる。したがって、オフセット電圧は一度調節を行えば、その後、大きく変化することは基本的にはなく、例えば製造直後の検査時に調節すればよく、使用時にその度毎に調節する必要はない。オフセット電圧の調節の効果を確認するために、オフセット電圧の有無による周波数特性の変化を調べた。
【0065】
ここで、図2を参照しながら、オフセット電圧付加調整部13の一例について説明する。オフセット電圧付加調整部13は、固定抵抗15乃至18、及び半固定抵抗14(可変抵抗)から構成されている。固定抵抗15は、一端が加算器5Pに接続され、他端が可変減衰器9Pに接続されている。固定抵抗18は、一端が加算器5Mに接続され、他端が可変減衰器9Mに接続されている。
【0066】
固定抵抗15の上記一端(図2の接続点P)と固定抵抗18の上記一端(図2の接続点Q)との間には、固定抵抗16、半固定抵抗14、及び固定抵抗17がこの順に接続されている。また、半固定抵抗14は、その接点c(可動端子)がグランド又は固定のアナログ電圧VDAに接続されている。上記固定抵抗16、半固定抵抗14、及び固定抵抗17を一つの可変抵抗で置き換えてもよいことは言うまでもない。
【0067】
図2の構成によれば、例えば製造直後の検査時に無信号状態、つまり、アナログ音響信号S1PおよびS1Mのレベルが0の状態、或いは入力端4Pと入力端4Mが短絡された状態で、アナログ音響信号S5Pとアナログ音響信号S5Mとのレベル差を電圧測定器により測定し、オフセット電圧が検出された場合、測定しながら、該オフセット電圧がキャンセルされる(ゼロになる)方向に、オフセット電圧付加調整部13の半固定抵抗器14の接点cの位置を調節する。これにより、第1帰還路7Pと第2帰還路7Mとの間の直流電圧レベル差(オフセット電圧)がゼロになるように調整され、その結果、ディジタルスイッチング増幅器10におけるオフセット電圧がキャンセルされる。
【0068】
ここで、具体的に、オフセット電圧付加調整について説明する。半固定抵抗14の接点cがグランドに接続されている場合、該接点cを端子a(固定端子)の方に調節すると、c−a間の抵抗値が小さくなるので、負帰還信号S4P(接続点Pの電圧)の直流電圧レベルは小さくなる一方、接点cを端子b(固定端子)の方に調節すると、c−a間の抵抗値が大きくなるので、負帰還信号S4P(接続点Pの電圧)の直流電圧レベルは大きくなる。上記において、接点cを端子aの方に調節したとき、c−b間の抵抗値が大きくなるので、負帰還信号S4M(接続点Qの電圧)の直流電圧レベルは大きくなる一方、接点cを端子bの方に調節したとき、c−b間の抵抗値が小さくなるので、負帰還信号S4M(接続点Qの電圧)の直流電圧レベルは小さくなる。
【0069】
つまり、接点cを端子aの方に調節すると、調整用電圧がそれぞれ付加され、負帰還信号S4P(接続点Pの電圧)の直流電圧レベルを小さくできると共に、負帰還信号S4M(接続点Qの電圧)の直流電圧レベルを大きくできる。逆に、接点cを端子bの方に調節すると、負帰還信号S4P(接続点Pの電圧)の直流電圧レベルを大きくできると共に、負帰還信号S4Mの直流電圧レベルを小さくできる。
【0070】
このように、半固定抵抗14において、グランドに接続された接点cを端子aの方に又はbの方に調節することによって、可変減衰器9P及び9Mの減衰率を変化させることなく、負帰還信号S4P及びS4Mの直流電圧レベル差がゼロになるように調節できる。それゆえ、ディジタルスイッチング増幅器10の増幅ゲインが変化することを確実に回避できると共に、オフセット電圧に起因する低周波帯域ノイズの発生を容易に防止できる。
【0071】
以上は、半固定抵抗14の接点cがグランドに接続されている場合について説明したが、半固定抵抗14の接点cが固定のアナログ電圧VDAに接続されている場合も同様の動作が行われ、アナログ電圧VDAに接続された接点cを端子aの方に又はbの方に調節することによって、可変減衰器9P及び9Mの減衰率を変化させることなく、負帰還信号S4P及びS4Mの直流電圧レベル差がゼロになるように調節できる。それゆえ、ディジタルスイッチング増幅器10の増幅ゲインが変化することを確実に回避できると共に、オフセット電圧に起因する低周波帯域ノイズの発生を容易に防止できる。
【0072】
以上のように、上記の構成によれば、可変減衰器9P及び9Mの減衰率を変化させることなく固定したまま、調節用の直流電圧を可変減衰器9P及び9Mの出力信号に付加し、オフセット電圧がキャンセルされるように調整できる。このように、可変減衰器9P及び9Mの減衰率が変化しないので、デルタシグマ変調回路1がアルゴリズムどおりの伝達特性を維持でき、その結果、残留ノイズが増大したり、負帰還信号S4P及びS4Mに対する入力信号(アナログ音響信号S1P及びS1M)の最大許容量(発振限界値)が変化したりすることがない。つまり、ディジタルスイッチング増幅器10の最大出力が変化したり、SN比が低下したりすることなく、所望の周波数帯域やダイナミックレンジが得られる。
【0073】
ここで、本実施の形態に係るディジタルスイッチング増幅器10の測定結果を図3及び図4を参照しながら以下に説明する。
【0074】
図3にディジタルスイッチング増幅器10におけるオフセット電圧が生じたときの増幅器出力信号の周波数特性を、FFT(First Fourier Transform )周波数分析装置で分析した結果を示す。また、図4に、ディジタルスイッチング増幅器10におけるオフセット電圧を前述のように調節した後の増幅器出力信号の周波数特性を、FFT周波数分析装置で分析した結果を示す。
【0075】
図3から明らかように、オフセット電圧が生じているときは、可聴帯域(〜20kHz)全体にわたってノイズフロアが上昇し、SN比が悪くなっている。一方、図4から明らかように、本発明に従ってオフセット電圧をキャンセルするように調節すると、このようなノイズが除去されて、SN比が改善されることがわかる。
【0076】
なお、従来行われているように、負帰還信号S4PおよびS4Mの減衰率を変化させて調節し、オフセット電圧をキャンセルする調節を行うと、オフセット電圧が直流電圧であるがために、FFT周波数分析装置の分析結果では、0Hz付近のノイズが低減するように現れる。しかしながら、負帰還信号S4PおよびS4Mの減衰率が変わると(減衰率が互いに異なるように調節されると)、デルタシグマ変調回路1がアルゴリズム通りの伝達特性を維持できないために、残留ノイズが増大したり、負帰還信号に対する入力信号(アナログ音響信号S1P及びS1M)の最大許容量(発振限界値)が変化したりする。つまり、ディジタルスイッチング増幅器10の最大出力が変化したり、SN比が低下したりすることになり、所望の周波数帯域やダイナミックレンジが得られないことがある。
【0077】
上述の説明では、減衰・調整部9の調整後にオフセット電圧付加調整を行うようにしたが、その逆でもよい。つまり、定電圧スイッチング回路2と減衰・調整部9の間に、上記オフセット電圧付加調整部13を設け、電力増幅された各1ビット信号に対して調整用電圧をそれぞれ付加した後、減衰・調整部9を介したものを負帰還信号S4PおよびS4Mのとして加算器5P及び5Mにそれぞれ負帰還する構成でもよい。この場合においても、可変減衰器9P及び9Mの減衰率を変化させることなく、負帰還信号S4P及びS4Mの直流電圧レベル差がゼロになるように調節でき、その結果、オフセット電圧を確実にキャンセルすることが可能となる。
【0078】
また、上記の実施形態の構成では、ディジタルスイッチング増幅器10の外部から入力された差動入力信号を増幅するようになっているが、ディジタルスイッチング増幅器10の外部から入力された1つの信号に基づいて差動信号を生成し、該差動信号を増幅する構成にしてもよい。
【0079】
また、ディジタルスイッチング増幅器10に入力するアナログ音響信号S1P及びS1Mの代りに、デルタシグマ変調回路1内の量子化器のサンプリング周波数と同一周波数の1ビット信号を入力することも可能である。
【0080】
さらに、上記実施の形態においては、電力増幅された1ビット信号をアナログ音響信号に復調するためのLPFネットワーク回路3を備えているが、電力増幅された1ビット信号をアナログ信号に復調するための復調部として、LPFネットワーク回路3以外の回路を備えていてもよい。或いは、電力増幅された1ビット信号をアナログ信号に復調するための復調部を省き、増幅された1ビット信号をそのままディジタル出力する構成としてもよい。また、デルタシグマ変調回路1内の量子化器12は、量子化閾値が1つである必要はなく、多値の量子化を行う構成であってもよい。
【0081】
本発明のディジタルスイッチング増幅器は、以上のように、互いに逆極性である第1の信号と第2の信号の対からなる差動信号を増幅するために、第1の信号及び第2の信号をデルタシグマ変調することにより、第1の量子化信号及び第2の量子化信号を生成するデルタシグマ変調部と、定電圧電源から供給された定電圧を第1の量子化信号及び第2の量子化信号に基づいてスイッチングすることにより第1の量子化信号及び第2の量子化信号を増幅する電力増幅部と、増幅された第1の量子化信号をデルタシグマ変調部へ負帰還する第1の帰還路と、第2の量子化信号をデルタシグマ変調部へ負帰還する第2の帰還路と、第1の量子化信号及び第2の量子化信号の直流オフセットを制御するオフセット調整部を備えるディジタルスイッチング増幅器であり、前記オフセット調整部にて、増幅された第1の量子化信号及び第2の量子化信号の直流電圧レベル差を零にするようにオフセット電圧を付加調整することを特徴としている。
【0082】
上述のように構成されるディジタルスイッチング増幅器において、増幅器出力にオフセット電圧が生じても、例えば製造直後の検査時等に、出力端のオフセット電圧を測定しながら、オフセット調整部によって、負帰還信号に直流オフセット電圧(調整用の直流電圧)を付加調整することで、オフセット電圧を打ち消すことができる。その結果、差動帰還信号の絶対直流電圧レベルは変わらないので、増幅器のゲインが変化することを確実に回避できると共に、オフセット電圧に起因する低周波帯域ノイズの発生を容易に防止できる。従って、上記発明によれば、オフセット電圧に起因する低周波帯域ノイズの発生を防止したディジタルスイッチング増幅器を容易に提供できる。
【0083】
上記オフセット調節手段は、増幅された第1の量子化信号及び第2の量子化信号の直流電圧レベルをアナログ電源とでオフセット電圧を付加調整することが好ましい。この場合、差動帰還信号の絶対直流電圧レベルは変わらないので、増幅器のゲインが変化することを確実に回避できると共に、オフセット電圧に起因する低周波帯域ノイズの発生を容易に防止でき、所望の周波数帯域やダイナミックレンジが得られる。そして、付加するオフセット電圧源を別途追加することなくオフセット電圧付加調整ができる。
【0084】
また、上記オフセット調節手段は、増幅された第1の量子化信号及び第2の量子化信号の直流電圧レベルをグランド(接地)間とでオフセット電圧を付加調整することを特徴としている。この場合、上述のように構成されるディジタルスイッチング増幅器において、差動帰還信号の絶対直流電圧レベルは変わらないので、増幅器のゲインが変化することを確実に回避できると共に、オフセット電圧に起因する低周波帯域ノイズの発生を容易に防止でき、その結果、所望の周波数帯域やダイナミックレンジが得られる。そして、グランド(接地)基準で容易にオフセット電圧付加調整ができる。
【0085】
【発明の効果】
本発明に係るディジタルスイッチング増幅器は、以上のように、第1信号と該第1信号を反転した第2信号とからなる差動入力信号をデルタシグマ変調回路においてデルタシグマ変調してそれぞれ1ビット信号とし、該各1ビット信号を電力増幅するディジタルスイッチング増幅器であって、電力増幅された上記各1ビット信号をそれぞれ減衰する減衰部と、上記減衰部の各出力に、上記デルタシグマ変調回路への負帰還信号間の直流電圧レベル差がゼロになるように、調整用電圧をそれぞれ付加するオフセット電圧付加調整部とを備えたことを特徴としている。
【0086】
上記の発明によれば、第1信号と、この第1信号を反転した第2信号とからなる差動入力信号が入力されると、それぞれに対してデルタシグマ変調が行われて1ビット信号に変調される。各1ビット信号は、更に、電力増幅される。このように電力増幅された各1ビット信号は、減衰部においてそれぞれ減衰されてオフセット電圧付加調整部に送られた後、デルタシグマ変調回路に負帰還される。
【0087】
電力増幅された上記各1ビット信号は、それぞれ減衰部に送られ、ここで、それぞれ減衰される。減衰部間の減衰率を変化させ、該減衰部の出力(デルタシグマ変調回路に負帰還される負帰還信号)間に故意に直流電圧レベル差を設けてオフセット電圧をゼロにしていた上記従来技術の代わりに、上記の発明によれば、オフセット電圧付加調整部によって、上記デルタシグマ変調回路への負帰還信号間の直流電圧レベル差がゼロになるように、調整用電圧がそれぞれ減衰部の各出力に付加される。したがって、減衰部間の減衰率を変化させることなく、調整用電圧を付加するだけで、互いに直流電圧レベルが等しい差動負帰還信号がデルタシグマ変調回路へ負帰還されることになる。
【0088】
つまり、ディジタルスイッチング増幅器にオフセット電圧が生じても、例えば製造直後の検査時等に、上記オフセット電圧を測定しながらオフセット電圧付加調整部を介して、減衰部の各出力に調整用電圧をそれぞれ付加するだけで、互いに直流電圧レベルが等しい差動負帰還信号がデルタシグマ変調回路へ負帰還され、オフセット電圧がゼロに調整される。
【0089】
以上のように、たとえ減衰部における減衰率が互いに異なっていた場合でも、デルタシグマ変調回路に負帰還される負帰還信号の直流電圧レベル差はゼロになる(差動負帰還信号の絶対直流電圧レベルは変わらない)ので、ディジタルスイッチング増幅器のゲインが変化することを確実に回避できると共に、オフセット電圧に起因する低周波帯域ノイズの発生を容易に防止できる。また、デルタシグマ変調回路においてアルゴリズムどおりの伝達特性が維持されるので、残留ノイズが増大したり、負帰還信号に対する差動入力信号の最大許容量(発振限界値)が変化したりすることを未然に回避できる。つまり、ディジタルスイッチング増幅器の最大出力が変化したり、SN比が低下したりすることが未然に回避されるので、所望の周波数帯域やダイナミックレンジが確実に得られるという効果を併せて奏する。
【0090】
上記オフセット電圧付加調整部は、上記減衰部と上記デルタシグマ変調回路の間に設けられ、各一端が上記デルタシグマ変調回路にそれぞれ接続されると共に、各他端が上記減衰部にそれぞれ接続される第1及び第2抵抗と、上記第1及び第2抵抗の上記一端間に設けられた可変抵抗とを備え、所定のアナログ電圧、又はグランドレベルが上記可変抵抗の可動端子を介して印加されていることが好ましい。
【0091】
この場合、減衰部の各出力は、第1及び第2抵抗を介してデルタシグマ変調回路にそれぞれ印加される。一方、所定のアナログ電圧、またはグランドレベルは、可動端子を介して可変抵抗に印加される。可変抵抗の可動端子を移動させることによって、可変抵抗の可動端子を中心にしてその両側で抵抗値が変化する。調整用電圧は、この抵抗値に応じてそれぞれ変化する。調整用電圧は、それぞれ減衰器の各出力に付加され、上記デルタシグマ変調回路への負帰還信号間の直流電圧レベル差がゼロになるように調整される。
【0092】
このように、簡単な構成で、差動負帰還信号間の絶対直流電圧レベルが互いに等しくなるので、ディジタルスイッチング増幅器のゲインが変化することを確実に回避できると共に、オフセット電圧に起因する低周波帯域ノイズの発生を容易に防止できるという効果を併せて奏する。
【0093】
本発明の他のディジタルスイッチング増幅器は、以上のように、第1信号と該第1信号を反転した第2信号とからなる差動入力信号をデルタシグマ変調回路においてデルタシグマ変調してそれぞれ1ビット信号とし、該各1ビット信号を電力増幅するディジタルスイッチング増幅器において、電力増幅された各1ビット信号に、上記デルタシグマ変調回路への負帰還信号間の直流電圧レベル差がゼロになるように、調整用電圧をそれぞれ付加するオフセット電圧付加調整部と、上記オフセット電圧付加調整部の出力をそれぞれ減衰して上記各負帰還信号とする減衰部とを備えたことを特徴としている。
【0094】
上記の発明によれば、第1信号と、この第1信号を反転した第2信号とからなる差動入力信号が入力されると、それぞれに対してデルタシグマ変調が行われて1ビット信号に変調される。各1ビット信号は、更に、電力増幅される。このように電力増幅された各1ビット信号に、オフセット電圧付加調整部によって、上記デルタシグマ変調回路への負帰還信号間の直流電圧レベル差がゼロになるように、調整用電圧がそれぞれ付加される。該調整用電圧が付加されると、電力増幅された各1ビット信号は、それぞれ減衰部において減衰された後、各負帰還信号としてデルタシグマ変調回路に負帰還される。
【0095】
減衰部間の減衰率を変化させ、該減衰部の出力(デルタシグマ変調回路に負帰還される負帰還信号)間に故意に直流電圧レベル差を設けてオフセット電圧をゼロにしていた上記従来技術の代わりに、上記の発明によれば、減衰部間の減衰率を変化させることなく、調整用電圧を減衰部の各出力に付加するだけで、互いに直流電圧レベルが等しい差動負帰還信号がデルタシグマ変調回路へ負帰還されることになる。
【0096】
つまり、ディジタルスイッチング増幅器にオフセット電圧が生じても、製造直後の検査時等に、上記オフセット電圧を測定しながら、オフセット電圧付加調整部を介して、減衰部の各出力にそれぞれ調整用電圧を付加するだけで、互いに直流電圧レベルが等しい差動負帰還信号がデルタシグマ変調回路へ負帰還され、オフセット電圧がゼロに調整される。
【0097】
以上のように、たとえ減衰部間の減衰率が互いに異なっていた場合でも、デルタシグマ変調回路に負帰還される負帰還信号間の直流電圧レベル差はゼロになる(差動負帰還信号の絶対直流電圧レベルは変わらない)ので、ディジタルスイッチング増幅器のゲインが変化することを確実に回避できると共に、オフセット電圧に起因する低周波帯域ノイズの発生を容易に防止できる。また、デルタシグマ変調回路においてアルゴリズムどおりの伝達特性が維持されるので、残留ノイズが増大したり、負帰還信号に対する差動入力信号の最大許容量(発振限界値)が変化したりすることを未然に回避できる。つまり、ディジタルスイッチング増幅器の最大出力が変化したり、SN比が低下したりすることが未然に回避されるので、所望の周波数帯域やダイナミックレンジが確実に得られるという効果を併せて奏する。
【0098】
上記オフセット電圧付加調整部は、各一端が上記減衰部にそれぞれ接続されると共に、各他端には電力増幅された上記各1ビット信号が印加される第1及び第2抵抗と、上記第1及び第2抵抗の上記一端間に設けられた可変抵抗とを備え、所定のアナログ電圧、又はグランドレベルが上記可変抵抗の可動端子を介して印加されていることが好ましい。
【0099】
この場合、減衰部の各出力は、第1及び第2抵抗を介してデルタシグマ変調回路にそれぞれ印加される。一方、所定のアナログ電圧、またはグランドレベルは、可動端子を介して可変抵抗に印加される。可変抵抗の可動端子を移動させることによって、可変抵抗の可動端子を中心にしてその両側で抵抗値が変化する。調整用電圧は、この抵抗値に応じてそれぞれ変化する。調整用電圧は、電力増幅された各1ビット信号に付加され、上記デルタシグマ変調回路への負帰還信号間の直流電圧レベル差がゼロになるように調整される。
【0100】
このように、簡単な構成で差動負帰還信号の絶対直流電圧レベルが等しくなるので、ディジタルスイッチング増幅器のゲインが変化することを確実に回避できると共に、オフセット電圧に起因する低周波帯域ノイズの発生を容易に防止できるという効果を併せて奏する。
【図面の簡単な説明】
【図1】本発明のディジタルスイッチング増幅器の一例を示すブロック図である。
【図2】上記ディジタルスイッチング増幅器のオフセット電圧付加調整部の構成を示す回路図である。
【図3】上記ディジタルスイッチング増幅器において、オフセット電圧が生じたときの増幅器出力信号の周波数特性図である。
【図4】上記ディジタルスイッチング増幅器において、オフセット電圧を打ち消すように調節した後の増幅器出力信号の周波数特性図である。
【図5】従来のディジタルスイッチング増幅器のブロック図である。
【符号の説明】
1 デルタシグマ変調回路
2 定電圧スイッチング回路
3 LPFネットワーク回路
4P 入力端子
4M 入力端子
5P 加算器
5M 加算器
6H 定電圧電源
6L 定電圧電源
7P 第1の帰還路
7M 第2の帰還路
9 減衰・調整部(減衰部)
9P 可変減衰器(減衰部)
9M 可変減衰器(減衰部)
13 オフセット電圧付加調整部
14 半固定抵抗(可変抵抗)
15 固定抵抗
18 固定抵抗
Claims (4)
- 第1信号と該第1信号を反転した第2信号とからなる差動入力信号をデルタシグマ変調回路においてデルタシグマ変調してそれぞれ1ビット信号とし、該各1ビット信号を電力増幅するディジタルスイッチング増幅器において、
電力増幅された各1ビット信号をそれぞれ減衰する減衰部と、
上記減衰部の各出力に、上記デルタシグマ変調回路への負帰還信号間の直流電圧レベル差がゼロになるように、調整用電圧をそれぞれ付加するオフセット電圧付加調整部とを備えたことを特徴とするディジタルスイッチング増幅器。 - 上記オフセット電圧付加調整部は、上記減衰部と上記デルタシグマ変調回路の間に設けられ、
各一端が上記デルタシグマ変調回路にそれぞれ接続されると共に、各他端が上記減衰部にそれぞれ接続される第1及び第2抵抗と、
上記第1及び第2抵抗の上記一端間に設けられた可変抵抗とを備え、
所定のアナログ電圧、又はグランドレベルが上記可変抵抗の可動端子を介して印加されていることを特徴とする請求項1に記載のディジタルスイッチング増幅器。 - 第1信号と該第1信号を反転した第2信号とからなる差動入力信号をデルタシグマ変調回路においてデルタシグマ変調してそれぞれ1ビット信号とし、該各1ビット信号を電力増幅するディジタルスイッチング増幅器において、
電力増幅された各1ビット信号に、上記デルタシグマ変調回路への負帰還信号間の直流電圧レベル差がゼロになるように、調整用電圧をそれぞれ付加するオフセット電圧付加調整部と、
上記オフセット電圧付加調整部の出力をそれぞれ減衰して上記各負帰還信号とする減衰部とを備えたことを特徴とするディジタルスイッチング増幅器。 - 上記オフセット電圧付加調整部は、
各一端が上記減衰部にそれぞれ接続されると共に、各他端には電力増幅された上記各1ビット信号が印加される第1及び第2抵抗と、
上記第1及び第2抵抗の上記一端間に設けられた可変抵抗とを備え、
所定のアナログ電圧、又はグランドレベルが上記可変抵抗の可動端子を介して印加されていることを特徴とする請求項3に記載のディジタルスイッチング増幅器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000149603A JP3576461B2 (ja) | 2000-05-22 | 2000-05-22 | ディジタルスイッチング増幅器 |
EP01304359A EP1158663B1 (en) | 2000-05-22 | 2001-05-16 | Digital switching amplifier |
DE60123520T DE60123520T2 (de) | 2000-05-22 | 2001-05-16 | Digitalschaltverstärker |
US09/861,703 US6700518B2 (en) | 2000-05-22 | 2001-05-22 | Digital switching amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000149603A JP3576461B2 (ja) | 2000-05-22 | 2000-05-22 | ディジタルスイッチング増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001332939A JP2001332939A (ja) | 2001-11-30 |
JP3576461B2 true JP3576461B2 (ja) | 2004-10-13 |
Family
ID=18655436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000149603A Expired - Fee Related JP3576461B2 (ja) | 2000-05-22 | 2000-05-22 | ディジタルスイッチング増幅器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6700518B2 (ja) |
EP (1) | EP1158663B1 (ja) |
JP (1) | JP3576461B2 (ja) |
DE (1) | DE60123520T2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE0104403D0 (sv) * | 2001-12-21 | 2001-12-21 | Bang & Olufsen Powerhouse As | Attenuation control for digital power converters |
JP2005167464A (ja) * | 2003-12-01 | 2005-06-23 | Pioneer Electronic Corp | 増幅装置 |
JP2006173819A (ja) * | 2004-12-14 | 2006-06-29 | Sharp Corp | スイッチングアンプ |
US7728659B2 (en) * | 2005-01-28 | 2010-06-01 | Nxp B.V. | Arrangement for amplifying a PWM input signal |
WO2006079869A1 (en) * | 2005-01-31 | 2006-08-03 | Freescale Semiconductor, Inc | Audio communication unit and integrated circuit |
US7227487B1 (en) * | 2005-11-14 | 2007-06-05 | Freescale Semiconductor, Inc. | Digital saturation handling in integral noise shaping of pulse width modulation |
JP4893201B2 (ja) * | 2006-09-28 | 2012-03-07 | 株式会社Jvcケンウッド | D級増幅装置及び方法 |
US8224009B2 (en) | 2007-03-02 | 2012-07-17 | Bose Corporation | Audio system with synthesized positive impedance |
KR101593438B1 (ko) * | 2009-09-16 | 2016-02-12 | 삼성전자주식회사 | 하프-브리지 3-레벨 펄스폭 변조 증폭기, 이의 구동 방법 및 오디오 처리 장치 |
EP2507908B1 (en) * | 2009-11-30 | 2017-06-28 | St-Ericsson India Pvt. Ltd. | Pop-up noise reduction in a device |
US9450548B2 (en) | 2011-03-14 | 2016-09-20 | Samsung Electronics Co., Ltd. | Method and apparatus for outputting audio signal |
JP5547217B2 (ja) * | 2012-01-25 | 2014-07-09 | 株式会社東芝 | 増幅回路 |
CN104981975B (zh) * | 2012-12-22 | 2017-09-08 | 株式会社沙夫特 | 电机驱动电压控制装置以及电机驱动电压控制方法 |
JP6197824B2 (ja) * | 2015-04-17 | 2017-09-20 | オンキヨー株式会社 | 信号変調回路 |
WO2019012934A1 (ja) | 2017-07-13 | 2019-01-17 | シャープ株式会社 | デジタルアンプおよび出力装置 |
US10690730B2 (en) * | 2018-06-07 | 2020-06-23 | Cirrus Logic, Inc. | Apparatus and method for reducing offsets and 1/f noise |
US11012043B2 (en) | 2019-08-19 | 2021-05-18 | Cirrus Logic, Inc. | Hybrid autozeroing and chopping offset cancellation for switched-capacitor circuits |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0787377B2 (ja) | 1988-04-26 | 1995-09-20 | 松下電器産業株式会社 | デルタ変調器 |
JPH0787378B2 (ja) | 1988-05-17 | 1995-09-20 | 松下電器産業株式会社 | デルタ変調器 |
WO2000008765A2 (en) * | 1998-08-06 | 2000-02-17 | Steensgaard Madsen Jesper | Delta-sigma a/d converter |
US6316992B1 (en) * | 1999-07-29 | 2001-11-13 | Tripath Technology, Inc. | DC offset calibration for a digital switching amplifier |
JP3625169B2 (ja) * | 2000-01-27 | 2005-03-02 | シャープ株式会社 | ディジタルスイッチングアンプ |
-
2000
- 2000-05-22 JP JP2000149603A patent/JP3576461B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-16 EP EP01304359A patent/EP1158663B1/en not_active Expired - Lifetime
- 2001-05-16 DE DE60123520T patent/DE60123520T2/de not_active Expired - Lifetime
- 2001-05-22 US US09/861,703 patent/US6700518B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1158663A2 (en) | 2001-11-28 |
EP1158663A3 (en) | 2004-05-26 |
US6700518B2 (en) | 2004-03-02 |
JP2001332939A (ja) | 2001-11-30 |
DE60123520T2 (de) | 2007-08-23 |
EP1158663B1 (en) | 2006-10-04 |
DE60123520D1 (de) | 2006-11-16 |
US20010043152A1 (en) | 2001-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3576461B2 (ja) | ディジタルスイッチング増幅器 | |
JP6474697B2 (ja) | スイッチングパワー増幅装置 | |
JPH06196939A (ja) | 高周波パワーアンプの歪み補償回路 | |
CN103843061B (zh) | 音频信号处理方法及其音频信号处理设备 | |
WO2007080741A1 (ja) | 増幅装置 | |
JPH09500250A (ja) | 利得制御回路を校正する方法および装置 | |
JP2001502156A (ja) | ディジタル信号増幅装置 | |
NL8303035A (nl) | Stelsel voor het onderdrukken van ruis in een digitaal audiosysteem met gebruikmaking van een adaptieve modulatie-techniek. | |
KR20130069141A (ko) | 디지털 코드에 따라 지수적으로 제어되는 가변 이득과 차단주파수를 특성을 갖는 필터 및 증폭기 | |
JP3549042B2 (ja) | Δς変調を用いるスイッチング増幅器 | |
JP2000269761A (ja) | Δς変調を用いるスイッチング増幅器 | |
KR20030014253A (ko) | Btl증폭기 및 이를 위한 옵셋 검출 및 보정 시스템 | |
JP3779196B2 (ja) | デジタルスイッチング増幅器 | |
US10972122B2 (en) | Sensor arrangement | |
JP3625169B2 (ja) | ディジタルスイッチングアンプ | |
JP3289590B2 (ja) | D級電力増幅器 | |
KR20200096590A (ko) | 제어 루프에서 적어도 2차 필터를 갖는 증폭기 | |
JP3527133B2 (ja) | 1ビット信号再生装置 | |
JP3875105B2 (ja) | デジタルスイッチングアンプ | |
JP3842049B2 (ja) | スイッチング増幅回路 | |
JPWO2018061386A1 (ja) | D級増幅器 | |
JP3211644B2 (ja) | 自動利得制御回路 | |
JP4322889B2 (ja) | デジタルスイッチングアンプ | |
JP4021333B2 (ja) | デジタル・スイッチング増幅装置 | |
GB2457010A (en) | Automatic gain control for delta sigma modulators |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040707 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |