JP3211644B2 - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JP3211644B2 JP3211644B2 JP28947095A JP28947095A JP3211644B2 JP 3211644 B2 JP3211644 B2 JP 3211644B2 JP 28947095 A JP28947095 A JP 28947095A JP 28947095 A JP28947095 A JP 28947095A JP 3211644 B2 JP3211644 B2 JP 3211644B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- variable gain
- converter
- gain control
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、自動利得制御（Ａ
ＧＣ）回路に関し、ことにＯＦＤＭ変調方式を用いた受
信機における自動利得制御回路に関する。
ＧＣ）回路に関し、ことにＯＦＤＭ変調方式を用いた受
信機における自動利得制御回路に関する。
【０００２】
【従来の技術】図３に従来の自動利得制御回路（以下Ａ
ＧＣ回路で表す）の構成を示す。図３において、１は可
変利得増幅器、２は可変利得増幅器１に接続されたＡ／
Ｄ変換器、３はＡ／Ｄ変換器２に接続された復号回路、
８は可変利得増幅器１に接続された検波器、９は検波器
に接続された低域ろ波器（以下ＬＰＦで表す）でその出
力は可変利得増幅器１の利得制御端子に接続されてい
る。
ＧＣ回路で表す）の構成を示す。図３において、１は可
変利得増幅器、２は可変利得増幅器１に接続されたＡ／
Ｄ変換器、３はＡ／Ｄ変換器２に接続された復号回路、
８は可変利得増幅器１に接続された検波器、９は検波器
に接続された低域ろ波器（以下ＬＰＦで表す）でその出
力は可変利得増幅器１の利得制御端子に接続されてい
る。
【０００３】この従来例の動作を図３を参照して説明す
る。図３において、可変利得増幅器１の出力信号は検波
器８によって検波され、ＬＰＦ９により直流電圧に変換
される。この直流電圧はＡ／Ｄ変換器２の入力電圧に対
応しており、可変利得増幅器１の利得制御端子に加えら
れて、可変利得増幅器１はこの直流電圧に応じて利得を
制御してＡ／Ｄ変換器２への平均入力信号レベルを一定
に保つ。このときＡ／Ｄ変換器２への平均入力信号レベ
ルはフェージング対策のために、通常は変化範囲の１／
２程度になるように制御される。
る。図３において、可変利得増幅器１の出力信号は検波
器８によって検波され、ＬＰＦ９により直流電圧に変換
される。この直流電圧はＡ／Ｄ変換器２の入力電圧に対
応しており、可変利得増幅器１の利得制御端子に加えら
れて、可変利得増幅器１はこの直流電圧に応じて利得を
制御してＡ／Ｄ変換器２への平均入力信号レベルを一定
に保つ。このときＡ／Ｄ変換器２への平均入力信号レベ
ルはフェージング対策のために、通常は変化範囲の１／
２程度になるように制御される。
【０００４】このように従来のＡＧＣ回路では、Ａ／Ｄ
変換器２の入力電圧に応じて可変利得増幅器１の利得を
制御し、Ａ／Ｄ変換器２の入力信号レベルを一定に保つ
ことによって、受信信号の直流変動によってＡ／Ｄ変換
器２の入力が飽和することなどの原因により通信品質が
劣化することを防止している。
変換器２の入力電圧に応じて可変利得増幅器１の利得を
制御し、Ａ／Ｄ変換器２の入力信号レベルを一定に保つ
ことによって、受信信号の直流変動によってＡ／Ｄ変換
器２の入力が飽和することなどの原因により通信品質が
劣化することを防止している。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ＡＧＣ回路では図３に示したように、検波器８およびＬ
ＰＦ９を必要とすること、直交周波数分割多重変調（以
下ＯＦＤＭ）方式に適用しようとした場合、Ａ／Ｄ変換
器２への平均入力信号レベルがＡ／Ｄ変換器２の変換範
囲の１／２程度であるため、可変利得増幅器１の非直線
性およびＡ／Ｄ変換器２量子化歪みにより、送信データ
に対する受信データのビツト誤り率（以下ＢＥＲ：Bit
Error Rate）の劣化が生じるなどの問題があった。これ
はＯＦＤＭ変調波はＱＰＳＫ（Quadrature Phase Shift
Keying ）変調波等とくらべてピーク値と平均値の差が
大きいことに起因する。
ＡＧＣ回路では図３に示したように、検波器８およびＬ
ＰＦ９を必要とすること、直交周波数分割多重変調（以
下ＯＦＤＭ）方式に適用しようとした場合、Ａ／Ｄ変換
器２への平均入力信号レベルがＡ／Ｄ変換器２の変換範
囲の１／２程度であるため、可変利得増幅器１の非直線
性およびＡ／Ｄ変換器２量子化歪みにより、送信データ
に対する受信データのビツト誤り率（以下ＢＥＲ：Bit
Error Rate）の劣化が生じるなどの問題があった。これ
はＯＦＤＭ変調波はＱＰＳＫ（Quadrature Phase Shift
Keying ）変調波等とくらべてピーク値と平均値の差が
大きいことに起因する。
【０００６】上述のごとく、従来のＡＧＣ回路をピーク
値と平均値の差が大きいＯＦＤＭ変調波のＡ／Ｄ変換の
前段に用いると誤り率を充分に押さえきれないという問
題があった。
値と平均値の差が大きいＯＦＤＭ変調波のＡ／Ｄ変換の
前段に用いると誤り率を充分に押さえきれないという問
題があった。
【０００７】本発明はこの問題を解決するもので、比較
的小型な回路で構成でき、可変利得増幅器を適切に制御
して、ＯＦＤＭ変調波のＢＥＲの劣化を防ぐことのでき
る自動利得制御回路の実現を目的とする。
的小型な回路で構成でき、可変利得増幅器を適切に制御
して、ＯＦＤＭ変調波のＢＥＲの劣化を防ぐことのでき
る自動利得制御回路の実現を目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の自動利得制御回路は、入力信号を可変な増
幅率で増幅する可変利得増幅手段と、前記可変利得増幅
手段の利得制御信号を発生させる利得制御信号発生手段
と、前記可変利得増幅手段の出力のアナログ信号をディ
ジタル信号に変換するＡ／Ｄ変換手段と、予め設定した
期間に前記Ａ／Ｄ変換手段の出力ディジタル信号が予め
設定された値を越えた回数を計数する計数手段と、前記
計数手段の計数値が、前記計数手段に予め設定された電
圧レベル分布の値を越えたことを判定することによって
前記入力信号の信号レベルの平均値を計算する演算手段
とを備え、前記演算手段の演算結果に基づいて前記可変
利得増幅手段の利得制御信号を発生させる構成とした。
この構成により、平均信号レベルの計算に複雑な計算が
不要になりディジタル計数演算によって利得制御を行え
るため、帰還回路の検波器やＬＰＦが省略でき回路構成
を一層簡単にでき、集積化に適し、前記可変利得増幅手
段の利得制御を正確かつ容易になる。
め、本発明の自動利得制御回路は、入力信号を可変な増
幅率で増幅する可変利得増幅手段と、前記可変利得増幅
手段の利得制御信号を発生させる利得制御信号発生手段
と、前記可変利得増幅手段の出力のアナログ信号をディ
ジタル信号に変換するＡ／Ｄ変換手段と、予め設定した
期間に前記Ａ／Ｄ変換手段の出力ディジタル信号が予め
設定された値を越えた回数を計数する計数手段と、前記
計数手段の計数値が、前記計数手段に予め設定された電
圧レベル分布の値を越えたことを判定することによって
前記入力信号の信号レベルの平均値を計算する演算手段
とを備え、前記演算手段の演算結果に基づいて前記可変
利得増幅手段の利得制御信号を発生させる構成とした。
この構成により、平均信号レベルの計算に複雑な計算が
不要になりディジタル計数演算によって利得制御を行え
るため、帰還回路の検波器やＬＰＦが省略でき回路構成
を一層簡単にでき、集積化に適し、前記可変利得増幅手
段の利得制御を正確かつ容易になる。
【０００９】また上記目的を達成するため、本発明の自
動利得制御回路は、前記利得制御信号発生手段は前記可
変利得増幅手段の利得制御後の出力が前記Ａ／Ｄ変換手
段の変換範囲の１／４以内となるような前記利得制御信
号を発生する構成とした。この構成により、可変利得増
幅器の非直線性およびＡ／Ｄ変換器の量子化歪みによる
劣化を防止することができる。
動利得制御回路は、前記利得制御信号発生手段は前記可
変利得増幅手段の利得制御後の出力が前記Ａ／Ｄ変換手
段の変換範囲の１／４以内となるような前記利得制御信
号を発生する構成とした。この構成により、可変利得増
幅器の非直線性およびＡ／Ｄ変換器の量子化歪みによる
劣化を防止することができる。
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】
【発明の実施の形態】 以下、本発明の実施の形態にかか
るＡＧＣ回路を添付図面を参照にして詳細に説明する。
るＡＧＣ回路を添付図面を参照にして詳細に説明する。
【００１５】（実施の形態１）図１は本発明の第１の実
施の形態にかかるＡＧＣ回路のブロック図である。図１
において、１は可変利得増幅器、２は可変利得増幅器１
に接続されたＡ／Ｄ変換器、３はＡ／Ｄ変換器２に接続
され復号処理を行う復号回路、４はＡ／Ｄ変換器２に接
続され平均信号レベルを求める演算回路、５は演算回路
に接続されたＡＧＣ信号発生器でその出力は可変利得増
幅器１の利得制御端子に接続されている。図３と同一の
構成ブロックには同一の符号を記して説明を省略する。
施の形態にかかるＡＧＣ回路のブロック図である。図１
において、１は可変利得増幅器、２は可変利得増幅器１
に接続されたＡ／Ｄ変換器、３はＡ／Ｄ変換器２に接続
され復号処理を行う復号回路、４はＡ／Ｄ変換器２に接
続され平均信号レベルを求める演算回路、５は演算回路
に接続されたＡＧＣ信号発生器でその出力は可変利得増
幅器１の利得制御端子に接続されている。図３と同一の
構成ブロックには同一の符号を記して説明を省略する。
【００１６】次に、上記構成によるＡＧＣ回路の動作を
説明する。まず、可変利得増幅器１によって増幅された
アナログ信号がＡ／Ｄ変換器２によってディジタル信号
に変換され、復号回路３と演算回路４に入力される。
説明する。まず、可変利得増幅器１によって増幅された
アナログ信号がＡ／Ｄ変換器２によってディジタル信号
に変換され、復号回路３と演算回路４に入力される。
【００１７】復号回路３に入力された信号は、復号処理
が行われ、後段のブロックに送られる。演算回路４は入
力された信号を用いて、あらかじめ設定された期間に亙
って受信信号レベルを積分し、その平均値を求める演算
を行う。
が行われ、後段のブロックに送られる。演算回路４は入
力された信号を用いて、あらかじめ設定された期間に亙
って受信信号レベルを積分し、その平均値を求める演算
を行う。
【００１８】ＡＧＣ信号発生器５は信号レベルの平均値
に応じたＡＧＣ信号を発生し、可変利得増幅器１の利得
を制御する。可変利得増幅器１の利得はこのＡＧＣ信号
に応じて変化させＡ／Ｄ変換器２の入力レベルが一定と
なるように制御されることができる。
に応じたＡＧＣ信号を発生し、可変利得増幅器１の利得
を制御する。可変利得増幅器１の利得はこのＡＧＣ信号
に応じて変化させＡ／Ｄ変換器２の入力レベルが一定と
なるように制御されることができる。
【００１９】このように本実施形態によれば、Ａ／Ｄ変
換後にディジタル的に積分して信号レベルの平均値を計
算し、この計算した平均値で可変利得増幅器１を制御し
ているので、ディジタル信号であるＡＧＣ信号で制御を
行うことができる。このため、検波器およびＬＰＦが不
要になり、より小型に回路を構成でき、ＡＧＣ信号をよ
り正確で容易に制御することができる。
換後にディジタル的に積分して信号レベルの平均値を計
算し、この計算した平均値で可変利得増幅器１を制御し
ているので、ディジタル信号であるＡＧＣ信号で制御を
行うことができる。このため、検波器およびＬＰＦが不
要になり、より小型に回路を構成でき、ＡＧＣ信号をよ
り正確で容易に制御することができる。
【００２０】なお、演算回路４およびＡＧＣ信号発生器
５のディジタル回路部を復号回路３と一体化することに
より、さらに小型に回路を構成することができる。
５のディジタル回路部を復号回路３と一体化することに
より、さらに小型に回路を構成することができる。
【００２１】また、可変利得増幅器１の利得制御を、差
動増幅器等によりアナログ的に制御しても、複数の異な
る増幅率の増幅器を切替えてディジタル的に制御しても
同様な効果を得ることができる。
動増幅器等によりアナログ的に制御しても、複数の異な
る増幅率の増幅器を切替えてディジタル的に制御しても
同様な効果を得ることができる。
【００２２】また、可変利得増幅器１の利得制御の方法
として、第１の方法として、計算によって求められたＡ
ＧＣ信号のレベルを計算し、１回の制御で所望の利得を
可変利得増幅器１に与える方法、第２の方法としては、
演算回路４によって求められた平均信号レベルがあらか
じめ設定された上限のレベルを上回ったとき可変利得増
幅器１の利得を１ステップ下げ、あらかじめ設定された
下限のレベルを下回ったとき可変利得増幅器１の利得を
１ステップ上げることにより、１回以上の制御によって
所望の利得を可変利得増幅器１に与える方法があるがい
ずれの方法によっても同様の効果が得られる。
として、第１の方法として、計算によって求められたＡ
ＧＣ信号のレベルを計算し、１回の制御で所望の利得を
可変利得増幅器１に与える方法、第２の方法としては、
演算回路４によって求められた平均信号レベルがあらか
じめ設定された上限のレベルを上回ったとき可変利得増
幅器１の利得を１ステップ下げ、あらかじめ設定された
下限のレベルを下回ったとき可変利得増幅器１の利得を
１ステップ上げることにより、１回以上の制御によって
所望の利得を可変利得増幅器１に与える方法があるがい
ずれの方法によっても同様の効果が得られる。
【００２３】（実施の形態２）次に、本発明の第２の実
施形態について説明する。この実施形態の回路構成は図
１の場合と同様であるので説明は省略する。
施形態について説明する。この実施形態の回路構成は図
１の場合と同様であるので説明は省略する。
【００２４】この第２の実施形態の第１の実施形態との
違いは、ＡＧＣ信号発生器５で発生するＡＧＣ信号によ
って、Ａ／Ｄ変換器２への平均入力信号レベルの変動範
囲がＡ／Ｄ変換器２の変換範囲の１／４になるように可
変利得増幅器１が制御されるという点である。
違いは、ＡＧＣ信号発生器５で発生するＡＧＣ信号によ
って、Ａ／Ｄ変換器２への平均入力信号レベルの変動範
囲がＡ／Ｄ変換器２の変換範囲の１／４になるように可
変利得増幅器１が制御されるという点である。
【００２５】図４はＡ／Ｄ変換器２の変換範囲を表す図
である。ここで範囲１はＡ／Ｄ変換器２の変換可能なす
べての範囲を示し、ａ［Ｖ］はその下限の電圧、ｄ
［Ｖ］はその上限の電圧である。また範囲２はＡ／Ｄ変
換器２の変換可能な範囲の１／４の範囲すなわちＡ／Ｄ
変換器２への平均入力信号レベルの変動範囲で、ｂ
［Ｖ］はその下限の電圧、ｃ［Ｖ］はその上限の電圧で
ある。範囲１の中心の電圧と範囲２との中心の電圧は一
致する。
である。ここで範囲１はＡ／Ｄ変換器２の変換可能なす
べての範囲を示し、ａ［Ｖ］はその下限の電圧、ｄ
［Ｖ］はその上限の電圧である。また範囲２はＡ／Ｄ変
換器２の変換可能な範囲の１／４の範囲すなわちＡ／Ｄ
変換器２への平均入力信号レベルの変動範囲で、ｂ
［Ｖ］はその下限の電圧、ｃ［Ｖ］はその上限の電圧で
ある。範囲１の中心の電圧と範囲２との中心の電圧は一
致する。
【００２６】図５に、非直線増幅器のＢＥＲシミュレー
ション結果を示す図である。図５において減衰量０［ｄ
Ｂ］というのはＡ／Ｄ変換器２への平均入力信号レベル
がＡ／Ｄ変換器２の変換範囲内にある場合に相当する。
したがって、図５に示すようにＡ／Ｄ変換器２への平均
入力信号レベルがＡ／Ｄ変換器２の変換範囲の１／４、
すなわち−１２［ｄＢ］であればＢＥＲは非線形がまっ
たくない場合とほぼ等しくなり、可変利得増幅器１の非
直線性によるＢＥＲの劣化を防ぐことができることが分
かる。
ション結果を示す図である。図５において減衰量０［ｄ
Ｂ］というのはＡ／Ｄ変換器２への平均入力信号レベル
がＡ／Ｄ変換器２の変換範囲内にある場合に相当する。
したがって、図５に示すようにＡ／Ｄ変換器２への平均
入力信号レベルがＡ／Ｄ変換器２の変換範囲の１／４、
すなわち−１２［ｄＢ］であればＢＥＲは非線形がまっ
たくない場合とほぼ等しくなり、可変利得増幅器１の非
直線性によるＢＥＲの劣化を防ぐことができることが分
かる。
【００２７】図６は、電圧制限と量子化誤差のＢＥＲに
対する影響を示す図である。ここでも減衰量０［ｄＢ］
というのはＡ／Ｄ変換器への平均入力信号レベルがＡ／
Ｄ変換器の変換範囲内にある場合に相当する。したがっ
て図６から、Ａ／Ｄ変換器への平均入力信号レベルがＡ
／Ｄ変換器の変換範囲の−１２［ｄＢ］以下、すなわち
１／４以下であれば、ＢＥＲはＡ／Ｄ変換器の量子化歪
みによる影響を受けないことが分かる。
対する影響を示す図である。ここでも減衰量０［ｄＢ］
というのはＡ／Ｄ変換器への平均入力信号レベルがＡ／
Ｄ変換器の変換範囲内にある場合に相当する。したがっ
て図６から、Ａ／Ｄ変換器への平均入力信号レベルがＡ
／Ｄ変換器の変換範囲の−１２［ｄＢ］以下、すなわち
１／４以下であれば、ＢＥＲはＡ／Ｄ変換器の量子化歪
みによる影響を受けないことが分かる。
【００２８】以上のように、第２の実施形態によれば、
ＡＧＣ信号発生器５で発生するＡＧＣ信号によって、Ａ
／Ｄ変換器２への平均入力信号レベルの変動範囲をＡ／
Ｄ変換器２の変換範囲の１／４にとなるように可変利得
増幅器１を制御することにより、可変利得増幅器１の非
直線性の影響およびＡ／Ｄ変換器２の量子化歪みによる
ＢＥＲの劣化を防ぐことができる。
ＡＧＣ信号発生器５で発生するＡＧＣ信号によって、Ａ
／Ｄ変換器２への平均入力信号レベルの変動範囲をＡ／
Ｄ変換器２の変換範囲の１／４にとなるように可変利得
増幅器１を制御することにより、可変利得増幅器１の非
直線性の影響およびＡ／Ｄ変換器２の量子化歪みによる
ＢＥＲの劣化を防ぐことができる。
【００２９】（実施の形態３）図２は本発明にかかるＡ
ＧＣ回路の第３の実施形態を示すブロック図である。図
２において、１は可変利得増幅器、２は可変利得増幅器
１に接続されたＡ／Ｄ変換器、３はＡ／Ｄ変換器２に接
続され復号処理を行う復号回路、６はＡ／Ｄ変換器２に
接続されたカウンタ、７はカウンタ６に接続された演算
回路、５は演算回路７に接続されたＡＧＣ信号発生器で
その出力は可変利得増幅器１の利得制御端子に接続され
ている。理解しやすいように、図１および図３と同一機
能のブロックには同一の番号を記すようにした。
ＧＣ回路の第３の実施形態を示すブロック図である。図
２において、１は可変利得増幅器、２は可変利得増幅器
１に接続されたＡ／Ｄ変換器、３はＡ／Ｄ変換器２に接
続され復号処理を行う復号回路、６はＡ／Ｄ変換器２に
接続されたカウンタ、７はカウンタ６に接続された演算
回路、５は演算回路７に接続されたＡＧＣ信号発生器で
その出力は可変利得増幅器１の利得制御端子に接続され
ている。理解しやすいように、図１および図３と同一機
能のブロックには同一の番号を記すようにした。
【００３０】図２に示すように構成されたＡＧＣ回路の
動作を説明する。まず、可変利得増幅器１によって増幅
されたアナログ信号がＡ／Ｄ変換器２によってディジタ
ル信号に変換され、復号回路３とカウンタ６に入力され
る。復号回路３に入力された信号は、復号処理がなさ
れ、後段のブロックに送られる。
動作を説明する。まず、可変利得増幅器１によって増幅
されたアナログ信号がＡ／Ｄ変換器２によってディジタ
ル信号に変換され、復号回路３とカウンタ６に入力され
る。復号回路３に入力された信号は、復号処理がなさ
れ、後段のブロックに送られる。
【００３１】カウンタ６は、入力された信号を用いて、
あらかじめ設定された期間内に入力信号があらかじめ設
定されたレベルを越える回数を計数する。演算回路７は
カウンタ６の計数値である出力信号を用いて平均信号レ
ベルを算出する。この算出に当たり、ＯＦＤＭ信号がカ
イ２乗分布になっていることを利用する。
あらかじめ設定された期間内に入力信号があらかじめ設
定されたレベルを越える回数を計数する。演算回路７は
カウンタ６の計数値である出力信号を用いて平均信号レ
ベルを算出する。この算出に当たり、ＯＦＤＭ信号がカ
イ２乗分布になっていることを利用する。
【００３２】ＡＧＣ信号発生器５は、平均信号レベルに
応じたＡＧＣ信号を発生し、可変利得増幅器１の利得を
制御する。可変利得増幅器１の利得はＡＧＣ信号に応じ
て変化し、Ａ／Ｄ変換器２の入力レベルが一定になるよ
うに制御する。
応じたＡＧＣ信号を発生し、可変利得増幅器１の利得を
制御する。可変利得増幅器１の利得はＡＧＣ信号に応じ
て変化し、Ａ／Ｄ変換器２の入力レベルが一定になるよ
うに制御する。
【００３３】図７は、棒グラフで表されるＯＦＤＭ信号
の電圧レベルの分布と、曲線で表されるカイ２乗分布を
示す図である。図から分かるように、一般にＯＦＤＭ信
号の電圧レベルの分布はカイ２乗分布と一致することが
知られている。このことから、ある特定のレベル範囲内
の信号の電力が分かれば、すべての信号レベルの分布を
求めることができる。
の電圧レベルの分布と、曲線で表されるカイ２乗分布を
示す図である。図から分かるように、一般にＯＦＤＭ信
号の電圧レベルの分布はカイ２乗分布と一致することが
知られている。このことから、ある特定のレベル範囲内
の信号の電力が分かれば、すべての信号レベルの分布を
求めることができる。
【００３４】以上述べたように本実施の形態によれば、
Ａ／Ｄ変換後の信号に対して、あらかじめ設定された期
間内にあるあらかじめ設定されたレベルを越える回数を
数えるカウンタと、平均信号レベルを算出する演算回路
を設けることにより、ＡＧＣ信号をディジタル的に処理
して制御することができ、しかも、平均レベルを算出す
るのに複雑な演算を行う必要がなくなり回路が簡単に構
成できる。したがって、検波器およびＬＰＦが不要で、
構成をより簡単にかつ小型に構成でき、しかもＡＧＣ信
号をより正確で容易に制御することができる。
Ａ／Ｄ変換後の信号に対して、あらかじめ設定された期
間内にあるあらかじめ設定されたレベルを越える回数を
数えるカウンタと、平均信号レベルを算出する演算回路
を設けることにより、ＡＧＣ信号をディジタル的に処理
して制御することができ、しかも、平均レベルを算出す
るのに複雑な演算を行う必要がなくなり回路が簡単に構
成できる。したがって、検波器およびＬＰＦが不要で、
構成をより簡単にかつ小型に構成でき、しかもＡＧＣ信
号をより正確で容易に制御することができる。
【００３５】なお、カウンタ６、演算回路７およびＡＧ
Ｃ信号発生器５からなるディジタル回路部を復号回路３
と一体化することによって、さらに回路を小型にでき
る。
Ｃ信号発生器５からなるディジタル回路部を復号回路３
と一体化することによって、さらに回路を小型にでき
る。
【００３６】さらに、変調された信号にレファレンスに
なるようなある定められた送信レベルの定められた形式
の信号が含められている場合は、その信号の期間を用い
てより正確に可変利得増幅器１の利得を制御することが
できる。
なるようなある定められた送信レベルの定められた形式
の信号が含められている場合は、その信号の期間を用い
てより正確に可変利得増幅器１の利得を制御することが
できる。
【００３７】また、演算回路７にカウント数と平均レベ
ルを対照した表を記憶した記憶装置を接続し、カウンタ
６で計数された回数からこの記憶装置に記憶された表を
用いて平均レベルのデータを取りだすことで平均レベル
を算出するようにしても良い。
ルを対照した表を記憶した記憶装置を接続し、カウンタ
６で計数された回数からこの記憶装置に記憶された表を
用いて平均レベルのデータを取りだすことで平均レベル
を算出するようにしても良い。
【００３８】また、演算回路７の動作として、カウンタ
６で計数された回数がある上限の一定値を越えたときに
可変利得増幅器１の利得を１ステップ下げ、ある下限の
一定値を下回ったとき可変利得増幅器１の利得を１ステ
ップ上げるようにＡＧＣ信号を制御する信号を出力する
ようにしても良い。
６で計数された回数がある上限の一定値を越えたときに
可変利得増幅器１の利得を１ステップ下げ、ある下限の
一定値を下回ったとき可変利得増幅器１の利得を１ステ
ップ上げるようにＡＧＣ信号を制御する信号を出力する
ようにしても良い。
【００３９】（実施の形態４）次に、本発明の第４の実
施形態について説明する。この実施形態の回路構成は図
２の第３の実施形態と同様であるので説明は省略する。
施形態について説明する。この実施形態の回路構成は図
２の第３の実施形態と同様であるので説明は省略する。
【００４０】この実施形態が第３の実施形態と異なるの
は、ＡＧＣ信号発生器５で発生するＡＧＣ信号によっ
て、Ａ／Ｄ変換器２への平均入力信号レベルがＡ／Ｄ変
換器２の変換範囲の１／４になるよう可変利得増幅器１
の利得が制御される点である。この際用いられる変換範
囲の考え方や、ＢＥＲ特性はすでに第２の実施形態に関
して図４〜図６で説明した通りであるのでここでは省略
する。
は、ＡＧＣ信号発生器５で発生するＡＧＣ信号によっ
て、Ａ／Ｄ変換器２への平均入力信号レベルがＡ／Ｄ変
換器２の変換範囲の１／４になるよう可変利得増幅器１
の利得が制御される点である。この際用いられる変換範
囲の考え方や、ＢＥＲ特性はすでに第２の実施形態に関
して図４〜図６で説明した通りであるのでここでは省略
する。
【００４１】このように本実施の形態によれば、第３の
実施の形態の回路の利点に加え、ＡＧＣ信号発生器５で
発生するＡＧＣ信号によって、Ａ／Ｄ変換器２への平均
入力信号レベルがＡ／Ｄ変換器２の変換範囲の１／４に
なるよう可変利得増幅器１の利得が制御されているの
で、可変利得増幅器１の非直線性およびＡ／Ｄ変換器２
の量子化歪みによるＢＥＲの劣化を防ぐ利点がある。
実施の形態の回路の利点に加え、ＡＧＣ信号発生器５で
発生するＡＧＣ信号によって、Ａ／Ｄ変換器２への平均
入力信号レベルがＡ／Ｄ変換器２の変換範囲の１／４に
なるよう可変利得増幅器１の利得が制御されているの
で、可変利得増幅器１の非直線性およびＡ／Ｄ変換器２
の量子化歪みによるＢＥＲの劣化を防ぐ利点がある。
【００４２】
【発明の効果】以上説明したように本発明の第１の発明
では、Ａ／Ｄ変換後に積分によって平均信号レベルを計
算する回路と、平均信号レベルの計算値に応じてＡＧＣ
信号を発生する回路を設けているので、ディジタル信号
によってＡＧＣ信号を制御でき、検波器やＬＰＦが不要
になり、回路の小形化が実現でき、集積化に適し、ＡＧ
Ｃ信号を正確かつ容易に制御できる。
では、Ａ／Ｄ変換後に積分によって平均信号レベルを計
算する回路と、平均信号レベルの計算値に応じてＡＧＣ
信号を発生する回路を設けているので、ディジタル信号
によってＡＧＣ信号を制御でき、検波器やＬＰＦが不要
になり、回路の小形化が実現でき、集積化に適し、ＡＧ
Ｃ信号を正確かつ容易に制御できる。
【００４３】第２の発明では、Ａ／Ｄ変換器への平均入
力信号レベルがＡ／Ｄ変換器の変換範囲の１／４になる
よう可変利得増幅器の利得を制御するＡＧＣ信号をＡＧ
Ｃ信号発生回路で発生させるので、第１の発明の利点に
加え、可変利得増幅器の非直線性およびＡ／Ｄ変換器の
量子化歪みによるＢＥＲの劣化を防ぐことができる。
力信号レベルがＡ／Ｄ変換器の変換範囲の１／４になる
よう可変利得増幅器の利得を制御するＡＧＣ信号をＡＧ
Ｃ信号発生回路で発生させるので、第１の発明の利点に
加え、可変利得増幅器の非直線性およびＡ／Ｄ変換器の
量子化歪みによるＢＥＲの劣化を防ぐことができる。
【００４４】第３の発明では、Ａ／Ｄ変換後に、予め設
定された期間に平均信号レベルが予め設定されたレベル
を越えた回数をカウントするカウンタとカウンタ出力か
ら平均信号レベルを計算する回路と、平均信号レベルの
計算値に応じてＡＧＣ信号を発生する回路を設けている
ので、平均信号レベルの計算に複雑な計算が不要にな
り、ディジタル信号によってＡＧＣ信号を制御でき、検
波器やＬＰＦが不要になり、回路の小形化が実現でき、
集積化に適し、ＡＧＣ信号を正確かつ容易に制御でき
る。
定された期間に平均信号レベルが予め設定されたレベル
を越えた回数をカウントするカウンタとカウンタ出力か
ら平均信号レベルを計算する回路と、平均信号レベルの
計算値に応じてＡＧＣ信号を発生する回路を設けている
ので、平均信号レベルの計算に複雑な計算が不要にな
り、ディジタル信号によってＡＧＣ信号を制御でき、検
波器やＬＰＦが不要になり、回路の小形化が実現でき、
集積化に適し、ＡＧＣ信号を正確かつ容易に制御でき
る。
【００４５】第４の発明では、Ａ／Ｄ変換器への平均入
力信号レベルがＡ／Ｄ変換器の変換範囲の１／４になる
よう可変利得増幅器の利得を制御するＡＧＣ信号をＡＧ
Ｃ信号発生回路で発生させるので、第３の発明の利点に
加え、可変利得増幅器の非直線性およびＡ／Ｄ変換器の
量子化歪みによるＢＥＲの劣化を防ぐことができるとい
う効果を有する。
力信号レベルがＡ／Ｄ変換器の変換範囲の１／４になる
よう可変利得増幅器の利得を制御するＡＧＣ信号をＡＧ
Ｃ信号発生回路で発生させるので、第３の発明の利点に
加え、可変利得増幅器の非直線性およびＡ／Ｄ変換器の
量子化歪みによるＢＥＲの劣化を防ぐことができるとい
う効果を有する。
【図１】本発明の一実施の形態にかかる自動利得制御回
路のブロック図
路のブロック図
【図２】本発明の他の実施の形態にかかる自動利得制御
回路のブロック図
回路のブロック図
【図３】従来の自動利得制御回路のブロック図
【図４】Ａ／Ｄ変換器への平均入力信号レベルの範囲を
示す特性図
示す特性図
【図５】非線形増幅器のＢＥＲ特性を示す特性図
【図６】電圧制限と量子化誤差のＢＥＲ特性への影響を
示す特性図
示す特性図
【図７】ＯＦＤＭ信号の電圧分布を示す特性図
１ 可変利得増幅器 ２ Ａ／Ｄ変換器 ３ 復号回路 ４ 演算回路 ５ ＡＧＣ信号発生器 ６ カウンタ ７ 演算回路 ８ 検波器 ９ 低域ろ波器（ＬＰＦ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 裕理 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 國枝 賢徳 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平６−113230（ＪＰ，Ａ) 特開 平６−260861（ＪＰ，Ａ) 特開 平４−255101（ＪＰ，Ａ) 特開 平７−263986（ＪＰ，Ａ) 特開 平３−254510（ＪＰ，Ａ) 特開 平７−79124（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03G 1/00 - 3/34
Claims (3)
- 【請求項１】 入力信号を可変な増幅率で増幅する可変
利得増幅手段と、前記可変利得増幅手段の利得制御信号
を発生させる利得制御信号発生手段と、前記可変利得増
幅手段の出力のアナログ信号をディジタル信号に変換す
るＡ／Ｄ変換手段と、予め設定した期間に前記Ａ／Ｄ変
換手段の出力ディジタル信号が予め設定された値を越え
た回数を計数する計数手段と、前記計数手段の計数値
が、前記計数手段に予め設定された電圧レベル分布の値
を越えたことを判定することによって前記入力信号の信
号レベルの平均値を計算する演算手段とを備え、前記演
算手段の演算結果に基づいて前記可変利得増幅手段の利
得制御信号を発生させることを特徴とする自動利得制御
回路。 - 【請求項２】 前記電圧レベル分布の値が、カイ２乗分
布の値であることを特徴とする請求項１記載の自動利得
制御回路。 - 【請求項３】 前記利得制御信号発生手段は前記可変利
得増幅手段の利得制御後の出力が前記Ａ／Ｄ変換手段の
変換範囲の１／４以内となるような前記利得制御信号を
発生することを特徴とする請求項１または請求項２記載
の自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28947095A JP3211644B2 (ja) | 1995-11-08 | 1995-11-08 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28947095A JP3211644B2 (ja) | 1995-11-08 | 1995-11-08 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09135137A JPH09135137A (ja) | 1997-05-20 |
| JP3211644B2 true JP3211644B2 (ja) | 2001-09-25 |
Family
ID=17743699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28947095A Expired - Fee Related JP3211644B2 (ja) | 1995-11-08 | 1995-11-08 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3211644B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1473831A1 (en) * | 2003-04-28 | 2004-11-03 | CoreOptics, Inc., c/o The Corporation Trust Center | Method and circuit for controlling amplification |
| EP2127098A4 (en) * | 2006-12-25 | 2010-05-19 | Thomson Licensing | METHOD AND DEVICE FOR AUTOMATIC GAIN CONTROL |
| JP2009246587A (ja) | 2008-03-31 | 2009-10-22 | Hitachi Communication Technologies Ltd | Ｏｆｄｍ信号を受信する通信装置、ｏｆｄｍ無線通信システム及びｏｆｄｍ受信方法 |
| KR101544429B1 (ko) | 2008-10-17 | 2015-08-17 | 삼성전자주식회사 | 이동통신 시스템의 이득 제어 장치 및 방법 |
| JP5750067B2 (ja) * | 2012-02-21 | 2015-07-15 | ルネサスエレクトロニクス株式会社 | 制御装置及びデジタル制御電源並びに制御方法 |
-
1995
- 1995-11-08 JP JP28947095A patent/JP3211644B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09135137A (ja) | 1997-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2158474C2 (ru) | Линеаризованная цифровая автоматическая регулировка усиления | |
| JP3534414B2 (ja) | 適応型前置補償器においてベースバンド・デジタル誤差信号を与える装置および方法 | |
| US5021753A (en) | Splatter controlled amplifier | |
| US7869776B2 (en) | Method and apparatus for regulating the transmitted power in multi-rate wireless communication systems | |
| JPH09321559A (ja) | 自動利得制御回路 | |
| JPH06196939A (ja) | 高周波パワーアンプの歪み補償回路 | |
| JPH05507834A (ja) | 無線周波数電力増幅器のクリッピング制御方法および無線周波数通信システム用送信機 | |
| US6968163B2 (en) | Method and transmission circuit for generating a transmission signal | |
| JP2002319870A (ja) | ループゲイン制御方法及び電力増幅回路 | |
| US6700518B2 (en) | Digital switching amplifier | |
| JP2001044860A (ja) | 自動利得制御回路を有する受信器 | |
| US8310304B1 (en) | Power amplifier control system with gain calibration | |
| JP3211644B2 (ja) | 自動利得制御回路 | |
| US7433476B2 (en) | Automatic gain control | |
| JPH08293748A (ja) | 自動利得制御装置及び移動端末機及び自動利得制御方法 | |
| JPH04277909A (ja) | 送信電力制御方法 | |
| JP2004032252A (ja) | 歪補償送信装置 | |
| KR100325137B1 (ko) | 통신 시스템의 디지털 자동이득제어 장치 | |
| JP2000013254A (ja) | 無線機 | |
| KR100469408B1 (ko) | Ｃｄｍａ 시스템의 선형 증폭 장치 및 방법 | |
| GB2320827A (en) | A radio frequency amplifier with linearization and a preceeding clipper | |
| JP3107680B2 (ja) | 線形送信回路 | |
| JP2739796B2 (ja) | 無線送信機の送信信号レベル制御装置 | |
| JP3779196B2 (ja) | デジタルスイッチング増幅器 | |
| JP3029361B2 (ja) | 自動利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |