JP3560997B2 - マイクロプロセッサ回路 - Google Patents
マイクロプロセッサ回路 Download PDFInfo
- Publication number
- JP3560997B2 JP3560997B2 JP33038393A JP33038393A JP3560997B2 JP 3560997 B2 JP3560997 B2 JP 3560997B2 JP 33038393 A JP33038393 A JP 33038393A JP 33038393 A JP33038393 A JP 33038393A JP 3560997 B2 JP3560997 B2 JP 3560997B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- timing
- clock
- timing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の背景】
この発明はマイクロプロセッサ回路に関し、より特定的には内部マイクロプロセッサクロック信号の発生に関する。
【0002】
【関連技術の説明】
マイクロプロセッサ回路は、マイクロプロセッサ内の作業を制御するためのタイミング基準を与えるためのクロック信号を要求する。マイクロプロセッサは典型的には、水晶発振器または他の外部クロック源によって発生された外部クロック信号を受取り、この外部クロック信号を用いて、デューティサイクルが50%で安定度の高い内部クロック信号を発生する。内部で発生されたクロック信号の周波数は外部クロック信号の周波数と同じでもよいし、または外部クロック信号周波数の分数倍または整数倍でもよい。
【0003】
CMOS集積回路マイクロプロセッサは、その適切な動作のために、一般に、各クロックサイクル周期について第1の位相および第2の位相を有する内部クロック信号によってクロック動作されなくてはならない。クロック信号の第1の位相は第1の実行時間期間の間はハイレベルにあり、第2の位相は第2の実行時間期間の間はローレベルにあり、これで各クロックサイクルが完了する。このクロック方式をとる理由は、CMOS集積回路が、回路の第1の部分がクロック信号のハイレベルにある第1の位相の間は活性状態にあり、回路の他の部分がクロック信号のローレベルにある第2の位相の間は活性状態にある回路を含むからである。この理由のために、マイクロプロセッサは典型的には180度位相がずれている一対の内部クロック信号を発生し、一方は回路構成の第1の部分に与えられ、第2の信号は回路構成の他の部分に与えられる。
【0004】
各クロック信号サイクルの第1および第2の位相は、マイクロプロセッサの回路構成の両方の部分がその実行を完了することができるような十分な持続時間を持たなくてはならない。このような部分の各々は、内部速度経路から生じる内部マイクロプロセッサ遅延のために、ある有限な最小実行時間を必要とする。内部クロック信号の周波数を最大にする一方で、マイクロプロセッサの回路構成の両方の部分に対して最小実行時間を確保するために、内部クロック信号のデューティサイクルは典型的には50%に調整され、維持される。
【0005】
上記に加えて、内部速度経路ならびに結果として生じる第1および第2の最小実行時間期間は、集積回路処理パラメータ、マイクロプロセッサ動作温度、およびマイクロプロセッサ動作電源電圧によって大きく影響される。たとえば、マイクロプロセッサは動作温度が上昇するにつれて実行が遅くなる。マイクロプロセッサはまた、動作電源電圧が減少するにつれて実行が遅くなる。これらのうちのいずれかの場合または両方の場合に、第1および第2のクロック信号の位相の持続時間は、増加した第1および第2の最小実行時間期間を含むのに十分な第1および第2の実行時間を与えるように延長されなくてはならない。
【0006】
このようなクロック信号を与えるためのクロックジェネレータは一般に、CMOSマイクロプロセッサ装置において「オンチップ」に設けられる。しかしながら、上述のように、これらは外部クロック源によって発生される入力クロック信号に応答してクロック信号を発生する。外部クロック源がクロック信号を常に正確に与えると信頼できるわけではないので、オンチップクロックジェネレータはクロック信号の第1および第2の位相を与えるように構成されなくてはならない。実際に、外部クロック源は通常、そのデューティサイクルが広い範囲にわたる入力クロック信号を与える。したがって、オンチップクロックジェネレータは、広い範囲のデューティサイクルを有する入力クロック信号に応答してマイクロプロセッサをクロック動作させるためのクロック信号を導出する必要がある。
【0007】
そのデューティサイクルが50%である、180度位相のずれた内部クロック信号を与えるのに加えて、このようなクロック信号の発生に関連していくつかの他の重要な考慮すべき点がある。半導体のダイ自体の上に、単一オンチップクロックジェネレータが、典型的にはマイクロプロセッサチップの中央付近に位置される。この内部クロックジェネレータがどれほどの駆動力を必要とするかの要件は、マイクロプロセッサのダイ上に製造される他の回路構成の型および量ならびにクロック信号の伝達経路に依存する。一般的に、マイクロプロセッサのダイ上に組込まれる回路構成が複雑かつ大規模になるにつれて、内部クロックジェネレータに要求される駆動力は大きくなる。これは電磁妨害雑音(EMI)に悪影響を与え得る。
【0008】
電磁妨害雑音は、ほぼすべての電気回路によって発生される。マイクロプロセッサ回路によって放射されるEMIの量は、クロックおよびクロックによって駆動される他の論理回路によって発生される電流の遷移を含む多くのファクタに基づく。一般に、半導体チップ上の回路は過渡電流の源であり、装置のパッケージ、プリント回路基板、およびプリント回路基板に取付けられるケーブル等の周りの構成要素は、過渡電流の高周波成分を放射するアンテナとして作用する。
【0009】
EMIは2つのモード、すなわち通常モードおよび差動モードのうちの1つで放射し得る。差動モードの放射は、PC基板または類似する構造上に時間的に変化する電流ループが存在するときにおこる。通常モードの放射は、基本的には、たとえば単極アンテナを通る電流の均一な流れである。
【0010】
高周波電流の電流ループは、オンチップクロック回路のため、マイクロプロセッサの付近に設けられる。これは、電流のための帰路(これはクロック信号の負荷を通り、分布容量である)がより均一に分布されている一方で、クロックドライバのための電流駆動源はしばしば集中配置されるからである。電流駆動源が一般に均一でないのは、クロックドライバがチップ上の分離された電源上にあることがあるため、クロックドライバがチップの一方側により近いため、または他に、マイクロプロセッサに対して電源ピンが対称でないことがあるためである。
【0011】
マイクロプロセッサの内部クロックジェネレータによって発生される過渡電流、したがってEMIは、いくつかの理由で大きくなりすぎることがある。第1に、マイクロプロセッサの回路が過去数年にわたって複雑になるにつれ、内部クロックジェネレータの駆動要件も複雑になったためである。内部クロックジェネレータ内のドライバトランジスタは、したがってますます大きい電流レベルを充放電することが要求されている。これは、半導体のダイ上の所与の位置で充放電される大きな電流のために発生されるEMIが大きく増加することに繋がっている。
【0012】
電磁妨害雑音が大きくなりすぎる別の理由は、内部クロックジェネレータが最悪の場合の状況においても駆動要件を満たすように設計されることである。結果として、クロックジェネレータは通常の動作状況においてはかなりオーバドライブされ、その結果電磁妨害雑音が増すことになる。
【0013】
チップ製造業者は典型的には、パッケージ設計技術によってEMIの輻射を制御する。これらの技術は、バイパスコンデンサのためのレール、接地される密閉蓋、パッケージ内の電源/接地プレーンを含む。システムの製造業者は典型的には、PC基板におけるモーティング、別個の電源−接地プレーン、チョーク、デカップリングコンデンサ、およびシールドを含む基板レベルおよびエンクロージャの技術を用いる。これらの技術の多くは、利用するのに比較的費用がかかる。
【0014】
EMIの低減は、FCCクラスBおよび他の要件を満たしたい製造業者にとってはかなり重要な特徴である。FCCクラスBを満たせば、住宅または商業用に装置を用いることができるが、クラスAは工業用のみに制限されている。したがって、クラスBを満たす製品は、はるかに大きな市場を含む。
【0015】
内部クロック周波数もまた、内部マイクロプロセッサクロック信号の発生に関して考慮するべき重要な点である。一般に、内部マイクロプロセッサクロックの速度が増すにつれて、特定のプログラムを実行するのに必要な時間は減少する。ゆえに、比較的高い内部クロック周波数を有するマイクロプロセッサが、高性能および計算集約型のアプリケーションには望ましい。その一方、比較的高速のマイクロプロセッサは通常、設計および製造の両方において、より低速のマイクロプロセッサよりも費用がかかる。さらに、より高速で動作するマイクロプロセッサは典型的には、より低速のものと比較して、より多くの電力を消費する。内部クロック信号の周波数およびエッジレート(スルーレート)もまたEMI輻射に大きく影響する。
【0016】
発生されるEMI、性能およびコストのこれらのトレードオフの結果、マイクロプロセッサの製造業者は通常、さまざまなEMI、電力および速度の目標を満たす、同じマイクロプロセッサファミリーの複数のバージョンを提供する。すなわち、あるバージョンは、高性能および計算集約型のアプリケーションのために、比較的高速で動作し、別のバージョンは、低EMIおよび低電力アプリケーションのためにより低速で動作する。これらの異なるバージョンを提供するために、マイクロプロセッサは典型的には、半導体ダイ上に組み入れられる2つの別個のクロックジェネレータを備えて製造される。マスクプログラミング方法がマイクロプロセッサの製造中に用いられて、クロックジェネレータの一方を可能化し、他方のクロックジェネレータを不能化してもよい。残念ながら、この技術は、マイクロプロセッサのさまざまなバージョンのためにさまざまなの組のマスクが用いられなくてはならないためにいくぶん高価であり、加えて半導体のダイ上のクロックジェネレータのうちの一方が永久的に不能化されるので、かなりのダイの空間が無駄になる。さらに、予め定められた最大周波数の水晶発振器とともに用いられるために、マイクロプロセッサのチップが一旦製造されると、内部最大クロック周波数を変更することはできない。
【0017】
【発明の概要】
この発明に従えば、ソフトウェアによってプログラムされ得るレジスタに依存して内部マイクロプロセッサ回路の速度を変えることを可能にするマイクロプロセッサが提供される。さらに、内部クロックジェネレータの駆動力も、同様にソフトウェアのプログラミングによって変えることができる。マイクロプロセッサのプログラマまたはユーザは、マイクロプロセッサが性能に対する要件に依存して第1の周波数または第2の周波数で動作するように内部クロック速度を変更することができる。低電力消費および低EMIのためにはより低い動作周波数が選択され、一方計算集約型および高性能のアプリケーションにはより高い動作周波数が選択され得る。
【0018】
これらのおよび他の利点がこの発明で達成され、これに従えば、マイクロプロセッサ回路は、第1の周波数を有する第1のタイミング信号および第2の周波数を有する第2のタイミング信号を与えるためのタイミング信号源を含む。マイクロプロセッサの第1の回路領域内の回路構成をクロック動作するための内部クロック信号を発生するクロックジェネレータ回路もまた設けられる。タイミング分散回路がクロックジェネレータ回路に結合され、タイミング信号源から第1および第2のタイミング信号を受取る。タイミング分散回路は、選択信号に依存してクロックジェネレータ回路に第1のタイミング信号または第2のタイミング信号を与えるための切換手段を含む。クロック選択回路がさらにタイミング分散回路に結合され、クロック選択回路は、選択信号が第1の状態にあるときにはクロックジェネレータ回路によって発生された内部クロック信号が第1のタイミング信号から導出され、選択信号が第2の状態にあるときには内部クロック信号が第2のタイミング信号から導出されるように、タイミング分散回路に選択信号を与える。クロック選択信号は、選択信号が第1の状態にあるか、または第2の状態にあるかを制御する、レジスタ等のソフトウェアでプログラム可能な手段を含む。
【0019】
この発明は、詳細な説明および図面を参照して、より容易に理解されるであろう。当業者によって認められるように、この発明はマイクロプロセッサ一般に応用可能であり、開示される特定の実施例に制限されるものではない。
【0020】
【詳細な説明】
下記は現在最良と企図される、この発明を実行するための態様の詳細な説明を含む。この説明は、この発明の単なる例示であると意図され、限定する意味に取られるべきではない。
【0021】
図1を参照すると、分散クロック発生機構を含むマイクロプロセッサ回路10のブロック図が示される。マイクロプロセッサ回路10は、タイミング信号源12、クロック選択回路13、マスタタイミング分散回路14、および複数個の分散クロックジェネレータ回路16−18を含む。分散クロックジェネレータ回路16−18の各々は、ブロック20−25によって表される、マイクロプロセッサの別個の回路領域にクロック動作させる信号を与える。ブロック20−25と示される回路領域は、プログラムカウンタ、内部レジスタ、算術論理演算装置(ALU)、内部キャッシュ、乗算器、および加算器等のマイクロプロセッサの種々のサブセクション内の回路構成を表わす。この実施例においては、分散クロックジェネレータ回路16は、回路領域20および回路領域21にクロック動作させる信号を与える。同様に、クロックジェネレータ回路17は回路領域22および23にクロック動作させる信号を与え、分散クロックジェネレータ回路18は回路領域24および25にクロック動作させる信号を与える。
【0022】
外部クロック信号は、外部クロック入力ライン26でマイクロプロセッサ回路10に受取られ、タイミング信号源12に結合される。外部クロック信号は、水晶発振器または他のクロック源から与えられてもよい。以下の説明から認められるように、タイミング信号源12はマスタタイミング分散回路14に一対のタイミング信号を与え、その第1のものは外部クロック信号と等しい周波数を有し、その他方は外部クロック信号の半分の周波数を有する。タイミング信号源12は、2分周回路およびデューティサイクル制御回路構成を含み、両方のタイミング信号が50%のデューティサイクルで確実に維持されるようにする。
【0023】
クロック選択回路13もまた、マスタタイミング分散回路14に結合され、ユーザが選択可能な種々の周波数でマイクロプロセッサ10が動作することを可能にするクロック速度切換機能を持つように設けられる。クロック速度はソフトウエアのプログラミングによって指定されてもよいし、プログラムの実行中に変更されてもよい。分散クロックジェネレータ回路16−18の各々の駆動力が、選択される動作周波数に基づいて可変であることもまた認められるであろう。このクロック速度選択機能およびクロック選択回路13の他の特徴は、以下に詳細に説明される。
【0024】
マスタタイミング分散回路14は、タイミング信号源12から一対のタイミング信号を受取り、クロック選択回路13から与えられるクロック選択信号に依存して、指定された周波数のマスタタイミング信号を分散クロックジェネレータ回路16−18の各々に与える。分散クロックジェネレータ回路16−18の各々は、それに対応して互いに関して180度位相のずれた一対のクロック信号を発生し、関連する回路領域20−25を駆動する。この回路構成の詳細は以下にさらに説明される。
【0025】
回路領域20−25は、分散クロックジェネレータ回路16−18の各々がその他に関して概ね等しく負荷をかけられるような設計によって規定される。さらに、マスタタイミング分散回路14を分散クロックジェネレータ回路16−18に接続するラインは、概ね等しい長さを有するように構成される。これらの特徴の結果として、分散クロックジェネレータ16−18の各々によって発生されるクロック信号間のスキューを低減する。
【0026】
複数個の分散クロックジェネレータ回路16−18がマイクロプロセッサのダイ上の種々の位置に分散され、その各々が別個の回路領域20−25を駆動するので、このクロックジェネレータ回路の結果として半導体のダイ上の所与の位置で充放電される電流の量は、マイクロプロセッサ回路全体を駆動するように設けられる単一のクロックジェネレータ回路によって所与の位置で充放電されるであろう量と比較するとより少ない。同様に、分散クロックジェネレータ16−18はそれぞれの回路領域20−25に比較的近く位置され得るので、クロック信号を回路領域に結合する信号伝達線の平均の長さが減じられる。したがって、クロックジェネレータにかかる負荷もまた減じられる。結果として、電力消費および電磁妨害雑音が低減され、信号対雑音比が最大になる。
【0027】
さらに、クロックジェネレータが分散されるので、クロックジェネレータへの電流がプロセッサの種々の電源ピンの間でより均一に分散される。これにより、設計者はクロックジェネレータに他のチップ電源と共通の(それから分離されない)電源を供給することができ、クロック駆動源電流がさらに均一に分散されるのを助ける。電源電流がより均一に分散されれば、差動モード電流がより起こりにくくなる。
【0028】
次に、図1のブロックの各々を実現する例示的な回路構成を図2−7を参照して考察する。まず図2−3を参照すると、タイミング信号源12の概略図が示される。この回路は、同期化回路30、分周回路50、およびデューティサイクル制御回路70を含む。外部クロック信号がライン26で受取られ、同期化回路30、分周回路50、およびデューティサイクル制御回路70に結合される。リセット信号がライン27で受取られ、同期化回路30および分周回路50に結合される。ライン51は分周回路50の出力に結合されて、ライン26で与えられる外部クロック信号の周波数の半分の周波数を有する、EPH1と符号を付される第1のタイミング信号を与える。別のライン75がデューティサイクル制御回路70の出力に設けられ、外部クロック信号と同じ周波数を有する、DMPH1と符号を付される第2のタイミング信号を与える。それぞれライン51および75から与えられる第1および第2のタイミング信号EPH1およびDMPH1の両方が、ライン26での外部クロック信号のデューティサイクルにばらつきがあったとしても、50%のデューティサイクルを有する。
【0029】
同期化回路30は、リセット信号の立下りエッジをライン51での第1のタイミング信号EPH1の立上りエッジと同期させるように設けられる。同期化回路30は、ラッチ31−35、インバータ37−44およびNORゲート45を含む。ラッチ31−34の各々は、一対のCMOS転送ゲート、順方向インバータ、およびフィードバックインバータを備えて実現される。ラッチ35は、CMOS転送ゲート、順方向インバータ、および抵抗性フィードバックインバータを備えて実現される。
【0030】
ライン27のリセット信号がハイであれば、マイクロプロセッサシステムはリセットモードにある。リセット信号の立下りエッジで、ライン51で与えられる第1のクロック信号の立上りエッジはそれと同期されなくてはならない。当業者によって認められるであろうように、リセット信号の立下りエッジが起こる4クロックサイクル後に、同期化回路30の出力ライン48でローのパルスが発生され、NORゲート49の入力に与えられる。このパルスは、その間外部クロックパルスがローである持続時間中ずっとローのままである。同期化回路30は、典型的な同期回路であり、当業者には既知である。
【0031】
分周回路50も同様に当業者には既知であり、NANDゲート52、インバータ53−62、CMOS転送ゲート63、および転送ゲート65と順方向インバータ66と、抵抗性フィードバックインバータ67とを用いて実現されるラッチ64を含む。分周回路50は、ライン26で与えられる外部クロック信号の周波数の半分の周波数を有する第1のタイミング信号EPH1をライン51で与える。当業者には、リセット信号がローになりかつライン48で同期化回路30から与えられるパルス信号がローになれば、第1のタイミング信号EPH1がリセット信号の立下りエッジと同期されるように、ライン51の第1のタイミング信号EPH1は移相されることが認められるであろう。
【0032】
デューティサイクル制御回路70は、インバータ71−74およびクロック遅延回路90を含む。デューティサイクル制御回路70は、ライン26で入来する外部クロック信号を受取り、第2のタイミング信号DMPH1をライン75で与える。クロック遅延回路90の以下の説明からよりよく理解されるように、第2のタイミング信号DMPH1は、ライン26で受取られる外部クロック信号と同じ周波数および50%のデューティサイクルを有する。
【0033】
ここで、図4を参照すると、クロック遅延回路90は一般に、ラッチ102、バッファ手段104、遅延手段106および入力調整手段108を含む。ラッチ102は、セット入力112、リセット入力114、および出力116を含む。セット入力112がハイであり、かつリセット入力114がローであれば、ラッチ102はセットされ、出力116がハイレベルになる。逆に、セット入力112がローであり、かつリセット入力114がハイであれば、ラッチはリセットされ、出力116がローになる。このようなラッチは当該分野では周知である。
【0034】
遅延手段106は複数個の直列結合されるインバータ118を含む。各インバータは、クロック遅延回路90が用いられる集積回路の平均ゲート遅延に正比例する遅延に対応する。遅延手段106は、ラッチ102の出力116とラッチのリセット入力114との間に入力調整手段108を介して結合される。バッファ手段104は、インバータ122の出力124でマスタタイミング分散回路14に与えられるべきタイミング信号を与える一対のインバータ120および122を含む。遅延手段は、ラッチ102の出力116での出力タイミング信号をラッチ102のリセット入力114に与えることを遅延するように機能する。50%のデューティサイクルを伴なう出力タイミング信号を与えるために、遅延手段106の遅延は入力信号の周期の半分に選択される。
【0035】
入力調整手段108は、ANDゲート126およびNORゲート128を含む。図4において認められるように、NORゲート128の第1の入力130はANDゲート126の第1の入力134に結合される。NORゲート128の第2の入力132は、ANDゲート126の第2の入力136に結合される。ANDゲート126の第1の入力134およびNORゲート128の第1の入力130は、広い範囲のデューティサイクルのうち、そこから出力タイミング信号が導出されるデューティサイクルを有する外部クロック信号を受取るように結合される。遅延手段106は、ANDゲート126の第2の入力136およびNORゲート128の第2の入力132にインバータ140を介して結合される。この目的のため、インバータ140の入力142は遅延手段106に結合される。
【0036】
上述のように、内部クロック信号によってクロック動作されるべきマイクロプロセッサは、内部クロック信号がハイレベルにあるときに内部クロック信号の第1の位相の間活性状態にある第1の回路部分、および内部クロック信号がローレベルにあるときに内部クロック信号の第2の位相の間活性状態にある第2の回路部分を含む。各回路部分は、結果として第1および第2の位相の間の第1および第2の最小実行時間となる、内部ゲート遅延によって形成される速度経路を含み、各回路部分がそのそれぞれの内部クロック信号の位相の間にその実行を完了することを可能にする。
【0037】
外部クロック信号はラッチ102をセットおよびリセットして、ラッチ102が第2のタイミング信号DMPH1を与えることを引起こす。しかしながら、外部クロック信号は、遅延手段106の出力によって可能化されてラッチがセットまたはリセットされるときにのみラッチ102をセットおよびリセットする。ゆえに、遅延手段106のために選択されるインバータ118の数は、少なくとも第1および第2の最小実行時間の長いほうに等しい遅延時間を表わすべきである。そうすることによって、第2のタイミング信号DMPH1の各位相は、両方の回路部分の速度経路を受入れるのに十分な実行時間を与えることになるだろう。
【0038】
したがって、遅延手段106の遅延時間は、内部クロック信号の各位相のための最小実行時間をとる。各位相の実際の持続時間がプロセッサによって要求される最小実行時間よりも長くてもよいのは、外部クロック信号が遅延手段106の遅延時間よりも長い第1および第2の位相を規定し得るからである。外部クロック信号によって規定される位相のうちの1つが遅延時間よりも長ければ、遅延手段106は、外部クロック信号が次の位相に変わるときまでにはこれがラッチ102をセットまたはリセットされるように可能化してしまっているであろうため、効果を持たない。
【0039】
クロック遅延回路90はまた自己調整することが認められるであろう。自己調整を行なうのは、遅延手段がマイクロプロセッサの速度経路によって表される遅延時間に直接関係してその遅延時間を変化するように構成されるからである。これが起こるのは、各インバータがマイクロプロセッサの平均ゲート遅延に正比例する遅延を表わす複数個の直列結合されるインバータを遅延手段106が含むからである。したがって、速度経路の遅延時間を変える処理パラメータ、温度、および電源電圧の大きさ等のパラメータは、遅延手段106の遅延時間に対して同じ効果を有する。
【0040】
動作において、外部クロック信号がハイであり、かつインバータ140の入力142がローであれば、ラッチ102のセット入力112は、これに対応してハイであり、ラッチ102をセットして出力116をハイにする。外部クロック信号がローレベルにあり、かつインバータ140の入力142がハイであれば、ラッチ102のセット入力112は、これに対応してローであり、ラッチ102のリセット入力114はこれに対応してハイであり、ラッチ102をリセットしてラッチ102の出力116をローにする。
【0041】
タイミング信号源12の上記の説明より、外部クロック信号の半分の周波数を有する第1のタイミング信号EPH1、および外部クロック信号と同じ周波数を有する第2のタイミング信号DMPH1が、マスタタイミング分散回路14に与えられることが明らかである。信号EPH1およびDMPH1は、各々デューティサイクルが調整され、リセット信号と位相同期されている。
【0042】
ここで図5を参照すると、クロック選択回路13が次に考慮される。クロック選択回路13は、マイクロプロセッサのプログラマまたはユーザがマイクロプロセッサの内部作業を制御するために第1の内部タイミング信号EPH1または第2の内部タイミング信号DMPH1のいずれかを選択することを可能にするように設けられる。代替的に、外部の第3のタイミング信号が選択されて内部クロック信号を導出してもよい。この回路は、ラッチ150、インバータ151−161、NANDゲート165−168、およびNORゲート169を含む。
【0043】
マイクロプロセッサ回路が初めにターンオンされれば、ライン170の周波数選択信号は初めはローである。マイクロプロセッサの内部レジスタ171からライン170で周波数選択信号が与えられ、内部クロック速度のソフトウエアによるプログラミングが可能となる。周波数選択信号がローであれば、NANDゲート166の出力は、信号EPH1、DMPH1、およびDRVPH2に関係なく、ハイである。分散クロックジェネレータ回路の図から明らかになるように、信号DRVPH2は、それぞれの回路領域20−25を駆動するのに用いられる出力クロック信号である。NANDゲート166の出力がハイであるため、インバータ154の出力はローになる。ライン180のテスト信号がハイであれば、NANDゲート167の出力はローであり、NANDゲート168の出力はハイである。その結果、信号セレクト1はハイになり、信号/セレクト1(本明細書中のセレクトの前の/は本来は上付バーである)はローになる。同様に、信号セレクト2はローになり、信号/セレクト2はハイになる。さらに、信号セレクト3はローになり、信号/セレクト3はハイになる。マスタタイミング分散回路14の以下の説明から認められるように、これらの信号は、マスタタイミング分散回路14が分散クロックジェネレータ回路16−18の各々への分配のためにタイミング信号源12から第1のタイミング信号EPH1を選択することを引起こす。分散クロックジェネレータ回路16−18の各々は、これに応答して、それぞれの回路領域20−25に与えられるべき、180度位相のずれた一対のクロック信号(DRVPH1およびDRVPH2)を発生する。
【0044】
マイクロプロセッサの速度は内部レジスタ171をハイにセットすることによって変えることができる。このレジスタ位置がセットされれば、NORゲート169の出力が信号EPH1およびDMPH1の立上りエッジでハイになる。NANDゲート166の出力は、信号DRVPH2もハイであれば、これに続いてローになる。NANDゲート166の出力がローになれば、ラッチ150がセットされ、インバータ156の出力はローになり、インバータ157の出力はハイになる。このことは、これに対応してマスタクロック分散回路14が第1のクロック信号EPH1の2倍の周波数を有する第2の内部クロック信号DMPH1を選択することを引起こす。
【0045】
以下の説明からわかるように、ライン180のテスト信号がローにアサートされて、第1または第2のタイミング信号EPH1およびDMPH1のどちらも選択されないように回路を無効にしてもよい。その代わりに、一対のテスト信号(テストPH1およびテストPH2)がテストする目的のためにマスタタイミング分散回路に与えられてもよい。
【0046】
クロック選択回路13のラッチ150は、マイクロプロセッサの内部クロック動作が第1のタイミング信号EPH1によって制御され、その後に2倍の周波数を有する第2のタイミング信号DMPH1に変えられることができるように構成されることが認められる。一旦第2のタイミング信号DMPH1が選択されれば、マイクロプロセッサシステムは第1のタイミング信号EPH1の、より低い周波数での動作に戻るようにリセットされなくてはならない。内部クロック動作は、第1のタイミング信号EPH1の周波数から第2のタイミング信号DMPH1の周波数に、両方のクロック信号がハイであるときのみ、さらに分散クロックジェネレータ回路16−18から与えられるクロック出力信号DRVPH2もハイであるときのみ、切換えることができることもまた認められる。これらの条件は、適切なタイミングを確実に維持し、信号のグリッチの発生を防ぐ。
【0047】
さらに、第1のタイミング信号EPH1が選択されれば、イネーブル信号はローである。第1のタイミング信号の2倍の周波数を有する第2のタイミング信号DMPH1が選択されれば、イネーブル信号はハイにセットされる。以下の説明からわかるように、イネーブル信号は、各分散クロックジェネレータ回路を、より高い周波数で動作するときに内部クロック信号の駆動力が増すように制御するために用いられる。
【0048】
次に、図6を参照すると、マスタタイミング分散回路14の概略図が示される。マスタタイミング分散回路は、インバータ201−204、反転バッファ206−211、ならびにNANDゲート213および214を含む。マスタタイミング分散回路は、タイミング信号源12から信号EPH1およびDMPH1を受取る信号切換回路であり、クロック選択信号に依存して信号EPH1またはDMPH1のいずれかに対応する周波数を有する、出力タイミング信号NPH1およびNPH2をライン215および216で与える。その代わりに、一対のテスト信号テストPH1およびテストPH2が、信号セレクト3がアサートされれば、マスタタイミング分散回路14の出力ラインに切換えられる。これらのテスト信号は、マイクロプロセッサのテスト動作の間制御されてもよい。
【0049】
次に、図7のブロック図を参照して、分散クロックジェネレータ回路16−18を検討する。図7の回路は、分散クロックジェネレータ回路16−18の各々を表わし、ドライバイネーブル回路250および275、ロードライバ論理ブロック300および350、ハイドライバ論理ブロック325および375、ならびにドライバ出力トランジスタ段400、405、410および415を含む。ドライバ出力トランジスタ段の各々は、Pチャネル電界効果トランジスタおよびNチャネル電界効果トランジスタを含む。マスタタイミング分散回路14からのタイミング信号NPH1は、ライン501で受取られ、ロードライバ論理300およびハイドライバ論理325に与えられる。マスタクロック分散回路14からのクロック信号NPH2も同様に、ライン502で受取られ、インバータ504によって反転され、ロードライバ論理350およびハイドライバ論理375に与えられる。信号DRVPH1およびDRVPH2はこれらの信号から導出され、マイクロプロセッサの他の回路構成を駆動することのできる内部クロック信号として用いられる。信号DRVPH1およびDRVPH2は、クロックジェネレータ回路におけるフィードバックループの結果、180度位相がずれている。イネーブル信号もまた、クロックイネーブルブロック250および275でクロック選択13から受取られ、これに対応してこれらがハイドライバ論理ブロック325および375を制御する。イネーブル信号がハイであれば、ドライバ出力トランジスタ段405および415が動作モードにおいて可能化されるように、ドライバイネーブルブロック250および275はハイドライバ論理ブロック325および375を可能化する。イネーブル信号がローであれば、ドライバトランジスタ出力段405および415が非動作モードにおいて不能化されるように、ドライバイネーブルブロック250および275はハイドライバ論理ブロック325および375を不能化する。結果として、第1のタイミング信号EPH1が選択される、マイクロプロセッサの低周波数動作の間、出力段405および415は不能化され、それによって電磁妨害雑音を減じる。タイミング信号DMPH1が選択される、高周波数モードで動作すれば、より大きな駆動力が必要である。結果として、出力段405および415は可能化され、それによりそれぞれの回路領域20−25を駆動するのに十分な駆動力を与える。
【0050】
図8は分散クロックジェネレータ回路を示す概略図である。図7の回路要素に対応するものは同一の符号が付される。回路は、複数個のPチャネル電界効果トランジスタ510−537および複数個のNチャネル電界効果トランジスタ540−567を含む。電圧VCCが各Pチャネルトランジスタの接続されていない端子に与えられ、一方Nチャネルトランジスタの接続されていない端子の各々は接地に接続される。イネーブル信号がローであれば、ドライブイネーブル回路275はハイドライバ回路375を不能化し、ドライブイネーブル回路250はハイドライバ325を不能化する。たとえば、ハイドライバ回路375を不能化するために、トランジスタ513はターンオンし、それによってトランジスタ524および558によって形成されるインバータの出力をローに駆動する。このことは、結果としてトランジスタ533および567によって形成されるインバータの出力をハイに駆動する。出力トランジスタ536は、これにより非動作状態に保持される。同様に、トランジスタ549がターンオンされているため、トランジスタ525および559によって形成されるインバータの出力はハイである。この結果、トランジスタ534および566によって形成されるインバータの出力はローである。出力トランジスタ563は、したがって非動作状態に保持される。
【0051】
一方、ロードライバ回路300および350は、これらのそれぞれの入力タイミング信号NPH1およびNPH2が出力クロック信号DRVPH1およびDRVPH2の状態を制御するように、常に可能化されることが明らかである。たとえば、タイミング信号NPH2がローであれば、トランジスタ515および551によって形成されるインバータの出力はハイであることが認められる。トランジスタ516および552によって形成されるインバータ、ならびにトランジスタ517および553によって形成されるインバータの出力は、したがってローである。出力クロック信号DRVPH1は、この結果ローである。同様に、タイミング信号NPH2がハイになれば、クロック信号DRVPH1もまたハイになる。
【0052】
クロック出力信号DRVPH1およびDRVPH2は、互いに関して180度位相がずれており、それぞれの回路領域20−25に与えられる。クロック信号DRVPH1およびDRVPH2の位相が180度ずれることを確実にするために、フィードバックライン581およびフィードバックライン582が設けられることが認められる。たとえば、フィードバックライン581は、クロック信号DRVPH1がしきい値ロー電圧レベルに達するまでクロック信号DRVPH2がハイにならないことを確実にする。
【0053】
最後に図9を参照すると、図5のクロック選択と類似したクロック選択13の第2の実施例が示される。しかしながら、この実施例では、リセット信号をアサートすることなく第1のタイミング信号EPH1と第2のタイミング信号DMPH1との間で回路が切換わることを可能にする異なるラッチ回路400が用いられる。このように構成されると、ユーザがプログラム実行中に信号EPH1のより低い周波数から信号DMPH1のより高い周波数に切換えることができるだけでなく、マイクロプロセッサ回路をリセットすることなく信号DMPH1の高い周波数から信号EPH1のより低い周波数に周波数をまた変えることができる。
【0054】
上記の開示が十分に解されれば、当業者には種々の変更および変形が明らかになるであろう。好ましい実施例の上記の詳細な説明は、この発明の精神および範囲を単に例示するものとして意図されることが解され、制限する意味に取られるべきではない。クレームされる発明の範囲は、前掲の特許請求の範囲を参照してより適切に規定される。
【図面の簡単な説明】
【図1】分散クロックジェネレータを含むマイクロプロセッサ回路ダイのブロック図である。
【図2】タイミング信号源の概略図である。
【図3】タイミング信号源の概略図である。
【図4】クロック遅延回路の概略図である。
【図5】クロック選択回路の概略図である。
【図6】マスタタイミング分散回路のブロック図である。
【図7】分散クロックジェネレータ回路のブロック図である。
【図8】分散クロックジェネレータ回路の概略図である。
【図9】クロック選択回路の第2の実施例の概略図である。
【符号の説明】
12 タイミング信号源
14 マスタタイミング分散回路
16 分散クロックジェネレータ
17 分散クロックジェネレータ
18 分散クロックジェネレータ
Claims (20)
- マイクロプロセッサ回路であって、
第1の周波数を有する第1のタイミング信号および第2の周波数を有する第2のタイミング信号を与えるためのタイミング信号源と、
マイクロプロセッサの第1の回路領域内の回路構成をクロック動作するための内部クロック信号を発生するためのクロックジェネレータ回路と、
前記クロックジェネレータ回路に結合され、前記タイミング信号源から前記第1および第2のタイミング信号を受けるように結合されるタイミング分散回路とを含み、前記タイミング分散回路は、前記第1のタイミング信号を選択するための第1の状態および前記第2のタイミング信号を選択するための第2の状態を有する選択信号に依存して、前記クロックジェネレータ回路に前記第1のタイミング信号または第2のタイミング信号を与えるための切換手段を含み、さらに
前記タイミング分散回路に結合されるクロック選択回路を含み、前記クロック選択回路は、前記選択信号が第1の状態にあるときには前記クロックジェネレータ回路によって発生された前記内部クロック信号が前記第1のタイミング信号から導出され、かつ前記選択信号が第2の状態にあるときには前記内部クロック信号が前記第2のタイミング信号から導出されるように、前記選択信号を前記タイミング分散回路に与え、前記クロック選択回路は前記第1のタイミング信号および前記第2のタイミング信号を受けるように前記タイミング信号源に結合され、かつ前記内部クロック信号を受けるように前記クロックジェネレータ回路に結合され、前記クロック選択回路は、前記第1のタイミング信号、前記第2のタイミング信号、および前記内部クロック信号が予め定められた状態で前記選択信号を切換えて、それにより、内部クロック信号が発振し続け、かつ内部クロック信号上でのタイミンググリッチを発生させずに前記第1および第2のタイミング信号の間の切換が達成されるためのラッチを含み、前記クロック選択回路は、前記選択信号が第1の状態にあるか、または第2の状態にあるかを制御する、前記マイクロプロセッサのユーザがソフトウェアでプログラミングして設定される制御手段を含む、マイクロプロセッサ回路。 - 前記ソフトウェアでプログラミング設定される、前記クロック選択回路の前記制御手段がレジスタである、請求項1に記載のマイクロプロセッサ回路。
- 前記タイミング信号源が前記外部クロック源によって発生された外部クロック信号を受け、前記外部クロック信号を用いて前記第1および第2のタイミング信号を発生する、請求項1に記載のマイクロプロセッサ回路。
- 前記タイミング信号源が、前記外部クロック信号から前記第1および第2のタイミング信号を発生するためのタイミング信号経路内で結合されたデューティサイクル制御回路を含む、請求項3に記載のマイクロプロセッサ回路。
- 前記タイミング信号源が前記タイミング信号経路内で前記デューティサイクル制御回路に結合された分周回路をさらに含む、請求項4に記載のマイクロプロセッサ回路。
- 前記クロックジェネレータ回路が、前記第1および第2のタイミング信号を受けるように前記タイミング分散回路に結合された駆動力可変ドライバ回路を含む、請求項1に記載のマイクロプロセッサ回路。
- 前記クロックジェネレータ回路が、第1のドライバ回路および前記第1のドライバ回路に並列に接続された第2のドライバ回路を含み、前記第1および第2のドライバ回路の両者は、前記選択信号に従って前記第1および第2のタイミング信号から選択されたタイミング信号を受けるように前記タイミング分散回路に結合され、イネーブル回路は前記選択信号を受けるように前記クロック選択回路に結合され、かつ第2のドライバ回路に結合されて、前記選択信号が第1の状態にあるときには第2のドライバ回路を可能化し、前記選択信号が第2の状態にあるときには前記第2のドライバ回路を不能化する、請求項1に記載のマイクロプロセッサ回路。
- マイクロプロセッサ回路であって、
第1の周波数を有する第1のタイミング信号および第2の周波数を有する第2のタイミング信号を与えるためのタイミング信号源と、
複数の分散回路領域とを含み、前記領域は複数の内部クロック信号の内部クロック信号によって駆動される回路構成を含み、さらに
複数の分散クロックジェネレータ回路を含み、前記クロックジェネレータ回路は前記マイクロプロセッサの複数の回路領域の回路領域内の回路構成をクロック動作するための内部クロック信号を発生するためのものであり、さらに
前記複数のクロックジェネレータ回路に結合され、前記タイミング信号源から前記第1および第2のタイミング信号を受けるように結合されたタイミング分散回路を含み、前記タイミング分散回路は、前記第1のタイミング信号を選択するための第1の状態および前記第2のタイミング信号を選択するための第2の状態を有する選択信号に依存して、前記複数のクロックジェネレータ回路に前記第1のタイミング信号または前記第2のタイミング信号を与えるための切換手段を含み、さらに
前記タイミング分散回路に結合されたクロック選択回路を含み、前記クロック選択回路は、前記選択信号が第1の状態にあるときには前記複数のクロックジェネレータ回路によって発生された前記内部クロック信号が前記第1のタイミング信号から導出され、かつ前記選択信号が第2の状態にあるときには前記内部クロック信号が前記第2のタイミング信号から導出されるように前記選択信号を前記タイミング分散回路に与え、前記クロック選択回路は前記第1のタイミング信号および前記第2のタイミング信号を受けるように前記タイミング信号源に結合され、かつ前記内部クロック信号を受けるように前記クロックジェネレータ回路に結合され、前記クロック選択回路は、前記第1のタイミング信号、前記第2のタイミング信号、および前記内部クロック信号が予め定められた状態で前記選択信号を切換え、それにより、内部クロック信号が発振し続け、かつ内部クロック信号上でのタイミンググリッチを発生させずに前記第1および第2のタイミング信号の間の切換が達成されるためのラッチを含み、前記クロック選択回路は、前記選択信号が前記第1の状態にあるか、または前記第2の状態にあるかを制御する、マイクロプロセッサのユーザがソフトウェアでプログラミングして設定される制御手段を含む、マイクロプロセッサ回路。 - ソフトウェアでプログラミング設定される、前記クロック選択回路の制御手段がレジスタである、請求項8に記載のマイクロプロセッサ回路。
- 前記タイミング信号源が、前記外部クロック源によって発生された外部クロック信号を受け、この外部クロック信号を用いて前記第1および第2のタイミング信号を発生する、請求項8に記載のマイクロプロセッサ回路。
- 前記タイミング信号源が、前記外部クロック信号から前記第1および第2のタイミング信号を発生するためにタイミング信号経路内に結合されたデューティサイクル制御回路を含む、請求項10に記載のマイクロプロセッサ回路。
- 前記タイミング信号源が、前記タイミング信号経路内で前記デューティサイクル制御回路に結合された分周回路をさらに含む、請求項11に記載のマイクロプロセッサ回路。
- 前記クロックジェネレータ回路が、前記第1および第2のタイミング信号を受けるように前記タイミング分散回路に結合された駆動力可変ドライバ回路を含む、請求項8に記載のマイクロプロセッサ回路。
- 前記複数のクロックジェネレータ回路のクロックジェネレータ回路が、第1のドライバ回路および前記第1のドライバ回路と並列に接続された第2のドライバ回路を含み、前記第1および第2のドライバ回路の両者は、前記選択信号に従って前記第1および第2のタイミング信号から選択されたタイミング信号を受けるように前記タイミング分散回路に結合され、イネーブル回路は前記選択信号を受けるように前記クロック選択回路に結合され、かつ前記第2のドライバ回路に結合されて、前記選択信号が前記第1の状態にあるときには前記第2のドライバ回路を可能化し、前記選択信号が前記第2の状態にあるときには前記第2のドライバ回路を不能化する、請求項8に記載のマイクロプロセッサ回路。
- 前記複数の分散クロックジェネレータ回路の各々のクロックジェネレータ回路が、180度位相がずれている1対のクロック信号を発生する、請求項8に記載のマイクロプロセッサ回路。
- 前記タイミング信号源が外部クロック信号を受け、前記複数の分散クロックジェネレータ回路の各々のクロックジェネレータ回路にマスタタイミング信号を発生する、請求項8に記載のマイクロプロセッサ回路。
- 前記タイミング信号源から前記複数の分散クロックジェネレータ回路に前記マスタタイミング信号を結合する複数の信号伝達線をさらに含み、前記複数の信号伝達線は実質的に長さが等しい、請求項16に記載のマイクロプロセッサ回路。
- マイクロプロセッサ回路であって、
第1の周波数を有する第1のタイミング信号および第2の周波数を有する第2のタイミング信号を発生するタイミング信号源と、
前記マイクロプロセッサの回路領域内の回路構成をクロック動作するための内部クロック信号を発生するクロックジェネレータ回路と、
前記クロックジェネレータ回路に結合され、前記タイミング信号源から前記第1および第2のタイミング信号を受けるように結合されたタイミング分散回路とを含み、前記タイミング分散回路は、前記第1のタイミング信号を選択するための第1の状態および前記第2のタイミング信号を選択するための第2の状態を有する選択信号に依存して、前記クロックジェネレータ回路に前記第1のタイミング信号または前記第2のタイミング信号を与えるためのスイッチを含み、さらに
前記クロック選択回路が前記タイミング分散回路に前記選択信号を与え、前記選択信号が第1の状態にあるときには前記クロックジェネレータ回路によって発生された前記内部クロック信号が前記第1のタイミング信号から導出され、かつ前記選択信号が第2の状態にあるときには前記内部クロック信号が前記第2のタイミング信号から導出されるように、前記タイミング分散回路に結合されたクロック選択回路を含み、前記クロック選択回路は前記第1のタイミング信号および前記第2のタイミング信号を受けるように前記タイミング信号源に結合され、かつ前記内部クロック信号を受けるように前記クロックジェネレータ回路に結合され、前記クロック選択回路は、前記第1のタイミング信号、前記第2のタイミング信号、および前記内部クロック信号が予め定められた状態で前記選択信号を切換え、それにより、内部クロック信号が発振し続け、かつ内部クロック信号上でのタイミンググリッチを発生させずに前記第1および第2のタイミング信号の間の切換が達成されるためのラッチを含む、マイクロプロセッサ回路。 - マイクロプロセッサ回路であって、
第1の周波数で第1のタイミング信号を与え、第2の周波数で第2のタイミング信号を与えるタイミング信号源と、
前記マイクロプロセッサの回路領域内の回路構成を駆動するための内部クロック信号を発生するクロックジェネレータ回路と、
前記第1および第2のタイミング信号を受けるように前記タイミング信号源に結合され、前記内部クロック信号を受けるように前記クロックジェネレータ回路に結合されたクロック選択回路とを含み、前記クロック選択回路は、選択信号が前記第1のタイミング信号を選択するための第1の状態にあるかまたは前記第2のタイミング信号を選択するための第2の状態にあるかを制御する、マイクロプロセッサのユーザがソフトウェアでプログラミングして設定される制御手段とを含み、前記クロック選択回路は、前記第1のタイミング信号、前記第2のタイミング信号、および前記内部クロック信号が予め定められた状態であることに応じて前記選択信号を切換え、それにより、前記内部クロック信号が発振し続けながら、前記第1および第2のタイミング信号の間の切換が達成されるためのラッチをさらに含み、さらに
タイミング分散回路を含み、前記タイミング分散回路は、
前記第1および第2のタイミング信号を受けるように前記タイミング信号源に結合され、前記選択信号を受けるように前記クロック選択回路に結合され、かつ前記タイミング分散回路内のスイッチによって選択されたタイミング信号を与えるように前記クロックジェネレータ回路に結合され、前記スイッチは、前記選択信号が前記第1の状態にあるときには前記クロックジェネレータ回路によって発生された前記内部クロック信号が前記第1のタイミング信号から導出され、前記選択信号が前記第2の状態にあるときには前記内部クロック信号が前記第2のタイミング信号から導出されるように、前記第1のタイミング信号または前記第2のタイミング信号を選択する、マイクロプロセッサ回路。 - 外部クロック信号周波数の外部クロック信号を発生する外部クロック信号源に接続するための外部クロック入力ラインを有するマイクロプロセッサ回路であって、前記回路は、
前記外部クロック入力ラインに結合され、前記外部クロック信号周波数と実質的に等しい周波数を有する第1のタイミング信号および前記第1のタイミング信号周波数から分周された周波数を有する第2のタイミング信号を発生するタイミング信号源と、
前記マイクロプロセッサ回路の回路領域内の回路構成を駆動するための内部クロック信号を発生するクロックジェネレータ回路と、
前記第1および第2のタイミング信号を受けるように前記タイミング信号源に結合され、前記内部クロック信号を受けるように前記クロックジェネレータ回路に結合されたクロック選択回路とを含み、前記クロック選択回路は、選択信号が第1のタイミング信号を選択するための第1の状態にあるか、または前記第2のタイミング信号を選択するための第2の状態にあるかを制御する、マイクロプロセッサのユーザがソフトウェアでプログラミングして設定される制御手段とを含み、前記クロック選択回路は、前記第1のタイミング信号、前記第2のタイミング信号、および前記内部クロック信号が予め定められた状態であることに応じて前記選択信号を切換え、それにより、前記内部クロック信号が発振し続けながら、前記第1および第2のタイミング信号の間の切換が達成されるためのラッチをさらに含み、さらに
タイミング分散回路を含み、前記タイミング分散回路は、
前記第1および第2のタイミング信号を受けるように前記タイミング信号源に結合され、前記選択信号を受けるように前記クロック選択回路に結合され、かつ前記タイミング分散回路内のスイッチによって選択されたタイミング信号を与えるように前記クロックジェネレータ回路に結合され、前記スイッチは、前記選択信号が前記第1の状態にあるときには前記クロックジェネレータ回路によって発生された内部クロック信号が第1のタイミング信号から導出され、前記選択信号が前記第2の状態にあるときには前記内部クロック信号が第2のタイミング信号から導出されるように第1のタイミング信号または第2のタイミング信号を選択する、マイクロプロセッサ回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US99747792A | 1992-12-28 | 1992-12-28 | |
US997477 | 1992-12-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06230848A JPH06230848A (ja) | 1994-08-19 |
JP3560997B2 true JP3560997B2 (ja) | 2004-09-02 |
Family
ID=25544079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33038393A Expired - Lifetime JP3560997B2 (ja) | 1992-12-28 | 1993-12-27 | マイクロプロセッサ回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5561792A (ja) |
EP (1) | EP0613074B1 (ja) |
JP (1) | JP3560997B2 (ja) |
DE (1) | DE69317758T2 (ja) |
ES (1) | ES2113498T3 (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2289147B (en) * | 1994-04-25 | 1998-04-15 | Advanced Risc Mach Ltd | Testing data processing apparatus |
US7167993B1 (en) | 1994-06-20 | 2007-01-23 | Thomas C Douglass | Thermal and power management for computer systems |
US5752011A (en) | 1994-06-20 | 1998-05-12 | Thomas; C. Douglas | Method and system for controlling a processor's clock frequency in accordance with the processor's temperature |
JP3468592B2 (ja) * | 1994-08-10 | 2003-11-17 | 富士通株式会社 | クロック信号発生回路 |
US5678065A (en) * | 1994-09-19 | 1997-10-14 | Advanced Micro Devices, Inc. | Computer system employing an enable line for selectively adjusting a peripheral bus clock frequency |
EP0809825A1 (en) * | 1995-02-14 | 1997-12-03 | Vlsi Technology, Inc. | Method and apparatus for reducing power consumption in digital electronic circuits |
US5805871A (en) * | 1995-07-21 | 1998-09-08 | Ricoh Company Ltd. | System and method for phase-synchronous, flexible-frequency clocking and messaging |
JPH09305569A (ja) * | 1996-01-17 | 1997-11-28 | Texas Instr Inc <Ti> | Cpuの動作特性に応じてコンピュータの動作を制御する方法と装置 |
US5742832A (en) * | 1996-02-09 | 1998-04-21 | Advanced Micro Devices | Computer system with programmable driver output's strengths responsive to control signal matching preassigned address range |
US5815725A (en) * | 1996-04-03 | 1998-09-29 | Sun Microsystems, Inc. | Apparatus and method for reducing power consumption in microprocessors through selective gating of clock signals |
US5774704A (en) * | 1996-07-29 | 1998-06-30 | Silicon Graphics, Inc. | Apparatus and method for dynamic central processing unit clock adjustment |
US5768571A (en) * | 1996-08-29 | 1998-06-16 | Vlsi Technology, Inc. | System and method for altering the clock frequency to a logic controller controlling a logic device running at a fixed frequency slower than a computer system running the logic device |
US6185723B1 (en) * | 1996-11-27 | 2001-02-06 | International Business Machines Corporation | Method for performing timing analysis of a clock-shaping circuit |
US6014510A (en) * | 1996-11-27 | 2000-01-11 | International Business Machines Corporation | Method for performing timing analysis of a clock circuit |
US5774706A (en) * | 1996-12-13 | 1998-06-30 | International Business Machines Corporation | High speed PCI bus utilizing TTL compatible signaling |
US5732027A (en) * | 1996-12-30 | 1998-03-24 | Cypress Semiconductor Corporation | Memory having selectable output strength |
US5881297A (en) * | 1996-12-31 | 1999-03-09 | Intel Corporation | Apparatus and method for controlling clocking frequency in an integrated circuit |
US6161175A (en) * | 1997-04-16 | 2000-12-12 | Samsung Electronics Co., Ltd. | Computer system using software to establish set-up values of a central processing unit and a control method thereof |
US5918073A (en) * | 1997-06-27 | 1999-06-29 | Advanced Micro Devices, Inc. | System and method for equalizing data buffer storage and fetch rates of peripheral devices |
US5828870A (en) * | 1997-06-30 | 1998-10-27 | Adaptec, Inc. | Method and apparatus for controlling clock skew in an integrated circuit |
US6005429A (en) * | 1998-07-17 | 1999-12-21 | National Semiconductor Corporation | Icc current electromagnetic interference choke with multiple choking levels |
US6952783B2 (en) * | 2001-11-14 | 2005-10-04 | Intel Corporation | Multiple return terminal power supply methods and apparatus |
US7296170B1 (en) | 2004-01-23 | 2007-11-13 | Zilog, Inc. | Clock controller with clock source fail-safe logic |
CN100565422C (zh) | 2004-01-29 | 2009-12-02 | Nxp股份有限公司 | 可编程且可中止的时钟发生单元 |
US7434171B2 (en) * | 2004-03-25 | 2008-10-07 | Intel Corporation | Performance control apparatus |
US7888962B1 (en) | 2004-07-07 | 2011-02-15 | Cypress Semiconductor Corporation | Impedance matching circuit |
DE102005044115A1 (de) * | 2005-08-01 | 2007-02-15 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | GALS-Schaltung und Verfahren zum Betrieb einer GALS-Schaltung |
US8036846B1 (en) | 2005-10-20 | 2011-10-11 | Cypress Semiconductor Corporation | Variable impedance sense architecture and method |
US7876133B1 (en) | 2006-09-27 | 2011-01-25 | Cypress Semiconductor Corporation | Output buffer circuit |
US7629828B1 (en) * | 2007-04-27 | 2009-12-08 | Zilog, Inc. | Glitch-free clock multiplexer that provides an output clock signal based on edge detection |
US8909961B2 (en) | 2011-11-29 | 2014-12-09 | Ati Technologies Ulc | Method and apparatus for adjusting power consumption level of an integrated circuit |
US9547329B2 (en) * | 2012-06-01 | 2017-01-17 | Igt | Digital spread spectrum technique for electromagnetic emission reduction |
US11848070B2 (en) * | 2021-11-10 | 2023-12-19 | Micron Technology, Inc. | Memory with DQS pulse control circuitry, and associated systems, devices, and methods |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4291242A (en) * | 1979-05-21 | 1981-09-22 | Motorola, Inc. | Driver circuit for use in an output buffer |
JPS63110811A (ja) * | 1986-10-28 | 1988-05-16 | Mitsubishi Electric Corp | クロツクジエネレ−タ |
EP0270296A3 (en) * | 1986-12-01 | 1990-02-07 | Fujitsu Limited | Semiconductor logic circuit |
JPH0815210B2 (ja) * | 1987-06-04 | 1996-02-14 | 日本電気株式会社 | マスタスライス方式集積回路 |
JPS6467940A (en) * | 1987-09-08 | 1989-03-14 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
JP2614877B2 (ja) * | 1987-11-20 | 1997-05-28 | 株式会社日立製作所 | 半導体集積回路装置 |
JPH07114348B2 (ja) * | 1987-12-11 | 1995-12-06 | 日本電気株式会社 | 論理回路 |
US4816700A (en) * | 1987-12-16 | 1989-03-28 | Intel Corporation | Two-phase non-overlapping clock generator |
JPH01251738A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | スタンダードセル |
JPH07120225B2 (ja) * | 1988-04-15 | 1995-12-20 | 富士通株式会社 | 半導体回路装置 |
JPH0229124A (ja) * | 1988-07-19 | 1990-01-31 | Toshiba Corp | スタンダードセル |
JPH0736422B2 (ja) * | 1988-08-19 | 1995-04-19 | 株式会社東芝 | クロック供給回路 |
US4965471A (en) * | 1989-06-26 | 1990-10-23 | Eastman Kodak Company | BI-CMOS clock driver with reduced crossover current |
US5001731A (en) * | 1989-10-02 | 1991-03-19 | Motorola, Inc. | Method and apparatus for eliminating clockskew race condition errors |
US5058132A (en) * | 1989-10-26 | 1991-10-15 | National Semiconductor Corporation | Clock distribution system and technique |
US5079440A (en) * | 1990-03-15 | 1992-01-07 | Intel Corporation | Apparatus for generating computer clock pulses |
US5077676A (en) * | 1990-03-30 | 1991-12-31 | International Business Machines Corporation | Reducing clock skew in large-scale integrated circuits |
US5073730A (en) * | 1990-04-23 | 1991-12-17 | International Business Machines Corporation | Current transient reduction for vlsi chips |
JPH04113718A (ja) * | 1990-09-04 | 1992-04-15 | Fujitsu Ltd | ヒットレス・クロック切替装置 |
DE4029598A1 (de) * | 1990-09-19 | 1992-03-26 | Philips Patentverwaltung | Schaltungsanordnung zur zeitweisen verzoegerung des programmablaufs in einem mikroprozessor |
EP0556198B1 (en) * | 1990-11-09 | 1995-08-16 | Wang Laboratories Inc. | System clock speed controller |
US5260979A (en) * | 1991-05-28 | 1993-11-09 | Codex Corp. | Circuit and method of switching between redundant clocks for a phase lock loop |
US5153450A (en) * | 1991-07-16 | 1992-10-06 | Samsung Semiconductor, Inc. | Programmable output drive circuit |
-
1993
- 1993-11-22 DE DE69317758T patent/DE69317758T2/de not_active Expired - Lifetime
- 1993-11-22 EP EP93309301A patent/EP0613074B1/en not_active Expired - Lifetime
- 1993-11-22 ES ES93309301T patent/ES2113498T3/es not_active Expired - Lifetime
- 1993-12-27 JP JP33038393A patent/JP3560997B2/ja not_active Expired - Lifetime
-
1995
- 1995-11-14 US US08/557,244 patent/US5561792A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69317758T2 (de) | 1998-10-29 |
EP0613074B1 (en) | 1998-04-01 |
EP0613074A1 (en) | 1994-08-31 |
ES2113498T3 (es) | 1998-05-01 |
US5561792A (en) | 1996-10-01 |
DE69317758D1 (de) | 1998-05-07 |
JPH06230848A (ja) | 1994-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3560997B2 (ja) | マイクロプロセッサ回路 | |
US5444407A (en) | Microprocessor with distributed clock generators | |
JP5905243B2 (ja) | 集積回路、クロックゲート回路、および方法 | |
US6320418B1 (en) | Self-timed pipelined datapath system and asynchronous signal control circuit | |
US5974560A (en) | Information processor and information processing system utilizing clock signal | |
US5336939A (en) | Stable internal clock generation for an integrated circuit | |
JP2004348573A (ja) | クロック生成回路およびそれを含むシステム | |
JPH05233275A (ja) | マイクロプロセッサ | |
US5517147A (en) | Multiple-phase clock signal generator for integrated circuits, comprising PLL, counter, and logic circuits | |
US20080284476A1 (en) | Techniques for integrated circuit clock management using pulse skipping | |
WO2004010579A1 (en) | Apparatus and method for duty cycle correction | |
US20080284474A1 (en) | Techniques for integrated circuit clock management | |
JP2003044349A (ja) | レジスタ及び信号生成方法 | |
JPH06202756A (ja) | クロック逓倍回路を備えた安定クロック発生回路 | |
US6771134B2 (en) | Frequency control for clock generating circuit | |
US6985041B2 (en) | Clock generating circuit and method | |
JPH10214131A (ja) | クロック機構 | |
JPH11145786A (ja) | フリップフロップのリセット回路 | |
US6252449B1 (en) | Clock distribution circuit in an integrated circuit | |
JP4245136B2 (ja) | ジッター発生回路及び半導体装置 | |
JP2006074306A (ja) | 半導体集積回路 | |
US20080258782A1 (en) | Oscillating divider topology | |
KR101621761B1 (ko) | 다중 주파수 클럭을 가지는 파이프라인 회로 장치 | |
CN114465604A (zh) | 半导体电路 | |
JP3667461B2 (ja) | パルス生成回路およびそれを搭載した半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040527 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |