JP3558565B2 - 不揮発性半導体装置の製造方法 - Google Patents
不揮発性半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3558565B2 JP3558565B2 JP31741099A JP31741099A JP3558565B2 JP 3558565 B2 JP3558565 B2 JP 3558565B2 JP 31741099 A JP31741099 A JP 31741099A JP 31741099 A JP31741099 A JP 31741099A JP 3558565 B2 JP3558565 B2 JP 3558565B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- tunnel insulating
- heat treatment
- thickness
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 56
- 239000007789 gas Substances 0.000 claims description 41
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 39
- 238000005121 nitriding Methods 0.000 claims description 32
- 229910052757 nitrogen Inorganic materials 0.000 claims description 25
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 239000012298 atmosphere Substances 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 239000011261 inert gas Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 230000014759 maintenance of location Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910018557 Si O Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
- H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
- H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は、不揮発性半導体装置の製造方法に関し、特にトンネル絶縁膜の形成工程に特徴を有する不揮発性半導体装置の製造方法に関する。
【0002】
【従来の技術】
フラッシュメモリやEPROM等の不揮発性半導体装置においては、情報の書き込み・消去の際、基板と浮遊ゲート間でトンネル絶縁膜を介して電子の注入・放出が行われる。このときトンネル絶縁膜には高電界によるストレスがかかるため、情報の書き込み・消去を繰り返すことにより、トンネル絶縁膜の劣化が進行し、情報の保持特性が低下するという問題がある。
【0003】
近年、素子の信頼性向上や長寿命化とともに素子動作の高速化がますます求められている。しかし、高速で書き込み・消去を行うことはトンネル絶縁膜の劣化を加速することになる。また、高速化のためにはトンネル絶縁膜は薄いほうが好ましいが、薄くすると信頼性の低下を招く。このように、高速化と信頼性との間にはトレードオフの関係があるため、トンネル絶縁膜の劣化の問題は、素子の信頼性や寿命だけでなく動作特性の向上の点でも大きな問題となっている。
【0004】
従来、このような問題を解決するために、トンネル絶縁膜として、シリコン窒化酸化膜を用いることが提案されている。
【0005】
例えば、特開平7−193059号公報には、シリコン基板上に酸素ガスを用いてパイロジェニック酸化してシリコン酸化膜を形成した後、密閉型の抵抗加熱炉内でN2とN2Oを大気圧で流して1000℃で加熱して、厚さ7.5nm程度のトンネル絶縁膜を形成することが開示されている。窒化性ガスとしては、N2O以外にNO、NO2が記載され、窒化性ガスの圧力は大気圧以下に減圧してもよいことが記載されている。また、熱処理温度については950℃〜1050℃で行うことが記載されている。
【0006】
また、特開平9−139437号公報には、トンネル酸化膜を次のようにして形成することが開示されている。まず、シリコン基板上に第1二酸化シリコン層(厚さ3.5nm)を形成した後にアルゴン雰囲気中でアニールする。次いで、この第1二酸化シリコン層の下に第2二酸化シリコン層(厚さ3nm)を形成し、続いてアルゴン雰囲気中でアニールする。その後、N2O雰囲気で、800〜1200℃で窒化を行う。その結果、厚さ9.5nmの窒化酸化物誘電体層(トンネル絶縁膜)を得ている。N2Oに代えてNOを用いてもよいことも記載されている。
【0007】
【発明が解決しようとする課題】
上記の公報には、トンネル絶縁膜の形成方法として、シリコン基板上にシリコン酸化膜を形成後、N2O等の窒化雰囲気で熱処理を行うことが記載されている。しかしながら、従来、シリコン窒化酸化膜から成るトンネル絶縁膜を形成する際、所定の熱処理装置を用いて所望の素子特性が得られる熱処理条件を見つけるためには、一度素子を有る程度まで作製してからその素子特性を評価する必要があった。そのため、所望の素子特性が得られる熱処理条件が見つかるまで素子の作製および評価を繰り返す必要があり、所望の熱処理条件を得るために時間と労力を要していた。また、熱処理条件を決定した後においても、トンネル絶縁膜の形成直後に、形成されたトンネル絶縁膜が所望の素子特性を発揮させ得るものかどうかを適宜確認することができないため、信頼性の低い素子を形成する可能性があり、歩留まりを低下させる虞があった。
【0008】
そこで本発明の目的は、所望の素子特性を発揮させ得るトンネル絶縁膜を有する不揮発性半導体装置を容易に作製可能な製造方法を提供することにある。
【0010】
【課題を解決するための手段】
本発明は、シリコン基板上にトンネル絶縁膜を介して設けられた浮遊ゲートと、該浮遊ゲート上にゲート間絶縁膜を介して設けられた制御ゲートを有する不揮発性半導体装置の製造方法であって、
シリコン基板表面にシリコン酸化膜を形成し、続いて酸化窒素を含む窒化性ガス雰囲気下で熱処理を行い窒化領域を形成することによってトンネル絶縁膜を形成する工程を有し、
前記窒化性ガス雰囲気下での熱処理は、形成しようとするトンネル絶縁膜の厚さにおいて該トンネル絶縁膜中に下記(1)式
CN ≧ −1.02T+13.4 (1)
CN:トンネル絶縁膜中の窒素原子濃度(atomic%)
T :トンネル絶縁膜の厚さ(nm)
を満たす窒素原子濃度を有する窒化領域が形成されるように、前記窒化性ガスの圧力および熱処理温度を調整することを特徴とする不揮発性半導体装置の製造方法に関する。
【0011】
【発明の実施の形態】
以下、本発明の好適な実施の形態をフラッシュメモリの製造方法を例に挙げて説明する。
【0012】
まず、図1(a)に示すように、シリコン基板1上に常法により素子分離2を形成し、シリコン基板表面に熱酸化法等によりシリコン酸化膜を形成する。続いて、しきい値を調整するために、このシリコン酸化膜を介してシリコン基板表面にボロン等の不純物のイオン注入を行う。次いで、このシリコン酸化膜を除去した後、熱酸化法等によりシリコン酸化膜3aを形成する。
【0013】
次に、図1(b)に示すように、酸化窒素を含む窒化性ガス雰囲気下で熱処理を行い窒化領域3bを形成することによってトンネル絶縁膜3を形成する。このとき、トンネル絶縁膜の所定の厚さにおいてトンネル絶縁膜中に上記(1)式を満たす窒素原子濃度を有する窒化領域が形成されるように、熱処理時間、窒化性ガスの圧力および熱処理温度を調整する。
【0014】
次に、図1(c)に示すように、全面に、CVD法により後に浮遊ゲートとなる多結晶シリコン層4を堆積する。導電性付与のための不純物は、多結晶シリコン層の形成時に同時に導入してもよいし、形成後にイオン注入により導入してもよい。ここでは、多結晶シリコン層の形成と同時にP等のN型不純物を導入する。
【0015】
次いで、図1(d)に示すように、リソグラフィ技術とドライエッチング技術により多結晶シリコン層4のパターニングを行って、浮遊ゲート5を形成する。
【0016】
次に、図1(e)に示すように、ゲート間絶縁膜6として、CVD法等によりONO膜(シリコン酸化膜/シリコン窒化膜/シリコン酸化膜)を形成する。続いて、CVD法により多結晶シリコン層を全面に形成した後、P等のN型不純物のイオン注入を行い、次いでリソグラフィ技術とドライエッチング技術によりパターニングを行って制御ゲート7を形成する。
【0017】
その後、常法により、ソース・ドレインの形成のための不純物イオン注入を行う。
【0018】
以上のようにして、シリコン基板上にトンネル絶縁膜を介して設けられた浮遊ゲートと、この浮遊ゲート上にゲート間絶縁膜を介して設けられた制御ゲートを有するフラッシュメモリを製造することができる。
【0019】
以下、上記の製造方法において、シリコン基板表面にシリコン酸化膜を形成した後、酸化窒素を含む窒化性ガス雰囲気下で熱処理を行い窒化領域を形成することによってトンネル絶縁膜を形成する工程についてさらに説明する。
【0020】
トンネル絶縁膜の厚さは、保持特性や、耐久性、信頼性、窒化領域の形成の点からは厚いほうが好ましく、高速動作(書き込み・消去)や低電圧化の点からは薄いほうが好ましい。シリコン酸化膜を窒化性ガス雰囲気下で熱処理して得られるトンネル絶縁膜は、従来のシリコン酸化膜からなるトンネル絶縁膜より強度が高いため、比較的薄い厚さであっても十分な保持特性や、耐久性、信頼性が得られる。本発明の製造方法では、上記の点を考慮して、トンネル絶縁膜の厚さを、例えば下限として4nm以上、好ましくは5nm以上、より好ましくは6nm以上、上限として例えば12nm以下、好ましくは11nm以下、より好ましくは10nm以下の範囲において、適宜設定して、トンネル絶縁膜を形成することができる。
【0021】
酸化窒素としては、NO、N2O、NO2等を挙げることができ、これらは混合して用いてもよい。なかでもNOが好ましい。このような酸化窒素を含む窒化性ガスとしては、酸化窒素のみからなる単体ガスであってもよいし、酸化窒素と窒素、ヘリウム、アルゴン等の不活性ガスとの混合ガスであってもよい。中でも、NO単体ガス、あるいはNOと不活性ガスとの混合ガスが好ましい。
【0022】
窒化性ガスとして、このような混合ガスを用いる場合は、加熱処理時間を長くする必要があるため、図2に示すような拡散炉を用いることが好ましい。一方、窒化性ガスとして、酸化窒素のみあるいは高濃度の酸化窒素混合ガスを用いる場合は、加熱処理時間が比較的短くてもよいため、図3に示すようなランプアニール装置を用いることができる。なお、図2において、21はボート、22はウェハ、23はヒータ、24はチューブを示す。また、図3において、31は支持台、32はウェハ、33はランプ、34はチャンバーを示す。
【0023】
熱処理方法として、拡散炉による方法は、熱処理に比較的時間を要するものの一度に多数のウェハを処理できるため生産性の点で優れる。拡散炉としては、熱処理炉とよばれている通常の拡散炉を用いることができる。一方、ランプアニールは、トンネル絶縁膜の窒化領域形成の制御性に優れ、また、昇温と降温が非常に短時間にできるため、不純物プロファイルの熱拡散変化を抑えることができる。ランプアニールによれば、30秒から5分間程度で十分な窒化を行うことが可能である。
【0024】
窒化性ガス雰囲気での熱処理温度は、熱処理装置の種類や、系内の圧力、酸化窒素分圧、形成しようとするトンネル絶縁膜の厚さに応じて適宜設定されるが、所望の時間内で十分な窒化が行われるためには、850℃以上とすることが好ましく、900℃以上がより好ましく、950℃以上がさらに好ましい。また、熱処理温度の上限としては、装置の耐熱限界や不純物プロファイルの熱拡散変化抑制の点から1200℃以下が好ましく、1150℃以下がより好ましく、1100℃以下がさらに好ましい。
【0025】
窒化性ガス雰囲気での熱処理は、大気圧、あるいは大気圧未満の減圧下で行うことが好ましい。ガス消費量(ウェハの取り出しに伴う排気時の未反応ガスのロス等)、窒化反応の制御性、安全性の点から、大気圧未満の減圧下で行うことがより好ましい。減圧下で行う場合は、例えば1.33322×102Pa(1Torr)以上、7.99932×104Pa(600Torr)以下で行うことができる。
【0026】
本発明において重要な点は、酸化窒素を含む窒化性ガス雰囲気下での熱処理工程において、形成しようとするトンネル絶縁膜中の最大窒素原子濃度が、所定の許容保持特性を発揮させ得る最大窒素原子濃度(許容最大窒素原子濃度)以上となるように、予め求めておいたトンネル絶縁膜の厚さと許容最大窒素原子濃度との関係式に基づいて、形成しようとするトンネル絶縁膜の厚さに応じて前記窒化性ガスの圧力および熱処理温度を調整することである。例えば、トンネル絶縁膜の厚さに応じて、上記(1)式を満たす窒素原子濃度を有する窒化領域がトンネル絶縁膜中に形成されるように、窒化性ガスの圧力および熱処理温度を調整する。なお、熱処理時間については、熱処理装置(方式)の種類に応じて、生産性、制御性の点からほぼ特定の範囲に適宜設定される。またその熱処理時間の範囲内では、生産性の点から、制御性が損なわれない限りできるだけ短く設定することが好ましい。
【0027】
本発明者は、種々の条件でNO単体ガス雰囲気下の熱処理を行ってトンネル絶縁膜を形成し、得られた素子を評価したところ、トンネル絶縁膜の厚さに応じて、許容保持特性を得るための熱処理温度とNOガス圧力との間には相関があることを見い出し、本発明を完成するに至った。
【0028】
図4は、作製された素子が許容保持特性を発揮し得るために必要な熱処理温度とNOガス圧力との関係をそれぞれのトンネル絶縁膜の厚さ6nm、8nm、10nmについて示したものである。熱処理は、ランプアニールにより1分間行った(昇温速度:50℃/秒、降温速度:50℃/秒)。また、許容保持特性はリーク電流を指標とし、10−15A/cm2を許容リーク電流とした。リーク電流の測定は、図1(d)に示すように浮遊ゲートを作製した構成において、10万回の書き込み・消去に相当するストレス電流を流した後に、基板1裏面と浮遊ゲート5上面に端子をとりリーク電流を測定した。浮遊ゲートの厚さは150nm、その不純物(P)濃度は3×1019〜1×1020/cm3とした。トンネル絶縁膜の厚さは、エリプソメトリ法により測定した。
【0029】
図4から明らかなように、各膜厚において、熱処理温度とNOガス圧力との間には一次式の関係があり、所望の保持特性を得るためには、NOガス圧力を低くするほど熱処理温度を高くする必要があることがわかる。また、トンネル絶縁膜の厚さが薄いほど高い温度・高い圧力が必要となることがわかる。このことから、所望の保持特性を得るには、トンネル絶縁膜の厚さに応じてある程度以上の窒化を行うことが必要であるといえる。例えば図4では、各膜厚において、点線で示された直線以上の領域における熱処理温度とNOガス圧力下で熱処理を行うことにより所望の保持特性を得ることができる。
【0030】
ここで本発明者は、酸化窒素を含む窒化性ガス雰囲気下での熱処理による窒化の程度を、トンネル絶縁膜中の窒化領域の最大窒素原子濃度に置き換えて考え、上記許容リーク電流を示す構成において、トンネル絶縁膜の種々の厚さに対してトンネル絶縁膜中の最大窒素原子濃度を測定した。その結果、膜厚6nmでは7.5atomic%、膜厚8nmでは5.0atomic%、膜厚10nmでは3.5atomic%であった。これらの数値をプロットしたところ、図5に示すように、トンネル絶縁膜の厚さと最大窒素原子濃度と間の関係を一次式により近似することができ、熱処理条件として上記(1)式を導き出すことができた。
【0031】
なお、ここでは一実施形態として、トンネル絶縁膜の厚さと最大窒素原子濃度と間の関係を一次式で近似したが、2次式等の他の近似式を用いてもよい。また上記(1)式は、保持特性の指標としてリーク電流を用い、且つ上記測定条件下で任意に設定した許容リーク電流値に基づくものであるが、適宜、保持特性としてリーク電流以外の他の指標を用いてもよいし、その他の測定条件や許容値を設定して上記(1)式に代わる条件式を導き出し用いてもよい。
【0032】
トンネル絶縁膜中の最大窒素原子濃度の測定は、トンネル絶縁膜を形成した後に、SIMS(二次イオン質量分析法)により測定した。この測定により、シリコン基板とシリコン酸化膜界面付近を中心に窒化反応が進行し窒化の程度が分布していることがわかった。トンネル絶縁膜中の窒素原子濃度の分布は、界面位置付近が最も濃度が高く界面位置から離れるに従って低下しており、本発明においては、トンネル絶縁膜の膜厚方向に沿った窒素原子濃度分布における最大値を最大窒素原子濃度とした。
【0033】
通常、トンネル絶縁膜用に形成されたシリコン酸化膜においては、Siの未結合手やSi−O間の不完全な結合が存在する。酸化窒素を含む窒化性ガス雰囲気下での熱処理により、未結合手を有するSiや、不完全なSi−O結合を有するSiは優先的に窒化される。このようにして形成されたトンネル絶縁膜中のSi−N結合は、シリコン酸化膜のSi−O結合より強く切れにくいため、トンネル絶縁膜の強度を高めることができ、薄くても十分な保持特性が得られるとともに、高い耐久性が得られ、信頼性を高めることができる。
【0034】
図5から明らかなように、許容値以上の保持特性を得るためには、トンネル絶縁膜の厚さに応じて、特定の窒素原子濃度以上の窒化領域を有するトンネル絶縁膜を形成する必要があり、また、トンネル絶縁膜が薄いほど、トンネル絶縁膜中の窒素原子濃度(最大窒素原子濃度)を高くする必要があることがわかる。
【0035】
本発明では、トンネル絶縁膜の形成後、直ちにトンネル絶縁膜の厚さと窒素原子濃度を測定し、予め導き出しておいた例えば(1)式のような条件式を利用することにより、許容値以上の保持特性が得られるかどうかを判定することができる。そのため、保持特性の評価のために素子をある程度作り込まなければならない従来の方法に比べて容易に最適な熱処理条件を見つけ出すことができる。
【0036】
また、熱処理条件を決定した後も、トンネル絶縁膜の形成直後にトンネル絶縁膜中の窒素原子濃度を測定することにより、形成されたトンネル絶縁膜が所望の素子特性を発揮させ得るものであるかどうかを適宜確認することができるため、信頼性の高い素子を形成することが容易となり、歩留まりを向上することができる。特に、多数のウェハを一度に処理する場合は、同一装置内においても熱処理条件の分布が生じやすいため、ウェハの載置箇所によってトンネル絶縁膜の窒化の程度が異なり、所望の素子特性を有しない素子が得られる虞がある。しかし本発明によれば、例えば、所定の箇所にダミーウェハを載置し、ダミーウェハのトンネル絶縁膜の厚さと窒素原子濃度を測定することにより、素子を完成させる前に窒化が不十分なウェハを見つけ出すことができる。これにより、装置内での熱処理条件の最適化が容易になるとともに、不良品率を低減することができる。
【0037】
【発明の効果】
以上の説明から明らかなように本発明によれば、所望の素子特性を発揮させ得るトンネル絶縁膜を有する不揮発性半導体装置を歩留まり良く容易に作製することができる。
【図面の簡単な説明】
【図1】本発明の不揮発性半導体装置の製造工程断面図である。
【図2】本発明の熱処理工程に用いられる拡散炉の一例を示す概略構成図である。
【図3】本発明の熱処理工程に用いられるランプアニール装置の一例を示す概略構成図である。
【図4】許容保持特性を得るために必要な熱処理温度とNOガス圧力との関係をトンネル絶縁膜の厚さ毎に示すグラフである。
【図5】トンネル絶縁膜の厚さと、許容保持特性を得るために必要な最大窒素原子濃度との関係を示すグラフである。
【符号の説明】
1 シリコン基板
2 素子分離
3 トンネル絶縁膜
3a シリコン酸化膜
3b 窒化領域
4 多結晶シリコン層
5 浮遊ゲート
6 ゲート間絶縁膜
7 制御ゲート
21 ボート
22 ウェハ
23 ヒータ
24 チューブ
31 支持台
32 ウェハ
33 ランプ
34 チャンバー
Claims (4)
- シリコン基板上にトンネル絶縁膜を介して設けられた浮遊ゲートと、該浮遊ゲート上にゲート間絶縁膜を介して設けられた制御ゲートを有する不揮発性半導体装置の製造方法であって、
シリコン基板表面にシリコン酸化膜を形成し、続いて酸化窒素を含む窒化性ガス雰囲気下で熱処理を行い窒化領域を形成することによってトンネル絶縁膜を形成する工程を有し、
前記窒化性ガス雰囲気下での熱処理は、形成しようとするトンネル絶縁膜の厚さにおいて該トンネル絶縁膜中に下記(1)式
CN ≧ −1.02T+13.4 (1)
CN:トンネル絶縁膜中の窒素原子濃度(atomic%)
T :トンネル絶縁膜の厚さ(nm)
を満たす窒素原子濃度を有する窒化領域が形成されるように、前記窒化性ガスの圧力および熱処理温度を調整することを特徴とする不揮発性半導体装置の製造方法。 - 前記トンネル絶縁膜の厚さを4nm以上12nm以下に設定する請求項1記載の不揮発性半導体装置の製造方法。
- 前記窒化性ガス雰囲気下での熱処理を大気圧未満で行う請求項1又は2記載の不揮発性半導体装置の製造方法。
- 前記窒化性ガスとして、NO単体ガス、或いはNOと不活性ガスとの混合ガスを用いる請求項1、2又は3記載の不揮発性半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31741099A JP3558565B2 (ja) | 1999-11-08 | 1999-11-08 | 不揮発性半導体装置の製造方法 |
US09/695,085 US6372578B1 (en) | 1999-11-08 | 2000-10-25 | Manufacturing method of non-volatile semiconductor device |
KR1020000064531A KR100359364B1 (ko) | 1999-11-08 | 2000-11-01 | 비휘발성 메모리 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31741099A JP3558565B2 (ja) | 1999-11-08 | 1999-11-08 | 不揮発性半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001135735A JP2001135735A (ja) | 2001-05-18 |
JP3558565B2 true JP3558565B2 (ja) | 2004-08-25 |
Family
ID=18087933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31741099A Expired - Fee Related JP3558565B2 (ja) | 1999-11-08 | 1999-11-08 | 不揮発性半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6372578B1 (ja) |
JP (1) | JP3558565B2 (ja) |
KR (1) | KR100359364B1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4594554B2 (ja) * | 2001-05-29 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
KR100426482B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
KR100467019B1 (ko) * | 2002-07-05 | 2005-01-24 | 삼성전자주식회사 | 자기정렬 트렌치 소자분리구조를 갖는 플래시 메모리 소자및 그 제조방법 |
US7566929B2 (en) | 2002-07-05 | 2009-07-28 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices having floating gate electrodes with nitrogen-doped layers on portions thereof |
CN1757098B (zh) * | 2003-02-04 | 2010-08-11 | 应用材料有限公司 | 利用具有氨的超低压快速热退火调节氧氮化硅的氮分布曲线 |
KR101016335B1 (ko) * | 2003-10-24 | 2011-02-22 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자의 제조 방법 |
JP2006186245A (ja) * | 2004-12-28 | 2006-07-13 | Tokyo Electron Ltd | トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体 |
KR100644397B1 (ko) | 2005-04-07 | 2006-11-10 | 삼성전자주식회사 | 박막 처리방법 및 이를 이용한 불 휘발성 메모리 셀의제조방법 |
US8008214B2 (en) * | 2005-12-16 | 2011-08-30 | Samsung Electronics Co., Ltd. | Method of forming an insulation structure and method of manufacturing a semiconductor device using the same |
KR100731754B1 (ko) * | 2006-02-28 | 2007-06-22 | 삼성에스디아이 주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
KR100897288B1 (ko) * | 2006-10-20 | 2009-05-14 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 형성방법 |
US8053826B2 (en) | 2007-09-10 | 2011-11-08 | Renesas Electronics Corporation | Non-volatile semiconductor memory device and method of manufacturing the same |
JP5348898B2 (ja) * | 2008-01-22 | 2013-11-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
KR20170029808A (ko) | 2015-09-08 | 2017-03-16 | 문종선 | 건축물용 섬유보드 제조방법 및 그 제조방법에 의해 제조된 건축물용 섬유보드 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3256059B2 (ja) | 1993-12-27 | 2002-02-12 | 株式会社日立製作所 | 半導体装置の製造方法 |
JP4001960B2 (ja) | 1995-11-03 | 2007-10-31 | フリースケール セミコンダクター インコーポレイテッド | 窒化酸化物誘電体層を有する半導体素子の製造方法 |
-
1999
- 1999-11-08 JP JP31741099A patent/JP3558565B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-25 US US09/695,085 patent/US6372578B1/en not_active Expired - Fee Related
- 2000-11-01 KR KR1020000064531A patent/KR100359364B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2001135735A (ja) | 2001-05-18 |
US6372578B1 (en) | 2002-04-16 |
KR100359364B1 (ko) | 2002-10-31 |
KR20010051370A (ko) | 2001-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6190973B1 (en) | Method of fabricating a high quality thin oxide | |
JP4001960B2 (ja) | 窒化酸化物誘電体層を有する半導体素子の製造方法 | |
JP3976282B2 (ja) | 信頼できる極薄酸窒化物形成のための新規なプロセス | |
JP5070702B2 (ja) | 半導体装置の製造方法及び製造装置 | |
JP3558565B2 (ja) | 不揮発性半導体装置の製造方法 | |
JP3981426B2 (ja) | ゲート絶縁膜形成方法 | |
US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
KR102072181B1 (ko) | 비-휘발성 전하 트랩 메모리 디바이스들 및 로직 cmos 디바이스들의 집적 | |
JP3593340B2 (ja) | 集積回路デバイスの製造方法 | |
US6984562B2 (en) | Method for forming dielectric layer between gates in flash memory device | |
US20070205446A1 (en) | Reducing nitrogen concentration with in-situ steam generation | |
US6274429B1 (en) | Use of Si-rich oxide film as a chemical potential barrier for controlled oxidation | |
JP2000183055A (ja) | 低圧下のシリコン酸化膜及び酸窒化膜形成方法 | |
JP3391317B2 (ja) | 不揮発性半導体装置の製造方法 | |
US7160818B2 (en) | Semiconductor device and method for fabricating same | |
TWI245347B (en) | Method of fabricating a semiconductor structure | |
JPH09115904A (ja) | 酸化膜の作製方法及び酸化膜の作製装置 | |
JP4594554B2 (ja) | 半導体装置およびその製造方法 | |
JP3372030B2 (ja) | 薄膜絶縁膜の形成方法 | |
US20060105582A1 (en) | Semiconductor device and method for fabricating same | |
JPH09148325A (ja) | 半導体装置の製造方法 | |
JP3548563B2 (ja) | 半導体装置の製造方法 | |
JPH07335876A (ja) | ゲート絶縁膜の形成方法 | |
JP3041065B2 (ja) | 絶縁膜形成方法 | |
US20020177327A1 (en) | Method for forming a gate dielectric layer by a single wafer process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040421 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040518 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |