JP3556652B2 - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータ Download PDFInfo
- Publication number
- JP3556652B2 JP3556652B2 JP2002283437A JP2002283437A JP3556652B2 JP 3556652 B2 JP3556652 B2 JP 3556652B2 JP 2002283437 A JP2002283437 A JP 2002283437A JP 2002283437 A JP2002283437 A JP 2002283437A JP 3556652 B2 JP3556652 B2 JP 3556652B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- control signal
- circuit
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1582—Buck-boost converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源電圧より所望の直流電圧を供給するＤＣ−ＤＣコンバータ、特に入力電圧の変動に依存せず常に一定の出力電圧を供給可能なＤＣ−ＤＣコンバータに関するものである。
【０００２】
【従来の技術】
ＤＣ−ＤＣコンバータとして利用されているスイッチングレギュレータには入力電圧より高い電圧を供給する昇圧型、入力電圧より低い電圧を供給する降圧型、さらに入力電圧の変動に依存せず一定の電圧を供給する昇降圧型がある。昇降圧型のスイッチングレギュレータとして、いわゆるＨブリッジ型が一般的に知られている。
【０００３】
Ｈブリッジ型スイッチングレギュレータは、磁気エネルギーを蓄積するインダクタンス素子と、電源電圧よりインダクタンス素子への電流供給を制御するスイッチング素子、及びインダクタンス素子から負荷側への電流出力を制御するスイッチング素子などから構成されている。それぞれのスイッチング素子がオン／オフするタイミングを制御することによって、インダクタンス素子に蓄積される磁気エネルギー及び負荷に出力される電気エネルギーの量を適宜制御することができる。このため、負荷に所望の直流電圧を供給することが可能である。
【０００４】
【特許文献１】
米国特許第６０８７８１６号明細書
【特許文献２】
米国特許第６２１５２８６号明細書
【０００５】
【発明が解決しようとする課題】
ところで、上述したＨブリッジ型スイッチングレギュレータからなる従来の昇降圧型ＤＣ−ＤＣコンバータでは、インダクタンス素子における磁気エネルギーの蓄積と放出のタイミングが完全に分離しているため、インダクタンス素子に大きな電流が流れる。このため、スイッチング素子、インダクタンス素子などの抵抗成分によって発生する電力損失が大きくなり、電圧変換の効率が低くなってしまう。
【０００６】
ＤＣ−ＤＣコンバータの電圧変換効率を向上させるために、特許文献１及び特許文献２では、昇降圧動作を分割する動作方式が提案されている。即ち、スイッチングレギュレータの動作を電源電圧からインダクタンス素子にエネルギーを蓄積する動作と、インダクタンス素子に蓄積された磁気エネルギーを電流として負荷側に出力する動作とに分割する。このように、昇降圧の動作を昇圧と降圧の２つの動作モードに分割して動作させることによって、入力側または出力側がそれぞれ１００％デューティで接続されるために、インダクタンス素子の電流が小さくなり、効率の改善が図れる。
電池によって駆動される携帯型電子機器、例えば、携帯型小型コンピュータ、携帯電話など、電池による稼働時間を長くするために、低消費電力が重要な課題である。これらの電子機器に安定した駆動電圧を供給するＤＣ−ＤＣコンバータに対して、更なる効率の改善が求められている。
【０００７】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、電力の供給に伴って電源電圧が変動する入力電圧から、安定した出力電圧を供給することができ、かつ電圧変換効率を高く維持できるＤＣ−ＤＣコンバータを提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明のＤＣ−ＤＣコンバータは、一方の端子が第１のスイッチング素子を介して電圧入力端子に接続され、第２のスイッチング素子を介して基準電位に接続され、他方の端子が第３のスイッチング素子を介して電圧出力端子に接続され、第４のスイッチング素子を介して基準電位に接続されているインダクタンス素子と、上記電圧入力端子に印加される入力電圧を監視し、上記入力電圧が所定の基準値よりも高いときには上記第１のスイッチング素子と上記第２のスイッチング素子とを周期的にオン／オフさせ、上記入力電圧が所定の基準値以下のときには上記第１のスイッチング素子をオン状態に保持すると共に上記第２のスイッチング素子をオフ状態に保持するための第１の制御信号を出力するフィードフォワード制御回路と、上記電圧出力端子から出力される電圧に応じて、上記第３のスイッチング素子と上記第４のスイッチング素子を周期的にオン／オフさせ、上記出力電圧が所望の電圧値になるように上記第３のスイッチング素子がオンする期間の比率を制御するための第２の制御信号を出力するフィードバック制御回路とを有する。
【０００９】
また、本発明のＤＣ−ＤＣコンバータは、一方の端子が第１のスイッチング素子を介して電圧入力端子に接続され、第２のスイッチング素子を介して基準電位に接続され、他方の端子が第３のスイッチング素子を介して電圧出力端子に接続され、第４のスイッチング素子を介して基準電位に接続されているインダクタンス素子と、上記電圧入力端子に印加される入力電圧を監視し、上記入力電圧が所定の基準値よりも高いときには上記第３のスイッチング素子をオン状態に保持すると共に上記第４のスイッチング素子をオフ状態に保持し、上記入力電圧が所定の基準値以下のときには上記第３のスイッチング素子と上記第４のスイッチング素子とを周期的にオン／オフさせるための第１の制御信号を出力するフィードフォワード制御回路と、上記電圧出力端子から出力される電圧に応じて、上記第１のスイッチング素子と上記第２のスイッチング素子を周期的にオン／オフさせ、上記出力電圧が所望の電圧値になるように上記第１のスイッチング素子がオンする期間の比率を制御するための第２の制御信号を出力するフィードバック制御回路とを有する。
【００１０】
また、本発明では、好適には、上記第１と第２のスイッチング素子及び上記第３と第４のスイッチング素子が周期的にオン／オフする期間において、上記第１の制御信号と上記第２の制御信号とが非同相のパルス信号である。
【００１１】
【発明の実施の形態】
図１は、本発明に係るＤＣ−ＤＣコンバータの基本的な構成を示す回路図である。
図示のように、本発明のＤＣ−ＤＣコンバータは、いわゆるＨブリッジ型スイッチングレギュレータの構成を有している。Ｈブリッジ型スイッチングレギュレータは、図示のように、インダクタンス素子Ｌ（以下、インダクタＬと表記する）、及びインダクタＬの両方の端子にそれぞれ接続されている４つのスイッチング素子を含む。スイッチング素子は、例えば、ＭＯＳトランジスタによって構成されている。また、ＭＯＳトランジスタのほか、バイポーラトランジスタによって構成することもできる。
【００１２】
図１に示す構成例では、スイッチング素子Ｍ１とＭ３は、ｐＭＯＳトランジスタからなり、スイッチング素子Ｍ２とＭ４はｎＭＯＳトランジスタからなる。図示のように、スイッチングＭ１は電源電圧Ｖｉｎの供給側とインダクタＬの一方の端子Ｔｘ との間に接続され、スイッチング素子Ｍ２は、インダクタＬの端子Ｔｘと接地電位との間に接続されている。
【００１３】
インダクタＬの他方の端子Ｔｙ にスイッチング素子Ｍ３とＭ４が接続されている。図示のように、スイッチング素子Ｍ３はインダクタＬの端子Ｔｙ と電圧出力端子との間に接続され、スイッチング素子Ｍ４はインダクタＬの端子Ｔｙ と接地電位との間に接続されている。
スイッチング素子Ｍ１〜Ｍ４は、図示しない制御回路から供給される制御信号Ｓｉ 及びＳＯ により制御される。
【００１４】
本発明のＤＣ−ＤＣコンバータに供給される電源電圧Ｖｉｎは、ある範囲で変動する電源電圧、例えば、充電可能な２次電池の出力電圧である。２次電池は一例として例えば、リチウムイオン電池の場合、満充電時の出力電圧が４．２Ｖに達し、負荷に電力を供給するにつれて出力電圧が低下し、例えば３．０Ｖまで低下する。
【００１５】
このようにある範囲で変化する電源電圧Ｖｉｎから、ほぼ一定の電圧Ｖｏｕｔ 、例えば、３．３Ｖの電圧を出力するために、昇圧及び降圧両方の機能を備えるＤＣ−ＤＣコンバータを用いることが必要となる。
【００１６】
図２は、電池によって供給される電源電圧Ｖｉｎの変化を示すグラフである。図示のように、満充電の状態から、電池の供給電圧が３．３Ｖまでの間、出力電圧Ｖｏｕｔ が供給される電源電圧Ｖｉｎより低いので、ＤＣ−ＤＣコンバータは降圧モードで動作する必要がある。一方、電池の供給電圧が３．３Ｖより低くなった場合、出力電圧Ｖｏｕｔ が電源電圧Ｖｉｎより高くなるので、ＤＣ−ＤＣコンバータは昇圧モードで動作する必要がある。
【００１７】
次に、図１を参照しつつ、本発明のＤＣ−ＤＣコンバータにおいて、降圧及び昇圧動作時のスイッチング制御について説明する。
まず、降圧動作を行う場合、通常、制御信号ＳＯ をローレベルに保持することで、トランジスタＭ３をオン状態に保持し、トランジスタＭ４をオフ状態に保持する。そして、出力電圧Ｖｏｕｔ またはそれを分圧した電圧を所望の基準電圧と比較し、当該比較の結果に応じてトランジスタＭ１とＭ２をスイッチングするように制御を行う。ここで、トランジスタＭ１とＭ２を切り換える周期をＴｉ とし、周期Ｔｉ のうちトランジスタＭ１がオンしている時間をｔｏｎ１ とすると、トランジスタＭ１がオンする期間の比率Ｄｉ は、Ｄｉ ＝ｔｏｎ１ ／Ｔｉ で計算される。安定状態においては、次式が成り立つ。
【００１８】
【数１】
Ｖｏｕｔ ＝Ｖｉｎ・Ｄｉ …（１）
【００１９】
Ｄｉ が０〜１の範囲に制限されるため、出力電圧Ｖｏｕｔ は入力電圧Ｖｉｎを超えることはなく、スイッチングレギュレータは降圧動作を行う。
【００２０】
次に、昇圧動作を行う場合、制御信号Ｓｉ をローレベルに保持することで、トランジスタＭ１をオン状態に保持し、トランジスタＭ２をオフ状態に保持する。そして、出力電圧Ｖｏｕｔ または入力電圧Ｖｉｎに従って、トランジスタＭ３とＭ４を制御する。
【００２１】
ここで、トランジスタＭ３とＭ４を切り換える周期をＴｏ とし、周期Ｔｏ のうちトランジスタＭ３がオンしている時間をｔｏｎ３ とすると、トランジスタＭ３がオンする期間の比率Ｄｏ は、Ｄｏ ＝ｔｏｎ３ ／Ｔｏ で計算される。安定状態においては、次式が成り立つ。
【００２２】
【数２】
Ｖｉｎ＝Ｖｏｕｔ ・Ｄｏ …（２）
【００２３】
Ｄｏ が０〜１の範囲に制限されるため、出力電圧Ｖｏｕｔ はからなず入力電圧Ｖｉｎを上回る。即ち、スイッチングレギュレータは昇圧動作を行う。
【００２４】
また、Ｄｉ とＤｏ をともに制御し、昇降圧動作を行うことも可能である。この場合、安定状態では次式が成り立つ。
【００２５】
【数３】
Ｖｉｎ・Ｄｉ ＝Ｖｏｕｔ ・Ｄｏ …（３）
【００２６】
４つのスイッチング素子Ｍ１〜Ｍ４を常に制御して昇降圧動作を行う場合、昇圧／降圧を別けて行う場合に較べて、スイッチングロスが増加するなど損失が生じるため、昇圧／降圧を別々で行うように制御を行った方が好適である。
【００２７】
図３及び図４は、本発明に係るＤＣ−ＤＣコンバータにおけるフィードバック及びフィードフォワード制御について説明するためのブロック図である。
【００２８】
図３に示すＤＣ−ＤＣコンバータは、昇圧と昇降圧動作を切り替えて一定の出力電圧Ｖｏｕｔ を供給するための回路である。
図３に示すブロック図において、フィードフォワード制御回路１０は、入力電圧Ｖｉｎに応じて、トランジスタＭ１がオンする期間の比率Ｄｉ を制御する制御信号Ｓｉ を生成する。制御信号Ｓｉ に応じて、トランジスタＭ１とＭ２がオンまたはオフ状態に制御される。
【００２９】
なお、以下の説明において、トランジスタＭ１とＭ２を制御する制御信号Ｓｉ及びトランジスタＭ３とＭ４を制御する制御信号Ｓｏ をデューティ制御信号と称する。
【００３０】
フィードバック制御回路２０は、出力電圧Ｖｏｕｔ に応じて、トランジスタＭ３がオンする期間の比率Ｄｏ を制御するデューティ制御信号Ｓｏ を生成する。デューティ制御信号Ｓｏ に応じて、トランジスタＭ３とＭ４がオンまたはオフ状態に制御される。
【００３１】
図４に示すＤＣ−ＤＣコンバータは、降圧と昇降圧動作を切り替えて一定の出力電圧Ｖｏｕｔ を供給するための回路である。
図４に示すブロック図においては、図３に示す構成に較べて、フィードバック制御回路２０’は、トランジスタＭ１とＭ２を制御するデューティ制御信号Ｓｉを出力し、フィードフォワード制御回路１０’は、トランジスタＭ３とＭ４を制御するデューティ制御信号Ｓｏ を出力する点において異なる。
【００３２】
図４に示すように、フィードバック制御回路２０’は、出力電圧Ｖｏｕｔ に応じて、トランジスタＭ１がオンする期間の比率Ｄｉ を制御するデューティ制御信号Ｓｉ を出力し、トランジスタＭ１とＭ２を制御する。
一方、フィードフォワード制御回路１０’は、入力電圧Ｖｉｎに応じて、トランジスタＭ３がオンする期間の比率Ｄｏ を制御するデューティ制御信号Ｓｏ を出力し、トランジスタＭ３とＭ４を制御する。
【００３３】
上述したように、本発明のＤＣ−ＤＣコンバータは、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔ の両方をモニタし、その結果に従ってスイッチング素子Ｍ１〜Ｍ４を切り換える。これによって入力電圧Ｖｉｎの変動にかかわらず、ほぼ安定した電圧Ｖｏｕｔ を負荷に供給することができる。
【００３４】
次に、具体的な回路例を用いて、本発明に係るのＤＣ−ＤＣコンバータの実施形態について説明する。
【００３５】
第１実施形態
図５は本発明に係るＤＣ−ＤＣコンバータの第１の実施形態を示す回路図である。
図示のように、本実施形態のＤＣ−ＤＣコンバータは、ｐＭＯＳトランジスタＭ１，Ｍ３、ｎＭＯＳトランジスタＭ２，Ｍ４及びインダクタＬからなるＨブリッジ、入力電圧監視回路１２、フィードフォワードパルス幅変調回路１４、誤差信号検出回路２２、フィードバックパルス幅変調回路２４及び出力電圧Ｖｏｕｔ を平滑化するキャパシタＣｏ によって構成されている。
【００３６】
入力電圧監視回路１２とフィードフォワードパルス幅変調回路１４からなる回路は、図３に示すフィードフォワード制御回路１０に対応する。誤差信号検出回路２２とフィードバックパルス幅変調回路２４からなる回路は、図３に示すフィードバック制御回路２０に対応する。
フィードフォワード制御回路１０は、デューティ制御信号Ｓｉ を生成し、トランジスタＭ１とＭ２のゲートに供給し、フィードバック制御回路２０は、デューティ制御信号Ｓｏ を生成し、トランジスタＭ３とＭ４のゲートに供給する。
【００３７】
フィードフォワード制御回路１０において、入力電圧監視回路１２は、入力電圧Ｖｉｎを分圧する抵抗素子Ｒ３とＲ４、基準電圧Ｖｒｅｆ を供給する定電圧源、抵抗素子Ｒ５及び演算増幅器（以下、オペアンプと表記する）Ａ２によって構成されている。
【００３８】
入力電圧監視回路１２によって、入力電圧Ｖｉｎ、抵抗素子Ｒ３とＲ４の抵抗値によって決まった分圧比、及び基準電圧Ｖｒｅｆ に応じた直流電圧Ｖａ が出力される。
【００３９】
フィードフォワードパルス幅変調回路１４は、図５に示すように、三角波発振器３０とコンパレータＣ２とによって構成されている。
コンパレータＣ２は、入力電圧監視回路１２から出力される直流電圧Ｖａ と三角波発振器３０から出力される三角波Ｖｔｒとを比較し、デューティ制御信号Ｓｉを出力する。
【００４０】
コンパレータＣ２の正の入力端子（＋）に、三角波Ｖｔｒが入力され、負の入力端子（−）には、直流電圧Ｖａ が入力される。このため、三角波Ｖｔｒが直流電圧Ｖａ よりレベルが高いとき、コンパレータＣ２からハイレベルのデューティ制御信号Ｓｉ が出力され、逆に三角波Ｖｔｒが直流電圧Ｖａ よりレベルが低いとき、コンパレータＣ２からローレベルのデューティ制御信号Ｓｉ が出力される。
即ち、フィードフォワードパルス幅変調回路１４によって、入力電圧Ｖｉｎに応じてパルス幅が変調されたデューティ制御信号Ｓｉ が生成される。
【００４１】
デューティ制御信号Ｓｉ がトランジスタＭ１とＭ２のゲートに入力されるので、デューティ制御信号Ｓｉ がハイレベルとき、トランジスタＭ１がオフし、トランジスタＭ２がオンする。逆にデューティ制御信号Ｓｉ がローレベルのとき、トランジスタＭ１がオンし、トランジスタＭ２がオフする。
【００４２】
上述したように、フィードフォワード制御回路１０によって、入力電圧Ｖｉｎに応じてパルス幅が変調されたデューティ制御信号Ｓｉ が生成され、当該デューティ制御信号Ｓｉ に応じて、トランジスタＭ１とＭ２が制御される。即ち、トランジスタＭ１のオンする期間の比率Ｄｉ が入力電圧Ｖｉｎに従って制御される。
【００４３】
フィードバック制御回路２０において、誤差信号検出回路２２は、出力電圧Ｖｏｕｔ を分圧する抵抗素子Ｒ１とＲ２、基準電圧Ｖｒｅｆ を供給する定電圧源、電流出力型増幅器Ａ１、及び抵抗素子Ｒｃ 、キャパシタＣｃ によって構成されている。
電流出力型増幅器Ａ１は、入力電圧に応じて出力電流値が制御される、いわゆるｇｍ アンプである。なお、本実施形態のＤＣ−ＤＣコンバータにおいて、誤差信号検出回路２２には、ｇｍ アンプの代わりに通常の電圧出力型演算増幅器を用いてもよい。
【００４４】
ｇｍ アンプＡ１の出力側に、抵抗素子Ｒｃ とキャパシタＣｃ とを直列接続してなるフィルタが設けられている。当該フィルタは、出力電圧Ｖｏｕｔ に含まれているリプル成分を抑制し、安定した分圧電圧Ｖｂ を出力するとともに、フィードバックループに生じる位相歪みを補正する。
【００４５】
誤差信号検出回路２２によって、出力電圧Ｖｏｕｔ 、抵抗素子Ｒ１とＲ２の抵抗値によって決まった分圧比、及び基準電圧Ｖｒｅｆ に応じた直流電圧Ｖｂ が出力される。
【００４６】
フィードバックパルス幅変調回路２４は、図５に示すように、三角波発振器３０とコンパレータＣ１とによって構成されている。即ち、フィードバックパルス幅変調回路２４とフィードフォワードパルス幅変調回路１４は、三角波発振器３０を共用する。ただし、コンパレータＣ１とＣ２に供給される三角波Ｖｔｒは、異なる極性の入力端子に入力される。
【００４７】
コンパレータＣ１の負の入力端子（−）に三角波Ｖｔｒが入力され、正の入力端子（＋）には直流電圧Ｖｂ が入力される。このため、三角波Ｖｔｒが直流電圧Ｖｂよりレベルが低いとき、コンパレータＣ１からハイレベルのデューティ制御信号Ｓｏ が出力され、逆に三角波Ｖｔｒが直流電圧Ｖｂ よりレベルが高いとき、コンパレータＣ１からローレベルのデューティ制御信号Ｓｏ が出力される。
【００４８】
このように、コンパレータＣ１は、誤差信号検出回路２２によって出力される直流電圧Ｖｂ と三角波発振器３０によって出力される三角波Ｖｔｒとを比較し、出力電圧Ｖｏｕｔ に応じてパルス幅が変調されたデューティ制御信号Ｓｏ を出力する。
【００４９】
デューティ制御信号Ｓｏ がトランジスタＭ３とＭ４のゲートに入力されるので、デューティ制御信号Ｓｏ がハイレベルとき、トランジスタＭ３がオフし、トランジスタＭ４がオンする。逆にデューティ制御信号Ｓｏ がローレベルのとき、トランジスタＭ３がオンし、トランジスタＭ４がオフする。
【００５０】
上述したように、フィードバック制御回路２０によって、出力電圧Ｖｏｕｔ に応じてパルス幅が変調されたデューティ制御信号Ｓｏ が生成され、当該デューティ制御信号Ｓｏ に応じて、トランジスタＭ３とＭ４が制御される。即ち、トランジスタＭ３のオンする期間の比率Ｄｏ が出力電圧Ｖｏｕｔ に従って制御される。
【００５１】
本実施形態のＤＣ−ＤＣコンバータにおいて、フィードバック制御回路２０は、出力電圧Ｖｏｕｔ をモニタし、当該出力電圧Ｖｏｕｔ が所望の値となるように、トランジスタＭ３とＭ４のゲートに印加するデューティ制御信号Ｓｏ を制御する。一方、フィードフォワード制御回路１０は、入力電圧Ｖｉｎをモニタし、フィードバック制御回路２０からのデューティ制御信号Ｓｏ によって制御されるトランジスタＭ３がオンする期間の比率Ｄｏ が適切な値に収まるように制御を行う。
【００５２】
具体的には、入力電圧Ｖｉｎが所望の出力電圧Ｖｏｕｔ よりも低く昇圧動作を行う必要がある場合、トランジスタＭ１を常にオンするようにデューティ制御信号Ｓｉ を制御する。一方、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔ との差が小さく、または入力電圧Ｖｉｎが出力電圧Ｖｏｕｔ よりも高い場合、トランジスタＭ３がオンする期間の比率Ｄｏ が０から１までの範囲になるように、即ち０＜Ｄｏ ＜１となるように、デューティ制御信号Ｓｉ を制御し、トランジスタＭ１がオンする期間の比率Ｄｉ を制御する。
【００５３】
また、本実施形態のＤＣ−ＤＣコンバータにおいて、昇降圧動作を行うとき、デューティ制御信号Ｓｉ とデューティ制御信号Ｓｏ が互いに逆相となる。これは、フィードフォワードパルス幅変調回路１４において三角波ＶｔｒがコンパレータＣ２の正の入力端子入力され、フィードバックパルス幅変調回路２４において三角波ＶｔｒがコンパレータＣ１の負の入力端子に入力されるからである。このようにデューティ制御信号Ｓｉ とＳｏ とが逆相となるように制御することによって、例えば、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔ がほぼ等しくなるとき、Ｄｉ とＤｏ がほぼ等しくなったときでもＤＣ−ＤＣコンバータの過渡特性の低下を避けることができる。
【００５４】
なお、本発明では、デューティ制御信号Ｓｉ とＳｏ とを逆相とする以外に、位相をずらすことも可能である。デューティ制御信号Ｓｉ とＳｏ が同相になると、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔ が接近するとき、ＤＣ−ＤＣコンバータの応答特性が低下するが、これを回避できるように、デューティ制御信号Ｓｉ とＳｏ に適宜位相差を付ければよい。
【００５５】
次に、本実施形態のＤＣ−ＤＣコンバータについて、詳細の回路例を用いて説明する。
【００５６】
図６は、図５に示す本実施形態のＤＣ−ＤＣコンバータに対して、分圧用抵抗素子、基準電圧Ｖｒｅｆ などのパラメータを例示したものである。
図示のように、入力電圧Ｖｉｎは負荷側に電力を供給するにつれて電圧が低下し、その電圧は１〜４Ｖの範囲内にある。例えば、入力電圧Ｖｉｎが充電電池で供給される場合、満充電のとき入力電圧Ｖｉｎがもっとも高く、例えば４Ｖとなり、電力の供給につれて電池の出力電圧が低下し、例えば１Ｖまで下がる。
出力電圧Ｖｏｕｔ は、３Ｖである。即ち、本例のＤＣ−ＤＣコンバータは、１〜４Ｖの範囲内で変化する入力電圧Ｖｉｎから３Ｖの出力電圧Ｖｏｕｔ を供給するための回路である。
【００５７】
入力電圧監視回路１２において、入力電圧Ｖｉｎを分圧する抵抗素子Ｒ３とＲ４の抵抗値は、それぞれ１６Ｒと１．９２Ｒである。また、オペアンプＡ２の反転入力端子と出力端子間に接続されている抵抗素子Ｒ５の抵抗値は３Ｒである。なお、ここでＲは任意の単位である。
【００５８】
誤差信号検出回路２２において、出力電圧Ｖｏｕｔ を分圧する抵抗素子Ｒ１とＲ２の抵抗値は、それぞれ４Ｒ’とＲ’である。ここで、Ｒ’も任意の単位である。また、入力電圧監視回路１２と誤差信号検出回路２２の基準電圧Ｖｒｅｆ は、ともに０．６Ｖである。
【００５９】
三角波発振器３０によって出力される三角波Ｖｔｒの振幅は、例えば、０．６Ｖ〜１．２Ｖである。
【００６０】
上述した構成を有する本例のＤＣ−ＤＣコンバータにおいて、フィードバック制御回路２０は、通常の昇圧回路に用いられるものとほぼ同じ構成を有し、出力電圧Ｖｏｕｔ を１／５に分圧した電圧と０．６Ｖの基準電圧Ｖｒｅｆ とを比較し、当該比較の結果に基づいて、出力電圧Ｖｏｕｔ が所望の３Ｖに保たれるようにデューティ制御信号Ｓｏ を出力する。
【００６１】
フィードフォワード制御回路１０において、入力電圧Ｖｉｎの分圧電圧と基準電圧Ｖｒｅｆ から作られた直流電圧Ｖａ と三角波Ｖｔｒとを比較することで、パルス幅変調されたデューティ制御信号Ｓｉ が生成される。
【００６２】
この回路では、入力電圧Ｖｉｎが２．４Ｖ以下のとき、オペアンプＡ２の出力電圧Ｖａ が１．２Ｖより高くなる。一方の三角波Ｖｔｒの最大振幅は１．２Ｖとなるので、入力電圧Ｖｉｎが２．４Ｖ以下のときコンパレータＣ２から出力されるデューティ制御信号Ｓｉ がローレベルに固定される。このため、トランジスタＭ１がオン状態に固定される。即ち、Ｄｉ ＝１となる。
【００６３】
入力電圧Ｖｉｎが２．４Ｖより高いとき、オペアンプＡ２の出力電圧Ｖａ が１．２Ｖ以下となる。このとき、コンパレータＣ２から出力されるデューティ制御信号Ｓｉ のパルス幅が入力電圧Ｖｉｎによって変調され、Ｄｉ は０〜１の間に制御される。このときのＤｉ 及びＤｏ は、図６に示す回路パラメータ及び式（３）に従って、それぞれ次式によって与えられる。
【００６４】
【数４】
Ｄｉ ＝１．７５−Ｖｉｎ／３．２ …（４）
【００６５】
【数５】
Ｄｏ ＝（１．７５−Ｖｉｎ／３．２）Ｖｉｎ／Ｖｏｕｔ
…（５）
【００６６】
図７は、式（４）及び式（５）をに従って、入力電圧Ｖｉｎに対してＤｉ 及びＤｏ をそれぞれプロットしたグラフである。
【００６７】
図７に示すように、入力電圧Ｖｉｎが１〜２．４Ｖの間にあるとき、Ｄｉ が１に固定され、従ってＤｏ はＶｉｎに対して線型に変化する。入力電圧Ｖｉｎが２．４〜４Ｖの間にあるとき、式（４）に示すように、Ｄｉ が入力電圧Ｖｉｎの一次関数となる。このとき、式（５）に示すように、Ｄｏ が入力電圧Ｖｉｎの２次関数となる。
【００６８】
図８及び図９は、図５または図６に示す本実施形態のＤＣ−ＤＣコンバータにおけるインダクタＬの端子電圧Ｖｘ ，Ｖｙ 及び電流ＩＬ を示す波形図である。以下、図８及び図９を参照しつつ、本実施形態のＤＣ−ＤＣコンバータの動作を説明する。
【００６９】
図８及び図９において、入力電圧Ｖｉｎの最大値は４．０Ｖであり、所望の出力電圧Ｖｏｕｔ は、３．０Ｖである。
図８は入力電圧Ｖｉｎが１．５Ｖ、出力電圧Ｖｏｕｔ ３．０Ｖのとき、インダクタＬの端子電圧Ｖｘ ，Ｖｙ 及び電流ＩＬ の波形を示す。そして、図９は入力電圧Ｖｉｎが４．０Ｖ、出力電圧Ｖｏｕｔ ３．０Ｖのとき、インダクタＬの端子電圧Ｖｘ ，Ｖｙ 及び電流ＩＬ の波形を示している。
【００７０】
図６に示すＤＣ−ＤＣコンバータにおいて、入力電圧Ｖｉｎが２．４Ｖ以下のとき、Ｄｉ が１に固定され、ＤＣ−ＤＣコンバータが昇圧動作を行う。入力電圧Ｖｉｎが２．４Ｖを上回ったとき、ＤＣ−ＤＣコンバータは昇降圧の動作を行う。
【００７１】
図８において、入力電圧Ｖｉｎが１．５Ｖであるので、ＤＣ−ＤＣコンバータが昇圧動作が行う。このとき、トランジスタＭ１がオン状態に固定され、トランジスタＭ２がオフ状態に固定される。トランジスタＭ３とＭ４は出力電圧Ｖｏｕｔ に応じてパルス幅変調されるデューティ制御信号Ｓｏ によって制御される。このとき、出力電圧Ｖｏｕｔ が所望の３Ｖに保たれるように、トランジスタＭ３がオンする期間の比率Ｄｏ が制御される。図７のグラフにより、入力電圧Ｖｉｎが１．５Ｖのとき、Ｄｉ が１となり、Ｄｏ がほぼ０．５となる。
【００７２】
図８（ａ）に示すように、インダクタＬの一端の電圧Ｖｘ は入力電圧Ｖｉｎに保持されている。同図（ｂ）に示すように、トランジスタＭ３のオン／オフに従って、インダクタＬの他端の電圧Ｖｙ は出力電圧Ｖｏｕｔ または接地電位に保持される。さらに、同図（ｃ）に示すように、インダクタＬの両端の電圧差に応じて電流ＩＬ が決まる。
【００７３】
インダクタＬの入力端の電圧Ｖｘ が入力電圧Ｖｉｎに保持され、インダクタＬの出力端の電圧Ｖｙ が出力電圧Ｖｏｕｔ に保持されている間、インダクタＬの入力端の電圧Ｖｘ が出力端の電圧Ｖｙ より低く、インダクタＬの電流ＩＬ が低下していく。一方、インダクタＬの出力端の電圧Ｖｙ が接地電位に保持されているとき、インダクタＬの両端の電位差が入力電圧Ｖｉｎに等しくなり、このため入力電圧ＶｉｎによりインダクタＬに磁気エネルギーが蓄積され、電流ＩＬ が上昇する。
【００７４】
このように、図６に示すＤＣ−ＤＣコンバータにおいて、入力電圧Ｖｉｎが１．５Ｖのとき、Ｄｉ が１となり、Ｄｏ がほぼ０．５となるようにフィードフォワード制御回路１０及びフィードバック制御回路２０がそれぞれ制御が行われる。これによって、ＤＣ−ＤＣコンバータが昇圧動作を行い、出力電圧Ｖｏｕｔ が所望の３Ｖに保たれる。
【００７５】
次に、入力電圧Ｖｉｎが４ＶのときのＤＣ−ＤＣコンバータの動作を説明する。入力電圧Ｖｉｎが４Ｖのとき、ＤＣ−ＤＣコンバータは昇降圧の動作を行う。図９は、このときインダクタＬの端子電圧Ｖｘ ，Ｖｙ 及び電流ＩＬ の波形をそれぞれ示している。
【００７６】
図７のグラフに示すように、入力電圧Ｖｉｎが４Ｖのとき、Ｄｉ が０．５となり、Ｄｏ が約０．６６となるように制御される。
図９（ａ）に示すように、インダクタＬの一方の端子の電圧Ｖｘ は、交互に入力電圧Ｖｉｎと接地電位に保持される。端子電圧Ｖｘ が入力電圧Ｖｉｎに保持されている期間の比率がほぼ０．５となる。
図９（ｂ）に示すように、インダクタＬの他方の端子の電圧Ｖｙ が、交互に出力電圧Ｖｏｕｔ と接地電圧に保持される。端子電圧Ｖｙ が出力電圧Ｖｏｕｔ に保持されている期間の比率がほぼ０．６６となる。
【００７７】
このように、図６に示すＤＣ−ＤＣコンバータにおいて、入力電圧Ｖｉｎが４Ｖのとき、Ｄｉ が０．５となり、Ｄｏ がほぼ０．６６となるようにフィードフォワード制御回路１０及びフィードバック制御回路２０がそれぞれ制御を行なう。これによって、ＤＣ−ＤＣコンバータは昇降圧動作を行い、出力電圧Ｖｏｕｔ が所望の３Ｖに保たれる。
【００７８】
以上説明したように、本実施形態のＤＣ−ＤＣコンバータによれば、入力電圧Ｖｉｎがある一定の範囲で変化する場合、入力電圧Ｖｉｎに応じてフィードフォワード制御が行われ、インダクタＬに入力電圧Ｖｉｎを印加する期間の比率Ｄｉ が制御され、また、出力電圧Ｖｏｕｔ に応じてフィードバック制御が行われ、インダクタＬから負荷に電流を出力する期間の比率Ｄｏ が制御される。これによって、ＤＣ−ＤＣコンバータは入力電圧Ｖｉｎに従って、昇圧または昇降圧動作を適宜切り替えて、出力電圧Ｖｏｕｔ を所望の電圧値に保持する。
【００７９】
第２実施形態
図１０は本発明に係るＤＣ−ＤＣコンバータの第２の実施形態を示す回路図である。
図示のように、本実施形態のＤＣ−ＤＣコンバータは、図５に示す本発明の第１の実施形態とほぼ同じ構成を有する。ただし、本実施形態のＤＣ−ＤＣコンバータにおいて、入力電圧監視回路１２ａは、上記第１の実施形態の対応する部分と異なる。
【００８０】
図示のように、本実施形態において、入力電圧監視回路１２ａは、入力電圧Ｖｉｎを分圧する分圧用抵抗素子Ｒ３，Ｒ４、基準電圧Ｖｒｅｆ を供給する定電圧源及び基準電圧Ｖｒｅｆ を分圧電圧に加えるための抵抗素子Ｒ５によって構成されている。
【００８１】
このように構成されている入力電圧監視回路１２ａにより、入力電圧Ｖｉｎ及び基準電圧Ｖｒｅｆ 、並びに分圧用抵抗素子Ｒ３とＲ４の抵抗値に応じた直流電圧Ｖａ が生成される。
【００８２】
入力電圧監視回路１２ａで生成された直流電圧Ｖａ がフィードフォワードパルス幅変調回路１４ａに出力される。フィードフォワードパルス幅変調回路１４ａにおいて、直流電圧Ｖａ が三角波発振器３０によって発生された三角波Ｖｔｒと比較され、比較結果に応じてデューティ制御信号Ｓｉ が出力される。デューティ制御信号Ｓｉ に応じて、トランジスタＭ１がオンする期間の比率Ｄｉ が制御される。
【００８３】
また、本実施形態において、フィードフォワードパルス幅変調回路１４ａ及びフィードバックパルス幅変調回路２４ａでは、コンパレータＣ１またはＣ２に三角波Ｖｔｒと比較信号（直流電圧）Ｖａ またはＶｂ の入力端子の極性が図５に示す第１の実施形態と異なる。図１０に示すように、フィードフォワードパルス幅変調回路１４ａにおいて、コンパレータＣ１の正の入力端子に入力電圧監視回路１２ａからの比較信号Ｖａ が入力され、負の入力端子に三角波Ｖｔｒが入力される。これは、本実施形態の入力電圧監視回路１２ａにおいて、入力電圧Ｖｉｎと同じ方向に変化する比較信号Ｖａ を出力することからである。
【００８４】
入力電圧監視回路１２ａによって出力される比較信号Ｖａ は、入力電圧Ｖｉｎが上昇するとその電圧も上昇し、逆に入力電圧Ｖｉｎが低下するとその電圧も低下する。即ち、比較信号Ｖａ が入力電圧Ｖｉｎと同じ方向に変化する。
このため、入力電圧Ｖｉｎが所定の電圧よりも低いとき、フィードフォワードパルス幅変調回路１４ａでは、例えば比較信号Ｖａ のレベルが三角波Ｖｔｒよりも低く、コンパレータＣ２から出力されるデューティ制御信号Ｓｉ がローレベルに保持される。これによって、トランジスタＭ１がオン状態に保たれ、ＤＣ−ＤＣコンバータは、昇圧動作を行う。
【００８５】
入力電圧Ｖｉｎが上記所定の電圧よりも高くなると、フィードフォワードパルス幅変調回路１４ａから、入力電圧Ｖｉｎによってパルス幅が変調されたデューティ制御信号Ｓｉ が出力される。これに応じてトランジスタＭ１がオンする期間の比率Ｄｉ が制御される。これに応じて、フィードバックパルス幅変調回路２４ａによって出力電圧Ｖｏｕｔ が所望の値に保たれるようにデューティ制御信号Ｓｏ が生成される。このとき、ＤＣ−ＤＣコンバータが昇降圧動作を行い、所望の出力電圧Ｖｏｕｔ を負荷に供給する。
【００８６】
本実施形態のＤＣ−ＤＣコンバータにおいて、コンパレータＣ１とＣ２との三角波Ｖｔｒの入力端子の極性が逆になるため、フィードフォワードパルス幅変調回路１４ａ及びフィードバックパルス幅変調回路２４ａから出力されるパルス幅変調されたデューティ制御信号Ｓｉ とＳｏ が互いに逆相となる。このため、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔ がほぼ等しくなって、Ｄｉ とＤｏ がほぼ一致する場合、ＤＣ−ＤＣコンバータの過渡特性の低下を回避することができる。
【００８７】
上述したように、本実施形態のＤＣ−ＤＣコンバータによれば、入力電圧Ｖｉｎを分圧して、比較用直流電圧Ｖａ を発生する入力電圧監視回路１２ａは、分圧用抵抗素子Ｒ３，Ｒ４、基準電圧Ｖｒｅｆ を供給する定電圧源及び抵抗素子Ｒ５によって構成される。このため、第１の実施形態で用いられる入力電圧監視回路１２に較べて、オペアンプＡ２を要せず、回路の構成を簡素化できる。
【００８８】
第３実施形態
図１１は本発明に係るＤＣ−ＤＣコンバータの第３の実施形態を示す回路図である。
図１１に示すように、本実施形態のＤＣ−ＤＣコンバータにおいて、フィードフォワード制御回路１０ｂを構成する入力電圧監視回路１２及びフィードフォワードパルス幅変調回路１４は、図５に示す本発明の第１の実施形態の対応する回路と同じ構成を有する。また、フィードバック制御回路２０ｂを構成する誤差信号検出回路２２及びフィードバックパルス幅変調回路２４も、図５に示す本発明の第１の実施形態の対応する回路と同じ構成を有する。
【００８９】
ただし、本実施形態のＤＣ−ＤＣコンバータにおいて、フィードフォワード制御回路１０ｂによって、トランジスタＭ３とＭ４を制御するデューティ制御信号Ｓｏ を出力し、フィードバック制御回路２０ｂによって、トランジスタＭ１とＭ２を制御するデューティ制御信号Ｓｉ を出力する点では、図５に示す第１の実施形態と異なる。
【００９０】
即ち、本実施形態のＤＣ−ＤＣコンバータは、図４に示す本発明のＤＣ−ＤＣコンバータを具現化した構成例である。フィードフォワード制御回路１０ｂは、図４におけるフィードフォワード制御回路１０’に対応し、フィードバック制御回路２０ｂは、図４におけるフィードバック制御回路２０’に対応する。
【００９１】
図１１のように構成された本実施形態のＤＣ−ＤＣコンバータは、フィードフォワード制御回路１０ｂによって、デューティ制御信号Ｓｏ が生成され、当該デューティ制御信号Ｓｏ がトランジスタＭ３とＭ４のゲートに印加される。また、フィードバック制御回路２０ｂによって、デューティ制御信号Ｓｉ が生成され、当該デューティ制御信号Ｓｉ がトランジスタＭ１とＭ２のゲートに印加される。
【００９２】
上述した構成を有する本実施形態のＤＣ−ＤＣコンバータにおいては、フィードフォワード制御回路１０ｂは、入力電圧Ｖｉｎをモニタし、それに応じてデューティ制御信号Ｓｏ を生成し、トランジスタＭ３及びＭ４を制御する。一方、フィードバック制御回路２０ｂは、出力電圧Ｖｏｕｔ をモニタし、それに応じてデューティ制御信号Ｓｉ を生成し、トランジスタＭ１及びＭ２を制御する。
【００９３】
このように構成された本実施形態のＤＣ−ＤＣコンバータは入力電圧Ｖｉｎに従って、降圧または昇降圧動作を切り替える。入力電圧監視回路１２では、オペアンプＡ２は反転増幅回路として動作する。このため、入力電圧Ｖｉｎが所定の電圧より高いとき、入力電圧監視回路１２から出力される比較電圧Ｖａ のレベルが三角波Ｖｔｒより低く、コンパレータＣ２から出力されるデューティ制御信号Ｓｏ がローレベルに保持される。このため、トランジスタＭ３がオン状態に固定される。即ち、Ｄｏ が１に保たれる。このとき、ＤＣ−ＤＣコンバータは降圧動作を行う。フィードバック制御回路２０ｂにより、出力電圧Ｖｏｕｔ に応じてデューティ制御信号Ｓｉ が出力され、出力電圧Ｖｏｕｔ が所望の電圧となるようにトランジスタＭ１が制御される。
【００９４】
一方、入力電圧Ｖｉｎが所定の電圧より低くなるとき、入力電圧監視回路１２から出力される比較電圧Ｖａ のレベルが所定値より高く、この場合入力電圧Ｖｉｎに応じてパルス幅が変調されるデューティ制御信号Ｓｏ が出力される。これによりトランジスタＭ３のオンする期間の比率が制御され、ＤＣ−ＤＣコンバータは昇降圧動作を行う。このとき、出力電圧Ｖｏｕｔ が所望の電圧となるようにトランジスタＭ１がフィードバック制御回路２０ｂから出力されるデューティ制御信号Ｓｉ によって制御される。
【００９５】
また、本実施形態のＤＣ−ＤＣコンバータにおいて、図１１に示すようにフィードフォワードパルス幅変調回路１４とフィードバックパルス幅変調回路２４のコンパレータＣ２とＣ１との三角波Ｖｔｒの入力端子の極性が逆になるので、デューティ制御信号Ｓｏ とＳｉ が互い逆相となる。このため、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔ がほぼ等しく、Ｄｉ とＤｏ がほぼ一致するときＤＣ−ＤＣコンバータの過渡特性の低下を回避できる。
【００９６】
以上説明したように、本実施形態によれば、フィードバック制御回路２０ｂにより出力電圧Ｖｏｕｔ をモニタし、それに応じてデューティ制御信号Ｓｉ を出力してトランジスタＭ１のオンする期間の比率Ｄｉ を制御する。また、フィードフォワード制御回路１０ｂにより入力電圧Ｖｉｎをモニタし、それに応じてデューティ制御信号Ｓｏ を出力してトランジスタＭ３のオンする期間の比率Ｄｏ を制御する。入力電圧Ｖｉｎが所定の値より高いとき、Ｄｏ が１となるようにデューティ制御信号Ｓｏ が制御され、ＤＣ−ＤＣコンバータが降圧動作を行い、それ以外のときＤＣ−ＤＣコンバータが昇降圧動作を行う。これによって出力電圧Ｖｏｕｔ が所望の電圧となるように制御される。
【００９７】
【発明の効果】
以上説明したように、本発明のＤＣ−ＤＣコンバータによれば、入力及び出力電圧に応じて、Ｈブリッジ型スイッチングレギュレータのスイッチング素子が制御され、昇圧、降圧または昇降圧動作を行うことによって、ある範囲で変動する入力電圧に対して、所望の出力電圧を負荷に供給することができる。
また、本発明によれば、入力電圧からインダクタに電流を供給するタイミングとインダクタから負荷に電流を出力するタイミングをずらすことによって、入出力電圧が接近したときの応答性を改善することができる利点がある。
【図面の簡単な説明】
【図１】本発明に係るＤＣ−ＤＣコンバータの基本的な構成を示す図である。
【図２】入力電圧と出力電圧のレベルを示すグラフである。
【図３】本発明に係るＤＣ−ＤＣコンバータの一構成例を示すブロック図である。
【図４】本発明に係るＤＣ−ＤＣコンバータの他の構成例を示すブロック図である。
【図５】本発明に係るＤＣ−ＤＣコンバータの第１の実施形態を示す回路図である。
【図６】本発明の第１の実施形態のＤＣ−ＤＣコンバータの一構成例を示す回路図である。
【図７】ＤＣ−ＤＣコンバータのＨブリッジを構成するスイッチング素子のオンする期間の比率と入力電圧との関係を示す図である。
【図８】ＤＣ−ＤＣコンバータが昇圧動作時の波形を示す図である。
【図９】ＤＣ−ＤＣコンバータが昇降圧動作時の波形を示す図である。
【図１０】本発明に係るＤＣ−ＤＣコンバータの第２の実施形態を示す回路図である。
【図１１】本発明に係るＤＣ−ＤＣコンバータの第３の実施形態を示す回路図である。
【符号の説明】
１０，１０’，１０ａ…フィードフォワード制御回路、
１２，１２ａ…入力電圧監視回路、
１４…フィードフォワードパルス幅変調回路、
２０，２０’，２０ａ…フィードバック制御回路、
２２…誤差信号検出回路、２４…フィードバックパルス幅変調回路、
Ｖｉｎ…入力電圧、Ｖｏｕｔ …出力電圧。
【発明の属する技術分野】
本発明は、電源電圧より所望の直流電圧を供給するＤＣ−ＤＣコンバータ、特に入力電圧の変動に依存せず常に一定の出力電圧を供給可能なＤＣ−ＤＣコンバータに関するものである。
【０００２】
【従来の技術】
ＤＣ−ＤＣコンバータとして利用されているスイッチングレギュレータには入力電圧より高い電圧を供給する昇圧型、入力電圧より低い電圧を供給する降圧型、さらに入力電圧の変動に依存せず一定の電圧を供給する昇降圧型がある。昇降圧型のスイッチングレギュレータとして、いわゆるＨブリッジ型が一般的に知られている。
【０００３】
Ｈブリッジ型スイッチングレギュレータは、磁気エネルギーを蓄積するインダクタンス素子と、電源電圧よりインダクタンス素子への電流供給を制御するスイッチング素子、及びインダクタンス素子から負荷側への電流出力を制御するスイッチング素子などから構成されている。それぞれのスイッチング素子がオン／オフするタイミングを制御することによって、インダクタンス素子に蓄積される磁気エネルギー及び負荷に出力される電気エネルギーの量を適宜制御することができる。このため、負荷に所望の直流電圧を供給することが可能である。
【０００４】
【特許文献１】
米国特許第６０８７８１６号明細書
【特許文献２】
米国特許第６２１５２８６号明細書
【０００５】
【発明が解決しようとする課題】
ところで、上述したＨブリッジ型スイッチングレギュレータからなる従来の昇降圧型ＤＣ−ＤＣコンバータでは、インダクタンス素子における磁気エネルギーの蓄積と放出のタイミングが完全に分離しているため、インダクタンス素子に大きな電流が流れる。このため、スイッチング素子、インダクタンス素子などの抵抗成分によって発生する電力損失が大きくなり、電圧変換の効率が低くなってしまう。
【０００６】
ＤＣ−ＤＣコンバータの電圧変換効率を向上させるために、特許文献１及び特許文献２では、昇降圧動作を分割する動作方式が提案されている。即ち、スイッチングレギュレータの動作を電源電圧からインダクタンス素子にエネルギーを蓄積する動作と、インダクタンス素子に蓄積された磁気エネルギーを電流として負荷側に出力する動作とに分割する。このように、昇降圧の動作を昇圧と降圧の２つの動作モードに分割して動作させることによって、入力側または出力側がそれぞれ１００％デューティで接続されるために、インダクタンス素子の電流が小さくなり、効率の改善が図れる。
電池によって駆動される携帯型電子機器、例えば、携帯型小型コンピュータ、携帯電話など、電池による稼働時間を長くするために、低消費電力が重要な課題である。これらの電子機器に安定した駆動電圧を供給するＤＣ−ＤＣコンバータに対して、更なる効率の改善が求められている。
【０００７】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、電力の供給に伴って電源電圧が変動する入力電圧から、安定した出力電圧を供給することができ、かつ電圧変換効率を高く維持できるＤＣ−ＤＣコンバータを提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明のＤＣ−ＤＣコンバータは、一方の端子が第１のスイッチング素子を介して電圧入力端子に接続され、第２のスイッチング素子を介して基準電位に接続され、他方の端子が第３のスイッチング素子を介して電圧出力端子に接続され、第４のスイッチング素子を介して基準電位に接続されているインダクタンス素子と、上記電圧入力端子に印加される入力電圧を監視し、上記入力電圧が所定の基準値よりも高いときには上記第１のスイッチング素子と上記第２のスイッチング素子とを周期的にオン／オフさせ、上記入力電圧が所定の基準値以下のときには上記第１のスイッチング素子をオン状態に保持すると共に上記第２のスイッチング素子をオフ状態に保持するための第１の制御信号を出力するフィードフォワード制御回路と、上記電圧出力端子から出力される電圧に応じて、上記第３のスイッチング素子と上記第４のスイッチング素子を周期的にオン／オフさせ、上記出力電圧が所望の電圧値になるように上記第３のスイッチング素子がオンする期間の比率を制御するための第２の制御信号を出力するフィードバック制御回路とを有する。
【０００９】
また、本発明のＤＣ−ＤＣコンバータは、一方の端子が第１のスイッチング素子を介して電圧入力端子に接続され、第２のスイッチング素子を介して基準電位に接続され、他方の端子が第３のスイッチング素子を介して電圧出力端子に接続され、第４のスイッチング素子を介して基準電位に接続されているインダクタンス素子と、上記電圧入力端子に印加される入力電圧を監視し、上記入力電圧が所定の基準値よりも高いときには上記第３のスイッチング素子をオン状態に保持すると共に上記第４のスイッチング素子をオフ状態に保持し、上記入力電圧が所定の基準値以下のときには上記第３のスイッチング素子と上記第４のスイッチング素子とを周期的にオン／オフさせるための第１の制御信号を出力するフィードフォワード制御回路と、上記電圧出力端子から出力される電圧に応じて、上記第１のスイッチング素子と上記第２のスイッチング素子を周期的にオン／オフさせ、上記出力電圧が所望の電圧値になるように上記第１のスイッチング素子がオンする期間の比率を制御するための第２の制御信号を出力するフィードバック制御回路とを有する。
【００１０】
また、本発明では、好適には、上記第１と第２のスイッチング素子及び上記第３と第４のスイッチング素子が周期的にオン／オフする期間において、上記第１の制御信号と上記第２の制御信号とが非同相のパルス信号である。
【００１１】
【発明の実施の形態】
図１は、本発明に係るＤＣ−ＤＣコンバータの基本的な構成を示す回路図である。
図示のように、本発明のＤＣ−ＤＣコンバータは、いわゆるＨブリッジ型スイッチングレギュレータの構成を有している。Ｈブリッジ型スイッチングレギュレータは、図示のように、インダクタンス素子Ｌ（以下、インダクタＬと表記する）、及びインダクタＬの両方の端子にそれぞれ接続されている４つのスイッチング素子を含む。スイッチング素子は、例えば、ＭＯＳトランジスタによって構成されている。また、ＭＯＳトランジスタのほか、バイポーラトランジスタによって構成することもできる。
【００１２】
図１に示す構成例では、スイッチング素子Ｍ１とＭ３は、ｐＭＯＳトランジスタからなり、スイッチング素子Ｍ２とＭ４はｎＭＯＳトランジスタからなる。図示のように、スイッチングＭ１は電源電圧Ｖｉｎの供給側とインダクタＬの一方の端子Ｔｘ との間に接続され、スイッチング素子Ｍ２は、インダクタＬの端子Ｔｘと接地電位との間に接続されている。
【００１３】
インダクタＬの他方の端子Ｔｙ にスイッチング素子Ｍ３とＭ４が接続されている。図示のように、スイッチング素子Ｍ３はインダクタＬの端子Ｔｙ と電圧出力端子との間に接続され、スイッチング素子Ｍ４はインダクタＬの端子Ｔｙ と接地電位との間に接続されている。
スイッチング素子Ｍ１〜Ｍ４は、図示しない制御回路から供給される制御信号Ｓｉ 及びＳＯ により制御される。
【００１４】
本発明のＤＣ−ＤＣコンバータに供給される電源電圧Ｖｉｎは、ある範囲で変動する電源電圧、例えば、充電可能な２次電池の出力電圧である。２次電池は一例として例えば、リチウムイオン電池の場合、満充電時の出力電圧が４．２Ｖに達し、負荷に電力を供給するにつれて出力電圧が低下し、例えば３．０Ｖまで低下する。
【００１５】
このようにある範囲で変化する電源電圧Ｖｉｎから、ほぼ一定の電圧Ｖｏｕｔ 、例えば、３．３Ｖの電圧を出力するために、昇圧及び降圧両方の機能を備えるＤＣ−ＤＣコンバータを用いることが必要となる。
【００１６】
図２は、電池によって供給される電源電圧Ｖｉｎの変化を示すグラフである。図示のように、満充電の状態から、電池の供給電圧が３．３Ｖまでの間、出力電圧Ｖｏｕｔ が供給される電源電圧Ｖｉｎより低いので、ＤＣ−ＤＣコンバータは降圧モードで動作する必要がある。一方、電池の供給電圧が３．３Ｖより低くなった場合、出力電圧Ｖｏｕｔ が電源電圧Ｖｉｎより高くなるので、ＤＣ−ＤＣコンバータは昇圧モードで動作する必要がある。
【００１７】
次に、図１を参照しつつ、本発明のＤＣ−ＤＣコンバータにおいて、降圧及び昇圧動作時のスイッチング制御について説明する。
まず、降圧動作を行う場合、通常、制御信号ＳＯ をローレベルに保持することで、トランジスタＭ３をオン状態に保持し、トランジスタＭ４をオフ状態に保持する。そして、出力電圧Ｖｏｕｔ またはそれを分圧した電圧を所望の基準電圧と比較し、当該比較の結果に応じてトランジスタＭ１とＭ２をスイッチングするように制御を行う。ここで、トランジスタＭ１とＭ２を切り換える周期をＴｉ とし、周期Ｔｉ のうちトランジスタＭ１がオンしている時間をｔｏｎ１ とすると、トランジスタＭ１がオンする期間の比率Ｄｉ は、Ｄｉ ＝ｔｏｎ１ ／Ｔｉ で計算される。安定状態においては、次式が成り立つ。
【００１８】
【数１】
Ｖｏｕｔ ＝Ｖｉｎ・Ｄｉ …（１）
【００１９】
Ｄｉ が０〜１の範囲に制限されるため、出力電圧Ｖｏｕｔ は入力電圧Ｖｉｎを超えることはなく、スイッチングレギュレータは降圧動作を行う。
【００２０】
次に、昇圧動作を行う場合、制御信号Ｓｉ をローレベルに保持することで、トランジスタＭ１をオン状態に保持し、トランジスタＭ２をオフ状態に保持する。そして、出力電圧Ｖｏｕｔ または入力電圧Ｖｉｎに従って、トランジスタＭ３とＭ４を制御する。
【００２１】
ここで、トランジスタＭ３とＭ４を切り換える周期をＴｏ とし、周期Ｔｏ のうちトランジスタＭ３がオンしている時間をｔｏｎ３ とすると、トランジスタＭ３がオンする期間の比率Ｄｏ は、Ｄｏ ＝ｔｏｎ３ ／Ｔｏ で計算される。安定状態においては、次式が成り立つ。
【００２２】
【数２】
Ｖｉｎ＝Ｖｏｕｔ ・Ｄｏ …（２）
【００２３】
Ｄｏ が０〜１の範囲に制限されるため、出力電圧Ｖｏｕｔ はからなず入力電圧Ｖｉｎを上回る。即ち、スイッチングレギュレータは昇圧動作を行う。
【００２４】
また、Ｄｉ とＤｏ をともに制御し、昇降圧動作を行うことも可能である。この場合、安定状態では次式が成り立つ。
【００２５】
【数３】
Ｖｉｎ・Ｄｉ ＝Ｖｏｕｔ ・Ｄｏ …（３）
【００２６】
４つのスイッチング素子Ｍ１〜Ｍ４を常に制御して昇降圧動作を行う場合、昇圧／降圧を別けて行う場合に較べて、スイッチングロスが増加するなど損失が生じるため、昇圧／降圧を別々で行うように制御を行った方が好適である。
【００２７】
図３及び図４は、本発明に係るＤＣ−ＤＣコンバータにおけるフィードバック及びフィードフォワード制御について説明するためのブロック図である。
【００２８】
図３に示すＤＣ−ＤＣコンバータは、昇圧と昇降圧動作を切り替えて一定の出力電圧Ｖｏｕｔ を供給するための回路である。
図３に示すブロック図において、フィードフォワード制御回路１０は、入力電圧Ｖｉｎに応じて、トランジスタＭ１がオンする期間の比率Ｄｉ を制御する制御信号Ｓｉ を生成する。制御信号Ｓｉ に応じて、トランジスタＭ１とＭ２がオンまたはオフ状態に制御される。
【００２９】
なお、以下の説明において、トランジスタＭ１とＭ２を制御する制御信号Ｓｉ及びトランジスタＭ３とＭ４を制御する制御信号Ｓｏ をデューティ制御信号と称する。
【００３０】
フィードバック制御回路２０は、出力電圧Ｖｏｕｔ に応じて、トランジスタＭ３がオンする期間の比率Ｄｏ を制御するデューティ制御信号Ｓｏ を生成する。デューティ制御信号Ｓｏ に応じて、トランジスタＭ３とＭ４がオンまたはオフ状態に制御される。
【００３１】
図４に示すＤＣ−ＤＣコンバータは、降圧と昇降圧動作を切り替えて一定の出力電圧Ｖｏｕｔ を供給するための回路である。
図４に示すブロック図においては、図３に示す構成に較べて、フィードバック制御回路２０’は、トランジスタＭ１とＭ２を制御するデューティ制御信号Ｓｉを出力し、フィードフォワード制御回路１０’は、トランジスタＭ３とＭ４を制御するデューティ制御信号Ｓｏ を出力する点において異なる。
【００３２】
図４に示すように、フィードバック制御回路２０’は、出力電圧Ｖｏｕｔ に応じて、トランジスタＭ１がオンする期間の比率Ｄｉ を制御するデューティ制御信号Ｓｉ を出力し、トランジスタＭ１とＭ２を制御する。
一方、フィードフォワード制御回路１０’は、入力電圧Ｖｉｎに応じて、トランジスタＭ３がオンする期間の比率Ｄｏ を制御するデューティ制御信号Ｓｏ を出力し、トランジスタＭ３とＭ４を制御する。
【００３３】
上述したように、本発明のＤＣ−ＤＣコンバータは、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔ の両方をモニタし、その結果に従ってスイッチング素子Ｍ１〜Ｍ４を切り換える。これによって入力電圧Ｖｉｎの変動にかかわらず、ほぼ安定した電圧Ｖｏｕｔ を負荷に供給することができる。
【００３４】
次に、具体的な回路例を用いて、本発明に係るのＤＣ−ＤＣコンバータの実施形態について説明する。
【００３５】
第１実施形態
図５は本発明に係るＤＣ−ＤＣコンバータの第１の実施形態を示す回路図である。
図示のように、本実施形態のＤＣ−ＤＣコンバータは、ｐＭＯＳトランジスタＭ１，Ｍ３、ｎＭＯＳトランジスタＭ２，Ｍ４及びインダクタＬからなるＨブリッジ、入力電圧監視回路１２、フィードフォワードパルス幅変調回路１４、誤差信号検出回路２２、フィードバックパルス幅変調回路２４及び出力電圧Ｖｏｕｔ を平滑化するキャパシタＣｏ によって構成されている。
【００３６】
入力電圧監視回路１２とフィードフォワードパルス幅変調回路１４からなる回路は、図３に示すフィードフォワード制御回路１０に対応する。誤差信号検出回路２２とフィードバックパルス幅変調回路２４からなる回路は、図３に示すフィードバック制御回路２０に対応する。
フィードフォワード制御回路１０は、デューティ制御信号Ｓｉ を生成し、トランジスタＭ１とＭ２のゲートに供給し、フィードバック制御回路２０は、デューティ制御信号Ｓｏ を生成し、トランジスタＭ３とＭ４のゲートに供給する。
【００３７】
フィードフォワード制御回路１０において、入力電圧監視回路１２は、入力電圧Ｖｉｎを分圧する抵抗素子Ｒ３とＲ４、基準電圧Ｖｒｅｆ を供給する定電圧源、抵抗素子Ｒ５及び演算増幅器（以下、オペアンプと表記する）Ａ２によって構成されている。
【００３８】
入力電圧監視回路１２によって、入力電圧Ｖｉｎ、抵抗素子Ｒ３とＲ４の抵抗値によって決まった分圧比、及び基準電圧Ｖｒｅｆ に応じた直流電圧Ｖａ が出力される。
【００３９】
フィードフォワードパルス幅変調回路１４は、図５に示すように、三角波発振器３０とコンパレータＣ２とによって構成されている。
コンパレータＣ２は、入力電圧監視回路１２から出力される直流電圧Ｖａ と三角波発振器３０から出力される三角波Ｖｔｒとを比較し、デューティ制御信号Ｓｉを出力する。
【００４０】
コンパレータＣ２の正の入力端子（＋）に、三角波Ｖｔｒが入力され、負の入力端子（−）には、直流電圧Ｖａ が入力される。このため、三角波Ｖｔｒが直流電圧Ｖａ よりレベルが高いとき、コンパレータＣ２からハイレベルのデューティ制御信号Ｓｉ が出力され、逆に三角波Ｖｔｒが直流電圧Ｖａ よりレベルが低いとき、コンパレータＣ２からローレベルのデューティ制御信号Ｓｉ が出力される。
即ち、フィードフォワードパルス幅変調回路１４によって、入力電圧Ｖｉｎに応じてパルス幅が変調されたデューティ制御信号Ｓｉ が生成される。
【００４１】
デューティ制御信号Ｓｉ がトランジスタＭ１とＭ２のゲートに入力されるので、デューティ制御信号Ｓｉ がハイレベルとき、トランジスタＭ１がオフし、トランジスタＭ２がオンする。逆にデューティ制御信号Ｓｉ がローレベルのとき、トランジスタＭ１がオンし、トランジスタＭ２がオフする。
【００４２】
上述したように、フィードフォワード制御回路１０によって、入力電圧Ｖｉｎに応じてパルス幅が変調されたデューティ制御信号Ｓｉ が生成され、当該デューティ制御信号Ｓｉ に応じて、トランジスタＭ１とＭ２が制御される。即ち、トランジスタＭ１のオンする期間の比率Ｄｉ が入力電圧Ｖｉｎに従って制御される。
【００４３】
フィードバック制御回路２０において、誤差信号検出回路２２は、出力電圧Ｖｏｕｔ を分圧する抵抗素子Ｒ１とＲ２、基準電圧Ｖｒｅｆ を供給する定電圧源、電流出力型増幅器Ａ１、及び抵抗素子Ｒｃ 、キャパシタＣｃ によって構成されている。
電流出力型増幅器Ａ１は、入力電圧に応じて出力電流値が制御される、いわゆるｇｍ アンプである。なお、本実施形態のＤＣ−ＤＣコンバータにおいて、誤差信号検出回路２２には、ｇｍ アンプの代わりに通常の電圧出力型演算増幅器を用いてもよい。
【００４４】
ｇｍ アンプＡ１の出力側に、抵抗素子Ｒｃ とキャパシタＣｃ とを直列接続してなるフィルタが設けられている。当該フィルタは、出力電圧Ｖｏｕｔ に含まれているリプル成分を抑制し、安定した分圧電圧Ｖｂ を出力するとともに、フィードバックループに生じる位相歪みを補正する。
【００４５】
誤差信号検出回路２２によって、出力電圧Ｖｏｕｔ 、抵抗素子Ｒ１とＲ２の抵抗値によって決まった分圧比、及び基準電圧Ｖｒｅｆ に応じた直流電圧Ｖｂ が出力される。
【００４６】
フィードバックパルス幅変調回路２４は、図５に示すように、三角波発振器３０とコンパレータＣ１とによって構成されている。即ち、フィードバックパルス幅変調回路２４とフィードフォワードパルス幅変調回路１４は、三角波発振器３０を共用する。ただし、コンパレータＣ１とＣ２に供給される三角波Ｖｔｒは、異なる極性の入力端子に入力される。
【００４７】
コンパレータＣ１の負の入力端子（−）に三角波Ｖｔｒが入力され、正の入力端子（＋）には直流電圧Ｖｂ が入力される。このため、三角波Ｖｔｒが直流電圧Ｖｂよりレベルが低いとき、コンパレータＣ１からハイレベルのデューティ制御信号Ｓｏ が出力され、逆に三角波Ｖｔｒが直流電圧Ｖｂ よりレベルが高いとき、コンパレータＣ１からローレベルのデューティ制御信号Ｓｏ が出力される。
【００４８】
このように、コンパレータＣ１は、誤差信号検出回路２２によって出力される直流電圧Ｖｂ と三角波発振器３０によって出力される三角波Ｖｔｒとを比較し、出力電圧Ｖｏｕｔ に応じてパルス幅が変調されたデューティ制御信号Ｓｏ を出力する。
【００４９】
デューティ制御信号Ｓｏ がトランジスタＭ３とＭ４のゲートに入力されるので、デューティ制御信号Ｓｏ がハイレベルとき、トランジスタＭ３がオフし、トランジスタＭ４がオンする。逆にデューティ制御信号Ｓｏ がローレベルのとき、トランジスタＭ３がオンし、トランジスタＭ４がオフする。
【００５０】
上述したように、フィードバック制御回路２０によって、出力電圧Ｖｏｕｔ に応じてパルス幅が変調されたデューティ制御信号Ｓｏ が生成され、当該デューティ制御信号Ｓｏ に応じて、トランジスタＭ３とＭ４が制御される。即ち、トランジスタＭ３のオンする期間の比率Ｄｏ が出力電圧Ｖｏｕｔ に従って制御される。
【００５１】
本実施形態のＤＣ−ＤＣコンバータにおいて、フィードバック制御回路２０は、出力電圧Ｖｏｕｔ をモニタし、当該出力電圧Ｖｏｕｔ が所望の値となるように、トランジスタＭ３とＭ４のゲートに印加するデューティ制御信号Ｓｏ を制御する。一方、フィードフォワード制御回路１０は、入力電圧Ｖｉｎをモニタし、フィードバック制御回路２０からのデューティ制御信号Ｓｏ によって制御されるトランジスタＭ３がオンする期間の比率Ｄｏ が適切な値に収まるように制御を行う。
【００５２】
具体的には、入力電圧Ｖｉｎが所望の出力電圧Ｖｏｕｔ よりも低く昇圧動作を行う必要がある場合、トランジスタＭ１を常にオンするようにデューティ制御信号Ｓｉ を制御する。一方、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔ との差が小さく、または入力電圧Ｖｉｎが出力電圧Ｖｏｕｔ よりも高い場合、トランジスタＭ３がオンする期間の比率Ｄｏ が０から１までの範囲になるように、即ち０＜Ｄｏ ＜１となるように、デューティ制御信号Ｓｉ を制御し、トランジスタＭ１がオンする期間の比率Ｄｉ を制御する。
【００５３】
また、本実施形態のＤＣ−ＤＣコンバータにおいて、昇降圧動作を行うとき、デューティ制御信号Ｓｉ とデューティ制御信号Ｓｏ が互いに逆相となる。これは、フィードフォワードパルス幅変調回路１４において三角波ＶｔｒがコンパレータＣ２の正の入力端子入力され、フィードバックパルス幅変調回路２４において三角波ＶｔｒがコンパレータＣ１の負の入力端子に入力されるからである。このようにデューティ制御信号Ｓｉ とＳｏ とが逆相となるように制御することによって、例えば、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔ がほぼ等しくなるとき、Ｄｉ とＤｏ がほぼ等しくなったときでもＤＣ−ＤＣコンバータの過渡特性の低下を避けることができる。
【００５４】
なお、本発明では、デューティ制御信号Ｓｉ とＳｏ とを逆相とする以外に、位相をずらすことも可能である。デューティ制御信号Ｓｉ とＳｏ が同相になると、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔ が接近するとき、ＤＣ−ＤＣコンバータの応答特性が低下するが、これを回避できるように、デューティ制御信号Ｓｉ とＳｏ に適宜位相差を付ければよい。
【００５５】
次に、本実施形態のＤＣ−ＤＣコンバータについて、詳細の回路例を用いて説明する。
【００５６】
図６は、図５に示す本実施形態のＤＣ−ＤＣコンバータに対して、分圧用抵抗素子、基準電圧Ｖｒｅｆ などのパラメータを例示したものである。
図示のように、入力電圧Ｖｉｎは負荷側に電力を供給するにつれて電圧が低下し、その電圧は１〜４Ｖの範囲内にある。例えば、入力電圧Ｖｉｎが充電電池で供給される場合、満充電のとき入力電圧Ｖｉｎがもっとも高く、例えば４Ｖとなり、電力の供給につれて電池の出力電圧が低下し、例えば１Ｖまで下がる。
出力電圧Ｖｏｕｔ は、３Ｖである。即ち、本例のＤＣ−ＤＣコンバータは、１〜４Ｖの範囲内で変化する入力電圧Ｖｉｎから３Ｖの出力電圧Ｖｏｕｔ を供給するための回路である。
【００５７】
入力電圧監視回路１２において、入力電圧Ｖｉｎを分圧する抵抗素子Ｒ３とＲ４の抵抗値は、それぞれ１６Ｒと１．９２Ｒである。また、オペアンプＡ２の反転入力端子と出力端子間に接続されている抵抗素子Ｒ５の抵抗値は３Ｒである。なお、ここでＲは任意の単位である。
【００５８】
誤差信号検出回路２２において、出力電圧Ｖｏｕｔ を分圧する抵抗素子Ｒ１とＲ２の抵抗値は、それぞれ４Ｒ’とＲ’である。ここで、Ｒ’も任意の単位である。また、入力電圧監視回路１２と誤差信号検出回路２２の基準電圧Ｖｒｅｆ は、ともに０．６Ｖである。
【００５９】
三角波発振器３０によって出力される三角波Ｖｔｒの振幅は、例えば、０．６Ｖ〜１．２Ｖである。
【００６０】
上述した構成を有する本例のＤＣ−ＤＣコンバータにおいて、フィードバック制御回路２０は、通常の昇圧回路に用いられるものとほぼ同じ構成を有し、出力電圧Ｖｏｕｔ を１／５に分圧した電圧と０．６Ｖの基準電圧Ｖｒｅｆ とを比較し、当該比較の結果に基づいて、出力電圧Ｖｏｕｔ が所望の３Ｖに保たれるようにデューティ制御信号Ｓｏ を出力する。
【００６１】
フィードフォワード制御回路１０において、入力電圧Ｖｉｎの分圧電圧と基準電圧Ｖｒｅｆ から作られた直流電圧Ｖａ と三角波Ｖｔｒとを比較することで、パルス幅変調されたデューティ制御信号Ｓｉ が生成される。
【００６２】
この回路では、入力電圧Ｖｉｎが２．４Ｖ以下のとき、オペアンプＡ２の出力電圧Ｖａ が１．２Ｖより高くなる。一方の三角波Ｖｔｒの最大振幅は１．２Ｖとなるので、入力電圧Ｖｉｎが２．４Ｖ以下のときコンパレータＣ２から出力されるデューティ制御信号Ｓｉ がローレベルに固定される。このため、トランジスタＭ１がオン状態に固定される。即ち、Ｄｉ ＝１となる。
【００６３】
入力電圧Ｖｉｎが２．４Ｖより高いとき、オペアンプＡ２の出力電圧Ｖａ が１．２Ｖ以下となる。このとき、コンパレータＣ２から出力されるデューティ制御信号Ｓｉ のパルス幅が入力電圧Ｖｉｎによって変調され、Ｄｉ は０〜１の間に制御される。このときのＤｉ 及びＤｏ は、図６に示す回路パラメータ及び式（３）に従って、それぞれ次式によって与えられる。
【００６４】
【数４】
Ｄｉ ＝１．７５−Ｖｉｎ／３．２ …（４）
【００６５】
【数５】
Ｄｏ ＝（１．７５−Ｖｉｎ／３．２）Ｖｉｎ／Ｖｏｕｔ
…（５）
【００６６】
図７は、式（４）及び式（５）をに従って、入力電圧Ｖｉｎに対してＤｉ 及びＤｏ をそれぞれプロットしたグラフである。
【００６７】
図７に示すように、入力電圧Ｖｉｎが１〜２．４Ｖの間にあるとき、Ｄｉ が１に固定され、従ってＤｏ はＶｉｎに対して線型に変化する。入力電圧Ｖｉｎが２．４〜４Ｖの間にあるとき、式（４）に示すように、Ｄｉ が入力電圧Ｖｉｎの一次関数となる。このとき、式（５）に示すように、Ｄｏ が入力電圧Ｖｉｎの２次関数となる。
【００６８】
図８及び図９は、図５または図６に示す本実施形態のＤＣ−ＤＣコンバータにおけるインダクタＬの端子電圧Ｖｘ ，Ｖｙ 及び電流ＩＬ を示す波形図である。以下、図８及び図９を参照しつつ、本実施形態のＤＣ−ＤＣコンバータの動作を説明する。
【００６９】
図８及び図９において、入力電圧Ｖｉｎの最大値は４．０Ｖであり、所望の出力電圧Ｖｏｕｔ は、３．０Ｖである。
図８は入力電圧Ｖｉｎが１．５Ｖ、出力電圧Ｖｏｕｔ ３．０Ｖのとき、インダクタＬの端子電圧Ｖｘ ，Ｖｙ 及び電流ＩＬ の波形を示す。そして、図９は入力電圧Ｖｉｎが４．０Ｖ、出力電圧Ｖｏｕｔ ３．０Ｖのとき、インダクタＬの端子電圧Ｖｘ ，Ｖｙ 及び電流ＩＬ の波形を示している。
【００７０】
図６に示すＤＣ−ＤＣコンバータにおいて、入力電圧Ｖｉｎが２．４Ｖ以下のとき、Ｄｉ が１に固定され、ＤＣ−ＤＣコンバータが昇圧動作を行う。入力電圧Ｖｉｎが２．４Ｖを上回ったとき、ＤＣ−ＤＣコンバータは昇降圧の動作を行う。
【００７１】
図８において、入力電圧Ｖｉｎが１．５Ｖであるので、ＤＣ−ＤＣコンバータが昇圧動作が行う。このとき、トランジスタＭ１がオン状態に固定され、トランジスタＭ２がオフ状態に固定される。トランジスタＭ３とＭ４は出力電圧Ｖｏｕｔ に応じてパルス幅変調されるデューティ制御信号Ｓｏ によって制御される。このとき、出力電圧Ｖｏｕｔ が所望の３Ｖに保たれるように、トランジスタＭ３がオンする期間の比率Ｄｏ が制御される。図７のグラフにより、入力電圧Ｖｉｎが１．５Ｖのとき、Ｄｉ が１となり、Ｄｏ がほぼ０．５となる。
【００７２】
図８（ａ）に示すように、インダクタＬの一端の電圧Ｖｘ は入力電圧Ｖｉｎに保持されている。同図（ｂ）に示すように、トランジスタＭ３のオン／オフに従って、インダクタＬの他端の電圧Ｖｙ は出力電圧Ｖｏｕｔ または接地電位に保持される。さらに、同図（ｃ）に示すように、インダクタＬの両端の電圧差に応じて電流ＩＬ が決まる。
【００７３】
インダクタＬの入力端の電圧Ｖｘ が入力電圧Ｖｉｎに保持され、インダクタＬの出力端の電圧Ｖｙ が出力電圧Ｖｏｕｔ に保持されている間、インダクタＬの入力端の電圧Ｖｘ が出力端の電圧Ｖｙ より低く、インダクタＬの電流ＩＬ が低下していく。一方、インダクタＬの出力端の電圧Ｖｙ が接地電位に保持されているとき、インダクタＬの両端の電位差が入力電圧Ｖｉｎに等しくなり、このため入力電圧ＶｉｎによりインダクタＬに磁気エネルギーが蓄積され、電流ＩＬ が上昇する。
【００７４】
このように、図６に示すＤＣ−ＤＣコンバータにおいて、入力電圧Ｖｉｎが１．５Ｖのとき、Ｄｉ が１となり、Ｄｏ がほぼ０．５となるようにフィードフォワード制御回路１０及びフィードバック制御回路２０がそれぞれ制御が行われる。これによって、ＤＣ−ＤＣコンバータが昇圧動作を行い、出力電圧Ｖｏｕｔ が所望の３Ｖに保たれる。
【００７５】
次に、入力電圧Ｖｉｎが４ＶのときのＤＣ−ＤＣコンバータの動作を説明する。入力電圧Ｖｉｎが４Ｖのとき、ＤＣ−ＤＣコンバータは昇降圧の動作を行う。図９は、このときインダクタＬの端子電圧Ｖｘ ，Ｖｙ 及び電流ＩＬ の波形をそれぞれ示している。
【００７６】
図７のグラフに示すように、入力電圧Ｖｉｎが４Ｖのとき、Ｄｉ が０．５となり、Ｄｏ が約０．６６となるように制御される。
図９（ａ）に示すように、インダクタＬの一方の端子の電圧Ｖｘ は、交互に入力電圧Ｖｉｎと接地電位に保持される。端子電圧Ｖｘ が入力電圧Ｖｉｎに保持されている期間の比率がほぼ０．５となる。
図９（ｂ）に示すように、インダクタＬの他方の端子の電圧Ｖｙ が、交互に出力電圧Ｖｏｕｔ と接地電圧に保持される。端子電圧Ｖｙ が出力電圧Ｖｏｕｔ に保持されている期間の比率がほぼ０．６６となる。
【００７７】
このように、図６に示すＤＣ−ＤＣコンバータにおいて、入力電圧Ｖｉｎが４Ｖのとき、Ｄｉ が０．５となり、Ｄｏ がほぼ０．６６となるようにフィードフォワード制御回路１０及びフィードバック制御回路２０がそれぞれ制御を行なう。これによって、ＤＣ−ＤＣコンバータは昇降圧動作を行い、出力電圧Ｖｏｕｔ が所望の３Ｖに保たれる。
【００７８】
以上説明したように、本実施形態のＤＣ−ＤＣコンバータによれば、入力電圧Ｖｉｎがある一定の範囲で変化する場合、入力電圧Ｖｉｎに応じてフィードフォワード制御が行われ、インダクタＬに入力電圧Ｖｉｎを印加する期間の比率Ｄｉ が制御され、また、出力電圧Ｖｏｕｔ に応じてフィードバック制御が行われ、インダクタＬから負荷に電流を出力する期間の比率Ｄｏ が制御される。これによって、ＤＣ−ＤＣコンバータは入力電圧Ｖｉｎに従って、昇圧または昇降圧動作を適宜切り替えて、出力電圧Ｖｏｕｔ を所望の電圧値に保持する。
【００７９】
第２実施形態
図１０は本発明に係るＤＣ−ＤＣコンバータの第２の実施形態を示す回路図である。
図示のように、本実施形態のＤＣ−ＤＣコンバータは、図５に示す本発明の第１の実施形態とほぼ同じ構成を有する。ただし、本実施形態のＤＣ−ＤＣコンバータにおいて、入力電圧監視回路１２ａは、上記第１の実施形態の対応する部分と異なる。
【００８０】
図示のように、本実施形態において、入力電圧監視回路１２ａは、入力電圧Ｖｉｎを分圧する分圧用抵抗素子Ｒ３，Ｒ４、基準電圧Ｖｒｅｆ を供給する定電圧源及び基準電圧Ｖｒｅｆ を分圧電圧に加えるための抵抗素子Ｒ５によって構成されている。
【００８１】
このように構成されている入力電圧監視回路１２ａにより、入力電圧Ｖｉｎ及び基準電圧Ｖｒｅｆ 、並びに分圧用抵抗素子Ｒ３とＲ４の抵抗値に応じた直流電圧Ｖａ が生成される。
【００８２】
入力電圧監視回路１２ａで生成された直流電圧Ｖａ がフィードフォワードパルス幅変調回路１４ａに出力される。フィードフォワードパルス幅変調回路１４ａにおいて、直流電圧Ｖａ が三角波発振器３０によって発生された三角波Ｖｔｒと比較され、比較結果に応じてデューティ制御信号Ｓｉ が出力される。デューティ制御信号Ｓｉ に応じて、トランジスタＭ１がオンする期間の比率Ｄｉ が制御される。
【００８３】
また、本実施形態において、フィードフォワードパルス幅変調回路１４ａ及びフィードバックパルス幅変調回路２４ａでは、コンパレータＣ１またはＣ２に三角波Ｖｔｒと比較信号（直流電圧）Ｖａ またはＶｂ の入力端子の極性が図５に示す第１の実施形態と異なる。図１０に示すように、フィードフォワードパルス幅変調回路１４ａにおいて、コンパレータＣ１の正の入力端子に入力電圧監視回路１２ａからの比較信号Ｖａ が入力され、負の入力端子に三角波Ｖｔｒが入力される。これは、本実施形態の入力電圧監視回路１２ａにおいて、入力電圧Ｖｉｎと同じ方向に変化する比較信号Ｖａ を出力することからである。
【００８４】
入力電圧監視回路１２ａによって出力される比較信号Ｖａ は、入力電圧Ｖｉｎが上昇するとその電圧も上昇し、逆に入力電圧Ｖｉｎが低下するとその電圧も低下する。即ち、比較信号Ｖａ が入力電圧Ｖｉｎと同じ方向に変化する。
このため、入力電圧Ｖｉｎが所定の電圧よりも低いとき、フィードフォワードパルス幅変調回路１４ａでは、例えば比較信号Ｖａ のレベルが三角波Ｖｔｒよりも低く、コンパレータＣ２から出力されるデューティ制御信号Ｓｉ がローレベルに保持される。これによって、トランジスタＭ１がオン状態に保たれ、ＤＣ−ＤＣコンバータは、昇圧動作を行う。
【００８５】
入力電圧Ｖｉｎが上記所定の電圧よりも高くなると、フィードフォワードパルス幅変調回路１４ａから、入力電圧Ｖｉｎによってパルス幅が変調されたデューティ制御信号Ｓｉ が出力される。これに応じてトランジスタＭ１がオンする期間の比率Ｄｉ が制御される。これに応じて、フィードバックパルス幅変調回路２４ａによって出力電圧Ｖｏｕｔ が所望の値に保たれるようにデューティ制御信号Ｓｏ が生成される。このとき、ＤＣ−ＤＣコンバータが昇降圧動作を行い、所望の出力電圧Ｖｏｕｔ を負荷に供給する。
【００８６】
本実施形態のＤＣ−ＤＣコンバータにおいて、コンパレータＣ１とＣ２との三角波Ｖｔｒの入力端子の極性が逆になるため、フィードフォワードパルス幅変調回路１４ａ及びフィードバックパルス幅変調回路２４ａから出力されるパルス幅変調されたデューティ制御信号Ｓｉ とＳｏ が互いに逆相となる。このため、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔ がほぼ等しくなって、Ｄｉ とＤｏ がほぼ一致する場合、ＤＣ−ＤＣコンバータの過渡特性の低下を回避することができる。
【００８７】
上述したように、本実施形態のＤＣ−ＤＣコンバータによれば、入力電圧Ｖｉｎを分圧して、比較用直流電圧Ｖａ を発生する入力電圧監視回路１２ａは、分圧用抵抗素子Ｒ３，Ｒ４、基準電圧Ｖｒｅｆ を供給する定電圧源及び抵抗素子Ｒ５によって構成される。このため、第１の実施形態で用いられる入力電圧監視回路１２に較べて、オペアンプＡ２を要せず、回路の構成を簡素化できる。
【００８８】
第３実施形態
図１１は本発明に係るＤＣ−ＤＣコンバータの第３の実施形態を示す回路図である。
図１１に示すように、本実施形態のＤＣ−ＤＣコンバータにおいて、フィードフォワード制御回路１０ｂを構成する入力電圧監視回路１２及びフィードフォワードパルス幅変調回路１４は、図５に示す本発明の第１の実施形態の対応する回路と同じ構成を有する。また、フィードバック制御回路２０ｂを構成する誤差信号検出回路２２及びフィードバックパルス幅変調回路２４も、図５に示す本発明の第１の実施形態の対応する回路と同じ構成を有する。
【００８９】
ただし、本実施形態のＤＣ−ＤＣコンバータにおいて、フィードフォワード制御回路１０ｂによって、トランジスタＭ３とＭ４を制御するデューティ制御信号Ｓｏ を出力し、フィードバック制御回路２０ｂによって、トランジスタＭ１とＭ２を制御するデューティ制御信号Ｓｉ を出力する点では、図５に示す第１の実施形態と異なる。
【００９０】
即ち、本実施形態のＤＣ−ＤＣコンバータは、図４に示す本発明のＤＣ−ＤＣコンバータを具現化した構成例である。フィードフォワード制御回路１０ｂは、図４におけるフィードフォワード制御回路１０’に対応し、フィードバック制御回路２０ｂは、図４におけるフィードバック制御回路２０’に対応する。
【００９１】
図１１のように構成された本実施形態のＤＣ−ＤＣコンバータは、フィードフォワード制御回路１０ｂによって、デューティ制御信号Ｓｏ が生成され、当該デューティ制御信号Ｓｏ がトランジスタＭ３とＭ４のゲートに印加される。また、フィードバック制御回路２０ｂによって、デューティ制御信号Ｓｉ が生成され、当該デューティ制御信号Ｓｉ がトランジスタＭ１とＭ２のゲートに印加される。
【００９２】
上述した構成を有する本実施形態のＤＣ−ＤＣコンバータにおいては、フィードフォワード制御回路１０ｂは、入力電圧Ｖｉｎをモニタし、それに応じてデューティ制御信号Ｓｏ を生成し、トランジスタＭ３及びＭ４を制御する。一方、フィードバック制御回路２０ｂは、出力電圧Ｖｏｕｔ をモニタし、それに応じてデューティ制御信号Ｓｉ を生成し、トランジスタＭ１及びＭ２を制御する。
【００９３】
このように構成された本実施形態のＤＣ−ＤＣコンバータは入力電圧Ｖｉｎに従って、降圧または昇降圧動作を切り替える。入力電圧監視回路１２では、オペアンプＡ２は反転増幅回路として動作する。このため、入力電圧Ｖｉｎが所定の電圧より高いとき、入力電圧監視回路１２から出力される比較電圧Ｖａ のレベルが三角波Ｖｔｒより低く、コンパレータＣ２から出力されるデューティ制御信号Ｓｏ がローレベルに保持される。このため、トランジスタＭ３がオン状態に固定される。即ち、Ｄｏ が１に保たれる。このとき、ＤＣ−ＤＣコンバータは降圧動作を行う。フィードバック制御回路２０ｂにより、出力電圧Ｖｏｕｔ に応じてデューティ制御信号Ｓｉ が出力され、出力電圧Ｖｏｕｔ が所望の電圧となるようにトランジスタＭ１が制御される。
【００９４】
一方、入力電圧Ｖｉｎが所定の電圧より低くなるとき、入力電圧監視回路１２から出力される比較電圧Ｖａ のレベルが所定値より高く、この場合入力電圧Ｖｉｎに応じてパルス幅が変調されるデューティ制御信号Ｓｏ が出力される。これによりトランジスタＭ３のオンする期間の比率が制御され、ＤＣ−ＤＣコンバータは昇降圧動作を行う。このとき、出力電圧Ｖｏｕｔ が所望の電圧となるようにトランジスタＭ１がフィードバック制御回路２０ｂから出力されるデューティ制御信号Ｓｉ によって制御される。
【００９５】
また、本実施形態のＤＣ−ＤＣコンバータにおいて、図１１に示すようにフィードフォワードパルス幅変調回路１４とフィードバックパルス幅変調回路２４のコンパレータＣ２とＣ１との三角波Ｖｔｒの入力端子の極性が逆になるので、デューティ制御信号Ｓｏ とＳｉ が互い逆相となる。このため、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔ がほぼ等しく、Ｄｉ とＤｏ がほぼ一致するときＤＣ−ＤＣコンバータの過渡特性の低下を回避できる。
【００９６】
以上説明したように、本実施形態によれば、フィードバック制御回路２０ｂにより出力電圧Ｖｏｕｔ をモニタし、それに応じてデューティ制御信号Ｓｉ を出力してトランジスタＭ１のオンする期間の比率Ｄｉ を制御する。また、フィードフォワード制御回路１０ｂにより入力電圧Ｖｉｎをモニタし、それに応じてデューティ制御信号Ｓｏ を出力してトランジスタＭ３のオンする期間の比率Ｄｏ を制御する。入力電圧Ｖｉｎが所定の値より高いとき、Ｄｏ が１となるようにデューティ制御信号Ｓｏ が制御され、ＤＣ−ＤＣコンバータが降圧動作を行い、それ以外のときＤＣ−ＤＣコンバータが昇降圧動作を行う。これによって出力電圧Ｖｏｕｔ が所望の電圧となるように制御される。
【００９７】
【発明の効果】
以上説明したように、本発明のＤＣ−ＤＣコンバータによれば、入力及び出力電圧に応じて、Ｈブリッジ型スイッチングレギュレータのスイッチング素子が制御され、昇圧、降圧または昇降圧動作を行うことによって、ある範囲で変動する入力電圧に対して、所望の出力電圧を負荷に供給することができる。
また、本発明によれば、入力電圧からインダクタに電流を供給するタイミングとインダクタから負荷に電流を出力するタイミングをずらすことによって、入出力電圧が接近したときの応答性を改善することができる利点がある。
【図面の簡単な説明】
【図１】本発明に係るＤＣ−ＤＣコンバータの基本的な構成を示す図である。
【図２】入力電圧と出力電圧のレベルを示すグラフである。
【図３】本発明に係るＤＣ−ＤＣコンバータの一構成例を示すブロック図である。
【図４】本発明に係るＤＣ−ＤＣコンバータの他の構成例を示すブロック図である。
【図５】本発明に係るＤＣ−ＤＣコンバータの第１の実施形態を示す回路図である。
【図６】本発明の第１の実施形態のＤＣ−ＤＣコンバータの一構成例を示す回路図である。
【図７】ＤＣ−ＤＣコンバータのＨブリッジを構成するスイッチング素子のオンする期間の比率と入力電圧との関係を示す図である。
【図８】ＤＣ−ＤＣコンバータが昇圧動作時の波形を示す図である。
【図９】ＤＣ−ＤＣコンバータが昇降圧動作時の波形を示す図である。
【図１０】本発明に係るＤＣ−ＤＣコンバータの第２の実施形態を示す回路図である。
【図１１】本発明に係るＤＣ−ＤＣコンバータの第３の実施形態を示す回路図である。
【符号の説明】
１０，１０’，１０ａ…フィードフォワード制御回路、
１２，１２ａ…入力電圧監視回路、
１４…フィードフォワードパルス幅変調回路、
２０，２０’，２０ａ…フィードバック制御回路、
２２…誤差信号検出回路、２４…フィードバックパルス幅変調回路、
Ｖｉｎ…入力電圧、Ｖｏｕｔ …出力電圧。
Claims (16)
- 一方の端子が第１のスイッチング素子を介して電圧入力端子に接続され、第２のスイッチング素子を介して基準電位に接続され、他方の端子が第３のスイッチング素子を介して電圧出力端子に接続され、第４のスイッチング素子を介して基準電位に接続されているインダクタンス素子と、
上記電圧入力端子に印加される入力電圧を監視し、上記入力電圧が所定の基準値よりも高いときには上記第１のスイッチング素子と上記第２のスイッチング素子とを周期的にオン／オフさせ、上記入力電圧が所定の基準値以下のときには上記第１のスイッチング素子をオン状態に保持すると共に、上記第２のスイッチング素子をオフ状態に保持するための第１の制御信号を出力するフィードフォワード制御回路と、
上記電圧出力端子から出力される電圧に応じて、上記第３のスイッチング素子と上記第４のスイッチング素子を周期的にオン／オフさせ、上記出力電圧が所望の電圧値になるように上記第３のスイッチング素子がオンする期間の比率を制御するための第２の制御信号を出力するフィードバック制御回路と、
を有するＤＣ−ＤＣコンバータ。 - 上記フィードフォワード制御回路は、上記入力電圧を所定の分圧比で分圧した電圧に所定の基準電圧を加えた直流電圧を発生する第１の電圧発生回路を有する
請求項１に記載のＤＣ−ＤＣコンバータ。 - 上記フィードフォワード制御回路は、上記第１の電圧発生回路によって出力される上記直流電圧と所定の周期を有する三角波とを比較し、当該比較結果に応じて、上記第１のスイッチング素子と上記第２のスイッチング素子とを制御する上記第１の制御信号を出力する第１の比較回路を有する、
請求項１に記載のＤＣ−ＤＣコンバータ。 - 上記フィードバック制御回路は、上記出力電圧を所定の分圧比で分圧した電圧に所定の基準電圧を加えた直流電圧を発生する第１の電圧発生回路を有する、
請求項１、２、または３に記載のＤＣ−ＤＣコンバータ。 - 上記フィードバック制御回路は、上記第2の電圧発生回路によって出力される上記直流電圧と所定の周期を有する三角波とを比較し、当該比較結果に応じて、上記第３のスイッチング素子と上記第４のスイッチング素子とを制御する上記第２の制御信号を出力する比較回路を有する、
請求項４に記載のＤＣ−ＤＣコンバータ。 - 上記第１のスイッチング素子と上記第２のスイッチング素子及び上記第３のスイッチング素子と上記第４のスイッチング素子とが周期的にオン／オフする期間において、上記第１の制御信号と上記第２の制御信号とが非同相のパルス信号である
請求項１、２、３、４または５に記載のDC-DCコンバータ。 - 一方の端子が第１のスイッチング素子を介して電圧入力端子に接続され、第２のスイッチング素子を介して基準電位に接続され、他方の端子が第３のスイッチング素子を介して電圧出力端子に接続され、第４のスイッチング素子を介して基準電位に接続されているインダクタンス素子と、
上記電圧入力端子に印加される入力電圧を監視し、上記入力電圧が所定の基準値よりも高いときには上記第３のスイッチング素子をオン状態に保持すると共に上記第４のスイッチング素子をオフ状態に保持し、上記入力電圧が所定の基準値以下のときには上記第３のスイッチング素子と上記第４のスイッチング素子とを周期的にオン／オフさせるための第 １の制御信号を出力するフィードフォワード制御回路と、
上記電圧出力端子から出力される電圧に応じて、上記第１のスイッチング素子と上記第２のスイッチング素子を周期的にオン／オフさせ、上記出力電圧が所望の電圧値になるように上記第１のスイッチング素子がオンする期間の比率を制御するための第２の制御信号を出力するフィードバック制御回路と、
を有する、ＤＣ−ＤＣコンバータ。 - 上記フィードフォワード制御回路は、上記入力電圧を所定の分圧比で分圧した電圧に所定の基準電圧を加えた直流電圧を発生する第１の電圧発生回路を有する
請求項７に記載のＤＣ−ＤＣコンバータ。 - 上記フィードフォワード制御回路は、上記第１の電圧発生回路によって出力される上記直流電圧と所定の周期を有する三角波とを比較し、当該比較結果に応じて、上記第３のスイッチング素子と上記第４のスイッチング素子とを制御する上記第１の制御信号を出力する第１の比較回路を有する
請求項８に記載のＤＣ−ＤＣコンバータ。 - 上記フィードバック制御回路は、上記出力電圧を所定の分圧比で分圧した電圧に所定の基準電圧を加えた直流電圧を発生する第２の電圧発生回路を有する
請求項７、８または９に記載のＤＣ−ＤＣコンバータ。 - 上記フィードバック制御回路は、上記第２の電圧発生回路によって出力される上記直流電圧と所定の周期を有する三角波とを比較し、当該比較結果に応じて、上記第１のスイッチング素子と上記第２のスイッチング素子とを制御する上記第２の制御信号を出力する比較回路を有する
請求項１０に記載のＤＣ−ＤＣコンバータ。 - 上記第１のスイッチング素子と上記第２のスイッチング素子及び上記第３のスイッチング素子と上記第４のスイッチング素子とが周期的にオン／オフする期間において、上記第１の制御信号と上記第２の制御信号とが非同相のパルス信号である
請求項７、８、９、１０または１１に記載のＤＣ−ＤＣコンバータ。 - 電圧入力端子とインダクタンス素子の一方の端子との間に接続された第１のスイッチング素子と、
基準電位と上記インダクタンス素子の一方の端子との間に接続された第２のスイッチング素子と、
電圧出力端子と上記インダクタンス素子の他方の端子との間に接続された第３のスイッチング素子と、
上記基準電位と上記インダクタンス素子の他方の端子との間に接続された第４のスイッチング素子と、
上記電圧入力端子に印加される電圧に応じて上記第１のスイッチング素子と上記第２のスイッチング素子又は上記第３のスイッチング素子と上記第４のスイッチング素子とを実質的に相補的にオン・オフ制御する第１の制御回路と、
上記電圧出力端子に現われる電圧に応じて上記第３のスイッチング素子と上記第４のスイッチング素子又は上記第１のスイッチング素子と上記第２のスイッチング素子とを実質的に相補的にオン・オフ制御する第2の制御回路と、
を有し、
上記第１の制御回路は、
上記電圧入力端子に印加される電圧が所定の電圧よりも大きい場合には、上記第１のスイッチング素子と上記第２のスイッチング素子とを相補的にオン・オフ制御し、又は上記 第３のスイッチング素子を常にオン状態に維持すると共に上記第４のスイッチング素子を常にオフ状態に維持し、
上記電圧入力端子に印加される電圧が所定の電圧よりも小さい場合には、上記第１のスイッチング素子を常にオン状態に維持すると共に上記第２のスイッチング素子を常にオフ状態に維持する、又は上記第３のスイッチング素子と上記第４のスイッチング素子とを相補的にオン・オフ制御する、
ＤＣ−ＤＣコンバータ。 - 上記第１の制御回路が、
上記電圧入力端子に印加される電圧に応じた第１の制御電圧を供給する入力電圧監視回路と、
上記第１の制御電圧と所定の周波数の交流信号とを比較して当該比較結果に応じた第１の制御信号を上記第１及び第２のスイッチング素子又は上記第３及び第４のスイッチング素子に供給する第１のパルス幅変調回路と
を有し、
上記第２の制御回路が、
上記電圧出力端子に現われる電圧に応じた第２の制御電圧を供給する誤差信号検出回路と、
上記第２の制御電圧と所定の周波数の交流信号とを比較して当該比較結果に応じた第２の制御信号を上記第３及び第４のスイッチング素子又は上記第１及び第２のスイッチング素子に供給する第２のパルス幅変調回路と
を有する
請求項１３に記載のＤＣ−ＤＣコンバータ。 - 上記電圧入力端子に印加される電圧の電圧変動範囲の最大値が上記電圧出力端子に現われる電圧よりも高く、
上記電圧変動範囲の最小値が上記電圧出力端子に現われる電圧よりも低い、
請求項１３又は１４に記載のＤＣ−ＤＣコンバータ。 - 上記第１の制御回路が上記第１及び第２のスイッチング素子を制御し、
上記第２の制御回路が上記第３及び第４のスイッチング素子を制御する
請求項１３、１４又は１５に記載のＤＣ−ＤＣコンバータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002283437A JP3556652B2 (ja) | 2002-09-27 | 2002-09-27 | Ｄｃ−ｄｃコンバータ |
| US10/653,778 US6977488B1 (en) | 2002-09-27 | 2003-09-02 | DC-DC converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002283437A JP3556652B2 (ja) | 2002-09-27 | 2002-09-27 | Ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004120940A JP2004120940A (ja) | 2004-04-15 |
| JP3556652B2 true JP3556652B2 (ja) | 2004-08-18 |
Family
ID=32277300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002283437A Expired - Fee Related JP3556652B2 (ja) | 2002-09-27 | 2002-09-27 | Ｄｃ−ｄｃコンバータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6977488B1 (ja) |
| JP (1) | JP3556652B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016226257A (ja) * | 2015-04-23 | 2016-12-28 | ローム株式会社 | スイッチングレギュレータ |
| US10218269B2 (en) | 2015-06-29 | 2019-02-26 | Rohm Co., Ltd. | Switching regulator and integrated-circuit package |
| US10298130B2 (en) | 2015-12-28 | 2019-05-21 | Rohm Co., Ltd. | Switching regulator |
| US10355589B2 (en) | 2015-04-23 | 2019-07-16 | Rohm Co., Ltd. | Switching regulator |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1437823B1 (en) * | 2003-01-08 | 2012-12-12 | Continental Automotive GmbH | Wide input range, DC-DC voltage-switching converter regulator device with boost and buck modes |
| JP3787785B2 (ja) * | 2003-12-25 | 2006-06-21 | 日本テキサス・インスツルメンツ株式会社 | Ｄｃ−ｄｃコンバータ |
| JP3787784B2 (ja) * | 2003-12-25 | 2006-06-21 | 日本テキサス・インスツルメンツ株式会社 | Ｄｃ−ｄｃコンバータ |
| JP3963905B2 (ja) * | 2004-04-26 | 2007-08-22 | 日本テキサス・インスツルメンツ株式会社 | スイッチング電源装置 |
| US7180274B2 (en) * | 2004-12-10 | 2007-02-20 | Aimtron Technology Corp. | Switching voltage regulator operating without a discontinuous mode |
| US7221130B2 (en) * | 2005-01-05 | 2007-05-22 | Fyrestorm, Inc. | Switching power converter employing pulse frequency modulation control |
| US7256570B2 (en) | 2005-02-08 | 2007-08-14 | Linear Technology Corporation | Light load current-mode control for switched step up-step down regulators |
| US7466112B2 (en) * | 2005-02-08 | 2008-12-16 | Linear Technology Corporation | Variable frequency current-mode control for switched step up-step down regulators |
| US7394231B2 (en) * | 2005-02-08 | 2008-07-01 | Linear Technology Corporation | Current-mode control for switched step up-step down regulators |
| US7365525B2 (en) * | 2005-02-08 | 2008-04-29 | Linear Technology Corporation | Protection for switched step up/step down regulators |
| JP2006304512A (ja) * | 2005-04-21 | 2006-11-02 | Fujitsu Ltd | 昇降圧型ｄｃ−ｄｃコンバータ、昇降圧型ｄｃ−ｄｃコンバータの制御回路、昇降圧型ｄｃ−ｄｃコンバータの制御方法 |
| DE602005022843D1 (de) * | 2005-06-06 | 2010-09-23 | Technology Partnership Plc Mel | System zur Kontrolle eines elektronischen Treibers für einen Vernebler |
| FR2889001A1 (fr) * | 2005-07-22 | 2007-01-26 | Atmel Nantes Sa Sa | Dispositif de conversion d'une tension d'alimentation continue en une tension de sortie continue et circuit electronique correspondant |
| US7498781B2 (en) * | 2006-04-07 | 2009-03-03 | L&L Engineering Llc | Methods and systems for disturbance rejection in DC-to-DC converters |
| US7405551B2 (en) * | 2006-05-08 | 2008-07-29 | Intel Corporation | Method and an apparatus to adjust duty cycle for voltage supply regulation |
| US7449966B2 (en) * | 2006-05-09 | 2008-11-11 | Intel Corporation | Method and an apparatus to sense supply voltage |
| US7506184B2 (en) * | 2006-05-09 | 2009-03-17 | Intel Corporation | Current detection for microelectronic devices using source-switched sensors |
| JP5023819B2 (ja) | 2006-06-16 | 2012-09-12 | 富士通セミコンダクター株式会社 | 昇降圧型ｄｃ−ｄｃコンバータの制御方法、昇降圧型ｄｃ−ｄｃコンバータの制御回路、および昇降圧型ｄｃ−ｄｃコンバータ |
| JP4783223B2 (ja) * | 2006-06-30 | 2011-09-28 | Ｏｋｉセミコンダクタ株式会社 | 電圧レギュレータ |
| JP4645591B2 (ja) * | 2006-12-28 | 2011-03-09 | 株式会社デンソー | 電源装置 |
| JP5184798B2 (ja) * | 2007-03-12 | 2013-04-17 | 川崎重工業株式会社 | 充放電制御装置及び充放電制御方法 |
| US7804283B2 (en) * | 2007-08-14 | 2010-09-28 | Freescale Semiconductor, Inc. | Mode transitioning in a DC/DC converter using a constant duty cycle difference |
| US7733072B2 (en) * | 2007-08-27 | 2010-06-08 | Texas Instruments Incorporated | Step-down/step-up DC/DC converter apparatus and method with inductor current threshold value adjusting |
| US20090079406A1 (en) * | 2007-09-26 | 2009-03-26 | Chaodan Deng | High-voltage tolerant low-dropout dual-path voltage regulator with optimized regulator resistance and supply rejection |
| JP5136093B2 (ja) * | 2008-01-31 | 2013-02-06 | 日産自動車株式会社 | Ｄｃ−ｄｃコンバータの制御装置 |
| US8143865B2 (en) * | 2008-08-22 | 2012-03-27 | Active-Semi, Inc. | Average current mode controlled converter having a buck mode, a boost mode, and a partial four-switch mode |
| EP2485380B8 (en) * | 2009-09-30 | 2017-09-20 | Mitsubishi Electric Corporation | Dc/dc converter control device |
| US8415937B2 (en) | 2010-08-31 | 2013-04-09 | Texas Instruments Incorporated | Switching method to improve the efficiency of switched-mode power converters employing a bridge topology |
| FR2965127B1 (fr) * | 2010-09-16 | 2014-07-18 | Thales Sa | Systeme d'alimentation regulee a grande dynamique d'entree de tension |
| US8513928B2 (en) | 2011-01-05 | 2013-08-20 | Eaton Corporation | Bidirectional buck-boost converter |
| FR2983006B1 (fr) | 2011-11-22 | 2014-01-10 | Thales Sa | Systeme d'alimentation continue securisee et regulee a entrees multiples |
| CN103475215B (zh) * | 2012-06-06 | 2016-03-30 | 华润矽威科技（上海）有限公司 | 升压结构及其反馈电路 |
| US9711962B2 (en) | 2012-07-09 | 2017-07-18 | Davide Andrea | System and method for isolated DC to DC converter |
| US9240720B2 (en) | 2013-06-06 | 2016-01-19 | Texas Instruments Incorporated | Emulation based ripple cancellation for a DC-DC converter |
| US9148058B2 (en) * | 2013-10-28 | 2015-09-29 | Power Quality Engineering Limited | High frequency series AC voltage regulator |
| CN105874701B (zh) * | 2013-12-10 | 2019-10-29 | 逸节电子有限公司 | 高频串联交流调压器 |
| CN103887983A (zh) * | 2014-03-21 | 2014-06-25 | 浙江大学 | 双管级联型buck-boost变流器的控制方法 |
| JP6370929B2 (ja) | 2014-05-22 | 2018-08-08 | テキサス インスツルメンツ インコーポレイテッド | デュアルカウンタデジタル積分器を備えるｄｃ‐ｄｃコンバータコントローラ装置 |
| US9621041B2 (en) * | 2015-02-05 | 2017-04-11 | Allegro Microsystems, Llc | Buck-boost converter control circuits and techniques |
| CN104821715B (zh) * | 2015-04-24 | 2017-05-17 | 成都芯源***有限公司 | 升降压开关电路及其控制方法 |
| WO2017126154A1 (ja) * | 2016-01-22 | 2017-07-27 | 三菱電機株式会社 | 電力変換装置及びその制御方法 |
| US11005369B2 (en) | 2016-08-10 | 2021-05-11 | Rohm Co., Ltd. | Switching regulator and integrated circuit package |
| US10110128B2 (en) | 2017-03-08 | 2018-10-23 | Allegro Microsystems, Llc | DC-DC converter having feedforward for enhanced output voltage regulation |
| EP3754827A4 (en) * | 2018-02-16 | 2021-03-17 | Mitsubishi Electric Corporation | CONTROL DEVICE OF A POWER CONVERTER |
| JP6541927B1 (ja) * | 2018-02-16 | 2019-07-10 | 三菱電機株式会社 | 電力変換器の制御装置 |
| WO2019210918A1 (en) * | 2018-05-04 | 2019-11-07 | Aalborg Universitet | Power circuits for modular multi-level converters (mmc) and modular multi-level converters |
| JP7370783B2 (ja) * | 2019-09-24 | 2023-10-30 | キヤノン株式会社 | 電子機器および制御方法 |
| TWI743652B (zh) * | 2020-01-09 | 2021-10-21 | 呂錦山 | 具新型ｔｔ控制之零電壓電力逆變電路 |
| US11431325B1 (en) | 2021-08-03 | 2022-08-30 | Crane Electronics, Inc. | Radiation tolerant voltage feedforward mode pulse-width modulator control |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4814685A (en) * | 1987-12-04 | 1989-03-21 | Pacesetter Infusion, Ltd. | Inductive power converter for use with variable input and output voltages |
| US5734258A (en) * | 1996-06-03 | 1998-03-31 | General Electric Company | Bidirectional buck boost converter |
| DE19853626A1 (de) * | 1998-11-20 | 2000-05-31 | Texas Instruments Deutschland | Schaltregler und Verfahren zum Betreiben von Schaltreglern |
| EP1095445A1 (en) * | 1999-05-04 | 2001-05-02 | Koninklijke Philips Electronics N.V. | Dc-dc converter |
| WO2001013502A1 (en) * | 1999-08-03 | 2001-02-22 | Koninklijke Philips Electronics N.V. | A dc/dc up/down converter |
| GB2357641B (en) * | 1999-12-20 | 2002-02-20 | Motorola Ltd | DC-DC Converter and energy management system |
| US6166527A (en) * | 2000-03-27 | 2000-12-26 | Linear Technology Corporation | Control circuit and method for maintaining high efficiency in a buck-boost switching regulator |
| EP1211791B1 (en) * | 2000-12-04 | 2011-02-16 | Nec Tokin Corporation | Symmetrical DC/DC converter with synchronous rectifiers having an operational amplifier in the driver circuit |
| WO2002058221A1 (en) * | 2001-01-18 | 2002-07-25 | Koninklijke Philips Electronics N.V. | A dc/dc up/down converter |
| US6275016B1 (en) * | 2001-02-15 | 2001-08-14 | Texas Instruments Incorporated | Buck-boost switching regulator |
| JP3501226B2 (ja) * | 2001-08-29 | 2004-03-02 | トヨタ自動車株式会社 | Ｄｃ−ｄｃコンバータ |
| US6788033B2 (en) * | 2002-08-08 | 2004-09-07 | Vlt, Inc. | Buck-boost DC-DC switching power conversion |
-
2002
- 2002-09-27 JP JP2002283437A patent/JP3556652B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-02 US US10/653,778 patent/US6977488B1/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016226257A (ja) * | 2015-04-23 | 2016-12-28 | ローム株式会社 | スイッチングレギュレータ |
| US10355589B2 (en) | 2015-04-23 | 2019-07-16 | Rohm Co., Ltd. | Switching regulator |
| US10218269B2 (en) | 2015-06-29 | 2019-02-26 | Rohm Co., Ltd. | Switching regulator and integrated-circuit package |
| US10298130B2 (en) | 2015-12-28 | 2019-05-21 | Rohm Co., Ltd. | Switching regulator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004120940A (ja) | 2004-04-15 |
| US6977488B1 (en) | 2005-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3556652B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| Huang et al. | Hybrid buck–boost feedforward and reduced average inductor current techniques in fast line transient and high-efficiency buck–boost converter | |
| US7145316B1 (en) | Control circuit for monitoring and maintaining a bootstrap voltage in an N-channel buck regulator | |
| JP4725641B2 (ja) | 昇降圧型スイッチングレギュレータ | |
| US7116085B2 (en) | DC-DC converter | |
| JP5103084B2 (ja) | チャージポンプ回路ならびにその制御回路 | |
| EP0818875B1 (en) | Step-down type DC-DC regulator | |
| JP5332248B2 (ja) | 電源装置 | |
| CN100514813C (zh) | Dc-dc变换器及其控制单元和方法 | |
| JP4910575B2 (ja) | スイッチング電源装置 | |
| US10069408B2 (en) | Switched capacitor circuit modifying voltage on the inductor of a buck regulator | |
| TWI387189B (zh) | 直流對直流轉換器及其方法 | |
| US8476887B2 (en) | DC to DC converter with pseudo constant switching frequency | |
| JP4631916B2 (ja) | 昇圧形ｄｃ−ｄｃコンバータ | |
| US20120299553A1 (en) | Bidirectional hysteretic power converter | |
| TW202123608A (zh) | 用於峰值電流模式控制調製器的斜率補償 | |
| US9780657B2 (en) | Circuits and methods for controlling a boost switching regulator based on inductor current | |
| CN111277139B (zh) | 堆叠式降压转换器 | |
| KR20080023648A (ko) | 임의의 ｅｓｒ을 갖는 출력 캐패시터를 사용할 수 있도록고정된 온-타임을 이용하여 버크 조정기에서 리플을발생하는 방법 | |
| US11527956B2 (en) | Control circuit for an electronic converter, related integrated circuit, electronic converter and method | |
| JP2009153289A (ja) | Ｄｃ−ｄｃコンバータ | |
| US8797010B2 (en) | Startup for DC/DC converters | |
| US6307359B1 (en) | DC-DC converter powered by doubled output voltage | |
| JP2002233138A (ja) | スイッチング電源装置 | |
| US8410763B2 (en) | Controller for buck and boost converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040506 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040512 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3556652 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |