JP3553249B2

JP3553249B2 - 画像生成装置及び画像生成方法

Info

Publication number: JP3553249B2
Application number: JP34809895A
Authority: JP
Inventors: 正昭岡
Original assignee: Sony Computer Entertainment Inc
Current assignee: Sony Interactive Entertainment Inc
Priority date: 1995-12-15
Filing date: 1995-12-15
Publication date: 2004-08-11
Anticipated expiration: 2015-12-15
Also published as: JPH09166975A

Description

【０００１】
【目次】
以下の順序で本発明を説明する。
発明の属する技術分野
従来の技術（図９〜図１２）
発明が解決しようとする課題（図１３）
課題を解決するための手段
発明の実施の形態
（１）画像生成装置の構成（図１〜図５）
（２─１）３次元のポリゴンにテクスチヤマツピングをする場合（図６）
（２─２）３次元のポリゴンにフオンシエーデイングをする場合（図７）
（２─３）３次元ポリゴンにテクスチヤマツピングを行ないさらにフオンシエーデイングをする場合（図８）
発明の効果
【０００２】
【発明の属する技術分野】
本発明は画像生成装置及び画像生成方法に関し、特にゲーム機、コンピユータなど、画像メモリを有し、計算によつて生成した画像や、記憶装置から読み出した画像を画像メモリ上に描画し、デイスプレイ上に出力するものに適用して好適である。
【０００３】
【従来の技術】
従来、画像メモリ上に画像データを描画し、これらをテレビの同期信号に従つて読み出し表示する画像生成装置では、画像メモリ上に表示すべき画素値そのものをならべて置き、読み出し装置は単にそれらをビデオ同期信号に従つて読み出し、Ｄ／Ａ（デイジタル／アナログ）変換してデイスプレイ上に表示するものが主であつた。
【０００４】
ここで、従来の画像生成装置の構成例を図９に示す。画像生成装置１は、ＣＰＵ２、メインメモリ３、画像生成プロセツサ４、画像メモリ５、画像出力プロセツサ６でなつており、ＣＰＵ２、メインメモリ３及び画像生成プロセツサ４は、それぞれメインバス７に接続されておりデータを授受できるようになつている。また、画像生成プロセツサ４と画像メモリ５がデータ授受し得るように接続されている。画像メモリ５からの出力信号は画像出力プロセツサ６を介してモニタ等に送出されるように接続されている。ここでのメインメモリ３は、画像を生成するためのプログラムが格納されている。
【０００５】
まず、従来の画像生成装置１における３次元のポリゴンにテクスチヤマツピングをする場合について説明する。ポリゴンとは描画装置が扱う図形の最小単位（三角形や四角形）をいう。
ＣＰＵ２は、メインメモリ３に格納されているプログラムに従つて描画命令を画像生成プロセツサ４に出力し、画像生成プロセツサ４は描画命令に従つて画像メモリ５からテクスチヤ画像を読み出す。この画像メモリ５から読み出されたテクスチヤ画像に変形を加えた後、再び画像メモリ５内のデイスプレイ領域に書き込む。画像出力プロセツサ６はビデオ同期信号に従つて画像メモリ５内のデイスプレイ領域を読み出し、出力する。
【０００６】
図１０は上述した３次元のポリゴンにテクスチヤマツピングが行なわれているときの画像メモリ５内のメモリ領域１０の内容を示す。メモリ領域１０は、表示すべき画像が生成されるデイスプレイ領域１１と、テクスチヤ画像の蓄えられているテクスチヤ領域１２とで形成されている。デイスプレイ領域１１には複数のポリゴンの領域が計算され、対応するテクスチヤ画素が読み出されて変形され書き込まれる。
【０００７】
例えば、三角形ＡＢＣにテクスチヤ１２ａの三角形ＰＱＲをテクスチヤマツピングするためは、三角形ＡＢＣ内に含まれる各点Ｅに対応する三角形ＰＱＲ内の点Ｓの画素値をコピーする。これらの処理はすべて画像生成プロセツサ４によつて行なわれ、終了した後に画像メモリ５のデイスプレイ領域１１に書き込まれる。
【０００８】
次に、従来の画像生成装置１における３次元ポリゴンにフオンシエーデイングをする場合について説明する。
ＣＰＵ２はプログラムに従つて描画命令を画像生成プロセツサ４に出力し、画像生成プロセツサ４はこの命令に従つてポリゴンの頂点座標とそれに含まれる画素の値を計算し、画像メモリ５内のデイスプレイ領域１１に書き込む。画像出力プロセツサ６はビデオ同期信号に従つて画像メモリ５内のデイスプレイ領域１１を読み出し出力する。
【０００９】
図１１（Ａ）及び（Ｂ）は、上述した３次元ポリゴンにフオンシエーデイングが行なわれているときの画像メモリ５におけるメモリ領域１０の内容を示している。
以下に述べる処理は全て画像生成プロセツサ４によつて行われるものである。メモリ領域１０内のデイスプレイ領域１１には複数のポリゴンの領域が計算されそれに含まれる画素の値が計算され書き込まれる。例えば、三角形ＡＢＣをフオンシエーデイングするためには三頂点Ａ、Ｂ、Ｃ上の法線から三角形内の点Ｅ上の法線を求め、当該法線と光源ベクトルの内積をとつたものをその点の画素値とする。この処理の後、画像メモリ５のデイスプレイ領域１１に書き込まれる。
【００１０】
さらに、従来の画像生成装置１における３次元のポリゴンにテクスチヤマツピングを行い、さらにフオンシエーデイングをする場合について説明する。
ＣＰＵ２はプログラムに従つて描画命令を画像生成プロセツサ４に出力し、画像生成プロセツサ４はこの命令に従つて画像メモリ５からテクスチヤ画像を読み出し変形を加えたあとシエーデイングを行ない再び画像メモリ５内のデイスプレイ領域１１に書き込む。画像出力プロセツサ６はビデオ同期信号に従つて画像メモリ５内のデイスプレイ領域１１を読み出して出力する。
【００１１】
図１２（Ａ）及び（Ｂ）は上述した３次元のポリゴンにテクスチヤマツピングが行われ、この後フオンシエーデイングが行なわれているときの画像メモリ５内のメモリ領域１０の内容を示している。以下の処理は全て画像生成プロセツサ４によつて行われるものである。
メモリ領域１０内のデイスプレイ領域１１には複数のポリゴンの領域が計算され、対応するテクスチヤ画像が読み出されて変形されシエーデイングが行われ書き込まれる。
【００１２】
例えば、三角形ＡＢＣにテクスチヤ１２ａの三角形ＰＱＲをテクスチヤマツピングするためには三角形ＡＢＣに含まれる各点Ｅに対応する三角形ＰＱＲ内の点Ｓの画素値をコピーする。さらに、三頂点Ａ、Ｂ、Ｃ上の法線から三角形内の点Ｅ上の法線を求め、当該法線と光源ベクトルの内積をとり、当該点のテクスチヤ値とかけあわせて画素値とする。この後、画像メモリ５のデイスプレイ領域１１に書き込まれる。
【００１３】
【発明が解決しようとする課題】
ところが、上述の構成においては、画像データを記憶してある画像メモリ５のメモリ領域１０（テクスチヤ領域１２）から画素データを画像生成プロセツサ４が一旦読み出し、処理を加えた後、画像メモリ５に書き込む必要がある。つまり、ひとつの画素を処理するためには、画像メモリ５からの読み出しと画像メモリ５への書き込みを最低各１回ずつ必要とする欠点がある。
【００１４】
また、画像生成では３次元の物体をリアルに表現するため「隠面消去」という技術が使われる。例えば、図１３に示すような上書きによつて隠面消去が行なわれた画像では、実際には画面上に表示されているポリゴンより多くのポリゴンがメモリ内に書き込まれている。この隠面消去により、一旦、画像メモリ５のメモリ領域１０上に描かれた画像データでも上書きされ消えることがあるが、この上書きによつて消される画像データの処理が無駄になる問題がある。
【００１５】
本発明は以上の点を考慮してなされたもので、不必要なデータ処理を軽減し得る画像生成装置及び画像生成方法を実現しようとするものである。
【００１６】
【課題を解決するための手段】
上記課題に対応した本発明の画像生成装置は、画像メモリと、前記画像メモリのディスプレイ領域に各画素に対応するデータおよびそのデータの意味を表す画素モードを書き込む画像生成プロセッサと、前記ディスプレイ領域に記憶された前記データおよび前記画素モードを読み込んで、読み込んだ前記データの画素モードを判定し、判定された画素モードに対応した所定の処理を行ない出力画像を作成する画像出力プロセッサとを備える画像生成装置であって、前記画素モードは、第１、第２、第３、第４画素モードを含み、前記第１画素モードでは、前記画像生成プロセッサは前記ディスプレイ領域に RGB 値を書き込むとともに、前記画像出力プロセッサは前記 RGB 値に基づいて出力画像を作成し、前記第２画素モードでは、前記画像生成プロセッサは前記ディスプレイ領域にテクスチャアドレスを書き込むとともに、前記画像出力プロセッサは前記テクスチャアドレスに基づいて前記画像メモリからテクスチャデータを読み込んで出力画像を作成し、前記第３画素モードでは、前記画像生成プロセッサは前記ディスプレイ領域にポリゴンの頂点の法線ベクトルのデータを書き込むとともに、前記画像出力プロセッサは前記法線ベクトルと光源ベクトルとの内積値に基づいて出力画像を作成し、前記第４画素モードでは、前記画像生成プロセッサは前記ディスプレイ領域にテクスチャアドレスおよびポリゴンの頂点の法線ベクトルのデータを書き込むとともに、前記画像出力プロセッサは、前記テクスチャアドレスに基づいて前記画像メモリからテクスチャデータを読み込むとともに、前記法線ベクトルと光源ベクトルとの内積値を算出し、前記テクスチャデータと前記内積値との積算値に基づいて出力画像を作成する、ことを特徴とする。
【００１７】
上記画像生成装置において、前記画像出力プロセッサが、前記画像メモリから読み込まれたデータのモードを判定するモード判定回路と、前記テクスチャアドレスを前記画像メモリに出力する回路と、前記法線ベクトルと前記光源ベクトルとの内積値を求めるインナープロダクト回路と、前記インナープロダクト回路の出力と前記RGB値とをかける積算回路と、前記RGB値と、前記テクスチャデータと、前記インナープロダクト回路の出力データと、前記積算回路の出力データとが入力され、前記モード判定回路により判定されたモードに対応するデータを選択的に出力するデータセレクタ回路と、を含むようにすることができる。
さらに、前記テクスチャアドレスを前記画像メモリに出力する回路は、リードアドレスジェネレータを含むようにしてもよい。
【００１８】
上記課題に対応した本発明の画像生成方法は、画像メモリのディスプレイ領域に各画素に対応するデータおよびそのデータの意味を表す画素モードを書き込む処理と、前記ディスプレイ領域に記憶された画素モードから前記データの画素モードを判定し、前記判定された画素モードに対応した所定の処理を行ない出力画像を作成する処理とを実行する画像生成方法であって、前記画素モードは、第１乃至第４画素モードを含み、前記第１画素モードでは、前記ディスプレイ領域に RGB 値を書き込むとともに、前記 RGB 値に基づいて出力画像を作成し、前記第２画素モードでは、前記ディスプレイ領域にテクスチャアドレスを書き込むとともに、前記テクスチャアドレスに基づいて前記画像メモリからテクスチャデータを読み込んで出力画像を作成し、前記第３画素モードでは、前記ディスプレイ領域にポリゴンの頂点の法線ベクトルのデータを書き込むとともに、前記法線ベクトルと光源ベクトルとの内積値に基づいて出力画像を作成し、前記第４画素モードでは、前記ディスプレイ領域にテクスチャアドレスおよびポリゴンの頂点の法線ベクトルのデータを書き込み、前記テクスチャアドレスに基づいて前記画像メモリからテクスチャデータを読み込み、前記法線ベクトルと光源ベクトルとの内積値を算出し、前記テクスチャデータと前記内積値との積算値に基づいて出力画像を作成する、ことを特徴とする。
【００２０】
【発明の実施の形態】
以下図面について、本発明の一実施例を詳述する。
【００２１】
（１）画像生成装置の構成
図９との対応部分に同一符号を付した図１は、本発明の画像生成装置２０の全体構成を示す。画像生成装置２０は、ＣＰＵ２、メインメモリ３、画像生成プロセツサ２１、画像メモリ２２、画像出力プロセツサ２３でなつており、ＣＰＵ２、メインメモリ３及び画像生成プロセツサ２１は、それぞれメインバス７に接続されておりデータを授受できるようになつている。また、画像生成プロセツサ２１はデータの出力先となる画像メモリ２２と接続されており、画像メモリ２２と画像出力プロセツサ２３はデータを相互に授受できるように接続されており、画像出力プロセツサ２３からの出力データはモニタ等に送出されるようになされている。ちなみにメインメモリ３には、画像を生成するためのプログラムが格納されている。
【００２２】
次に、画像メモリ２２内に蓄えられる情報例を図２に示す。画像メモリ２２に蓄える情報としては４種類の画素モード（ｍｏｄｅ＝０〜３）がある。これらの各画素モードは、デイスプレイ領域の各画素に格納されるデータの意味を表している。例えば、ｍｏｄｅ＝０は「ＲＧＢ」のデータを表し、ｍｏｄｅ＝１は「テクスチヤアドレス」、ｍｏｄｅ＝２は「法線ベクトル」、ｍｏｄｅ＝３は「テクスチヤアドレスと法線ベクトル」のデータをそれぞれ表している。
【００２３】
また、図３においてはデイスプレイ領域、テクスチヤ領域及び画素モードの対応について表している。画素モードは前述のようにｍｏｄｅ＝０〜３でなつている。ｍｏｄｅ＝０はデイスプレイ領域内の座標値（Ｒ、Ｇ、Ｂ）を表し、ｍｏｄｅ＝１はテクスチヤアドレスとしてテクスチヤ領域のページ数Ｔｐ及び当該テクスチヤ領域内の座標値（Ｕ、Ｖ）を表す。また、ｍｏｄｅ＝２はデイスプレイ領域における法線ベクトル（Ｎｘ、Ｎｙ、Ｎｚ）を表し、ｍｏｄｅ＝３はｍｏｄｅ＝１とｍｏｄｅ＝２の内容すなわちテクスチヤアドレスと法線ベクトルを表している。
【００２４】
ここで、図４においては、画像出力プロセツサ２３の構成例を示す。
画像出力プロセツサ２３は、モード判定回路２４、リードアドレスゲン２５、インナープロダクト２６、データセレクタ２７及び積算器２８で構成されている。このモード判定回路２４は、画像メモリ２２から送出されるデータを入力し、当該データのモード判定結果をデータセレクタ２７へと出力するようになされている。
【００２５】
画像メモリ２２からのデータがｍｏｄｅ＝０の場合、データセレクタ２７へと出力され、ｍｏｄｅ＝１の場合、データセレクタ２７へと出力されると共にテクスチヤ領域の座標値（Ｕ、Ｖ）のアドレスをリードアドレスゲン２５を介して、当該アドレスを画像メモリ２２に出力する。また、画像メモリ２２からのデータがｍｏｄｅ＝２の場合、画像メモリ２２からのデータである法線ベクトル（Ｎｘ、Ｎｙ、Ｎｚ）と光源ベクトルをインナープロダクト２６で内積を求め、データセレクタ２７へと出力される。さらにｍｏｄｅ＝３の場合、ｍｏｄｅ＝２の場合と同様にして得られた法線ベクトルと光源ベクトルの内積と、ｍｏｄｅ＝１のテクスチヤアドレスを用いて画像メモリ２２から読みだしたｍｏｄｅ＝０のＲＧＢ値とを積算器２８でかけたものをデータセレクタ２７へと出力する。
このデータセレクタ２７は、入力される各データのうちモード判定回路２４から送出される判定結果で得られたモードに対応するデータを外部へと出力する。
【００２６】
この画像出力プロセツサ２３でのモード判定回路２４によるモード判定の処理手順を表すフローチヤートを図５に示す。まず、ステツプＳＰ１で処理を開始する。ステツプＳＰ２において、モード判定を行い、当該判定結果がｍｏｄｅ＝０のとき、ステツプＳＰ３へと移る。ステツプＳＰ３では、画像メモリ２２にＲＧＢ値を書き込み、ステツプＳＰ４で画像メモリ２２からＲＧＢ値を読みだし、ステツプＳＰ５へと移る。
また、ステツプＳＰ２のモード判定結果がｍｏｄｅ＝１のとき、ステツプＳＰ６へと移り、画像メモリ２２にテクスチヤアドレスを書き込む。この後ステツプＳＰ７へ移り、画像メモリ２２から読みだしたテクスチヤアドレスで再度画像メモリ２２からＲＧＢ値を読みだし、ステツプＳＰ５へと移る。
【００２７】
さらに、前述のモード判定結果がｍｏｄｅ＝２のとき、ステツプＳＰ８へと移り、画像メモリ２２に法線ベクトルを書き込む。この後ステツプＳＰ９へ移り、画像メモリ２２から読みだした法線ベクトルと光源ベクトルの内積値をＲＧＢ値とし、ステツプＳＰ５へ移る。
またさらにモード判定結果がｍｏｄｅ＝３のとき、ステツプＳＰ１０へと移り、画像メモリ２２に法線ベクトルとテクスチヤアドレスを書き込む。この後ステツプＳＰ１１へ移り、画像メモリ２２から読みだした法線ベクトルと光源ベクトルの内積を、画像メモリ２２から読みだしたテクスチヤアドレスを用いて読みだしたＲＧＢ値にかけて、ステツプＳＰ５へ移る。
ここでステツプＳＰ５ではＲＧＢ値を出力し、ステツプＳＰ１２で処理終了となる。
【００２８】
（２─１）３次元のポリゴンにテクスチヤマツピングをする場合
以上の構成において、まず３次元のポリゴンにテクスチヤマツピングをする場合について述べる。
ＣＰＵ１はメインメモリ３内に格納されているプログラムに従つて描画命令を画像生成プロセツサ２１に出力し、当該画像生成プロセツサ２１はこの命令に従つて画像メモリ２２のデイスプレイ領域３１に表示すべき画素値の格納されているテクスチヤ領域３２ａのアドレスを書き込む。
画像出力プロセツサ２３はビデオ同期信号に従つて画像メモリ２２のデイスプレイ領域３１を読み出し、読み出したテクスチヤアドレスに従つて画像メモリ２２のテクスチヤ領域３２ａからテクスチヤ画素値を読みだし出力する。
【００２９】
図６は画像生成プロセツサ２１で行なわれる処理によるメモリ領域３０を示す。ここでは、画像生成プロセツサ２１が三角形の頂点アドレスとテクスチヤアドレスをうけとり画像メモリ２２上に描画する場合を示す。画像生成プロセツサ２１は三角形ＡＢＣの３頂点と内点Ｅの位置関係から描画すべき画素値の格納されている位置すなわちテクスチヤアドレスを計算し、三角形ＡＢＣの内点Ｅに当該テクスチヤアドレスを書き込む。
【００３０】
（２─２）３次元のポリゴンにフオンシエーデイングをする場合
次に、３次元のポリゴンにフオンシエーデイングをする場合について述べる。メインメモリ３には画像を生成するためのプログラムが格納されている。ＣＰＵ２はプログラムに従つて描画命令を画像生成プロセツサ２１に出力し、画像生成プロセツサ２１はそれに従つて画像メモリ２２のデイスプレイ領域３１にポリゴンのＲＧＢ値と各点の法線ベクトルを書き込む。
画像出力プロセツサ２３はビデオ同期信号に従つて画像メモリ２２のデイスプレイ領域３１を読み出し、読み出した法線ベクトルと光源ベクトルの内積をポリゴンのＲＧＢ値にかけた画素値として出力する。
【００３１】
図７は画像生成プロセツサ２１で行なわれる処理によるメモリ領域３０を示す。ここでは、画像生成プロセツサ２１が三角形の頂点アドレスと法線ベクトルを受け取り画像メモリ２２上に描画する場合を示す。画像生成プロセツサ２１は三角形ＡＢＣの３頂点と内点Ｅの位置関係から描画すべき画素上の法線ベクトルを計算し、三角形ＡＢＣの内点ＥにポリゴンのＲＧＢ値と法線ベクトルを書き込む。
【００３２】
（２─３）３次元ポリゴンにテクスチヤマツピングを行ないさらにフオンシエーデイングをする場合
次に、３次元ポリゴンにテクスチヤマツピングを行ないさらにフオンシエーデイングをする場合について述べる。メインメモリ３には画像を生成するためのプログラムが格納されている。ＣＰＵ２はプログラムに従つて描画命令を画像生成プロセツサ２１に出力し、画像生成プロセツサ２１はそれに従つて画像メモリ２２のデイスプレイ領域に表示すべき画素値の格納されているテクスチヤ領域のアドレスを書き込む。
また、各点の法線ベクトルを書き込む。画像出力プロセツサ２３はビデオ同期信号に従つて画像メモリ２２のデイスプレイ領域を読み出し、読み出したテクスチヤアドレスに従つて画像メモリ２２のテクスチヤ領域からテクスチヤ画素値を読み出し読み出した法線ベクトルと光源ベクトルの内積を、テクスチヤ画素値にかけたものを画素値として出力する。
【００３３】
図８は画像生成プロセツサ２１で行なわれる処理によるメモリ領域３０を示す。ここでは、画像生成プロセツサ２１が三角形の頂点アドレス、テクスチヤアドレス、法線ベクトルをうけとり画像メモリ２２上に描画する場合を示す。
画像生成プロセツサ２１は三角形ＡＢＣの３頂点と内点Ｅの位置関係から描画すべき画素値の格納されている位置すなわちテクスチヤアドレスを計算し、三角形ＡＢＣの内点Ｅに当該テクスチヤアドレスを書き込む。
また、描画すべき画素上の法線ベクトルを計算し、三角形ＡＢＣの内点ＥにポリゴンのＲＧＢ値と法線ベクトルを書き込む。
【００３４】
以上の構成によれば、従来画面メモリに書き込む前に画像生成プロセツサで行なつていた処理の一部を画像出力プロセツサで読み出したあとに行なうことにより、画像データをテクスチヤ領域３２から読み出すことなく画像メモリ２２へのアドレスの書き込みだけで行なえるようにし、処理量を軽減する。すなわち、画像生成プロセツサ２１はデイスプレイ領域３１への書き込みだけで描画が行なえる。また画像出力プロセツサ３３はどんな場合でもデイスプレイ領域３１に含まれる画素の数だけ処理をすれば良く、ポリゴンが多重に重なつているような画像でも表示する画素分の処理だけで表示が行なえる。以上のことから、最終的に表示される画素分の処理だけですむため、画像データの処理量を軽減することができる。
【００３５】
【発明の効果】
以上のように本発明の画像生成装置または画像生成方法によれば、不必要なデータ処理を軽減することができる。
【図面の簡単な説明】
【図１】本発明の画像生成装置の構成を示す略線的ブロツク図である。
【図２】画素モード例を示す図表である。
【図３】画像メモリ内のデイスプレイ領域及びテクスチヤ領域を説明に供する略線図である。
【図４】画像出力プロセツサの構成を示す略線的ブロツク図である。
【図５】画像出力プロセツサのモード判定による処理手順を示すフローチヤートである。
【図６】３次元ポリゴンにテクスチヤマツピングをする際のメモリ領域を示す略線図である。
【図７】３次元ポリゴンにフオンシエーデイングをする際のメモリ領域を示す略線図である。
【図８】３次元ポリゴンにテクスチヤマツピングをした後に、フオンシエーデイングをする際のメモリ領域を示す略線図である。
【図９】従来の画像生成装置の構成を示す略線的ブロツク図である。
【図１０】従来の画像生成装置による３次元ポリゴンにテクスチヤマツピングをする際のメモリ領域を示す略線図である。
【図１１】従来の画像生成装置による３次元ポリゴンにフオンシエーデイングをする際のメモリ領域を示す略線図である。
【図１２】従来の画像生成装置による３次元ポリゴンにテクスチヤマツピングをした後に、フオンシエーデイングをする際のメモリ領域を示す略線図である。
【図１３】隠面消去によるポリゴンを示す略線図である。
【符号の説明】
１……画像生成装置、２……ＣＰＵ、３……メインメモリ、４、２１……画像生成プロセツサ、５、２２……画像メモリ、６、２３……画像出力プロセツサ、７……メインバス、１０、３０……メモリ領域、１１、３１……デイスプレイ領域、１２、３２……テクスチヤ領域。

Claims

画像メモリと、前記画像メモリのディスプレイ領域に各画素に対応するデータおよびそのデータの意味を表す画素モードを書き込む画像生成プロセッサと、前記ディスプレイ領域に記憶された前記データおよび前記画素モードを読み込んで、読み込んだ前記データの画素モードを判定し、判定された画素モードに対応した所定の処理を行ない出力画像を作成する画像出力プロセッサとを備える画像生成装置であって、
前記画素モードは、第１、第２、第３、第４画素モードを含み、
前記第１画素モードでは、前記画像生成プロセッサは前記ディスプレイ領域に RGB 値を書き込むとともに、前記画像出力プロセッサは前記 RGB 値に基づいて出力画像を作成し、
前記第２画素モードでは、前記画像生成プロセッサは前記ディスプレイ領域にテクスチャアドレスを書き込むとともに、前記画像出力プロセッサは前記テクスチャアドレスに基づいて前記画像メモリからテクスチャデータを読み込んで出力画像を作成し、
前記第３画素モードでは、前記画像生成プロセッサは前記ディスプレイ領域にポリゴンの頂点の法線ベクトルのデータを書き込むとともに、前記画像出力プロセッサは前記法線ベクトルと光源ベクトルとの内積値に基づいて出力画像を作成し、
前記第４画素モードでは、前記画像生成プロセッサは前記ディスプレイ領域にテクスチャアドレスおよびポリゴンの頂点の法線ベクトルのデータを書き込むとともに、前記画像出力プロセッサは、前記テクスチャアドレスに基づいて前記画像メモリからテクスチャデータを読み込むとともに、前記法線ベクトルと光源ベクトルとの内積値を算出し、前記テクスチャデータと前記内積値との積算値に基づいて出力画像を作成する、画像生成装置。
前記画像出力プロセッサは、
前記画像メモリから読み込まれたデータのモードを判定するモード判定回路と、
前記テクスチャアドレスを前記画像メモリに出力する回路と、
前記法線ベクトルと前記光源ベクトルとの内積値を求めるインナープロダクト回路と、
前記インナープロダクト回路の出力と前記RGB値とをかける積算回路と、
前記RGB値と、前記テクスチャデータと、前記インナープロダクト回路の出力データと、前記積算回路の出力データとが入力され、前記モード判定回路により判定されたモードに対応するデータを選択的に出力するデータセレクタ回路とを含む、請求項１記載の画像生成装置。
前記テクスチャアドレスを前記画像メモリに出力する回路は、リードアドレスジェネレータを含む、請求項２記載の画像生成装置。
画像メモリのディスプレイ領域に各画素に対応するデータおよびそのデータの意味を表す画素モードを書き込む処理と、前記ディスプレイ領域に記憶された画素モードから前記データの画素モードを判定し、判定された画素モードに対応した所定の処理を行ない出力画像を作成する処理とを実行する画像生成方法であって、
前記画素モードは、第１、第２、第３、第４画素モードを含み、
前記第１画素モードでは、前記ディスプレイ領域に RGB 値を書き込むとともに、前記 RGB 値に基づいて出力画像を作成し、
前記第２画素モードでは、前記ディスプレイ領域にテクスチャアドレスを書き込むとともに、前記テクスチャアドレスに基づいて前記画像メモリからテクスチャデータを読み込んで出力画像を作成し、
前記第３画素モードでは、前記ディスプレイ領域にポリゴンの頂点の法線ベクトルのデータを書き込むとともに、前記法線ベクトルと光源ベクトルとの内積値に基づいて出力画像を作成し、
前記第４画素モードでは、前記ディスプレイ領域にテクスチャアドレスおよびポリゴンの頂点の法線ベクトルのデータを書き込み、前記テクスチャアドレスに基づいて前記画像メモリからテクスチャデータを読み込み、前記法線ベクトルと光源ベクトルとの内積値を算出し、前記テクスチャデータと前記内積値との積算値に基づいて出力画像を作成する画像生成方法。