JP3776416B2 - 画像生成装置及び画像生成方法 - Google Patents
画像生成装置及び画像生成方法 Download PDFInfo
- Publication number
- JP3776416B2 JP3776416B2 JP2003171256A JP2003171256A JP3776416B2 JP 3776416 B2 JP3776416 B2 JP 3776416B2 JP 2003171256 A JP2003171256 A JP 2003171256A JP 2003171256 A JP2003171256 A JP 2003171256A JP 3776416 B2 JP3776416 B2 JP 3776416B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- texture
- image generation
- memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Image Generation (AREA)
Description
【０００１】
【目次】
以下の順序で本発明を説明する。
発明の属する技術分野
従来の技術（図９〜図１２）
発明が解決しようとする課題（図１３）
課題を解決するための手段
発明の実施の形態
（１）画像生成装置の構成（図１〜図５）
（２−１）３次元のポリゴンにテクスチャマッピングをする場合（図６）
（２−２）３次元のポリゴンにフォンシェーディングをする場合（図７）
（２−３）３次元ポリゴンにテクスチャマッピングを行ないさらにフォンシェーディングをする場合（図８）
発明の効果
【０００２】
【発明の属する技術分野】
本発明は画像生成装置及び画像生成方法に関し、特にゲーム機、コンピュータなど、画像メモリを有し、計算によって生成した画像や、記憶装置から読み出した画像を画像メモリ上に描画し、ディスプレイ上に出力するものに適用して好適である。
【０００３】
【従来の技術】
従来、画像メモリ上に画像データを描画し、これらをテレビの同期信号に従って読み出し表示する画像生成装置では、画像メモリ上に表示すべき画素値そのものをならべて置き、読み出し装置は単にそれらをビデオ同期信号に従って読み出し、Ｄ／Ａ（デイジタル／アナログ）変換してディスプレイ上に表示するものが主であった。
【０００４】
ここで、従来の画像生成装置の構成例を図９に示す。画像生成装置１は、ＣＰＵ２、メインメモリ３、画像生成プロセッサ４、画像メモリ５、画像出力プロセッサ６でなっており、ＣＰＵ２、メインメモリ３及び画像生成プロセッサ４は、それぞれメインバス７に接続されておりデータを授受できるようになっている。また、画像生成プロセッサ４と画像メモリ５がデータ授受し得るように接続されている。画像メモリ５からの出力信号は画像出力プロセッサ６を介してモニタ等に送出されるように接続されている。ここでのメインメモリ３は、画像を生成するためのプログラムが格納されている。
【０００５】
まず、従来の画像生成装置１における３次元のポリゴンにテクスチャマッピングをする場合について説明する。ポリゴンとは描画装置が扱う図形の最小単位（三角形や四角形）をいう。
ＣＰＵ２は、メインメモリ３に格納されているプログラムに従って描画命令を画像生成プロセッサ４に出力し、画像生成プロセッサ４は描画命令に従って画像メモリ５からテクスチャ画像を読み出す。この画像メモリ５から読み出されたテクスチャ画像に変形を加えた後、再び画像メモリ５内のディスプレイ領域に書き込む。画像出力プロセッサ６はビデオ同期信号に従って画像メモリ５内のディスプレイ領域を読み出し、出力する。
【０００６】
図１０は上述した３次元のポリゴンにテクスチャマッピングが行なわれているときの画像メモリ５内のメモリ領域１０の内容を示す。メモリ領域１０は、表示すべき画像が生成されるディスプレイ領域１１と、テクスチャ画像の蓄えられているテクスチャ領域１２とで形成されている。ディスプレイ領域１１には複数のポリゴンの領域が計算され、対応するテクスチャ画素が読み出されて変形され書き込まれる。
【０００７】
例えば、三角形ＡＢＣにテクスチャ１２ａの三角形ＰＱＲをテクスチャマッピングするためは、三角形ＡＢＣ内に含まれる各点Ｅに対応する三角形ＰＱＲ内の点Ｓの画素値をコピーする。これらの処理はすべて画像生成プロセッサ４によって行なわれ、終了した後に画像メモリ５のディスプレイ領域１１に書き込まれる。
【０００８】
次に、従来の画像生成装置１における３次元ポリゴンにフォンシェーディングをする場合について説明する。
ＣＰＵ２はプログラムに従って描画命令を画像生成プロセッサ４に出力し、画像生成プロセッサ４はこの命令に従ってポリゴンの頂点座標とそれに含まれる画素の値を計算し、画像メモリ５内のディスプレイ領域１１に書き込む。画像出力プロセッサ６はビデオ同期信号に従って画像メモリ５内のディスプレイ領域１１を読み出し出力する。
【０００９】
図１１（Ａ）及び（Ｂ）は、上述した３次元ポリゴンにフォンシェーディングが行なわれているときの画像メモリ５におけるメモリ領域１０の内容を示している。
以下に述べる処理は全て画像生成プロセッサ４によって行われるものである。メモリ領域１０内のディスプレイ領域１１には複数のポリゴンの領域が計算されそれに含まれる画素の値が計算され書き込まれる。例えば、三角形ＡＢＣをフォンシェーディングするためには三頂点Ａ、Ｂ、Ｃ上の法線から三角形内の点Ｅ上の法線を求め、当該法線と光源ベクトルの内積をとったものをその点の画素値とする。この処理の後、画像メモリ５のディスプレイ領域１１に書き込まれる。
【００１０】
さらに、従来の画像生成装置１における３次元のポリゴンにテクスチャマッピングを行い、さらにフォンシェーディングをする場合について説明する。
ＣＰＵ２はプログラムに従って描画命令を画像生成プロセッサ４に出力し、画像生成プロセッサ４はこの命令に従って画像メモリ５からテクスチャ画像を読み出し変形を加えたあとシェーディングを行ない再び画像メモリ５内のディスプレイ領域１１に書き込む。画像出力プロセッサ６はビデオ同期信号に従って画像メモリ５内のディスプレイ領域１１を読み出して出力する。
【００１１】
図１２（Ａ）及び（Ｂ）は上述した３次元のポリゴンにテクスチャマッピングが行われ、この後フォンシェーディングが行なわれているときの画像メモリ５内のメモリ領域１０の内容を示している。以下の処理は全て画像生成プロセッサ４によって行われるものである。
メモリ領域１０内のディスプレイ領域１１には複数のポリゴンの領域が計算され、対応するテクスチャ画像が読み出されて変形されシェーディングが行われ書き込まれる。
【００１２】
例えば、三角形ＡＢＣにテクスチャ１２ａの三角形ＰＱＲをテクスチャマッピングするためには三角形ＡＢＣに含まれる各点Ｅに対応する三角形ＰＱＲ内の点Ｓの画素値をコピーする。さらに、三頂点Ａ、Ｂ、Ｃ上の法線から三角形内の点Ｅ上の法線を求め、当該法線と光源ベクトルの内積をとり、当該点のテクスチャ値とかけあわせて画素値とする。この後、画像メモリ５のディスプレイ領域１１に書き込まれる。
【００１３】
【発明が解決しようとする課題】
ところが、上述の構成においては、画像データを記憶してある画像メモリ５のメモリ領域１０（テクスチャ領域１２）から画素データを画像生成プロセッサ４が一旦読み出し、処理を加えた後、画像メモリ５に書き込む必要がある。つまり、ひとつの画素を処理するためには、画像メモリ５からの読み出しと画像メモリ５への書き込みを最低各１回ずつ必要とする欠点がある。
【００１４】
また、画像生成では３次元の物体をリアルに表現するため「隠面消去」という技術が使われる。例えば、図１３に示すような上書きによって隠面消去が行なわれた画像では、実際には画面上に表示されているポリゴンより多くのポリゴンがメモリ内に書き込まれている。この隠面消去により、一旦、画像メモリ５のメモリ領域１０上に描かれた画像データでも上書きされ消えることがあるが、この上書きによって消される画像データの処理が無駄になる問題がある。
【００１５】
本発明は以上の点を考慮してなされたもので、不必要なデータ処理を軽減し得る画像生成装置及び画像生成方法を実現しようとするものである。
【００１６】
【課題を解決するための手段】
上記課題に対応した本発明の第１の画像生成装置は、画像メモリと、前記画像メモリのディスプレイ領域にテクスチャアドレスを書き込む画像生成プロセッサと、前記テクスチャアドレスに基づいて、前記画像メモリからテクスチャデータを読み込んで出力画像を作成する画像出力プロセッサとを備える。
上記課題に対応した本発明の第２の画像生成装置は、画像メモリと、前記画像メモリのディスプレイ領域にポリゴンの頂点の法線ベクトルのデータを書き込む画像生成プロセッサと、前記法線ベクトルと光源ベクトルとの内積値に基づいて出力画像を作成する画像出力プロセッサとを備える。
上記課題に対応した本発明の第３の画像生成装置は、画像メモリと、前記画像メモリのディスプレイ領域にテクスチャアドレスおよびポリゴンの頂点の法線ベクトルのデータを書き込む画像生成プロセッサと、前記テクスチャアドレスに基づいて前記画像メモリからテクスチャデータを読み込むとともに、前記法線ベクトルと光源ベクトルとの内積値を算出し、前記テクスチャデータと前記内積値との積算値に基づいて出力画像を作成する画像出力プロセッサとを備える。
【００１７】
上記課題に対応した本発明の第１の画像生成方法は、画像メモリのディスプレイ領域にテクスチャアドレスを書き込む処理と、前記テクスチャアドレスに基づいて、前記画像メモリからテクスチャデータを読み込んで出力画像を作成する処理とを実行する。
上記課題に対応した本発明の第２の画像生成方法は、画像メモリのディスプレイ領域にポリゴンの頂点の法線ベクトルのデータを書き込む処理と、前記法線ベクトルと光源ベクトルとの内積値に基づいて出力画像を作成する処理とを実行する。
上記課題に対応した本発明の第３の画像生成方法は、画像メモリのディスプレイ領域にテクスチャアドレスおよびポリゴンの頂点の法線ベクトルのデータを書き込む処理と、前記テクスチャアドレスに基づいて前記画像メモリからテクスチャデータを読み込むとともに、前記法線ベクトルと光源ベクトルとの内積値を算出し、前記テクスチャデータと前記内積値との積算値に基づいて出力画像を作成する処理とを実行する。
【００１８】
【発明の実施の形態】
以下図面を参照して、本発明の一実施例を詳述する。
【００１９】
（１）画像生成装置の構成
図９との対応部分に同一符号を付した図１は、本発明の画像生成装置２０の全体構成を示す。画像生成装置２０は、ＣＰＵ２、メインメモリ３、画像生成プロセッサ２１、画像メモリ２２、画像出力プロセッサ２３でなっており、ＣＰＵ２、メインメモリ３及び画像生成プロセッサ２１は、それぞれメインバス７に接続されておりデータを授受できるようになっている。また、画像生成プロセッサ２１はデータの出力先となる画像メモリ２２と接続されており、画像メモリ２２と画像出力プロセッサ２３はデータを相互に授受できるように接続されており、画像出力プロセッサ２３からの出力データはモニタ等に送出されるようになされている。ちなみにメインメモリ３には、画像を生成するためのプログラムが格納されている。
【００２０】
次に、画像メモリ２２内に蓄えられる情報例を図２に示す。画像メモリ２２に蓄える情報としては４種類の画素モード（mode＝０〜３）がある。これらの各画素モードは、ディスプレイ領域の各画素に格納されるデータの意味を表している。例えば、mode＝０は「ＲＧＢ」のデータを表し、mode＝１は「テクスチャアドレス」、mode＝２は「法線ベクトル」、mode＝３は「テクスチャアドレスと法線ベクトル」のデータをそれぞれ表している。
【００２１】
また、図３においてはディスプレイ領域、テクスチャ領域及び画素モードの対応について表している。画素モードは前述のようにmode＝０〜３でなっている。mode＝０はディスプレイ領域内の座標値（Ｒ、Ｇ、Ｂ）を表し、mode＝１はテクスチャアドレスとしてテクスチャ領域のページ数Ｔｐ及び当該テクスチャ領域内の座標値（Ｕ、Ｖ）を表す。また、mode＝２はディスプレイ領域における法線ベクトル（Ｎｘ、Ｎｙ、Ｎｚ）を表し、mode＝３はmode＝１とmode＝２の内容すなわちテクスチャアドレスと法線ベクトルを表している。
【００２２】
ここで、図４においては、画像出力プロセッサ２３の構成例を示す。
画像出力プロセッサ２３は、モード判定回路２４、リードアドレスゲン２５、インナープロダクト２６、データセレクタ２７及び積算器２８で構成されている。このモード判定回路２４は、画像メモリ２２から送出されるデータを入力し、当該データのモード判定結果をデータセレクタ２７へと出力するようになされている。
【００２３】
画像メモリ２２からのデータがmode＝０の場合、データセレクタ２７へと出力され、mode＝１の場合、データセレクタ２７へと出力されると共にテクスチャ領域の座標値（Ｕ、Ｖ）のアドレスをリードアドレスゲン２５を介して、当該アドレスを画像メモリ２２に出力する。また、画像メモリ２２からのデータがmode＝２の場合、画像メモリ２２からのデータである法線ベクトル（Ｎｘ、Ｎｙ、Ｎｚ）と光源ベクトルをインナープロダクト２６で内積を求め、データセレクタ２７へと出力される。さらにmode＝３の場合、mode＝２の場合と同様にして得られた法線ベクトルと光源ベクトルの内積と、mode＝１のテクスチャアドレスを用いて画像メモリ２２から読みだしたmode＝０のＲＧＢ値とを積算器２８でかけたものをデータセレクタ２７へと出力する。
このデータセレクタ２７は、入力される各データのうちモード判定回路２４から送出される判定結果で得られたモードに対応するデータを外部へと出力する。
【００２４】
この画像出力プロセッサ２３でのモード判定回路２４によるモード判定の処理手順を表すフローチャートを図５に示す。まず、ステップＳＰ１で処理を開始する。ステップＳＰ２において、モード判定を行い、当該判定結果がmode＝０のとき、ステップＳＰ３へと移る。ステップＳＰ３では、画像メモリ２２にＲＧＢ値を書き込み、ステップＳＰ４で画像メモリ２２からＲＧＢ値を読みだし、ステップＳＰ５へと移る。
また、ステップＳＰ２のモード判定結果がmode＝１のとき、ステップＳＰ６へと移り、画像メモリ２２にテクスチャアドレスを書き込む。この後ステップＳＰ７へ移り、画像メモリ２２から読みだしたテクスチャアドレスで再度画像メモリ２２からＲＧＢ値を読みだし、ステップＳＰ５へと移る。
【００２５】
さらに、前述のモード判定結果がmode＝２のとき、ステップＳＰ８へと移り、画像メモリ２２に法線ベクトルを書き込む。この後ステップＳＰ９へ移り、画像メモリ２２から読みだした法線ベクトルと光源ベクトルの内積値をＲＧＢ値とし、ステップＳＰ５へ移る。
またさらにモード判定結果がmode＝３のとき、ステップＳＰ１０へと移り、画像メモリ２２に法線ベクトルとテクスチャアドレスを書き込む。この後ステップＳＰ１１へ移り、画像メモリ２２から読みだした法線ベクトルと光源ベクトルの内積を、画像メモリ２２から読みだしたテクスチャアドレスを用いて読みだしたＲＧＢ値にかけて、ステップＳＰ５へ移る。
ここでステップＳＰ５ではＲＧＢ値を出力し、ステップＳＰ１２で処理終了となる。
【００２６】
（２−１）３次元のポリゴンにテクスチャマッピングをする場合
以上の構成において、まず３次元のポリゴンにテクスチャマッピングをする場合について述べる。
ＣＰＵ２はメインメモリ３内に格納されているプログラムに従って描画命令を画像生成プロセッサ２１に出力し、当該画像生成プロセッサ２１はこの命令に従って画像メモリ２２のディスプレイ領域３１に表示すべき画素値の格納されているテクスチャ領域３２のアドレスを書き込む。
画像出力プロセッサ２３はビデオ同期信号に従って画像メモリ２２のディスプレイ領域３１を読み出し、読み出したテクスチャアドレスに従って画像メモリ２２のテクスチャ領域３２からテクスチャ画素値を読みだし出力する。
【００２７】
図６は画像生成プロセッサ２１で行なわれる処理によるメモリ領域３０を示す。ここでは、画像生成プロセッサ２１が三角形の頂点アドレスとテクスチャアドレスをうけとり画像メモリ２２上に描画する場合を示す。画像生成プロセッサ２１は三角形ＡＢＣの３頂点と内点Ｅの位置関係から描画すべき画素値の格納されている位置すなわちテクスチャアドレスを計算し、三角形ＡＢＣの内点Ｅに当該テクスチャアドレスを書き込む。
【００２８】
（２−２）３次元のポリゴンにフォンシェーディングをする場合
次に、３次元のポリゴンにフォンシェーディングをする場合について述べる。
メインメモリ３には画像を生成するためのプログラムが格納されている。ＣＰＵ２はプログラムに従って描画命令を画像生成プロセッサ２１に出力し、画像生成プロセッサ２１はそれに従って画像メモリ２２のディスプレイ領域３１にポリゴンのＲＧＢ値と各点の法線ベクトルを書き込む。
画像出力プロセッサ２３はビデオ同期信号に従って画像メモリ２２のディスプレイ領域３１を読み出し、読み出した法線ベクトルと光源ベクトルの内積をポリゴンのＲＧＢ値にかけた画素値として出力する。
【００２９】
図７は画像生成プロセッサ２１で行なわれる処理によるメモリ領域３０を示す。ここでは、画像生成プロセッサ２１が三角形の頂点アドレスと法線ベクトルを受け取り画像メモリ２２上に描画する場合を示す。画像生成プロセッサ２１は三角形ＡＢＣの３頂点と内点Ｅの位置関係から描画すべき画素上の法線ベクトルを計算し、三角形ＡＢＣの内点ＥにポリゴンのＲＧＢ値と法線ベクトルを書き込む。
【００３０】
（２−３）３次元ポリゴンにテクスチャマッピングを行ないさらにフォンシェーディングをする場合
次に、３次元ポリゴンにテクスチャマッピングを行ないさらにフォンシェーディングをする場合について述べる。メインメモリ３には画像を生成するためのプログラムが格納されている。ＣＰＵ２はプログラムに従って描画命令を画像生成プロセッサ２１に出力し、画像生成プロセッサ２１はそれに従って画像メモリ２２のディスプレイ領域に表示すべき画素値の格納されているテクスチャ領域のアドレスを書き込む。
また、各点の法線ベクトルを書き込む。画像出力プロセッサ２３はビデオ同期信号に従って画像メモリ２２のディスプレイ領域３１を読み出し、読み出したテクスチャアドレスに従って画像メモリ２２のテクスチャ領域３２からテクスチャ画素値を読み出し読み出した法線ベクトルと光源ベクトルの内積を、テクスチャ画素値にかけたものを画素値として出力する。
【００３１】
図８は画像生成プロセッサ２１で行なわれる処理によるメモリ領域３０を示す。ここでは、画像生成プロセッサ２１が三角形の頂点アドレス、テクスチャアドレス、法線ベクトルをうけとり画像メモリ２２上に描画する場合を示す。
画像生成プロセッサ２１は三角形ＡＢＣの３頂点と内点Ｅの位置関係から描画すべき画素値の格納されている位置すなわちテクスチャアドレスを計算し、三角形ＡＢＣの内点Ｅに当該テクスチャアドレスを書き込む。
また、描画すべき画素上の法線ベクトルを計算し、三角形ＡＢＣの内点ＥにポリゴンのＲＧＢ値と法線ベクトルを書き込む。
【００３２】
以上の構成によれば、従来画面メモリに書き込む前に画像生成プロセッサで行なっていた処理の一部を画像出力プロセッサで読み出したあとに行なうことにより、画像データをテクスチャ領域３２から読み出すことなく画像メモリ２２へのアドレスの書き込みだけで行なえるようにし、処理量を軽減する。すなわち、画像生成プロセッサ２１はディスプレイ領域３１への書き込みだけで描画が行なえる。また画像出力プロセッサ３３はどんな場合でもディスプレイ領域３１に含まれる画素の数だけ処理をすれば良く、ポリゴンが多重に重なっているような画像でも表示する画素分の処理だけで表示が行なえる。以上のことから、最終的に表示される画素分の処理だけですむため、画像データの処理量を軽減することができる。
【００３３】
【発明の効果】
以上のように本発明の画像生成装置または画像生成方法によれば、データ処理量を軽減することができる。
【図面の簡単な説明】
【図１】 本発明の画像生成装置の構成を示す略線的ブロック図である。
【図２】 画素モード例を示す図表である。
【図３】 画像メモリ内のディスプレイ領域及びテクスチャ領域を示す略線図である。
【図４】 画像出力プロセッサの構成を示す略線的ブロック図である。
【図５】 画像出力プロセッサのモード判定による処理手順を示すフローチャートである。
【図６】 ３次元ポリゴンにテクスチャマッピングをする際のメモリ領域を示す略線図である。
【図７】 ３次元ポリゴンにフォンシェーディングをする際のメモリ領域を示す略線図である。
【図８】 ３次元ポリゴンにテクスチャマッピングをした後に、フォンシェーディングをする際のメモリ領域を示す略線図である。
【図９】 従来の画像生成装置の構成を示す略線的ブロック図である。
【図１０】 従来の画像生成装置による３次元ポリゴンにテクスチャマッピングをする際のメモリ領域を示す略線図である。
【図１１】 従来の画像生成装置による３次元ポリゴンにフォンシェーディングをする際のメモリ領域を示す略線図である。
【図１２】 従来の画像生成装置による３次元ポリゴンにテクスチャマッピングをした後に、フォンシェーディングをする際のメモリ領域を示す略線図である。
【図１３】 隠面消去によるポリゴンを示す略線図である。
【符号の説明】
１、２０・・・画像生成装置、２・・・ＣＰＵ、３・・・メインメモリ、４、２１・・・画像生成プロセッサ、 ５、２２・・・画像メモリ、６、２３・・・画像出力プロセッサ、７・・・メインバス、１０、３０・・・メモリ領域、１１、３１・・・ディスプレイ領域、１２、３２・・・テクスチャ領域。
【目次】
以下の順序で本発明を説明する。
発明の属する技術分野
従来の技術（図９〜図１２）
発明が解決しようとする課題（図１３）
課題を解決するための手段
発明の実施の形態
（１）画像生成装置の構成（図１〜図５）
（２−１）３次元のポリゴンにテクスチャマッピングをする場合（図６）
（２−２）３次元のポリゴンにフォンシェーディングをする場合（図７）
（２−３）３次元ポリゴンにテクスチャマッピングを行ないさらにフォンシェーディングをする場合（図８）
発明の効果
【０００２】
【発明の属する技術分野】
本発明は画像生成装置及び画像生成方法に関し、特にゲーム機、コンピュータなど、画像メモリを有し、計算によって生成した画像や、記憶装置から読み出した画像を画像メモリ上に描画し、ディスプレイ上に出力するものに適用して好適である。
【０００３】
【従来の技術】
従来、画像メモリ上に画像データを描画し、これらをテレビの同期信号に従って読み出し表示する画像生成装置では、画像メモリ上に表示すべき画素値そのものをならべて置き、読み出し装置は単にそれらをビデオ同期信号に従って読み出し、Ｄ／Ａ（デイジタル／アナログ）変換してディスプレイ上に表示するものが主であった。
【０００４】
ここで、従来の画像生成装置の構成例を図９に示す。画像生成装置１は、ＣＰＵ２、メインメモリ３、画像生成プロセッサ４、画像メモリ５、画像出力プロセッサ６でなっており、ＣＰＵ２、メインメモリ３及び画像生成プロセッサ４は、それぞれメインバス７に接続されておりデータを授受できるようになっている。また、画像生成プロセッサ４と画像メモリ５がデータ授受し得るように接続されている。画像メモリ５からの出力信号は画像出力プロセッサ６を介してモニタ等に送出されるように接続されている。ここでのメインメモリ３は、画像を生成するためのプログラムが格納されている。
【０００５】
まず、従来の画像生成装置１における３次元のポリゴンにテクスチャマッピングをする場合について説明する。ポリゴンとは描画装置が扱う図形の最小単位（三角形や四角形）をいう。
ＣＰＵ２は、メインメモリ３に格納されているプログラムに従って描画命令を画像生成プロセッサ４に出力し、画像生成プロセッサ４は描画命令に従って画像メモリ５からテクスチャ画像を読み出す。この画像メモリ５から読み出されたテクスチャ画像に変形を加えた後、再び画像メモリ５内のディスプレイ領域に書き込む。画像出力プロセッサ６はビデオ同期信号に従って画像メモリ５内のディスプレイ領域を読み出し、出力する。
【０００６】
図１０は上述した３次元のポリゴンにテクスチャマッピングが行なわれているときの画像メモリ５内のメモリ領域１０の内容を示す。メモリ領域１０は、表示すべき画像が生成されるディスプレイ領域１１と、テクスチャ画像の蓄えられているテクスチャ領域１２とで形成されている。ディスプレイ領域１１には複数のポリゴンの領域が計算され、対応するテクスチャ画素が読み出されて変形され書き込まれる。
【０００７】
例えば、三角形ＡＢＣにテクスチャ１２ａの三角形ＰＱＲをテクスチャマッピングするためは、三角形ＡＢＣ内に含まれる各点Ｅに対応する三角形ＰＱＲ内の点Ｓの画素値をコピーする。これらの処理はすべて画像生成プロセッサ４によって行なわれ、終了した後に画像メモリ５のディスプレイ領域１１に書き込まれる。
【０００８】
次に、従来の画像生成装置１における３次元ポリゴンにフォンシェーディングをする場合について説明する。
ＣＰＵ２はプログラムに従って描画命令を画像生成プロセッサ４に出力し、画像生成プロセッサ４はこの命令に従ってポリゴンの頂点座標とそれに含まれる画素の値を計算し、画像メモリ５内のディスプレイ領域１１に書き込む。画像出力プロセッサ６はビデオ同期信号に従って画像メモリ５内のディスプレイ領域１１を読み出し出力する。
【０００９】
図１１（Ａ）及び（Ｂ）は、上述した３次元ポリゴンにフォンシェーディングが行なわれているときの画像メモリ５におけるメモリ領域１０の内容を示している。
以下に述べる処理は全て画像生成プロセッサ４によって行われるものである。メモリ領域１０内のディスプレイ領域１１には複数のポリゴンの領域が計算されそれに含まれる画素の値が計算され書き込まれる。例えば、三角形ＡＢＣをフォンシェーディングするためには三頂点Ａ、Ｂ、Ｃ上の法線から三角形内の点Ｅ上の法線を求め、当該法線と光源ベクトルの内積をとったものをその点の画素値とする。この処理の後、画像メモリ５のディスプレイ領域１１に書き込まれる。
【００１０】
さらに、従来の画像生成装置１における３次元のポリゴンにテクスチャマッピングを行い、さらにフォンシェーディングをする場合について説明する。
ＣＰＵ２はプログラムに従って描画命令を画像生成プロセッサ４に出力し、画像生成プロセッサ４はこの命令に従って画像メモリ５からテクスチャ画像を読み出し変形を加えたあとシェーディングを行ない再び画像メモリ５内のディスプレイ領域１１に書き込む。画像出力プロセッサ６はビデオ同期信号に従って画像メモリ５内のディスプレイ領域１１を読み出して出力する。
【００１１】
図１２（Ａ）及び（Ｂ）は上述した３次元のポリゴンにテクスチャマッピングが行われ、この後フォンシェーディングが行なわれているときの画像メモリ５内のメモリ領域１０の内容を示している。以下の処理は全て画像生成プロセッサ４によって行われるものである。
メモリ領域１０内のディスプレイ領域１１には複数のポリゴンの領域が計算され、対応するテクスチャ画像が読み出されて変形されシェーディングが行われ書き込まれる。
【００１２】
例えば、三角形ＡＢＣにテクスチャ１２ａの三角形ＰＱＲをテクスチャマッピングするためには三角形ＡＢＣに含まれる各点Ｅに対応する三角形ＰＱＲ内の点Ｓの画素値をコピーする。さらに、三頂点Ａ、Ｂ、Ｃ上の法線から三角形内の点Ｅ上の法線を求め、当該法線と光源ベクトルの内積をとり、当該点のテクスチャ値とかけあわせて画素値とする。この後、画像メモリ５のディスプレイ領域１１に書き込まれる。
【００１３】
【発明が解決しようとする課題】
ところが、上述の構成においては、画像データを記憶してある画像メモリ５のメモリ領域１０（テクスチャ領域１２）から画素データを画像生成プロセッサ４が一旦読み出し、処理を加えた後、画像メモリ５に書き込む必要がある。つまり、ひとつの画素を処理するためには、画像メモリ５からの読み出しと画像メモリ５への書き込みを最低各１回ずつ必要とする欠点がある。
【００１４】
また、画像生成では３次元の物体をリアルに表現するため「隠面消去」という技術が使われる。例えば、図１３に示すような上書きによって隠面消去が行なわれた画像では、実際には画面上に表示されているポリゴンより多くのポリゴンがメモリ内に書き込まれている。この隠面消去により、一旦、画像メモリ５のメモリ領域１０上に描かれた画像データでも上書きされ消えることがあるが、この上書きによって消される画像データの処理が無駄になる問題がある。
【００１５】
本発明は以上の点を考慮してなされたもので、不必要なデータ処理を軽減し得る画像生成装置及び画像生成方法を実現しようとするものである。
【００１６】
【課題を解決するための手段】
上記課題に対応した本発明の第１の画像生成装置は、画像メモリと、前記画像メモリのディスプレイ領域にテクスチャアドレスを書き込む画像生成プロセッサと、前記テクスチャアドレスに基づいて、前記画像メモリからテクスチャデータを読み込んで出力画像を作成する画像出力プロセッサとを備える。
上記課題に対応した本発明の第２の画像生成装置は、画像メモリと、前記画像メモリのディスプレイ領域にポリゴンの頂点の法線ベクトルのデータを書き込む画像生成プロセッサと、前記法線ベクトルと光源ベクトルとの内積値に基づいて出力画像を作成する画像出力プロセッサとを備える。
上記課題に対応した本発明の第３の画像生成装置は、画像メモリと、前記画像メモリのディスプレイ領域にテクスチャアドレスおよびポリゴンの頂点の法線ベクトルのデータを書き込む画像生成プロセッサと、前記テクスチャアドレスに基づいて前記画像メモリからテクスチャデータを読み込むとともに、前記法線ベクトルと光源ベクトルとの内積値を算出し、前記テクスチャデータと前記内積値との積算値に基づいて出力画像を作成する画像出力プロセッサとを備える。
【００１７】
上記課題に対応した本発明の第１の画像生成方法は、画像メモリのディスプレイ領域にテクスチャアドレスを書き込む処理と、前記テクスチャアドレスに基づいて、前記画像メモリからテクスチャデータを読み込んで出力画像を作成する処理とを実行する。
上記課題に対応した本発明の第２の画像生成方法は、画像メモリのディスプレイ領域にポリゴンの頂点の法線ベクトルのデータを書き込む処理と、前記法線ベクトルと光源ベクトルとの内積値に基づいて出力画像を作成する処理とを実行する。
上記課題に対応した本発明の第３の画像生成方法は、画像メモリのディスプレイ領域にテクスチャアドレスおよびポリゴンの頂点の法線ベクトルのデータを書き込む処理と、前記テクスチャアドレスに基づいて前記画像メモリからテクスチャデータを読み込むとともに、前記法線ベクトルと光源ベクトルとの内積値を算出し、前記テクスチャデータと前記内積値との積算値に基づいて出力画像を作成する処理とを実行する。
【００１８】
【発明の実施の形態】
以下図面を参照して、本発明の一実施例を詳述する。
【００１９】
（１）画像生成装置の構成
図９との対応部分に同一符号を付した図１は、本発明の画像生成装置２０の全体構成を示す。画像生成装置２０は、ＣＰＵ２、メインメモリ３、画像生成プロセッサ２１、画像メモリ２２、画像出力プロセッサ２３でなっており、ＣＰＵ２、メインメモリ３及び画像生成プロセッサ２１は、それぞれメインバス７に接続されておりデータを授受できるようになっている。また、画像生成プロセッサ２１はデータの出力先となる画像メモリ２２と接続されており、画像メモリ２２と画像出力プロセッサ２３はデータを相互に授受できるように接続されており、画像出力プロセッサ２３からの出力データはモニタ等に送出されるようになされている。ちなみにメインメモリ３には、画像を生成するためのプログラムが格納されている。
【００２０】
次に、画像メモリ２２内に蓄えられる情報例を図２に示す。画像メモリ２２に蓄える情報としては４種類の画素モード（mode＝０〜３）がある。これらの各画素モードは、ディスプレイ領域の各画素に格納されるデータの意味を表している。例えば、mode＝０は「ＲＧＢ」のデータを表し、mode＝１は「テクスチャアドレス」、mode＝２は「法線ベクトル」、mode＝３は「テクスチャアドレスと法線ベクトル」のデータをそれぞれ表している。
【００２１】
また、図３においてはディスプレイ領域、テクスチャ領域及び画素モードの対応について表している。画素モードは前述のようにmode＝０〜３でなっている。mode＝０はディスプレイ領域内の座標値（Ｒ、Ｇ、Ｂ）を表し、mode＝１はテクスチャアドレスとしてテクスチャ領域のページ数Ｔｐ及び当該テクスチャ領域内の座標値（Ｕ、Ｖ）を表す。また、mode＝２はディスプレイ領域における法線ベクトル（Ｎｘ、Ｎｙ、Ｎｚ）を表し、mode＝３はmode＝１とmode＝２の内容すなわちテクスチャアドレスと法線ベクトルを表している。
【００２２】
ここで、図４においては、画像出力プロセッサ２３の構成例を示す。
画像出力プロセッサ２３は、モード判定回路２４、リードアドレスゲン２５、インナープロダクト２６、データセレクタ２７及び積算器２８で構成されている。このモード判定回路２４は、画像メモリ２２から送出されるデータを入力し、当該データのモード判定結果をデータセレクタ２７へと出力するようになされている。
【００２３】
画像メモリ２２からのデータがmode＝０の場合、データセレクタ２７へと出力され、mode＝１の場合、データセレクタ２７へと出力されると共にテクスチャ領域の座標値（Ｕ、Ｖ）のアドレスをリードアドレスゲン２５を介して、当該アドレスを画像メモリ２２に出力する。また、画像メモリ２２からのデータがmode＝２の場合、画像メモリ２２からのデータである法線ベクトル（Ｎｘ、Ｎｙ、Ｎｚ）と光源ベクトルをインナープロダクト２６で内積を求め、データセレクタ２７へと出力される。さらにmode＝３の場合、mode＝２の場合と同様にして得られた法線ベクトルと光源ベクトルの内積と、mode＝１のテクスチャアドレスを用いて画像メモリ２２から読みだしたmode＝０のＲＧＢ値とを積算器２８でかけたものをデータセレクタ２７へと出力する。
このデータセレクタ２７は、入力される各データのうちモード判定回路２４から送出される判定結果で得られたモードに対応するデータを外部へと出力する。
【００２４】
この画像出力プロセッサ２３でのモード判定回路２４によるモード判定の処理手順を表すフローチャートを図５に示す。まず、ステップＳＰ１で処理を開始する。ステップＳＰ２において、モード判定を行い、当該判定結果がmode＝０のとき、ステップＳＰ３へと移る。ステップＳＰ３では、画像メモリ２２にＲＧＢ値を書き込み、ステップＳＰ４で画像メモリ２２からＲＧＢ値を読みだし、ステップＳＰ５へと移る。
また、ステップＳＰ２のモード判定結果がmode＝１のとき、ステップＳＰ６へと移り、画像メモリ２２にテクスチャアドレスを書き込む。この後ステップＳＰ７へ移り、画像メモリ２２から読みだしたテクスチャアドレスで再度画像メモリ２２からＲＧＢ値を読みだし、ステップＳＰ５へと移る。
【００２５】
さらに、前述のモード判定結果がmode＝２のとき、ステップＳＰ８へと移り、画像メモリ２２に法線ベクトルを書き込む。この後ステップＳＰ９へ移り、画像メモリ２２から読みだした法線ベクトルと光源ベクトルの内積値をＲＧＢ値とし、ステップＳＰ５へ移る。
またさらにモード判定結果がmode＝３のとき、ステップＳＰ１０へと移り、画像メモリ２２に法線ベクトルとテクスチャアドレスを書き込む。この後ステップＳＰ１１へ移り、画像メモリ２２から読みだした法線ベクトルと光源ベクトルの内積を、画像メモリ２２から読みだしたテクスチャアドレスを用いて読みだしたＲＧＢ値にかけて、ステップＳＰ５へ移る。
ここでステップＳＰ５ではＲＧＢ値を出力し、ステップＳＰ１２で処理終了となる。
【００２６】
（２−１）３次元のポリゴンにテクスチャマッピングをする場合
以上の構成において、まず３次元のポリゴンにテクスチャマッピングをする場合について述べる。
ＣＰＵ２はメインメモリ３内に格納されているプログラムに従って描画命令を画像生成プロセッサ２１に出力し、当該画像生成プロセッサ２１はこの命令に従って画像メモリ２２のディスプレイ領域３１に表示すべき画素値の格納されているテクスチャ領域３２のアドレスを書き込む。
画像出力プロセッサ２３はビデオ同期信号に従って画像メモリ２２のディスプレイ領域３１を読み出し、読み出したテクスチャアドレスに従って画像メモリ２２のテクスチャ領域３２からテクスチャ画素値を読みだし出力する。
【００２７】
図６は画像生成プロセッサ２１で行なわれる処理によるメモリ領域３０を示す。ここでは、画像生成プロセッサ２１が三角形の頂点アドレスとテクスチャアドレスをうけとり画像メモリ２２上に描画する場合を示す。画像生成プロセッサ２１は三角形ＡＢＣの３頂点と内点Ｅの位置関係から描画すべき画素値の格納されている位置すなわちテクスチャアドレスを計算し、三角形ＡＢＣの内点Ｅに当該テクスチャアドレスを書き込む。
【００２８】
（２−２）３次元のポリゴンにフォンシェーディングをする場合
次に、３次元のポリゴンにフォンシェーディングをする場合について述べる。
メインメモリ３には画像を生成するためのプログラムが格納されている。ＣＰＵ２はプログラムに従って描画命令を画像生成プロセッサ２１に出力し、画像生成プロセッサ２１はそれに従って画像メモリ２２のディスプレイ領域３１にポリゴンのＲＧＢ値と各点の法線ベクトルを書き込む。
画像出力プロセッサ２３はビデオ同期信号に従って画像メモリ２２のディスプレイ領域３１を読み出し、読み出した法線ベクトルと光源ベクトルの内積をポリゴンのＲＧＢ値にかけた画素値として出力する。
【００２９】
図７は画像生成プロセッサ２１で行なわれる処理によるメモリ領域３０を示す。ここでは、画像生成プロセッサ２１が三角形の頂点アドレスと法線ベクトルを受け取り画像メモリ２２上に描画する場合を示す。画像生成プロセッサ２１は三角形ＡＢＣの３頂点と内点Ｅの位置関係から描画すべき画素上の法線ベクトルを計算し、三角形ＡＢＣの内点ＥにポリゴンのＲＧＢ値と法線ベクトルを書き込む。
【００３０】
（２−３）３次元ポリゴンにテクスチャマッピングを行ないさらにフォンシェーディングをする場合
次に、３次元ポリゴンにテクスチャマッピングを行ないさらにフォンシェーディングをする場合について述べる。メインメモリ３には画像を生成するためのプログラムが格納されている。ＣＰＵ２はプログラムに従って描画命令を画像生成プロセッサ２１に出力し、画像生成プロセッサ２１はそれに従って画像メモリ２２のディスプレイ領域に表示すべき画素値の格納されているテクスチャ領域のアドレスを書き込む。
また、各点の法線ベクトルを書き込む。画像出力プロセッサ２３はビデオ同期信号に従って画像メモリ２２のディスプレイ領域３１を読み出し、読み出したテクスチャアドレスに従って画像メモリ２２のテクスチャ領域３２からテクスチャ画素値を読み出し読み出した法線ベクトルと光源ベクトルの内積を、テクスチャ画素値にかけたものを画素値として出力する。
【００３１】
図８は画像生成プロセッサ２１で行なわれる処理によるメモリ領域３０を示す。ここでは、画像生成プロセッサ２１が三角形の頂点アドレス、テクスチャアドレス、法線ベクトルをうけとり画像メモリ２２上に描画する場合を示す。
画像生成プロセッサ２１は三角形ＡＢＣの３頂点と内点Ｅの位置関係から描画すべき画素値の格納されている位置すなわちテクスチャアドレスを計算し、三角形ＡＢＣの内点Ｅに当該テクスチャアドレスを書き込む。
また、描画すべき画素上の法線ベクトルを計算し、三角形ＡＢＣの内点ＥにポリゴンのＲＧＢ値と法線ベクトルを書き込む。
【００３２】
以上の構成によれば、従来画面メモリに書き込む前に画像生成プロセッサで行なっていた処理の一部を画像出力プロセッサで読み出したあとに行なうことにより、画像データをテクスチャ領域３２から読み出すことなく画像メモリ２２へのアドレスの書き込みだけで行なえるようにし、処理量を軽減する。すなわち、画像生成プロセッサ２１はディスプレイ領域３１への書き込みだけで描画が行なえる。また画像出力プロセッサ３３はどんな場合でもディスプレイ領域３１に含まれる画素の数だけ処理をすれば良く、ポリゴンが多重に重なっているような画像でも表示する画素分の処理だけで表示が行なえる。以上のことから、最終的に表示される画素分の処理だけですむため、画像データの処理量を軽減することができる。
【００３３】
【発明の効果】
以上のように本発明の画像生成装置または画像生成方法によれば、データ処理量を軽減することができる。
【図面の簡単な説明】
【図１】 本発明の画像生成装置の構成を示す略線的ブロック図である。
【図２】 画素モード例を示す図表である。
【図３】 画像メモリ内のディスプレイ領域及びテクスチャ領域を示す略線図である。
【図４】 画像出力プロセッサの構成を示す略線的ブロック図である。
【図５】 画像出力プロセッサのモード判定による処理手順を示すフローチャートである。
【図６】 ３次元ポリゴンにテクスチャマッピングをする際のメモリ領域を示す略線図である。
【図７】 ３次元ポリゴンにフォンシェーディングをする際のメモリ領域を示す略線図である。
【図８】 ３次元ポリゴンにテクスチャマッピングをした後に、フォンシェーディングをする際のメモリ領域を示す略線図である。
【図９】 従来の画像生成装置の構成を示す略線的ブロック図である。
【図１０】 従来の画像生成装置による３次元ポリゴンにテクスチャマッピングをする際のメモリ領域を示す略線図である。
【図１１】 従来の画像生成装置による３次元ポリゴンにフォンシェーディングをする際のメモリ領域を示す略線図である。
【図１２】 従来の画像生成装置による３次元ポリゴンにテクスチャマッピングをした後に、フォンシェーディングをする際のメモリ領域を示す略線図である。
【図１３】 隠面消去によるポリゴンを示す略線図である。
【符号の説明】
１、２０・・・画像生成装置、２・・・ＣＰＵ、３・・・メインメモリ、４、２１・・・画像生成プロセッサ、 ５、２２・・・画像メモリ、６、２３・・・画像出力プロセッサ、７・・・メインバス、１０、３０・・・メモリ領域、１１、３１・・・ディスプレイ領域、１２、３２・・・テクスチャ領域。
Claims (4)
- 画像生成装置であって、
画像メモリと、
前記画像メモリのディスプレイ領域にポリゴンの頂点の法線ベクトルのデータを書き込む画像生成プロセッサと、
前記法線ベクトルと光源ベクトルとの内積値に基づいて出力画像を作成する画像出力プロセッサとを備える画像生成装置。 - 画像生成装置であって、
画像メモリと、
前記画像メモリのディスプレイ領域にテクスチャアドレスおよびポリゴンの頂点の法線ベクトルのデータを書き込む画像生成プロセッサと、
前記テクスチャアドレスに基づいて前記画像メモリからテクスチャデータを読み込むとともに、前記法線ベクトルと光源ベクトルとの内積値を算出し、前記テクスチャデータと前記内積値との積算値に基づいて出力画像を作成する画像出力プロセッサとを備える画像生成装置。 - 画像生成方法であって、
画像メモリのディスプレイ領域にポリゴンの頂点の法線ベクトルのデータを書き込む処理と、
前記法線ベクトルと光源ベクトルとの内積値に基づいて出力画像を作成する処理とを実行する画像生成方法。 - 画像生成方法であって、
画像メモリのディスプレイ領域にテクスチャアドレスおよびポリゴンの頂点の法線ベクトルのデータを書き込む処理と、
前記テクスチャアドレスに基づいて前記画像メモリからテクスチャデータを読み込むとともに、前記法線ベクトルと光源ベクトルとの内積値を算出し、前記テクスチャデータと前記内積値との積算値に基づいて出力画像を作成する処理とを実行する画像生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003171256A JP3776416B2 (ja) | 2003-06-16 | 2003-06-16 | 画像生成装置及び画像生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003171256A JP3776416B2 (ja) | 2003-06-16 | 2003-06-16 | 画像生成装置及び画像生成方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34809895A Division JP3553249B2 (ja) | 1995-12-15 | 1995-12-15 | 画像生成装置及び画像生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004005707A JP2004005707A (ja) | 2004-01-08 |
| JP3776416B2 true JP3776416B2 (ja) | 2006-05-17 |
Family
ID=30438318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003171256A Expired - Fee Related JP3776416B2 (ja) | 2003-06-16 | 2003-06-16 | 画像生成装置及び画像生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3776416B2 (ja) |
-
2003
- 2003-06-16 JP JP2003171256A patent/JP3776416B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004005707A (ja) | 2004-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647487B2 (ja) | テクスチャマッピング装置 | |
| JP3107452B2 (ja) | テクスチャマッピング方法およびその装置 | |
| JP3645024B2 (ja) | 描画装置及び描画方法 | |
| US7898549B1 (en) | Faster clears for three-dimensional modeling applications | |
| JP4122573B2 (ja) | 画像処理方法及び画像処理プログラムを記録した記録媒体 | |
| JP4707782B2 (ja) | 画像処理装置およびその方法 | |
| JP3035571B2 (ja) | 画像処理装置 | |
| JP3776416B2 (ja) | 画像生成装置及び画像生成方法 | |
| JP3052839B2 (ja) | 画像処理装置及びその処理方法 | |
| JP3553249B2 (ja) | 画像生成装置及び画像生成方法 | |
| US6545675B1 (en) | Three-dimensional graphics system, processor and recording medium | |
| JP2002157604A (ja) | テクスチャ描画方法、エンタテインメント装置および記録媒体 | |
| US6646650B2 (en) | Image generating apparatus and image generating program | |
| US20060061573A1 (en) | Method and apparatus for rendering a quadrangle primitive | |
| JP3701627B2 (ja) | 描画処理プログラム、描画処理プログラムを記録した記録媒体、描画処理装置及び方法 | |
| JP3312560B2 (ja) | テクスチャマッピング装置 | |
| JP3872056B2 (ja) | 描画方法 | |
| US7417639B2 (en) | Drawing device and information processing apparatus | |
| JP4554834B2 (ja) | 画像処理装置及び方法並びにそのプログラム | |
| JP3934111B2 (ja) | 描画装置及び描画方法 | |
| JP2000076480A (ja) | 画像生成装置、画像生成方法および記憶媒体 | |
| JP4419480B2 (ja) | 画像処理装置およびその方法 | |
| KR101663023B1 (ko) | 그래픽 처리 장치 및 방법 | |
| JP2822672B2 (ja) | 図形描画方法および装置 | |
| JPH11306381A (ja) | グラフィック演算装置およびその方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060222 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |