JP3549801B2 - ビット位相同期局発光パルス列生成回路 - Google Patents
ビット位相同期局発光パルス列生成回路 Download PDFInfo
- Publication number
- JP3549801B2 JP3549801B2 JP2000011420A JP2000011420A JP3549801B2 JP 3549801 B2 JP3549801 B2 JP 3549801B2 JP 2000011420 A JP2000011420 A JP 2000011420A JP 2000011420 A JP2000011420 A JP 2000011420A JP 3549801 B2 JP3549801 B2 JP 3549801B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- vco
- output
- pulse train
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 claims description 214
- 230000001360 synchronised effect Effects 0.000 claims description 138
- 238000006243 chemical reaction Methods 0.000 claims description 44
- 230000005540 biological transmission Effects 0.000 claims description 18
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 50
- 238000010586 diagram Methods 0.000 description 40
- 230000010355 oscillation Effects 0.000 description 37
- 230000000694 effects Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 239000013307 optical fiber Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0075—Arrangements for synchronising receiver with transmitter with photonic or optical means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J14/00—Optical multiplex systems
- H04J14/08—Time-division multiplex systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Optical Communication System (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は、伝送路から入力されたビットレートが100Gbit/sを超える超高速信号光パルス列に同期した局発光パルス列を発生させるビット位相同期局発光パルス列生成回路に関する。
【0002】
上記ビット位相同期局発光パルス列生成回路は、全光時分割多重回路、全光時分割分離回路、全光波長変換回路、全光Add/Drop回路等の非線形光学効果を応用した超高速光−光制御回路全般において、入力信号光に同期している制御光の発生に用いることができる。
【0003】
【従来の技術】
図16は、従来のビット位相同期局発光パルス列生成回路PG51の構成例を示す図である。
【0004】
なお、ビット位相同期局発光パルス列生成回路PG51における同期クロック発生部のみが、特開平10−209962号広報に記載されている。
【0005】
ビットレートNfa(Nは自然数)の入力信号光1001の一部が、光分岐器11によって、光変調器21に入力される。電圧制御発振器51が出力した周波数fVCOの電気信号を周波数逓倍器61(逓倍数:k)によってk逓倍した周波数kfVCOの電気信号によって、光変調器21が駆動される。
【0006】
光変調器21が出力した光信号を、受光器31が、周波数Nfa−nkfVCO(nは自然数)の電気信号に変換し、位相比較器41に入力する。この周波数Nfa−nkfVCOの電気信号と、電圧制御発振器51が出力した周波数fVCOの電気信号が周波数逓倍器62(逓倍数:l)によってl逓倍された周波数lfVCOの電気信号とを、位相比較器41が位相比較し、得られた位相誤差信号を電圧制御発振器51に帰還し、その出力周波数fVCOを制御する。
【0007】
この電圧制御発振器51の出力電気信号は、入力信号光1001に位相同期しており、局光パルス光源81を駆動する。したがって、入力信号光1001にビット位相同期した局発パルス列が局発光パルス光源81から出力される。
【0008】
【発明が解決しようとする課題】
従来のビット位相同期局発光パルス列生成回路PG15において、局発パルス光源81の内部で遅延揺らぎが発生し、この遅延揺らぎによって、出力パルス列に位相揺らぎが生じる。
【0009】
電圧制御発振器51が出力した電気信号は、位相比較器41による位相同期ループ制御によって、入力信号光1001と位相同期する筈であるが、位相同期ループの外に存在している局発パルス光源81で生じた位相揺らぎによって、生成された局発光パルス列のビット位相が、入力信号光1001と同期しないという問題がある。
【0010】
図17は、非線形光学効果を応用した典型的な光時分割分離回路の説明図である。
【0011】
図17(1)は、非線形光学効果を応用した典型的な光時分割分離回路の基本構成例を示す図である。
【0012】
ここで、従来の局発パルス光源81と同期クロック信号発生回路141とによって、制御光発生回路が構成されている。
【0013】
同期クロック信号発生回路141は、図16に示す光変調器21、受光器31、位相比較器41、電圧制御発振器51、周波数逓倍器61、62によって構成されている。
【0014】
したがって、局発パルス光源(制御光源)81中で生じる遅延揺らぎを補償することができない。
【0015】
上記従来の光時分割分離回路(図17(1)にしめすもののうちで伝送ファイバを除いた全体)では、繰り返しがNFa(Nは自然数)の入力信号光パルス列1001に対して、繰り返しが、自然数N分の一(Fa)であり、しかも、ビット位相が同期した局発制御光パルス列1005を発生させ、光合波器91で両者を合波した入力信号光+局発制御光1006を、非線形光学媒質131に入射する。
【0016】
非線形光学媒質131内では、相互位相変調、四光波混合等の非線形光学効果が、信号光と制御光との間で生じる。この非線形光学効果の結果、非線形光学媒質131から、直接または適当な光受動部品を通して、入力信号光パルス列1001のうちで、制御光パルス列1005と時間的に重なった光パルス列が分離され、図17(2)に示すように、分離信号光パルス列1007として出力される。
【0017】
上記構成例から直ちに分かるように、もし信号光パルス列1001と制御光パルス列1005とのタイミングがずれると、目的のチャネルを正しく分離することができなくなり、時分割分離回路の基本機能を満足できないという重大な障害になる。
【0018】
図18は、信号光パルス列1001と制御光パルス列1005とのタイミングがずれた場合における影響を説明する図である。
【0019】
制御光パルスによる非線形光学効果を利用する光スイッチにおいて、スイッチングウィンドウ(透過率)の時間形状は、制御光パルス強度の時間形状にほぼ近い形となる。すなわち、図18に示すように、制御光パルス1005のほぼ中央に合わせて合波する場合と、少し外れて、制御光パルス1005の裾付近に合わせて合波する場合とでは、透過率(すなわち分離信号光の強度)が変化する。
【0020】
したがって、制御光1005と入力信号光1001とのタイミングが揺らぐと、分離信号光1007の強度(すなわち信号対雑音比)が揺らぐので、信号をうまく伝送できないという致命的な障害になるという問題がある。
【0021】
また、揺らぎがさらに大きくなると、目的の信号光パルスをもはや分離することができず、隣のタイムスロットの信号光パルス(入力信号光1001)が分離される等、さらに悪い状況を招くという問題がある。
【0022】
局発パルス光源(制御光源)81としては、たとえば、光ファイバ中のスーパーコンティニュアム光発生を利用したものがある(Electron. Lett., vol.34, pp. 575−576, 1998)。スーパーコンティニュアム光発生用光ファイバは、一般にkmオーダーの長さを有し、しかも、その熱収縮係数は、50ps/km/°C程度であるので、光ファイバ長が1kmであると仮定すると、1°Cの温度変化によって50psの遅延揺らぎが生じる。この50psの遅延揺らぎは、たとえばビットレート100Gbit/sの信号光における5タイムスロットに相当する時間であり、すなわち、信号光パルス列1001と制御光パルス列1005とのタイミングずれが、5タイムスロット分にも相当することを意味する。
【0023】
本発明は、局発パルス光源の内部に遅延揺らぎが生じていても、入力信号光と確実にビット位相同期されている局発光パルス列を生成することができるビット位相同期局発光パルス列生成回路を提供することを目的とするものである。
【0024】
【課題を解決するための手段】
本発明は、局発パルス光源自身を、位相同期ループ内に配置するものであり、これによって、局発パルス光源内の位相揺らぎをも補償し、入力信号光パルス列と確実に位相同期している局発光パルス列を生成することができる。
【0025】
【発明の実施の形態および実施例】
(第1実施例)
図1は、本発明の第1の実施例であるビット位相同期局発光パルス列生成回路PG1を示す図である。
【0026】
ビット位相同期局発光パルス列生成回路PG1は、ビットレートNfa(Nは自然数)の入力信号光パルス列Aとビット位相が同期している局発光パルス列Bを生成するビット位相同期局発光パルス列生成回路である。
【0027】
また、ビット位相同期局発光パルス列生成回路PG1は、光分岐器11、12と、光変調器21と、受光器31、32と、位相比較器41と、電圧制御発振器51と、逓倍器61、62と、電気分岐器71と、局発パルス光源81と、光合波器91とを有する。
【0028】
光分岐器11は、上記入力信号光パルス列Aを2分岐する第1の光分岐手段の例である。光変調器21は、上記第1の光分岐手段における一方の出力光を光学的に変調する光変調手段の例である。
【0029】
電圧制御発振器51は、周波数fVCOの電気信号を出力する電圧制御発振器の例である。局発パルス光源81は、上記周波数fVCOの電気信号によって駆動され、上記局発光パルス列Bを発生する局発光パルス列B発生手段の例である。
【0030】
光分岐器12は、上記局発光パルス列Bを2分岐する第2の光分岐手段の例である。受光器31は、上記第2の光分岐手段における一方の出力光を受光し、上記周波数fVCOの電気信号を出力する第1の光電変換手段の例である。電気分岐器71は、デバイダと呼ばれるものであり、上記第1の光電変換手段から出力された上記周波数fVCOの電気信号を2分岐する電気分岐手段の例である。
【0031】
逓倍器61は、上記電気分岐手段における一方の出力電気信号の周波数をk逓倍し(kは自然数)、このk逓倍された周波数kfVCOの電気信号を上記光変調手段に出力する第1の周波数逓倍器の例である。逓倍器62は、上記電気分岐手段における他方の出力電気信号の周波数をl逓倍し(lは自然数)、周波数lfVCOの電気信号を出力する第2の周波数逓倍器の例である。
【0032】
受光器32は、上記光変調手段が出力した光信号を受光し、周波数Nfa−n(kfVCO)(nは自然数)の電気信号を出力する第2の光電変換手段の例である。
【0033】
位相比較器41は、上記第2の周波数逓倍器が出力した周波数lfVCOの電気信号と、上記第2の光電変換手段が出力した周波数Nfa−n(kfVCO)の電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還し、位相同期ループを構成する位相比較手段の例である。
【0034】
光合波器91は、上記第2の光分岐手段における他方の出力光を、上記入力信号光パルス列Aとビット位相が同期している上記局発光パルス列Bとして出力する光合波手段の例である。
【0035】
次に、ビット位相同期局発光パルス列生成回路PG1の動作について説明する。
【0036】
ビットレートNfaの入力信号光パルス列Aは、光分岐器11でその一部が分岐され、光変調器21に入力される。一方、局発パルス光源81は、周波数fVCOの電圧制御発振器51によって駆動され、局発パルス光源81の出力光の一部が、光分岐器12によって分岐され、受光器31によって電気信号に変換される。受光器31が出力した周波数fVCOの電気信号は、電気分岐器71によって分岐され、一方は逓倍器61によってk逓倍された後に、光変調器21を駆動する。
【0037】
ここで、光変調器21は、駆動電気信号に対して非線形に応答する特性を有するものを用いる。たとえば、光強度変調器、電界吸収型光変調器、光コムジェネレータ、光位相変調器、その他を用いることができる。なお、光変調器21は、線形応答特性を有するものを用いてもよく、以下の各実施例においても同様である。
【0038】
光変調器21が出力した光信号は、受光器32によって、周波数Nfa−n(kfVCO)の電気信号に変換され(nは自然数)、位相比較器41に入力される。
【0039】
電気分岐器71で分岐された他方の電気信号は、逓倍器62によってl逓倍された後に、位相比較器41に入力され、上記の周波数Nfa−n(kfVCO)(nは自然数)の電気信号と位相比較される。位相比較によって得られた誤差信号を、電圧制御発振器51に帰還し、その発振周波数fVCOを制御する。この結果、局発パルス光源81が出力し、光分岐器12を経由する局発光パルス列Bは、入力信号光パルス列Aとビット位相同期した局発光パルス列Bとして取り出される。
【0040】
なお、取り出された局発光パルス列Bは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器91等によって、入力信号光パルス列Aと合波され、出力され、後段へ送られる。
【0041】
次に、光変調器21の機能について説明する。
【0042】
図14は、光変調器21の機能を説明する図である。
【0043】
図14(1)は、繰り返し周波数foの光パルス列が、光変調器21において、周波数fmの電気信号によって変調を受けた場合における出力光周波数スペクトルを示す図である。
【0044】
繰り返し周波数foの光パルス列は、光のキャリア周波数fcに対して、両側に変調成分fc+foと、fc−foとを有し、これが、光変調器21において、周波数fmの電気信号によって変調を受け、これによって、図14(1)に示すように、キャリア成分fcと、変調成分fc±foとに対して、それぞれ、周波数fmによる多数の変調側波帯が新たに発生する。
【0045】
これらを、受光器32で電気信号に変換すると、その電力スペクトルは、図14(2)に示すように、周波数foを中心とし、間隔fmごとのビート信号(fo±nfm、nは自然数)が現れる。周波数帯域に制限がある実際のフォトダイオードにおいても、低周波数領域のビート信号を検出することが可能である。
【0046】
変調側波帯は、もとの信号の位相情報を保持しており、変調側波帯間のビートにも、その位相情報が反映される。したがって、このビート信号を用い、従来と同様の位相同期ループを形成することによって、繰り返し周波数が100GHzを越える光パルスを、電気信号に同期させることが可能になる。
【0047】
なお、逓倍器61、62の逓倍数は、光変調器21内で生じるいくつかのビート信号のうちで、どの次数のビート信号を検出するかによって、様々の値(自然数)を取り、または、位相比較器41において位相比較する周波数の選び方等によって、様々の値(自然数)を取り得る。逓倍器61、62の逓倍数はl(スモールエル)であるが、この逓倍数が1(イチ)であるときに、すなわち周波数逓倍数が1(イチ)であるときに、逓倍器61,62は、入力電気信号に対して、いかなる作用も及ぼさないので、逓倍器61,62を省略することができる。上記のように、逓倍器61、62として、周波数逓倍数が1(イチ)である逓倍器を省略することができる点は、以下の実施例でも同様であり、逓倍数が1(イチ)である逓倍器は、全て省略可能である。すなわち、周波数逓倍数が1(イチ)である逓倍器61,62は、動作的には、所定の伝送帯域を有する、単なる高周波伝送線路と同じであり、周波数逓倍数が1(イチ)である逓倍器61,62を、高周波伝送線路に置き換えることができ、特性的、コスト的には、周波数逓倍数が1(イチ)である逓倍器61,62を、高周波伝送線路に置き換えることが好ましい。
【0048】
ここで所定の伝送帯域とは、それを通過する電気信号の周波数帯をカバーしていることを表す。たとえば、逓倍器61は、その逓倍数が1のとき、周波数KfVCOを伝送可能帯域内に持つ高周波伝送線路で置き換えることができる。
【0049】
したがって、本願明細書では、周波数逓倍数が1(イチ)である逓倍器と同じ作用を行う高周波伝送線も周波数逓倍器であると考える。つまり、本願明細書における周波数逓倍器とは、周波数逓倍数が2以上である周波数逓倍器と、周波数逓倍数が1(イチ)である逓倍器と同じ作用を行う高周波伝送線とを含むものであると定義する。周波数逓倍器61,62以外の周波数逓倍器についても、上記定義があてはまる。
【0050】
つまり、ビット位相同期局発光パルス列生成回路PG1は、電圧制御発振器51の出力(fVCO)によって駆動される局発光パルス光源81の出力光の一部を、電気信号に変換した後に、2分岐し、一方をk逓倍し、他方をl逓倍し、k逓倍した電気信号(kfVCO)で駆動される光変調器21に、100Gbit/sを越える超高速信号光パルス列(Nfa)を入力し、光変調器21から出力される光信号を周波数Nfa−n(kfVCO)の電気信号に変換し、この変換された周波数Nfa−n(kfVCO)の電気信号と、l逓倍した電気信号(lfVCO)とを位相比較器41で位相比較し、得られた位相誤差信号を電圧制御発振器51に帰還して位相同期ループを構成する回路である。
【0051】
これによって、入力される超高速信号光パルス列に位相同期した局発光パルス列Bを、局発光パルス光源81の出力として生成することができる。
【0052】
(第2実施例)
図2は、本発明の第2の実施例であるビット位相同期局発光パルス列生成回路PG2を示す回路図である。
【0053】
ビット位相同期局発光パルス列生成回路PG2は、基本的には、ビット位相同期局発光パルス列生成回路PG1と同じであり、逓倍器63、電気分岐器72,ミキサ101が追加されている点のみが、ビット位相同期局発光パルス列生成回路PG1とは異なる。
【0054】
つまり、ビット位相同期局発光パルス列生成回路PG2は、光分岐器11、12と、光変調器21と、受光器31、32と、位相比較器41と、電圧制御発振器51と、逓倍器61〜63と、電気分岐器71、72と、局発パルス光源81と、光合波器91と、ミキサ101とを有する。
【0055】
逓倍器63は、上記第2の電気分岐手段における一方の出力電気信号の周波数をm逓倍し(mは自然数)、周波数lmfVCOの電気信号を出力する第3の周波数逓倍器の例である。
【0056】
電気分岐器71は、上記第1の光電変換手段から出力された上記周波数fVCOの電気信号を2分岐する第1の電気分岐手段の例である。
【0057】
ミキサ101は、上記第3の周波数逓倍器が出力した周波数lmfVCOの電気信号と、上記第2の光電変換手段が出力した周波数Nfa−n(kfVCO)の電気信号とを乗算し、周波数Nfa−n(kfVCO)−lmfVCOの電気信号を出力するミキサの例である。
【0058】
次に、ビット位相同期局発光パルス列生成回路PG2の動作について説明する。
【0059】
ビットレートNfaの入力信号光パルス列Aは、光分岐器11によって、その一部が分岐され、光変調器21に入力される。一方、局発パルス光源81は、周波数fVCOの電圧制御発振器51によって駆動され、その出力光の一部が、光分岐器12によって分岐され、受光器31によって電気信号に変換される。受光器31が出力する周波数fVCOの電気信号は、電気分岐器71によって分岐され、この分岐された一方の電気信号は、逓倍器61によってk逓倍された後に、光変調器21を駆動する。
【0060】
電気分岐器71によって分岐された他方の電気信号は、逓倍器62によってl逓倍された後に、電気分岐器72で分岐され、その一方は、逓倍器63によってm逓倍され、他方は、位相比較器41に入力される。
【0061】
光変調器21が出力した光信号は、受光器32によって、周波数Nfa−n(kfVCO)の電気信号に変換された後(nは自然数)に、逓倍器63が出力する周波数lmfVCOの電気信号と乗算され、周波数Nfa−n(kfVCO)−lmfVCOの電気信号が、位相比較器41に入力され、電気分岐器72で分岐された他方の周波数lfVCOの電気信号と位相比較される。
【0062】
位相比較によって得られた誤差信号を、電圧制御発振器51に帰還し、その発振周波数fVCOを制御する。この結果、局発パルス光源81が出力し、光分岐器12を経由した局発光パルス列Bは、入力信号光パルス列Aとビット位相同期した局発光パルス列Bとして取り出される。
【0063】
なお、取り出された局発光パルス列Bは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器91等によって、入力信号光パルス列Aと合波され、出力され、後段へ送られる。
【0064】
つまり、ビット位相同期局発光パルス列生成回路PG2は、ビット位相同期局発光パルス列生成回路PG1において、局発光パルス光源81の出力光を光電変換した電気信号をl逓倍して生成した電気信号をさらにm逓倍して生成した電気信号(lmfVCO)で、受光回路の出力信号(Nfa−n(kfVCO))を周波数変換し、この周波数変換された電気信号と、局発光パルス光源81の出力光を光電変換した電気信号をl逓倍して生成した電気信号(lfVCO)とを位相比較器41で位相比較する回路である。
【0065】
(第3実施例)
図3は、本発明の第3の実施例であるビット位相同期局発光パルス列生成回路PG3を示すブロック図である。
【0066】
ビット位相同期局発光パルス列生成回路PG3は、基本的には、ビット位相同期局発光パルス列生成回路PG2と同じであり、逓倍器63の代わりに基準信号源111が設けられている点と、電気分岐器72の代わりにミキサ102が設けられている点とのみが、ビット位相同期局発光パルス列生成回路PG2とは異なる。
【0067】
つまり、ビット位相同期局発光パルス列生成回路PG3は、光分岐器11、12と、光変調器21と、受光器31、32と、位相比較器41と、電圧制御発振器51と、逓倍器61、62と、電気分岐器71と、局発パルス光源81と、光合波器91と、ミキサ101、102と、基準信号源111とを有する。
【0068】
基準信号源111は、周波数f1の電気信号を出力する基準信号源の例である。
【0069】
ミキサ102は、上記基準信号源が出力した周波数f1の電気信号と、上記第2の周波数逓倍器が出力した周波数lfVCOの電気信号とを乗算し、周波数lfVCO−f1の電気信号を出力する第2のミキサの例である。
【0070】
次に、ビット位相同期局発光パルス列生成回路PG3の動作について説明する。
【0071】
ビットレートNfaの入力信号光パルス列Aは、光分岐器11でその一部が分岐され、光変調器21に入力される。一方、局発パルス光源81は、周波数fVCOの電圧制御発振器51によって駆動され、その出力光の一部が、光分岐器12によって分岐され、受光器31によって電気信号に変換される。受光器31が出力した周波数fVCOの電気信号は、電気分岐器71によって分岐され、この分岐された一方の電気信号は、逓倍器61によってk逓倍された後に、光変調器21を駆動する。電気分岐器71で分岐された他方の電気信号は、逓倍器62によってl逓倍され、このl逓倍されされた電気信号と、基準信号源111が出力した周波数f1の電気信号とを、ミキサ102が乗算し、周波数lfVCO−f1の電気信号に変換し、位相比較器41に入力する。
【0072】
光変調器21が出力した光信号は、受光器32によって周波数Nfa−n(kfVCO)の電気信号に変換された後(nは自然数)に、基準信号源111が出力する周波数f1の電気信号と乗算され、周波数Nfa−n(kfVCO)−f1の電気信号に変換され、位相比較器41において、上記の周波数lfVCO−f1の電気信号と位相比較される。
【0073】
位相比較によって得られた誤差信号を、電圧制御発振器51に帰還し、その発振周波数fVCOを制御する。この結果、局発パルス光源81が出力し、光分岐器12を経由した局発光パルス列Bは、入力信号光パルス列Aとビット位相同期した局発光パルス列Bとして取り出される。
【0074】
なお、取り出された局発光パルス列Bは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器91等によって、入力信号光パルス列Aと合波され、出力され、後段へ送られる。
【0075】
つまり、ビット位相同期局発光パルス列生成回路PG3は、ビット位相同期局発光パルス列生成回路PG1において、受光回路の出力信号と、局発光パルス光源81の出力光を光電変換した電気信号をl逓倍して生成した電気信号とを、それぞれ基準信号源111の出力信号で周波数変換して位相比較器41に入力する回路である。
【0076】
(第4実施例)
図4は、本発明の第4の実施例であるビット位相同期局発光パルス列生成回路PG4を示すブロック図である。
【0077】
ビット位相同期局発光パルス列生成回路PG4は、基本的には、ビット位相同期局発光パルス列生成回路PG3と同じであり、基準信号源111の代わりに、基準信号源111aが設けられている点と、電気分岐器72とが設けられている点とのみが、ビット位相同期局発光パルス列生成回路PG3と異なる点である。
【0078】
つまり、ビット位相同期局発光パルス列生成回路PG4は、光分岐器11、12と、光変調器21と、受光器31、32と、位相比較器41と、電圧制御発振器51と、逓倍器61、62と、電気分岐器71、72と、局発パルス光源81と、光合波器91と、ミキサ101、102と、基準信号源111aとを有する。
【0079】
基準信号源111aは、周波数f1の電気信号を出力する基準信号源の例である。
【0080】
電気分岐器72は、上記基準信号源が出力した周波数f1の電気信号を2分岐する第2の電気分岐手段の例である。
【0081】
次に、ビット位相同期局発光パルス列生成回路PG4の動作について説明する。
【0082】
ビットレートNfaの入力信号光パルス列Aは、光分岐器11によって、その一部が分岐され、光変調器21に入力される。一方、局発パルス光源81は、周波数fVCOの電圧制御発振器51によって駆動され、その出力光の一部が、光分岐器12によって分岐され、受光器31によって電気信号に変換される。受光器31が出力した周波数fVCOの電気信号は、電気分岐器71によって分岐され、この分岐された一方の電気信号は、逓倍器61によってk逓倍された後に、光変調器21を駆動する。電気分岐器71で分岐された他方の電気信号は、逓倍器62によってl逓倍され、ミキサ102において、基準信号源111が出力した周波数f1の電気信号と乗算され、周波数lfVCO−f1の電気信号に変換される。
【0083】
光変調器21が出力した光信号は、受光器32によって周波Nfa−n(kfVCO)の電気信号に変換された後(nは自然数)、ミキサ102が出力した周波数lfVCO−f1の電気信号と乗算され、周波Nfa−n(kfVCO)−lfVCO+f1の電気信号に変換され、これと、基準信号源111が出力した周波数f1の電気信号とを、位相比較器41が位相比較する。
【0084】
位相比較によって得られた誤差信号を、電圧制御発振器51に帰還し、その発振周波数fVCOを制御する。この結果、光分岐器12が出力する局発パルス光源からの局発光パルス列Bは、入力信号光パルス列Aとビット位相同期した局発光パルス列Bとして取り出される。
【0085】
なお、取り出された局発光パルス列Bは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器91等によって、入力信号光パルス列Aと合波され、出力され、後段へ送られる。
【0086】
つまり、ビット位相同期局発光パルス列生成回路PG4は、ビット位相同期局発光パルス列生成回路PG3において、局発光パルス光源81の出力光を光電変換した電気信号をl逓倍して生成した電気信号と、基準信号源111aの出力信号とをミキシングした信号で受光回路の出力信号を周波数変換し、この周波数変換された電気信号と、基準信号源111aの出力信号とを位相比較器に入力する回路である。
【0087】
(第5実施例)
図5は、本発明の第5の実施例であるビット位相同期局発光パルス列生成回路PG5を示すブロック図である。
【0088】
ビット位相同期局発光パルス列生成回路PG5は、基本的には、ビット位相同期局発光パルス列生成回路PG4と同じであり、電気分岐器73と逓倍器63とミキサ103とが付加されている点のみが、ビット位相同期局発光パルス列生成回路PG4とは異なる。
【0089】
つまり、ビット位相同期局発光パルス列生成回路PG5は、光分岐器11、12と、光変調器21と、受光器31、32と、位相比較器41と、電圧制御発振器51と、逓倍器61〜63と、電気分岐器71〜73と、局発パルス光源81と、光合波器91と、ミキサ101〜103と、基準信号源111aとを有する。
【0090】
電気分岐器73は、第2の周波数逓倍器が出力した周波数lfVCOの電気信号を2分岐する第2の電気分岐手段の例である。
【0091】
逓倍器63は、上記第2の電気分岐手段における一方の出力電気信号の周波数をm逓倍し(mは自然数)、周波数lmfVCOの電気信号を出力する第3の周波数逓倍器の例である。
【0092】
ミキサ103は、第3の周波数逓倍器が出力した周波数lmfVCOの電気信号と、上記第2の光電変換手段が出力した周波数Nfa−n(kfVCO)の電気信号とを乗算し、周波数Nfa−n(kfVCO)−lmfVCOの電気信号を出力する第1のミキサの例である。
【0093】
次に、ビット位相同期局発光パルス列生成回路PG5の動作について説明する。
【0094】
ビットレートNfaの入力信号光パルス列Aは、光分岐器11でその一部が分岐され、光変調器21に入力される。一方、局発パルス光源81は、周波数fVCOの電圧制御発振器51によって駆動され、その出力光は、その一部が光分岐器12によって分岐され、受光器31によって、電気信号に変換される。受光器31が出力した周波数fVCOの電気信号は、電気分岐器71によって分岐され、その一方は、逓倍器61によってk逓倍された後に、光変調器21を駆動する。
【0095】
電気分岐器71で分岐された他方の電気信号は、逓倍器62によってl逓倍され、このl逓倍された電気信号と、基準信号源111aが出力した周波数f1の電気信号とを、ミキサ102が乗算し、周波数lfVCO−f1の電気信号に変換する。
【0096】
光変調器21が出力した光信号を、受光器32が、周波数nfa−n(kfVCO)の電気信号に変換し(nは自然数)、この変換された電気信号と、逓倍器63が出力した周波数lmfVCOの電気信号とを、ミキサ103が乗算し、周波数Nfa−n(kfVCO)−lmfVCOの電気信号に変換する。そして、この変換された電気信号と、ミキサ102が出力した周波数lfVCO−f1の電気信号とを、ミキサ101が乗算し、周波数Nfa−n(kfVCO)−lmfVCO−lfVCO+f1の電気信号に変換した後に、この変換された電気信号と、基準信号源111aが出力した周波数f1の電気信号とを、位相比較器41が位相比較する。この位相によって得られた誤差信号を電圧制御発振器51に帰還し、その発振周波数fVCOを制御する。
【0097】
この結果、光分岐器12が出力した局発パルス光源81からの局発光パルス列Bは、入力信号光パルス列Aとビット位相同期した局発光パルス列Bとして取り出される。
【0098】
なお、取り出された局発光パルス列Bは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器91等によって、入力信号光パルス列Aと合波され、出力され、後段へ送られる。
【0099】
つまり、ビット位相同期局発光パルス列生成回路PG5は、ビット位相同期局発光パルス列生成回路PG2において、局発光パルス光源81の出力光を光電変換した電気信号をl逓倍、m逓倍した電気信号で、受光回路の出力信号を周波数変換し、この周波数変換信号を、局発光パルス光源81の出力光を光電変換した電気信号をl逓倍して生成した電気信号と基準信号源の出力信号とをミキシングした信号で、さらに周波数変換し、この周波数変換された電気信号と基準信号源111aの出力信号とを位相比較器41に入力する回路である。
【0100】
ところで、ビット位相同期局発光パルス列生成回路PG1〜PG5は、伝送路の遅延揺らぎに起因する入力信号光パルス列の遅延揺らぎと、局発パルス光源内の遅延揺らぎに起因する局発光パルス列の遅延揺らぎとを、1つの位相同期ループでフィードバック制御する例である。
【0101】
また、ビット位相同期局発光パルス列生成回路PG2〜PG5は、ビット位相同期局発光パルス列生成回路PG1を基本とし、位相比較の対象となる電気信号の周波数を低くすることが目的である点で共通し、ミキサまたは基準信号源等を使用している部分が、互いに異なる。
【0102】
(第6実施例)
図6は、本発明の第6の実施例であるビット位相同期局発光パルス列生成回路PG6を示すブロック図である。
【0103】
なお、ビット位相同期局発光パルス列生成回路PG6〜PG8は、伝送路の遅延揺らぎと局発光パルス光源81内の遅延揺らぎとを、互いに異なる位相同期ループによって、補償するものである。
【0104】
ビット位相同期局発光パルス列生成回路PG6は、光分岐器11、12と、受光器31と、位相比較器42と、電圧制御発振器52と、逓倍器64、65と、局発パルス光源81と、光合波器91と、同期クロック信号発生回路121とを有する。
【0105】
ビット位相同期局発光パルス列生成回路PG6は、ビットレートNfa(Nは自然数)の入力信号光パルス列Aとビット位相が同期している局発光パルス列Bを生成するビット位相同期局発光パルス列生成回路である。
【0106】
電圧制御発振器52は、周波数fVCOの電気信号を出力する電圧制御発振器の例である。局発パルス光源81は、上記周波数fVCOの電気信号によって駆動され、上記局発光パルス列Bを発生する局発光パルス列B発生手段の例である。
【0107】
光分岐器12は、上記局発光パルス列Bを2分岐する光分岐手段の例である。受光器31は、上記光分岐手段における一方の出力光を受光し、上記周波数fVCOの電気信号を出力する光電変換手段の例である。
【0108】
逓倍器64は、上記光電変換手段から出力される上記周波数fVCOの電気信号の周波数をq逓倍し(qは自然数)、周波数qfVCOの電気信号を出力する第1の周波数逓倍器の例である。
【0109】
同期クロック信号発生回路121は、入力信号光パルス列Aと同期している周波数fSIGの電気信号を出力する回路である。
【0110】
逓倍器65は、入力信号光パルス列Aと同期している周波数fSIGの電気信号の周波数をr逓倍し(rは自然数)、周波数rfSIGの電気信号を出力する第2の周波数逓倍器の例である。
【0111】
位相比較器42は、上記第1の周波数逓倍器が出力した周波数qfVCOの電気信号と、上記第2の周波数逓倍器が出力した周波数rfSIGの電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還して位相同期ループを構成する位相比較手段の例である。
【0112】
光合波器91は、上記光分岐手段における他方の出力光を上記入力信号光パルス列Aとビット位相が同期している上記局発光パルス列Bとして出力する合波手段の例である。
【0113】
次に、ビット位相同期局発光パルス列生成回路PG6の動作について説明する。
【0114】
ビットレートNfaの入力信号光パルス列Aは、光分岐器11によってその一部が分岐され、同期クロック信号発生回路121に入力される。同期クロック信号発生回路121は、入力信号光パルス列Aに同期した周波数fSIGの電気信号を生成する。
【0115】
一方、局発パルス光源81は、周波数fVCOの電圧制御発振器52によって駆動され、その出力光の一部を、光分岐器12が分岐し、受光器31が電気信号に変換する。受光器31が出力した周波数fVCOの電気信号を、逓倍器64がq逓倍し(qは自然数)、周波数qfVCOの電気信号を生成する。
【0116】
入力信号光パルス列Aに同期した周波数fSIGの電気信号を、逓倍器65がr逓倍し(rは自然数)、周波数rfSIGの電気信号を生成し、この生成された周波数rfSIGの電気信号と、周波数qfVCOの電気信号とを、位相比較器42が位相比較する。この位相によって得られた誤差信号を、電圧制御発振器52に帰還し、その発振周波数fVCOを制御する。
【0117】
この結果、光分岐器12を経由し、局発パルス光源81が出力した局発光パルス列Bは、入力信号光パルス列Aとビット位相同期した局発光パルス列Bとして取り出される。
【0118】
なお、取り出された局発光パルス列Bは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器91等によって、入力信号光パルス列Aと合波され、出力され、後段へ送られる。
【0119】
(第7実施例)
図7は、本発明の第7の実施例であるビット位相同期局発光パルス列生成回路PG7を示すブロック図である。
【0120】
ビット位相同期局発光パルス列生成回路PG7は、基本的には、ビット位相同期局発光パルス列生成回路PG6と同じであり、逓倍器66、67と、ミキサ101、102と、基準信号源111とが付加されている点のみが、ビット位相同期局発光パルス列生成回路PG6とは異なる。
【0121】
つまり、ビット位相同期局発光パルス列生成回路PG7は、光分岐器11、12と、受光器31と、位相比較器42と、電圧制御発振器52と、逓倍器64〜67と、局発パルス光源81、光合波器91、ミキサ101、102と、基準信号源111と、同期クロック信号発生回路121とを有する。
【0122】
基準信号源111は、周波数f1の電気信号を出力する基準信号源の例である。
【0123】
逓倍器66は、上記基準信号源111が出力した周波数f1の電気信号の周波数をs逓倍し(sは自然数)、周波数sf1の電気信号を出力する第3の周波数逓倍器の例である。
【0124】
逓倍器67は、上記基準信号源111が出力した周波数f1の電気信号の周波数をt逓倍し(tは自然数)、周波数tf1の電気信号を出力する第4の周波数逓倍器の例である。
【0125】
ミキサ101は、上記第3の周波数逓倍器が出力した周波数sf1の電気信号と、上記第2の周波数逓倍器から出力される周波数rfSIGの電気信号とを乗算し、周波数rfSIG−sf1の電気信号を出力する第1のミキサの例である。
【0126】
ミキサ102は、上記第4の周波数逓倍器が出力した周波数tf1の電気信号と、上記第1の周波数逓倍器が出力した周波数qfVCOの電気信号とを乗算し、周波数qfVCO−tf1の電気信号を出力する第2のミキサの例である。
【0127】
次に、ビット位相同期局発光パルス列生成回路PG7の動作について説明する。
【0128】
ビットレートNfaの入力信号光パルス列Aの一部が、光分岐器11によって分岐され、同期クロック信号発生回路121に入力される。同期クロック信号発生回路121は、入力信号光パルス列Aに同期した周波数fSIGの電気信号を生成する。入力信号光パルス列Aに同期した周波数fSIGの電気信号を、逓倍器65がr逓倍し(rは自然数)、周波数rfSIGの電気信号を生成する。
【0129】
一方、局発パルス光源81は、周波数fVCOの電圧制御発振器52によって駆動され、その出力光の一部を、光分岐器12が分岐し、受光器32が電気信号に変換する。受光器31が出力した周波数fVCOの電気信号を、逓倍器64がq逓倍し(qは自然数)、周波数qfVCOの電気信号を生成する。
【0130】
基準信号源111が出力した周波数f1の電気信号の一方を逓倍器66がs逓倍し(sは自然数)、この逓倍された電気信号と、周波数rfSIGの電気信号とを、ミキサ101が乗算し、周波数rfSIG−sf1の電気信号を生成する。基準信号源111が出力した周波数f1の電気信号の他方を、逓倍器67がt逓倍し(tは自然数)、この逓倍された電気信号と、周波数qfVCOの電気信号とを、ミキサ101が乗算し、周波数qfVCO−tf1の電気信号を生成する。
【0131】
周波数rfSIG−tf1の電気信号と、周波数qfVCO−tf1の電気信号とを、位相比較器42が位相比較し、この位相比較によって得られた誤差信号を、電圧制御発振器52に帰還し、その発振周波数fVCOを制御する。
【0132】
この結果、光分岐器12を経由して、局発パルス光源82が出力した局発光パルス列Bは、入力信号光パルス列Aとビット位相同期した局発光パルス列Bとして取り出される。
【0133】
なお、取り出された局発光パルス列Bは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器91等によって、入力信号光パルス列Aと合波され、出力され、後段へ送られる。
【0134】
(第8実施例)
図8は、本発明の第8の実施例であるビット位相同期局発光パルス列生成回路PG8を示すブロック図である。
【0135】
ビット位相同期局発光パルス列生成回路PG8は、基本的には、ビット位相同期局発光パルス列生成回路PG6と同じであり、ミキサ101,102と、逓倍器66、67と、基準信号源111の代わりに、新たな逓倍器66と、ミキサ101、102と、基準信号源111aとが設けられている点のみが、ビット位相同期局発光パルス列生成回路PG6とは異なる。
【0136】
つまり、ビット位相同期局発光パルス列生成回路PG8は、光分岐器11、12と、受光器31と、位相比較器42と、電圧制御発振器52と、逓倍器64〜66と、局発パルス光源81と、光合波器91と、ミキサ101、102と、基準信号源111aと、同期クロック信号発生回路121とを有する。
【0137】
基準信号源111aは、周波数f1の電気信号を出力する基準信号源の例である。
【0138】
逓倍器66は、上記基準信号源111aが出力した電気信号の周波数をs逓倍し(sは自然数)、周波数sf1の電気信号を出力する第3の周波数逓倍器である。
【0139】
ミキサ102は、上記第3の周波数逓倍器が出力した周波数sf1の電気信号と、上記第1の周波数逓倍器が出力した周波数qfVCOの電気信号とを乗算し、周波数qfVCO−sf1の電気信号を出力する第1のミキサの例である。
【0140】
ミキサ101は、上記第1のミキサが出力した周波数qfVCO−sf1の電気信号と、上記第2の周波数逓倍器が出力した周波数rfSIGの電気信号とを乗算し、周波数rfSIG−qfVCO+sf1の電気信号を出力する第2のミキサの例である。
【0141】
次に、ビット位相同期局発光パルス列生成回路PG8の動作について説明する。
【0142】
ビットレートNfaの入力信号光パルス列Aの一部が、光分岐器11によって分岐され、同期クロック信号発生回路121に入力される。同期クロック信号発生回路121が、入力信号光パルス列Aに同期した周波数fSIGの電気信号を生成する。入力信号光パルス列Aに同期した周波数fSIGの電気信号を、逓倍器65がr逓倍し(rは自然数)、周波数rfSIGの電気信号を生成する。
【0143】
一方、局発パルス光源81は、周波数fVCOの電圧制御発振器52によって駆動され、その出力光は、光分岐器12によってその一部が分岐され、受光器31が電気信号に変換する。受光器31が出力した周波数fVCOの電気信号を、逓倍器64がq逓倍し(qは自然数)、周波数qfVCOの電気信号を生成する。
【0144】
基準信号源111aが出力した周波数f1の電気信号の一方を、逓倍器66がs逓倍し(sは自然数)、この逓倍された電気信号と、周波数qfVCOの電気信号とを、ミキサ102が乗算し、周波数qfVCO−sf1の電気信号を生成し、この生成された電気信号と、周波数rfSIGの電気信号とを、ミキサ101が乗算し、周波数rfSIG−qfVCO+sf1の電気信号を生成する。
【0145】
基準信号源111aが出力した周波数f1の電気信号と、周波数rfSIG−qfVCO+sf1の電気信号とを、位相比較器42が位相比較し、その結果得られる誤差信号を、電圧制御発振器52に帰還し、その発振周波数fVCOを制御する。
【0146】
この結果、局発パルス光源81が出力し、光分岐器12を経由した局発光パルス列Bは、入力信号光パルス列Aとビット位相同期した局発光パルス列Bとして取り出される。
【0147】
なお、取り出された局発光パルス列Bは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器91等によって、入力信号光パルス列Aと合波され、出力され、後段へ送られる。
【0148】
ところで、ビット位相同期局発光パルス列生成回路PG1〜PG5では、伝送路の遅延揺らぎと局発光パルス光源内の遅延揺らぎとを同一の位相同期ループで補償している。
【0149】
これに対して、ビット位相同期局発光パルス列生成回路PG6〜PG8では、2つの電圧制御発振器52、53を使用し、伝送路の遅延揺らぎと局発光パルス光源内の遅延揺らぎとを、互いに異なる位相同期ループによって補償している。
【0150】
また、ビット位相同期局発光パルス列生成回路PG6〜PG8では、後述する同期クロック信号発生回路121−1〜121−5によって生成した入力信号光パルス列と同期した電気クロックと、電圧制御発振器52によって駆動される局発光パルス光源で発生した光パルス列を光電変換して得られる電気クロックとを位相比較し、得られた誤差信号を電圧制御発振器52にフィードバックすることによって、位相同期ループを構成し、これによって入力信号光パルス列と位相同期した局発光パルス列Bが得られる。
【0151】
さらに、ビット位相同期局発光パルス列生成回路PG6〜PG8は、本質的には互いに同じであるが、ビット位相同期局発光パルス列生成回路PG7、PG8では、位相比較される電気信号の繰り返しを低くする目的でミキシングダウン用の基準信号源が使用されている。
【0152】
(第9実施例)
図9は、位相同期局発光パルス列生成回路PG6〜PG8において使用されている同期クロック信号発生回路121の第1の具体例である同期クロック信号発生回路121−1を示すブロック図である。
【0153】
同期クロック信号発生回路121−1は、光変調器21と、受光器31と、位相比較器43と、電圧制御発振器53と、逓倍器61、62と、電気分岐器71、72とを有する。
【0154】
光変調器21は、上記入力信号光パルス列Aを2分岐する光分岐手段における一方の出力光を光学的に変調する光変調手段の例である。
【0155】
電圧制御発振器53は、周波数fSIGの電気信号を出力する電圧制御発振器の例である。
【0156】
電気分岐器71、72は、上記電圧制御発振器が出力した上記周波数fSIGの電気信号を2分岐する電気分岐手段の例である。
【0157】
逓倍器61は、上記電気分岐手段における一方の出力電気信号の周波数をk逓倍し(kは自然数)、周波数kfSIGの電気信号を出力し、このk逓倍された周波数kfVCOの電気信号を上記光変調手段に出力する第1の周波数逓倍器の例である。
【0158】
逓倍器62は、上記電気分岐手段における他方の出力電気信号の周波数をl逓倍し(lは自然数)、周波数lfSIGの電気信号を出力する第2の周波数逓倍器の例である。
【0159】
受光器31は、上記光変調手段が出力した光信号を受光し、周波数Nfa−n(kfSIG)(nは自然数)の電気信号を出力する光電変換手段の例である。
【0160】
位相比較手段43は、上記第2の周波数逓倍器が出力した周波数lfSIGの電気信号と、上記光電変換手段が出力した周波数Nfa−n(kfSIG)の電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還して位相同期ループを構成する位相比較手段の例である。
【0161】
次に、同期クロック信号発生回路121−1の動作について説明する。
【0162】
ビットレートNfaの入力信号光の一部1004が光変調器21に入力される。一方、周波数fSIGの電圧制御発振器53の出力電気信号を、電気分岐器71が分岐し、その一方を、逓倍器61がk逓倍し、光変調器21を駆動する。電気分岐器72が分岐した他方の電気信号を、逓倍器62がl逓倍し、周波数lfSIGの電気信号を生成する。
【0163】
光変調器21が出力した光信号を、受光器31が周波数Nfa−n(kfSIG)の電気信号に変換し(nは自然数)、この変換された電気信号と、周波数lfSIGの電気信号とを、位相比較器43が位相比較する。位相比較の結果得られる誤差信号を、電圧制御発振器53に帰還し、その発振周波数fSIGを制御する。この結果、電気分岐器72が、入力信号光と同期したクロック信号1003を出力することができる。
【0164】
(第10実施例)
図10は、位相同期局発光パルス列生成回路PG6〜PG8において使用されている同期クロック信号発生回路121の第2の具体例である同期クロック信号発生回路121−2を示すブロック図である。
【0165】
同期クロック信号発生回路121−2は、基本的には、同期クロック信号発生回路121−1と同じであり、電気分岐器72と、逓倍器63と、ミキサ101とが、付加されている点のみが、同期クロック信号発生回路121−1とは異なる。
【0166】
つまり、同期クロック信号発生回路121−2は、光変調器21と、受光器31と、位相比較器43と、電圧制御発振器53と、逓倍器61〜63と、電気分岐器71〜73と、ミキサ101とを有する。
【0167】
電気分岐器72は、上記第2の周波数逓倍器から出力される周波数lfSIGの電気信号を2分岐する第2の電気分岐手段の例である。
【0168】
逓倍器63は、上記第2の電気分岐手段における一方の出力電気信号の周波数をm逓倍し(mは自然数)、周波数lmfSIGの電気信号を出力する第3の周波数逓倍器の例である。
【0169】
ミキサ101は、上記第3の周波数逓倍器が出力した周波数lmfSIGの電気信号と、上記光電変換手段が出力した周波数Nfa−n(kfSIG)の電気信号とを乗算し、周波数Nfa−n(kfSIG)−lmfSIGの電気信号を出力するミキサの例である。
【0170】
次に、同期クロック信号発生回路121−2の動作について説明する。
【0171】
ビットレートNfaの入力信号光の一部1004が、光変調器21に入力される。一方、周波数fSIGの電圧制御発振器53の出力電気信号は、電気分岐器71によって分岐され、その一方を、逓倍器61がk逓倍し、光変調器21を駆動する。電気分岐器72で分岐された他方の電気信号は、逓倍器62によってl逓倍され、周波数lfSIGの電気信号が生成される。
【0172】
周波数lfSIGの電気信号は、電気分岐器72で分岐され、その一方は、逓倍器63によってm逓倍され、他方は、位相比較器43に入力される。
【0173】
光変調器21が出力した光信号は、受光器31によって周波数Nfa−n(kfSIG)の電気信号に変換された後(nは自然数)、逓倍器63が出力した周波数jmfSIGの電気信号と乗算され、周波数Nfa−n(kfSIG)−lmfSIGの電気信号が生成される。
【0174】
この生成された電気信号と、電気分岐器72で分岐された他方の周波数lfSIGの電気信号とを、位相比較器43が位相比較する。位相比較の結果得られる誤差信号を、電圧制御発振器53に帰還し、その発振周波数fSIGを制御する。この結果、電気分岐器73が、入力信号光と同期したクロック信号1003を出力することができる。
【0175】
(第11実施例)
図11は、位相同期局発光パルス列生成回路PG6〜PG8において使用されている同期クロック信号発生回路121の第3の具体例である同期クロック信号発生回路121−3を示すブロック図である。
【0176】
同期クロック信号発生回路121−3は、基本的には、同期クロック信号発生回路121−2と同じであり、電気分岐器72と逓倍器63との代わりに、基準信号源111とミキサ102とが設けられている点のみが、同期クロック信号発生回路121−2とは異なる。
【0177】
つまり、同期クロック信号発生回路121−3は、光変調器21と、受光器31と、位相比較器43と、電圧制御発振器53と、逓倍器61、62と、電気分岐器71、73と、ミキサ101、102とを有する。
【0178】
基準信号源111は、周波数f1の電気信号を出力する基準信号源の例である。
【0179】
ミキサ102は、上記基準信号源が出力した周波数f1の電気信号と、上記第2の周波数逓倍器が出力した周波数lfSIGの電気信号とを乗算し、周波数lfSIG−f1の電気信号を出力する第1のミキサの例である。
【0180】
次に、同期クロック信号発生回路121−3の動作について説明する。
【0181】
ビットレートNfaの入力信号光の一部1004は、光変調器21に入力される。
【0182】
一方、周波数fSIGの電圧制御発振器53の出力電気信号は、電気分岐器71によって分岐され、その分岐された一方の電気信号を、逓倍器61がk逓倍し、光変調器21を駆動する。電気分岐器71で分岐された他方の電気信号を、逓倍器62がl逓倍し、このl逓倍された電気信号と、基準信号源111が出力した周波数f1の電気信号とを、ミキサ102が乗算し、周波数lfSIG−f1の電気信号に変換し、位相比較器43に入力される。
【0183】
光変調器21が出力した光信号は、受光器31によって周波数Nfa−n(kfSIG)の電気信号に変換された後(nは自然数)、基準信号源111が出力した周波数f1の電気信号と乗算され、周波数Nfa−n(kfSIG)−f1の電気信号に変換され、上記の周波数lfSIG−f1の電気信号と、位相比較器43によって位相比較される。位相比較の結果得られた誤差信号を、電圧制御発振器53に帰還し、その発振周波数fSIGを制御する。この結果、電気分岐器73が、入力信号光と同期したクロック信号1003出力することができる。
【0184】
(第12実施例)
図12は、位相同期局発光パルス列生成回路PG6〜PG8において使用されている同期クロック信号発生回路121の第4の具体例である同期クロック信号発生回路121−4を示すブロック図である。
【0185】
同期クロック信号発生回路121−4は、基本的には、同期クロック信号発生回路121−3と同じであり、基準信号源111の代わりに基準信号源111aが設けられている点と、電気分岐器72が付加されている点と、電気分岐器72の出力信号が位相比較器43の比較対象になっている点とのみが、同期クロック信号発生回路121−3とは異なる。
【0186】
つまり、同期クロック信号発生回路121−4は、光変調器21と、受光器31と、位相比較器43と、電圧制御発振器53と、逓倍器61、62と、電気分岐器71〜73と、ミキサ101、102とを有する。
【0187】
次に、同期クロック信号発生回路121−4の動作について説明する。
【0188】
ビットレートNfaの入力信号光の一部1004は、光変調器21に入力される。一方、周波数fSIGの電圧制御発振器53の出力電気信号は、電気分岐器71で分岐され、この分岐された一方の電気信号は、逓倍器61によってk逓倍され、光変調器21を駆動する。電気分岐器72で分岐された他方の電気信号は、逓倍器62によってl逓倍され、このl逓倍された電気信号と、基準信号源111aが出力した周波数f1の電気信号とを、ミキサ102が乗算し、周波数lfSIG−f1の電気信号を出力する。
【0189】
光変調器21が出力した光信号は、受光器31によって周波数Nfa−n(kfSIG)の電気信号に変換された後(nは自然数)、ミキサ102が出力した周波数lfSIG−f1の電気信号と乗算され、周波数Nfa−n(kfSIG)+f1の電気信号に変換され、この変換された電気信号と、基準信号源111aが出力した周波数f1の電気信号とを、位相比較器43が位相比較する。位相比較の続果得られる誤差信号を、電圧制御発振器53に帰還し、その発振周波数fSIGを制御する。この結果、電気分岐器73が、入力信号光と同期したクロック信号1003を出力することができる。
【0190】
(第13実施例)
図13は、位相同期局発光パルス列生成回路PG6〜PG8において使用されている同期クロック信号発生回路121の第5の具体例である同期クロック信号発生回路121−5を示すブロック図である。
【0191】
同期クロック信号発生回路121−5は、基本的には、同期クロック信号発生回路121−4と同じであり、逓倍器63とミキサ103と電気分岐器74とが付加されている点のみが、同期クロック信号発生回路121−4とは異なる。
【0192】
つまり、同期クロック信号発生回路121−5は、光変調器21と、受光器31と、位相比較器43と、電圧制御発振器53と、逓倍器61〜63と、電気分岐器71〜74と、ミキサ101〜103とを有する。
【0193】
逓倍器63は、上記第2の電気分岐手段における一方の出力電気信号の周波数をm逓倍し(mは自然数)、周波数lmfSIGの電気信号を出力する第3の周波数逓倍器の例である。
【0194】
ミキサ103は、上記第3の周波数逓倍器が出力した周波数lmfSIGの電気信号と、上記光電変換手段が出力した周波数Nfa−n(kfSIG)の電気信号とを乗算し、周波数Nfa−n(kfSIG)−lmfSIGの電気信号を出力する第1のミキサの例である。
【0195】
次に、同期クロック信号発生回路121−5の動作について説明する。
【0196】
ビットレートNfaの入力信号光の一部1004は、光変調器21に入力される。一方、電圧制御発振器53が出力する周波数fSIGの電気信号は、電気分岐器71で分岐され、その一方の電気信号は、逓倍器61によってk逓倍され、光変調器21を駆動する。電気分岐器71で分岐された他方の電気信号は、逓倍器62によってl逓倍され、基準信号源111が出力した周波数f1の電気信号と、ミキサ102によって乗算され、周波数lfSIG−f1の電気信号に変換される。
【0197】
光変調器21が出力した光信号は、受光器31によって周波数Nfa−n(kfSIG)の電気信号に変換された後(nは自然数)、逓倍器63が出力した周波数lmfSIGの電気信号と乗算され、周波数Nfa−n(kfSIG)−lmfSIGの電気信号に変換され、さらにミキサ102が出力した周波数lfSIG−f1の電気信号と、ミキサ101によって乗算され、周波数Nfa−n(kfSIG)−lmfSIG−lfSIG+f1の電気信号に変換された後、基準信号源111が出力した周波数f1の電気信号と、位相比較器43によって、位相比較される。
【0198】
位相比較の結果得られる誤差信号を、電圧制御発振器53に帰還し、その発振周波数fSIGを制御する。この結果、電気分岐器73が、入力信号光と同期したクロック信号1003を出力することができる。
【0199】
同期クロック信号発生回路PG9〜PG13は、基本的に、それぞれ、ビット位相同期局発光パルス列生成回路PG1〜PG5から、局発光パルス光源81とそれに接続されている光電変換手段とを除いた構成に対応している。生成された電気クロックは、入力信号光パルス列と同期している。
【0200】
上記実施例によれば、位相比較される電気信号の周波数を低くすることによって、安価で高性能なPLL−ICを使用することが可能になる。
【0201】
また、ホールドレンジを拡大できる等、より高性能なディジタルPLL回路の動作周波数は、現状では高々800MHz程度であるので、この意味からも、電気信号の周波数を低くすることが必要である。
【0202】
また、上記電圧制御発振器51、53の代わりに、より発振周波数の低い電圧制御発信機と逓倍器との組み合わせを使用することができ、このようにすることによって、電圧制御発振器の発信周波数を低く設定することができる。これによって、安価で高性能な電圧制御発振器を利用することができる。または、位相比較器と電圧制御発振器とを集積化したPLL−IC等を使用して回路の集積化と、それに伴う安定化、高信頼化、低コスト化等を図ることができる。
【0203】
図15は、ビット位相同期局発光パルス列生成回路PG1の変形例を示すブロック図である。
【0204】
図15(1)は、ビット位相同期局発光パルス列生成回路PG1において、電圧制御発振器51を、より低い発振周波数の電圧制御発振器54と逓倍器68とを組み合わせた構成に置き換えた例を示すブロック図である。
【0205】
ビット位相同期局発光パルス列生成回路PG1以外の実施例においても、上記と同様の置き換えによって、電圧制御発振器の発振周波数を低くすることができる。
【0206】
図15(2)は、ビット位相同期局発光パルス列生成回路PG1において、PLL−ICを使用した例を示すブロック図である。
【0207】
一般的なPLL−ICでは、電圧制御発振器と位相比較器とが1チップに集積化され、ビット位相同期局発光パルス列生成回路PG1において、電圧制御発振器51と位相比較器41とを、1つのPLL−IC141に置き換えることができる。ビット位相同期局発光パルス列生成回路PG1以外の実施例においても、上記と同様の置き換えによって、PLL−ICを使用することができる。
【0208】
一方、ビット位相同期局発光パルス列生成回路PG6〜PG8は、伝送路の遅延揺らぎに起因する入力信号光パルス列の遅延揺らぎと、局発パルス光源内の遅延揺らぎに起因する局発光パルス列の遅延揺らぎとを、それぞれ別の位相同期ループでフィードバック制御する構成例である。この構成は、入力信号光パルス列に同期した電気クロック信号を外部に出力する必要がある場合に用いられる。たとえば、光時分割分離回路内で用いられ、その後段に分離された信号光パルス列のオン/オフを識別する識別回路用の電気クロック信号が必要な場合等である。上記と同様に、構成上の違いは、位相比較周波数を低く抑える手法の違いに由来する。
【0209】
また、電圧制御発振器の出力電気信号の周波数を、1/j(jは自然数)とし、それをj逓倍する周波数逓倍器を有するようにしてもよく、このようにするのは、上記と同様に、電圧制御発振器の発信周波数を低くすることが目的であり、その効果も同様である。
【0210】
同期クロック信号発生回路121−1〜121−5は、入力信号光の遅延揺らぎと、局発光パルス列の遅延揺らぎとを独立に補償するビット位相同期局発光パルス列生成回路PG6〜PG8において、入力信号光の遅延揺らぎを検出する回路(すなわち信号光同期クロック生成回路)の実施例である。これらにおける構成上の違いは、位相比較周波数を低く抑える手法の違いに由来する。
【0211】
上記各実施例は、入力信号光パルス列と位相同期した局発光パルス列Bを発生させる回路を提供するものであり、基本的には、光変調によって生じる変調サイドバンドを利用した位相検出技術と位相同期ループ技術とを用いている。局発パルス光源内での遅延揺らぎに起因した局発光パルス列の位相揺らぎが従来問題であったが、上記実施例では、局発パルス光源そのものを、位相同期ループ内に配置することによって、局発パルス光源内の位相揺らぎをも補償する。これによって、入力信号光パルス列と位相同期した局発光パルス列Bの生成が可能になる。
【0212】
ビット位相同期局発光パルス列生成回路は、入力信号光パルス列に対して、超低ジッタの制御光パルス列を発生することができるので、用いられる超高速光−光制御回路の安定動作に大きく寄与する。
【0213】
【発明の効果】
本発明によれば、光時分割多重(OTDM)等によって発生される100Gbit/sを超える超高繰り返しの信号光パルス列に対して、ビット位相が同期した局発光パルス列を安定に発生させることができるという効果を奏する。
【0214】
また、本発明によれば、全光時分割多重回路、全光時分割分離回路、全光波長変換回路、全光Add/Drop回路等の非線形光学効果を応用した、超高速光−光制御回路の全般に必須となる入力信号光に同期した制御光の発生に用いられ、入力信号光パルス列に対して安定してビット位相同期した制御光パルス列を発生することができるので、超高速光−光制御回路において、目的のチャネル選択状態を保持させることが可能になり、基本機能の実現に関わる動作の安定化に大きく寄与することができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施例であるビット位相同期局発光パルス列生成回路PG1を示す図である。
【図2】本発明の第2の実施例であるビット位相同期局発光パルス列生成回路PG2を示す回路図である。
【図3】本発明の第3の実施例であるビット位相同期局発光パルス列生成回路PG3を示すブロック図である。
【図4】本発明の第4の実施例であるビット位相同期局発光パルス列生成回路PG4を示すブロック図である。
【図5】本発明の第5の実施例であるビット位相同期局発光パルス列生成回路PG5を示すブロック図である。
【図6】本発明の第6の実施例であるビット位相同期局発光パルス列生成回路PG6を示すブロック図である。
【図7】本発明の第7の実施例であるビット位相同期局発光パルス列生成回路PG7を示すブロック図である。
【図8】本発明の第8の実施例であるビット位相同期局発光パルス列生成回路PG8を示すブロック図である。
【図9】位相同期局発光パルス列生成回路PG6〜PG8において使用されている同期クロック信号発生回路121の第1の具体例である同期クロック信号発生回路121−1を示すブロック図である。
【図10】位相同期局発光パルス列生成回路PG6〜PG8において使用されている同期クロック信号発生回路121の第2の具体例である同期クロック信号発生回路121−2を示すブロック図である。
【図11】位相同期局発光パルス列生成回路PG6〜PG8において使用されている同期クロック信号発生回路121の第3の具体例である同期クロック信号発生回路121−3を示すブロック図である。
【図12】位相同期局発光パルス列生成回路PG6〜PG8において使用されている同期クロック信号発生回路121の第4の具体例である同期クロック信号発生回路121−4を示すブロック図である。
【図13】位相同期局発光パルス列生成回路PG6〜PG8において使用されている同期クロック信号発生回路121の第5の具体例である同期クロック信号発生回路121−5を示すブロック図である。
【図14】光変調器21の機能を説明する図である。
【図15】ビット位相同期局発光パルス列生成回路PG1の変形例を示すブロック図である。
【図16】従来のビット位相同期局発光パルス列生成回路PG51の構成例を示す図である。
【図17】非線形光学効果を応用した典型的な光時分割分離回路の説明図である。
【図18】信号光パルス列1001と制御光パルス列1005とのタイミングがずれた場合における影響を説明する図である。
【符号の説明】
11、12…光分岐器、
21…光変調器、
31、32…受光器、
41〜43…位相比較器、
51〜54…電圧制御発振器、
61〜68…逓倍器、
71〜73…電気分岐器、
81…局発パルス光源、
91…光合波器、
101〜103…ミキサ、
111、111a…基準信号源、
121…同期クロック信号発生回路、
131…非線形光学媒質、
141…PLL−IC、
A…入力信号光パルス列、
B…局発光パルス列
1002…入力信号光+局発パルス光、
1003…同期クロック信号、
1004…入力信号光の一部、
1005…局発制御光、
1006…入力信号光+局発制御光、
1007…分離信号光。
Claims (11)
- ビットレートNfa(Nは自然数)の入力信号光パルス列Aとビット位相が同期している局発光パルス列Bを生成するビット位相同期局発光パルス列生成回路において、
上記入力信号光パルス列Aを2分岐する第1の光分岐手段と;
上記第1の光分岐手段における一方の出力光を光学的に変調する光変調手段と;
周波数fVCOの電気信号を出力する電圧制御発振器と;
上記周波数fVCOの電気信号によって駆動され、上記局発光パルス列Bを発生する局発光パルス列B発生手段と;
上記局発光パルス列Bを2分岐する第2の光分岐手段と;
上記第2の光分岐手段における一方の出力光を受光し、上記周波数fVCOの電気信号を出力する第1の光電変換手段と;
上記第1の光電変換手段から出力された上記周波数fVCOの電気信号を2分岐する電気分岐手段と;
上記電気分岐手段における一方の出力電気信号の周波数をk逓倍し(kは自然数)、このk逓倍された周波数kfVCOの電気信号を上記光変調手段に出力する第1の周波数逓倍器と;
上記電気分岐手段における他方の出力電気信号の周波数をl逓倍し(lは自然数)、周波数lfVCOの電気信号を出力する第2の周波数逓倍器と;
上記光変調手段が出力した光信号を受光し、周波数Nfa−n(kfVCO)(nは自然数)の電気信号を出力する第2の光電変換手段と;
上記第2の周波数逓倍器が出力した周波数lfVCOの電気信号と、上記第2の光電変換手段が出力した周波数Nfa−n(kfVCO)の電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還し、位相同期ループを構成する位相比較手段と;
上記第2の光分岐手段における他方の出力光を、上記入力信号光パルス列Aとビット位相が同期している上記局発光パルス列Bとして出力する光合波手段と;
を有することを特徴とするビット位相同期局発光パルス列生成回路。 - ビットレートNfa(Nは自然数)の入力信号光パルス列Aとビット位相が同期している局発光パルス列Bを生成するビット位相同期局発光パルス列生成回路において、
上記入力信号光パルス列Aを2分岐する第1の光分岐手段と;
上記第1の光分岐手段における一方の出力光を光学的に変調する光変調手段と;
周波数fVCOの電気信号を出力する電圧制御発振器と;
上記周波数fVCOの電気信号によって駆動され、上記局発光パルス列Bを発生する局発光パルス列B発生手段と;
上記局発光パルス列Bを2分岐する第2の光分岐手段と;
上記第2の光分岐手段における一方の出力光を受光し、上記周波数fVCOの電気信号を出力する第1の光電変換手段と;
上記第1の光電変換手段から出力された上記周波数fVCOの電気信号を2分岐する第1の電気分岐手段と;
上記第1の電気分岐手段における一方の出力電気信号の周波数をk逓倍し(kは自然数)、このk逓倍された周波数kfVCOの電気信号を上記光変調手段に出力する第1の周波数逓倍器と;
上記第1の電気分岐手段における他方の出力電気信号の周波数をl逓倍し(lは自然数)、周波数lfVCOの電気信号を出力する第2の周波数逓倍器と;
上記第2の周波数逓倍器が出力した周波数lfVCOの電気信号を2分岐する第2の電気分岐手段と;
上記第2の電気分岐手段における一方の出力電気信号の周波数をm逓倍し(mは自然数)、周波数lmfVCOの電気信号を出力する第3の周波数逓倍器と;
上記光変調手段が出力した光信号を受光し、周波数Nfa−n(kfVCO)(nは自然数)の電気信号を出力する第2の光電変換手段と;
上記第3の周波数逓倍器が出力した周波数lmfVCOの電気信号と、上記第2の光電変換手段が出力した周波数Nfa−n(kfVCO)の電気信号とを乗算し、周波数Nfa−n(kfVCO)−lmfVCOの電気信号を出力するミキサと;
上記ミキサが出力した周波数Nfa−n(kfVCO)−lmfVCOの電気信号と、上記第2の電気分岐手段が出力した周波数lfVCOの電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還して位相同期ループを構成する位相比較手段と;
上記第2の光分岐手段における他方の出力光を上記入力信号光パルス列Aとビット位相が同期している上記局発光パルス列Bとして出力する光合波手段と;
を有することを特徴とするビット位相同期局発光パルス列生成回路。 - ビットレートNfa(Nは自然数)の入力信号光パルス列Aとビット位相が同期している局発光パルス列Bを生成するビット位相同期局発光パルス列生成回路において、
上記入力信号光パルス列Aを2分岐する第1の光分岐手段と;
上記第1の光分岐手段における一方の出力光を光学的に変調する光変調手段と;
周波数fVCOの電気信号を出力する電圧制御発振器と;
上記周波数fVCOの電気信号によって駆動され、上記局発光パルス列Bを発生する局発光パルス列B発生手段と;
上記局発光パルス列Bを2分岐する第2の光分岐手段と;
上記第2の光分岐手段における一方の出力光を受光し、上記周波数fVCOの電気信号を出力する第1の光電変換手段と;
上記第1の光電変換手段から出力される上記周波数fVCOの電気信号を2分岐する電気分岐手段と;
上記電気分岐手段における一方の出力電気信号の周波数をk逓倍し(kは自然数)、このk逓倍された周波数kfVCOの電気信号を上記光変調手段に出力する第1の周波数逓倍器と;
上記電気分岐手段における他方の出力電気信号の周波数をl逓倍し(lは自然数)、周波数lfVCOの電気信号を出力する第2の周波数逓倍器と;
上記光変調手段が出力した光信号を受光し、周波数Nfa−n(kfVCO)(nは自然数)の電気信号を出力する第2の光電変換手段と;
周波数f1の電気信号を出力する基準信号源と;
上記基準信号源から出力される周波数f1の電気信号と、上記第2の光電変換手段が出力した周波数Nfa−n(kfVCO)の電気信号とを乗算し、周波数Nfa−n(kfVCO)−f1の電気信号を出力する第1のミキサと;
上記基準信号源が出力した周波数f1の電気信号と、上記第2の周波数逓倍器が出力した周波数lfVCOの電気信号とを乗算し、周波数lfVCO−f1の電気信号を出力する第2のミキサと;
上記第1のミキサが出力した周波数Nfa−n(kfVCO)−f1の電気信号と、上記第2のミキサが出力した周波数lfVCO−f1の電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還し、位相同期ループを構成する位相比較手段と;
第2の光分岐手段の他方の出力光を上記入力信号光パルス列Aとビット位相が同期している上記局発光パルス列Bとして出力する光合波手段と;
を有することを特徴とするビット位相同期局発光パルス列生成回路。 - ビットレートNfa(Nは自然数)の入力信号光パルス列Aとビット位相が同期している局発光パルス列Bを生成するビット位相同期局発光パルス列生成回路において、
上記入力信号光パルス列Aを2分岐する第1の光分岐手段と;
上記第1の光分岐手段における一方の出力光を光学的に変調する光変調手段と;
周波数fVCOの電気信号を出力する電圧制御発振器と;
上記周波数fVCOの電気信号によって駆動され、上記局発光パルス列Bを発生する局発光パルス列B発生手段と;
上記局発光パルス列Bを2分岐する第2の光分岐手段と;
上記第2の光分岐手段における一方の出力光を受光し、上記周波数fVCOの電気信号を出力する第1の光電変換手段と;
上記第1の光電変換手段が出力した上記周波数fVCOの電気信号を2分岐する第1の電気分岐手段と;
上記第1の電気分岐手段における一方の出力電気信号の周波数をk逓倍し(kは自然数)、このk逓倍された周波数kfVCOの電気信号を上記光変調手段に出力する第1の周波数逓倍器と;
上記第1の電気分岐手段における他方の出力電気信号の周波数をl逓倍し(lは自然数)、周波数lfVCOの電気信号を出力する第2の周波数逓倍器と;
上記光変調手段が出力した光信号を受光し、周波数Nfa−n(kfVCO)(nは自然数)の電気信号を出力する第2の光電変換手段と;
周波数f1の電気信号を出力する基準信号源と;
上記基準信号源が出力した周波数f1の電気信号を2分岐する第2の電気分岐手段と;
上記第2の電気分岐手段の一方の端子が出力した周波数f1の電気信号と、上記第2の周波数逓倍器が出力した周波数lfVCOの電気信号とを乗算し、周波数lfVCO−f1の電気信号を出力する第1のミキサと;
上記第1のミキサが出力した周波数lfVCO−f1の電気信号と、上記第2の光電変換手段が出力した周波数Nfa−n(kfVCO)の電気信号とを乗算し、周波数Nfa−n(kfVCO)−lfVCO+f1の電気信号を出力する第2のミキサと;
上記第2の電気分岐手段の他方の出力端子が出力した周波数f1の電気信号と、上記第2のミキサが出力した周波数Nfa−n(kfVCO)−lfVCO+f1の電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還し、位相同期ループを構成する位相比較手段と;
第2の光分岐手段における他方の出力光を、上記入力信号光パルス列Aとビット位相が同期している上記局発光パルス列Bとして出力する光合波手段と;
を有することを特徴とするビット位相同期局発光パルス列生成回路。 - ビットレートNfa(Nは自然数)の入力信号光パルス列Aとビット位相が同期している局発光パルス列Bを生成するビット位相同期局発光パルス列生成回路において、
上記入力信号光パルス列Aを2分岐する第1の光分岐手段と;
上記第1の光分岐手段における一方の出力光を光学的に変調する光変調手段と;
周波数fVCOの電気信号を出力する電圧制御発振器と;
上記周波数fVCOの電気信号によって駆動され、上記局発光パルス列Bを発生する局発光パルス列B発生手段と;
上記局発光パルス列Bを2分岐する第2の光分岐手段と;
上記第2の光分岐手段における一方の出力光を受光し、上記周波数fVCOの電気信号を出力する第1の光電変換手段と;
第1の光電変換手段が出力した上記周波数fVCOの電気信号を2分岐する第1の電気分岐手段と;
上記第1の電気分岐手段における一方の出力電気信号の周波数をk逓倍し(kは自然数)、このk逓倍された周波数kfVCOの電気信号を上記光変調手段に出力する第1の周波数逓倍器と;
上記第1の電気分岐手段における他方の出力電気信号の周波数をl逓倍し(lは自然数)、周波数lfVCOの電気信号を出力する第2の周波数逓倍器と;
上記第2の周波数逓倍器が出力した周波数lfVCOの電気信号を2分岐する第2の電気分岐手段と;
上記第2の電気分岐手段における一方の出力電気信号の周波数をm逓倍し(mは自然数)、周波数lmfVCOの電気信号を出力する第3の周波数逓倍器と;
上記光変調手段が出力した光信号を受光し、周波数Nfa−n(kfVCO)(nは自然数)の電気信号を出力する第2の光電変換手段と;
上記第3の周波数逓倍器が出力した周波数lmfVCOの電気信号と、上記第2の光電変換手段が出力した周波数Nfa−n(kfVCO)の電気信号とを乗算し、周波数Nfa−n(kfVCO)−lmfVCOの電気信号を出力する第1のミキサと;
周波数f1の電気信号を出力する基準信号源と;
上記基準信号源が出力した周波数f1の電気信号を2分岐する第3の電気分岐手段と;
上記第3の電気分岐手段の一方の出力端子が出力した周波数f1の電気信号と、上記第2の電気分岐手段の他方から出力される周波数lfVCOの電気信号とを乗算し、周波数lfVCO−f1の電気信号を出力する第2のミキサと;
上記第2のミキサが出力した周波数lfVCO−f1の電気信号と、上記第1のミキサが出力した周波数Nfa−n(kfVCO)−lmfVCOの電気信号とを乗算し、周波数Nfa−n(kfVCO)−lmfVCO−lfVCO+f1の電気信号を出力する第3のミキサと;
上記第3のミキサが出力した周波数Nfa−n(kfVCO)−lmfVCO−lfVCO+f1の電気信号と、上記第3の電気分岐手段における他方の出力端子が出力した周波数f1の電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還して位相同期ループを構成する位相比較手段と;
上記第2の光分岐手段における他方の出力光を、上記入力信号光パルス列Aとビット位相が同期している上記局発光パルス列Bとして出力する合波手段と;
を有することを特徴とするビット位相同期局発光パルス列生成回路。 - ビットレートNfa(Nは自然数)の入力信号光パルス列Aとビット位相が同期している局発光パルス列Bを生成するビット位相同期局発光パルス列生成回路において、
周波数fVCOの電気信号を出力する電圧制御発振器と;
上記周波数fVCOの電気信号によって駆動され、上記局発光パルス列Bを発生する局発光パルス列B発生手段と;
上記局発光パルス列Bを2分岐する光分岐手段と;
上記光分岐手段における一方の出力光を受光し、上記周波数fVCOの電気信号を出力する光電変換手段と;
上記光電変換手段から出力される上記周波数fVCOの電気信号の周波数をq逓倍し(qは自然数)、周波数qfVCOの電気信号を出力する第1の周波数逓倍器と;
入力信号光パルス列Aと同期している周波数fSIGの電気信号の周波数をr逓倍し(rは自然数)、周波数rfSIGの電気信号を出力する第2の周波数逓倍器と;
上記第1の周波数逓倍器が出力した周波数qfVCOの電気信号と、上記第2の周波数逓倍器が出力した周波数rfSIGの電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還して位相同期ループを構成する位相比較手段と;
上記光分岐手段における他方の出力光を上記入力信号光パルス列Aとビット位相が同期している上記局発光パルス列Bとして出力する合波手段と;
を有することを特徴とするビット位相同期局発光パルス列生成回路。 - ビットレートNfa(Nは自然数)の入力信号光パルス列Aとビット位相が同期している局発光パルス列Bを生成するビット位相同期局発光パルス列生成回路において、
周波数fVCOの電気信号を出力する電圧制御発振器と;
上記周波数fVCOの電気信号によって駆動される上記局発光パルス列Bを発生する局発光パルス列B発生手段と;
上記局発光パルス列Bを2分岐する光分岐手段と;
上記光分岐手段における一方の出力光を受光し、上記周波数fVCOの電気信号を出力する光電変換手段と;
上記光電変換手段が出力した上記周波数fVCOの電気信号の周波数をq逓倍し(qは自然数)、周波数qfVCOの電気信号を出力する第1の周波数逓倍器と;
入力信号光パルス列Aと同期している周波数fSIGの電気信号の周波数をr逓倍し(rは自然数)、周波数rfSIGの電気信号を出力する第2の周波数逓倍器と;
周波数f1の電気信号を出力する基準信号源と;
上記基準信号源が出力した周波数f1の電気信号を2分岐する電気分岐手段と;
上記基準信号源が出力した周波数f1の電気信号の周波数をs逓倍し(sは自然数)、周波数sf1の電気信号を出力する第3の周波数逓倍器と;
上記基準信号源が出力した周波数f1の電気信号の周波数をt逓倍し(tは自然数)、周波数tf1の電気信号を出力する第4の周波数逓倍器と;
上記第3の周波数逓倍器が出力した周波数sf1の電気信号と、上記第2の周波数逓倍器から出力される周波数rfSIGの電気信号とを乗算し、周波数rfSIG−sf1の電気信号を出力する第1のミキサと;
上記第4の周波数逓倍器が出力した周波数tf1の電気信号と、上記第1の周波数逓倍器が出力した周波数qfVCOの電気信号とを乗算し、周波数qfVCO−tf1の電気信号を出力する第2のミキサと;
上記第1のミキサが出力した周波数rfSIG−sf1の電気信号と、上記第2のミキサが出力した周波数qfVCO−tf1の電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還し、位相同期ループを構成する位相比較手段と;
上記光分岐手段の他方の出力光を上記入力信号光パルス列Aとビット位相が同期している上記局発光パルス列Bとして出力する合波手段と;
を有することを特徴とするビット位相同期局発光パルス列生成回路。 - ビットレートNfa(Nは自然数)の入力信号光パルス列Aとビット位相が同期している局発光パルス列Bを生成するビット位相同期局発光パルス列生成回路において、
周波数fVCOの電気信号を出力する電圧制御発振器と;
上記周波数fVCOの電気信号によって駆動され、上記局発光パルス列Bを発生する局発光パルス列B発生手段と;
上記局発光パルス列Bを2分岐する光分岐手段と;
上記光分岐手段における一方の出力光を受光し、上記周波数fVCOの電気信号を出力する光電変換手段と;
上記光電変換手段が出力した上記周波数fVCOの電気信号の周波数をq逓倍し(qは自然数)、周波数qfVCOの電気信号を出力する第1の周波数逓倍器と;
入力信号光パルス列Aと同期している周波数fSIGの電気信号の周波数をr逓倍し(rは自然数)、周波数rfSIGの電気信号を出力する第2の周波数逓倍器と;
周波数f1の電気信号を出力する基準信号源と;
上記基準信号源が出力した周波数f1の電気信号を2分岐する電気分岐手段と;
上記基準信号源が出力した周波数f1の電気信号の周波数をs逓倍し(sは自然数)、周波数sf1の電気信号を出力する第3の周波数逓倍器と;
上記第3の周波数逓倍器が出力した周波数sf1の電気信号と、上記第1の周波数逓倍器が出力した周波数qfVCOの電気信号とを乗算し、周波数qfVCO−sf1の電気信号を出力する第1のミキサと;
上記第1のミキサが出力した周波数qfVCO−sf1の電気信号と、上記第2の周波数逓倍器が出力した周波数rfSIGの電気信号とを乗算し、周波数rfSIG−qfVCO+sf1の電気信号を出力する第2のミキサと;
上記基準信号源が出力した周波数f1の電気信号と、上記第2のミキサが出力した周波数rfSIG−qfVCO+sf1の電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還して位相同期ループを構成する位相比較手段と;
上記光分岐手段における他方の出力光を上記入力信号光パルス列Aとビット位相が同期している上記局発光パルス列Bとして出力する合波手段と;
を有することを特徴とするビット位相同期局発光パルス列生成回路。 - 請求項1〜請求項8のいずれか1項において、
上記周波数逓倍器の逓倍数が1(イチ)である場合、上記周波数逓倍器は、高周波伝送線路であることを特徴とするビット位相同期局発光パルス列生成回路。 - 請求項1〜請求項8のいずれか1項に記載のビット位相同期局発光パルス列生成回路において、
上記電圧制御発振器の出力電気信号の周波数を、1/j(jは自然数)とし、それをj逓倍する周波数逓倍器を有することを特徴とするビット位相同期局発光パルス列生成回路。 - 請求項3〜請求項5、請求項7、請求項8のいずれか1項において、
上記基準信号源の出力電気信号の周波数を、1/i(iは自然数)とし、それをi逓倍する周波数逓倍器を有することを特徴とするビット位相同期局発光パルス列生成回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000011420A JP3549801B2 (ja) | 2000-01-20 | 2000-01-20 | ビット位相同期局発光パルス列生成回路 |
US09/761,715 US6560007B2 (en) | 2000-01-20 | 2001-01-18 | Bit-phase synchronized optical pulse stream local generator |
EP01101293A EP1119119B1 (en) | 2000-01-20 | 2001-01-19 | Local generator with PLL for phase synchronization of clock signal with bits in optical pulse stream |
DE60101102T DE60101102T2 (de) | 2000-01-20 | 2001-01-19 | Lokalsignalgenerator mit PLL zur Phasensynchronisation des Taktes mit Symbolen in einem optischen Datenstrom |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000011420A JP3549801B2 (ja) | 2000-01-20 | 2000-01-20 | ビット位相同期局発光パルス列生成回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001201774A JP2001201774A (ja) | 2001-07-27 |
JP3549801B2 true JP3549801B2 (ja) | 2004-08-04 |
Family
ID=18539283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000011420A Expired - Fee Related JP3549801B2 (ja) | 2000-01-20 | 2000-01-20 | ビット位相同期局発光パルス列生成回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6560007B2 (ja) |
EP (1) | EP1119119B1 (ja) |
JP (1) | JP3549801B2 (ja) |
DE (1) | DE60101102T2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3549801B2 (ja) * | 2000-01-20 | 2004-08-04 | 日本電信電話株式会社 | ビット位相同期局発光パルス列生成回路 |
JP3743626B2 (ja) * | 2001-11-02 | 2006-02-08 | 日本電信電話株式会社 | 超高速クロック抽出回路 |
JP3939541B2 (ja) * | 2001-12-04 | 2007-07-04 | 日本電信電話株式会社 | 光クロック位相同期ループ回路 |
US7421053B1 (en) * | 2002-04-26 | 2008-09-02 | Yt Networks Capital, Llc | Fast clock acquisition enable method using phase stir injection to PLL for burst mode optical receivers |
US20040208643A1 (en) * | 2002-05-13 | 2004-10-21 | Ar Card | Coherent optical receivers |
ATE311700T1 (de) * | 2002-05-31 | 2005-12-15 | Cit Alcatel | Zeitmultiplexer mit aktiver stabilisierung |
US20050018271A1 (en) * | 2003-03-26 | 2005-01-27 | Kddi R&D Laboratories Inc. | Apparatus for simultaneous OTDM demultiplexing, electrical clock recovery and optical clock generation, and optical clock recovery |
DE60301554T2 (de) * | 2003-04-22 | 2006-02-23 | Alcatel | Taktrückgewinnung von verzerrten optischen Signalen |
DE10340030A1 (de) * | 2003-08-28 | 2005-04-07 | Siemens Ag | Taktregenerator für hohe Datenraten |
JP2007051960A (ja) * | 2005-08-19 | 2007-03-01 | National Institute Of Advanced Industrial & Technology | 光パルスのタイミング雑音計測装置 |
US7403054B1 (en) | 2007-12-05 | 2008-07-22 | International Business Machines Corporation | Sub-picosecond multiphase clock generator |
DE102008045359B3 (de) * | 2008-08-22 | 2010-05-20 | Deutsches Elektronen-Synchrotron Desy | Detektion von Veränderungen eines Zeitabstands optischer oder elektrischer Signale |
JP5550040B2 (ja) * | 2009-10-30 | 2014-07-16 | 独立行政法人情報通信研究機構 | 光制御遅延器及び分光装置 |
CN104618024B (zh) * | 2015-01-04 | 2017-01-11 | 西南交通大学 | 一种消除相干瑞利噪声的匿名微波信号远距离光纤稳相传输装置 |
CN113630232B (zh) * | 2021-08-17 | 2023-09-01 | 哈尔滨工业大学 | 一种多频混合外差式干涉信号同步分离与同步测相***及方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0813025B2 (ja) | 1993-04-09 | 1996-02-07 | 日本電気株式会社 | 光クロック抽出装置及び光時分割多重分離装置 |
US5574588A (en) | 1994-02-23 | 1996-11-12 | Nippon Telegraph And Telephone Corporation | Phase lock loop circuit using optical correlation detection |
NZ297839A (en) | 1994-12-23 | 1997-10-24 | British Telecomm | Optical time division multiplex network |
JP3296994B2 (ja) | 1996-11-21 | 2002-07-02 | 日本電信電話株式会社 | 超高速クロック抽出回路 |
JP3549801B2 (ja) * | 2000-01-20 | 2004-08-04 | 日本電信電話株式会社 | ビット位相同期局発光パルス列生成回路 |
-
2000
- 2000-01-20 JP JP2000011420A patent/JP3549801B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-18 US US09/761,715 patent/US6560007B2/en not_active Expired - Fee Related
- 2001-01-19 EP EP01101293A patent/EP1119119B1/en not_active Expired - Lifetime
- 2001-01-19 DE DE60101102T patent/DE60101102T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE60101102T2 (de) | 2004-08-26 |
EP1119119A1 (en) | 2001-07-25 |
US20020027692A1 (en) | 2002-03-07 |
US6560007B2 (en) | 2003-05-06 |
JP2001201774A (ja) | 2001-07-27 |
EP1119119B1 (en) | 2003-11-05 |
DE60101102D1 (de) | 2003-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3549801B2 (ja) | ビット位相同期局発光パルス列生成回路 | |
US5652669A (en) | Optical synchronization arrangement | |
JP2985804B2 (ja) | 光pll回路 | |
US7941054B2 (en) | System for extracting a clock signal from optical signal including plural clock frequencies and a method therefor | |
US7058312B2 (en) | Opto-electronic phase-locked loop with microwave mixing for clock recovery | |
JP5786565B2 (ja) | 光多重装置および光ネットワークシステム | |
US20060056854A1 (en) | Apparatus for simultaneous OTDM demultiplexing, electrical clock recovery and optical clock generation, and optical clock recovery | |
US6178022B1 (en) | Optical transmitter and optical receiver for optical time division multiplexing transmission | |
JP5633876B2 (ja) | コヒーレント光時分割多重信号の復調方式 | |
US7024122B2 (en) | Ultrahigh-speed clock extraction circuit | |
JP2001242501A (ja) | 光受信器 | |
JP3635556B2 (ja) | 光信号処理装置 | |
Cisternino et al. | A regenerative prescaled clock recovery for high-bit-rate OTDM systems | |
JPH09102776A (ja) | 光クロック信号抽出回路 | |
JP3740537B2 (ja) | クロック同期信号伝送システム、データ伝送システム及びこれらの方法 | |
WO2006046435A1 (ja) | 光・電気クロック信号抽出装置 | |
JPH08163026A (ja) | 光クロック信号再生装置 | |
JP3621993B2 (ja) | 光時分割多重通信用ベースレート信号分離装置 | |
JP2002009704A (ja) | 多重光信号の受信装置 | |
JP3538189B2 (ja) | 光信号処理装置 | |
Seikai et al. | A clock recovery circuit for 80-Gbit/s optical signals and its application to 400-km single channel transmission | |
JPH09252280A (ja) | 光時分割多重方法 | |
JP2007036989A (ja) | マルチレートクロック信号抽出方法及びマルチレートクロック信号抽出装置 | |
JPH08240826A (ja) | 光クロック信号再生装置 | |
JP2006049967A (ja) | クロック信号方法及びクロック信号抽出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040421 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |