JP3549230B2 - 回路構成体とその製造方法 - Google Patents
回路構成体とその製造方法 Download PDFInfo
- Publication number
- JP3549230B2 JP3549230B2 JP103694A JP103694A JP3549230B2 JP 3549230 B2 JP3549230 B2 JP 3549230B2 JP 103694 A JP103694 A JP 103694A JP 103694 A JP103694 A JP 103694A JP 3549230 B2 JP3549230 B2 JP 3549230B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- electronic components
- thermoplastic resin
- circuit structure
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Casings For Electric Apparatus (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
【産業上の利用分野】
本発明は回路基板を用いない回路構成体およびその製造方法に関する。
【0002】
【従来の技術】
一般に電子機器における回路構成体としては回路基板が用いられ、この回路基板上に多種の電子部品が実装されて構成される。
【0003】
図8は従来の回路構成体の一例を示し、図中の1は絶縁性の基板2の面に回路網3を印刷して形成してなる回路基板であり、前記回路網3におけるランド部にはクリーム半田等の導電接着剤(図示せず)を付着し、集積回路部品、チップ抵抗等の電子部品4の電極を前記ランド部に接するように載せ、リフロー加熱等で前記クリーム半田を溶かして電子部品4の電極と回路基板1のランド部を接着するようにしている。
【0004】
【発明が解決しようとする課題】
ところで電子機器においては小型化が進められており、回路構成体もできるだけ小さいものが要望されており、電子部品4の小型化はもとより、回路基板1への実装密度を高めているが、電子部品4の小型化、高実装密度化には限界があり、特に所要の厚みと大きさをもつ回路基板1は回路構成体の小型化を妨げる大きな要因となっている。また、電子機器としては筺体も大きな体積を占め、その小型化への改善の対象とされている。
【0005】
また機能的には、回路構成体は前述のリフロー半田付けにおいて、高温加熱されるため、各電子部品を高温に耐える構成にしなければならず、回路基板には前記加熱によって湾曲したり、ひずみを起すなどして実装する電子部品との接続不良を生じさせたりするという問題があった。
【0006】
本発明は前記従来の問題に留意し、回路基板を不要として小型、かつ品質のよい回路構成体とその製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
前記目的を達成するため本発明は、複数の電子部品を熱可塑性樹脂でモールドして一体化するとともに、前記各電子部品の電極を同一平面上に表出させた回路構成体の構成とする。
【0008】
また本発明は、プレート上に複数の電子部品を、その各電極がプレート面に面接するように搭載し、前記各電子部品上に熱可塑性のモールド材を被着して各電子部品をモールド一体化したのち、前記プレートを離して回路構成体を製造する方法とする。
【0009】
【作用】
上記構成の回路構成体は、回路基板として構成されるために小型化され、そして各電極が面一に表出配置されているので、回路網の印刷、あるいはワイヤ配線が行いやすい。
【0010】
また、前記回路構成体の製造法では回路基板を用いないことから、リフロー半田付における加熱工程がなく、電子部品を熱損させるおそれがなく、しかも、各回路部品の電極が面一にできるので、以後の配線を容易にする。
【0011】
【実施例】
以下本発明の一実施例の回路構成体を説明する。
図1および図2に示すように、集積回路部品、チップ抵抗その他回路構成に必要な各電子部品5は熱可塑性樹脂6、たとえば液晶ポリマーによってモールドされて一体化されており、各電子部品5の電極7は同一面上に表出配設されている。前記回路構成体の一側にはコネクタ8が一体に設けられ、そして各電子部品5の一部の配線ワイヤ9は前記コネクタ8に接続された構成となっている。
【0012】
この構成の回路構成体は、回路基板がないために、その形状が小型化され、電子機器の小型化を助成する。また、各電子部品5は、熱可塑性樹脂6によってしっかりと位置固定され、また電気的接続も確立されるので、配線、あるいは他の接続体への接続が容易であり、品質も向上する。
【0013】
図3は本発明の他の実施例を示し、このものは各電子部品5をモールドした熱可塑性樹脂6の上に二次成形により熱伝導性のよい放熱材料によって放熱層10を形成している。
【0014】
このものは前記実施例に加えて、回路構成体の放熱特性を向上させることができ、放熱層10は成形によって容易に形成できる。
図4および図5は本発明の回路構成体の他の放熱構成の例を示し、図4においては前述の放熱層に代えて放熱板11を被着したものであり、また図5においては、同じく放熱層に代えて各電子部品5に冷却フィン12を取りつけ、この冷却フィン12を外部に導出した構成としている。これらのものも放熱層を設けたものと同様に放熱効果を上げることができるものであり、そして放熱板11あるいは冷却フィン12は熱可塑性樹脂6に確実に接着により、また包まれて保持され、安定した放熱構成にすることができる。
【0015】
図6も本発明の他の実施例を示し、このものは各電子部品5のモールド材が電子機器のケース13よりなっている。
この構成によれば、ケース13を利用した回路構成体であるので、また、回路基板がないので、電子機器の小型化を一層に促進させ、特に部品点数を減らすことができるので有用である。
【0016】
つぎに本発明の回路構成体の製造方法について説明する。
まず図7(a)に示すように金属のプレー14上に両面接着テープ15を貼りつけ、前記両面接着テープ15の表出した面に、端面に電極を表出させた各電子部品5を、その電極が接するように搭載する。つぎに同図(b)に示すように熱可塑性樹脂6を前記各電子部品5の上全体にわたりモールド成型する。さらに同図(c)に示すように、モールドした熱可塑性樹脂6の上に、金属粉等を混入した熱伝導性のよい樹脂よりなる放熱層10を二次成形によって形成する。そして最終工程として同図(d)のように両面接着テープ15をプレート14および電子部品5の電極側の面よりはずし、独立した回路構成体を製造する。
【0017】
この製造方法では、回路基板を用いないため、電子部品5の回路基板への実装工程がなく、いわゆるモールド構成にあるので製造が容易であり、また、電子部品5を固定化するためのリフロー半田付も必要がないので、各電子部品5は大きな耐熱性を要求されなく、もちろんその熱損傷がない。
【0018】
なお、かくして得られた回路構成体は、その電極に、印刷配線あるいはワイヤ配線を施して使用に供せられる。また、モールド材である熱可塑性樹脂は液晶ポリマー以外のものであってもよく、要は、電子部品を封止する機能をもつものであればよい。
【0019】
【発明の効果】
前記実施例の説明より明らかなように、本発明は回路基板を用いなく、各電子部品をモールド成型し、かつその各電極を同一面上に表出配置した構成の回路構成体であるので、回路構成体として小型化でき、電子機器の小型化に寄与する。また、本発明はプレート上に電子部品を、その各電極がプレートに接するようにしてモールド成型し、前記各電子部品を一体化する製造法であるので、各電子部品の一体化が容易であり、また、その固定化にリフロー等の加熱が必要でなく、各電子部品は熱損することがない。
【図面の簡単な説明】
【図1】本発明の一実施例の回路構成体の斜視図
【図2】同回路構成体の断面図
【図3】本発明の他の実施例の回路構成体の断面図
【図4】本発明の他の実施例の回路構成体の断面図
【図5】本発明の他の実施例の回路構成体の断面図
【図6】本発明の他の実施例の回路構成体の断面図
【図7】本発明の実施例の回路構成体の製造工程図
【図8】従来の回路構成体の斜視図
【符号の説明】
5 電子部品
6 熱可塑性樹脂
7 電極
8 コネクタ
9 ワイヤ
10 放熱層
Claims (9)
- 複数の電子部品を熱可塑性樹脂でモールドして一体化するとともに、前記各電子部品の電極を同一平面上に表出配置した回路構成体。
- モールド熱可塑性樹脂の上に放熱材料よりなる放熱層を形成した請求項1記載の回路構成体。
- コネクタをモールドして一体化した請求項1または2記載の回路構成体。
- モールド熱可塑性樹脂の上に放熱板を接合した請求項1記載の回路構成体。
- 電子部品に冷却フィンを設け、前記冷却フィンをモールド熱可塑性樹脂より表出させた請求項1記載の回路構成体。
- モールド熱可塑性樹脂がケースを形成した請求項1記載の回路構成体。
- プレート上に複数の電子部品を、その各電極がプレート面に面接するように搭載し、前記各電子部品上に熱可塑性のモールド材を被着して各電子部品をモールド一体化したのち、前記プレートを分離する回路構成体の製造方法。
- プレート上に両面接着テープを接合し、前記両面接着テープ上に複数の電子部品を、その各電極が両面接着テープ面に面接するように搭載し、前記各電子部品上に熱可塑性のモールド材を被着して各電子部品をモールド一体化したのち、両面接着剤をプレートおよび各電子部品の電極側の面より剥離する回路構成体の製造方法。
- 熱可塑性モールド材の上に熱伝導性のよい成形材を二次成形して放熱層を形成する請求項7または8記載の回路構成体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP103694A JP3549230B2 (ja) | 1994-01-11 | 1994-01-11 | 回路構成体とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP103694A JP3549230B2 (ja) | 1994-01-11 | 1994-01-11 | 回路構成体とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07202453A JPH07202453A (ja) | 1995-08-04 |
JP3549230B2 true JP3549230B2 (ja) | 2004-08-04 |
Family
ID=11490343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP103694A Expired - Fee Related JP3549230B2 (ja) | 1994-01-11 | 1994-01-11 | 回路構成体とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3549230B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2902277B1 (fr) * | 2006-06-13 | 2008-09-05 | Valeo Electronique Sys Liaison | Support pour composant electrique et dispositif electrique comprenant le support et le composant |
JP2009224707A (ja) * | 2008-03-18 | 2009-10-01 | Hitachi Ltd | 発熱部品の放熱構造及び電動パワーステアリング装置のコントロールユニット並びに発熱部品集合体の製造方法 |
JP2016076613A (ja) * | 2014-10-07 | 2016-05-12 | 株式会社デンソー | 電子装置 |
-
1994
- 1994-01-11 JP JP103694A patent/JP3549230B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07202453A (ja) | 1995-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0065425B1 (en) | Hybrid integrated circuit component and printed circuit board mounting said component | |
JP3288840B2 (ja) | 半導体装置およびその製造方法 | |
JP3605547B2 (ja) | 放熱基板及びその製造方法 | |
JPS6333320B2 (ja) | ||
US4441140A (en) | Printed circuit board holder | |
JPH11163501A (ja) | 電子部品の実装方法、およびその方法によって製造された電子回路装置 | |
JP3549230B2 (ja) | 回路構成体とその製造方法 | |
JPH04171994A (ja) | 駆動部品 | |
JP3544757B2 (ja) | 半導体装置及びその製造方法 | |
JP3549316B2 (ja) | 配線基板 | |
JP3629811B2 (ja) | 接続端子付配線基板 | |
JP2005151624A (ja) | 回路構成体の製造方法 | |
JP6111284B2 (ja) | 中空パッケージの製造方法、固体撮像素子の製造方法、中空パッケージおよび固体撮像素子 | |
JPH1098127A (ja) | 表面実装用半導体パッケージ | |
JPH05327249A (ja) | 電子回路モジュール及びその製造方法 | |
JP2003304039A (ja) | 電気回路基板 | |
JPS627145A (ja) | 電力半導体装置 | |
CN112154523B (zh) | 电阻器 | |
JPH11195747A (ja) | 電子回路モジュール | |
US6525418B2 (en) | Semiconductor device | |
JP2792958B2 (ja) | 混成集積回路装置 | |
JP3036484B2 (ja) | 半導体装置とその製造方法 | |
JP2771567B2 (ja) | 混成集積回路 | |
JP2879503B2 (ja) | 面実装型電子回路装置 | |
JP2684424B2 (ja) | 混成集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040420 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |