JP3542864B2 - 光半導体素子の製造方法 - Google Patents

光半導体素子の製造方法 Download PDF

Info

Publication number
JP3542864B2
JP3542864B2 JP32905595A JP32905595A JP3542864B2 JP 3542864 B2 JP3542864 B2 JP 3542864B2 JP 32905595 A JP32905595 A JP 32905595A JP 32905595 A JP32905595 A JP 32905595A JP 3542864 B2 JP3542864 B2 JP 3542864B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor wafer
mark
optical semiconductor
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32905595A
Other languages
English (en)
Other versions
JPH09166877A (ja
Inventor
正之 榊原
浩二 岡本
由孝 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP32905595A priority Critical patent/JP3542864B2/ja
Publication of JPH09166877A publication Critical patent/JPH09166877A/ja
Application granted granted Critical
Publication of JP3542864B2 publication Critical patent/JP3542864B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、受光素子および固体撮像素子などの光半導体素子の製造方法に関するものである。
【0002】
【従来の技術】
光半導体素子では、受光部以外への光の入射を防止するための遮光膜や半導体素子の表面での反射を低減する反射防止膜が設けられる。こうした遮光膜や反射防止膜の形成にあたって、遮光性を有する感光性レジストを用いる方法が提案されている。
【0003】
例えば、特開平7−86545号公報では、固体撮像素子上の受光部とボンディングパッド部以外の部分に反射防止を目的とした、400〜700nmの波長域の光に対して5〜40%の透過率を有する黒色系カラーレジストを用いて反射防止膜を形成する技術(以後、従来例1と呼ぶ)が開示されている。
【0004】
従来例1の光半導体素子では、以下のようにして反射防止膜が形成される。
【0005】
まず、光半導体素子が形成された半導体ウエハの上面に色素を含有させた黒色系カラーレジストを塗布し、着色層を形成する。次いで、ホトリソグラフィ法によって、受光部上の着色層を選択的に除去して、残した着色層を反射防止膜として形成する。
【0006】
ここで、黒色系カラーレジストは、ホトリソグラフィ工程でのフォトマスクと黒色系カラーレジスト付半導体ウエハとの位置合せが可能なように、400〜700nmの波長域の光に対して5〜40%の平均透過率を有するものを用いる。
【0007】
位置合せに用いる光源は、一般にレジストの感光波長であるg線(波長=436nm)、h線(波長=405nm)、i線(波長=365nm)を避け、波長が500〜700nmの範囲の光が用いられ、従来例1では波長=612±20nmの光を使用している。
【0008】
また、特開平2−285676号公報では、無着色のレジストを露光、現像後に黒色に染色させる技術(以後、従来例2と呼ぶ)が開示されている。
【0009】
従来例2の光半導体素子では、以下のようにして反射防止膜が形成される。
【0010】
まず、光半導体素子が形成された半導体ウエハの上面に感光性の樹脂(レジスト)を塗布する。次いで、ホトリソグラフィ法によって、パターンマスクを使用して露光後に現像し、所望のパターンを得た後に、感光性の樹脂を染色することで遮光膜を形成している。したがって、染色の前工程までは、従来のホトリソグラフィ工程を使用できる。
【0011】
【発明が解決しようとする課題】
従来の光半導体素子は上記のように製造・構成されるので、以下のような問題点があった。
【0012】
従来例1は、レジスト露光にあたって、通常の半導体素子の露光工程と同様に露光が実施できるように、400〜700nmの波長域の光に対して5〜40%の透過率を有する黒色系カラーレジストを採用している。したがって、半導体材料として最も広く利用されるシリコン単結晶では、バンドギャップエネルギEg=1.12eVであり、限界感度波長は1100nmまでであるため、400〜700nmの波長域での光の遮断率が略60〜95%では、透過光による雑音や反射を充分に抑制することができない。
【0013】
また、従来例2では、露光してレジストの除去後に染色工程の追加が必須であり、生産性が低下してしまう。
【0014】
本発明は、上記を鑑みてなされたものであり、生産性の低下を招かず、半導体素子の表面に充分な遮光率を有する遮光レジストが精度良く形成された光半導体素子を製造する光半導体素子の製造方法を提供することを目的とする。
【0015】
【課題を解決するための手段】
本発明の光半導体素子の製造方法は、受光部を有する光半導体素子を半導体ウエハに形成する光半導体素子の製造方法であって、(a)半導体素子を半導体ウエハに形成すると同時に、半導体ウエハの半導体素子が形成されない領域にフォトマスクとの位置決め用のマークを形成する第1の工程と、(b)半導体素子が形成されていない領域であって、マークの形成領域を含む領域にテープを貼付し、マークを被覆する第2の工程と、(c)半導体ウエハの表面全体に感光性の黒色レジストを塗布する第3の工程と、(d)テープを半導体ウエハから剥離し、マークを露出させる第4の工程と、(e)検出されたマークの位置に従って、半導体ウエハとフォトマスクとの位置決めを行う第5の工程とを備えることを特徴とする。
【0016】
ここで、第3の工程と第4の工程との間に、黒色レジストが塗布された半導体ウエハを加熱処理して黒色レジストをプリベークする工程を更に備えることができる。
【0017】
本発明の光半導体素子の製造方法は、受光部を有する光半導体素子の製造に適用することが可能である。
【0018】
この場合、第5の工程に引き続き、受光部およびボンディングパッド部上の黒色レジストを除去する工程を更に備えることを特徴としてもよい。
【0019】
本発明の光半導体素子の製造方法では、まず、半導体ウエハにデポジッション、エッチング、パターニングなどを施して半導体素子を形成するが、このパターニングの際に用いるフォトマスクとの位置決め用マークを黒色レジスト露光時のフォトマスクと光半導体素子との位置決め用マークとして用いる。
【0020】
次に、半導体素子が形成されていない領域であって、マーク領域を含む領域にテープを貼付してマークを被覆後、半導体ウエハの表面全体に感光性の黒色レジストを塗布する。
【0021】
その後、寸法不良を誘発する原因となる感光性の黒色レジストの溶剤を蒸発させる。この溶剤の蒸発工程は、黒色レジストが塗布された半導体ウエハを加熱処理すると、蒸発時間が短縮されるので好適である。
【0022】
プリベークによる加熱処理にあたっては、半導体ウエハに貼付されたテープも加熱されるので、テープにはプリベーク温度での耐熱性が要求される。一般に、プリベーク温度は80℃程度なので、テープとしては、アクリル系樹脂が接着材として塗布されたポリエステル系フィルムを好適に使用できる。また、このテープは加熱処理しない場合にも好適に使用できる。
【0023】
次いで、テープを半導体ウエハから剥離し、マークを露出させる。この結果、黒色レジストが完全な遮光性を有していても、光によるマークの検出が可能となる。引き続き、検出されたマーク位置に従って、半導体ウエハとフォトマスクとの位置決めを行う。
【0024】
【発明の実施の形態】
以下、添付図面を参照して本発明の光半導体素子の製造方法の実施の形態を説明する。なお、図面の説明にあたって同一の要素には同一の符号を付し、重複する説明を省略する。
【0025】
図1および図2は、本発明の光半導体素子の製造方法の一実施形態の工程図である。なお、図中、左側には半導体ウエハを上方から見た場合の態様を、右側には半導体ウエハの断面図を示す。図1および図2に示すように、本実施形態の光半導体素子の製造方法では、まず、半導体ウエハ100にホトリソグラフィ工程、デポジッション工程、エッチング工程などの工程を施して半導体素子110を多数形成すると同時に、半導体ウエハ100の半導体素子110が形成されていない領域にフォトマスクとの位置決め用のマーク120を形成する(図1(a)参照)。ここで、フォトマスクとの位置決め用のマーク120は、光半導体素子の製造工程のホトリソグラフィ工程で素子のパターン露光をする際に用いるフォトマスクと半導体素子との位置決め用マークを用いることができる。なお、半導体ウエハ100には、ホトリソグラフィ工程での方向検知用に半導体ウエハ100の結晶学的基準方向を示す切り欠きであるオリエンテーションフラット130が設けられている。マーク120は、オリエンテーションフラット130に対し、ほぼ平行に2箇所設けられる。
【0026】
次に、半導体素子110が形成されていない領域であって、マーク120の領域を含む領域にマスキングテープ200を貼付してマーク120を被覆(図1(b)参照)後、半導体ウエハ100の表面全体に感光性の黒色レジスト300を塗布する(図1(c)参照)。感光性の黒色レジスト300の塗布にあたっては、半導体ウエハ100をレジストコーティング用の回転塗布装置にセットして、液状の感光性の黒色レジスト剤を滴下し、1000rpmの回転により所定の膜厚となるように塗布する。図1(c)に示すように、黒色レジスト300は、半導体素子110の形成面の全面を覆うとともに、マスキングテープ200上も覆う。
【0027】
マスキングテープ200には、後のプリベーク時の温度(約80℃)に耐えられ、マスキングテープ200の接着層の半導体ウエハ100への転写のない材質が選択される。本実施形態では、マスキングテープ200としてアクリル系樹脂が接着材として塗布されたポリエステル系フィルムを使用した。
【0028】
次いで、感光性の黒色レジフト300が塗布された半導体ウエハ100に80℃で30分間程度の加熱処理を施して、感光性の黒色レジスト300をプリベークし、以後の露光時に寸法不良を誘発する原因となる感光性の黒色レジスト300の溶剤を蒸発させる。このプリベークにより、半導体ウエハ100と感光性の黒色レジストとは、ある程度密着した状態となる。
【0029】
次に、マスキングテープ200を半導体ウエハ100から剥離し、マーク120を露出させる(図2(a)参照)。この結果、感光性の黒色レジスト300が完全な遮光性を有していても、光によるマーク120の検出が可能となる。
【0030】
引き続き、マスクアライナ装置によって、検出されたマーク120の位置に従って半導体ウエハ100とフォトマスク(図示せず)との位置決めを行う。そして、フォトマスクを介して感光性の黒色レジスト300を露光し、現像、リンス後ポストキュア(230℃、15分間)して、露光された感光性の黒色レジストの不要部を除去し、パターン付けを完了する。こうして、半導体素子110の表面に遮光膜の機能を果たす黒色レジスト300が所定のパターンで形成される (図2(b)参照)。
【0031】
本発明は、上記の実施形態に限定されるものではなく変形が可能である。例えば、マスキングテープの材質はアクリル系樹脂が接着材として塗布されたポリエステル系フィルムに限定されず、プリベーク温度に応じて選択すればよい。
【0032】
また、黒色レジストの塗布方法、プリベーク温度、プリベーク時間、ポストキュア温度、ポストキュア時間も使用した感光性の黒色レジスト剤の材質や溶剤の種類に応じて適宜選択すればよい。
【0033】
更に、プリベークに先立ってテープを剥離し、マークを露出させてもよい。
【0034】
なお、受光部と信号処理部とを別々のチップとして持つが、信号処理部にも信号光の洩れ光(あるいは、ゴーストビーム)が入射する様な単一透光性パッケージの受光センサの信号処理ICチップに対して本発明を適用しても、反射防止の効果が得られる。
【0035】
【発明の効果】
以上、詳細に説明した通り、本発明の光半導体素子の製造方法によれば、半導体ウエハのフォトマスクとの位置決め用マークをテープで被覆して感光性の黒色レジストを塗布し、その後にテープを剥離してマークを露出させて黒色レジストのホトリソグラフィ工程でのフォトマスクとの位置決めを行うこととしたので、光半導体素子のパターンをホトリソグラフィ工程で露光する際に用いるフォトマスクと半導体素子との位置決め用マークを利用することができ、従来の製造装置を変更することなく完全な遮光性を有する黒色レジストが形成された光半導体素子を製造することができる。
【0036】
また、従来はAl等の金属蒸着膜等で行っていた半導体素子上の遮光膜を光透過性の無い黒色レジストに代替することで反射防止も可能となる。これにより、光半導体素子として必要な部分以外への光の入射を高精度に防止することが可能ととなるとともに、入射光の半導体素子上での反射を防止することで、パッケージ内の2次反射等による光の再入射を防止することが可能となり、雑音を低減した光半導体素子を製造することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態の光半導体素子の製造方法(前半)の説明図である。
【図2】本発明の一実施形態の光半導体素子の製造方法(後半)の説明図である。
【符号の説明】
100…半導体ウエハ、110…半導体素子、120…位置決め用マーク、130…オリエンテーションフラット、200…マスキングテープ、300…黒色レジスト。

Claims (4)

  1. 光半導体素子を半導体ウエハに形成する光半導体素子の製造方法であって、
    半導体素子を前記半導体ウエハに形成すると同時に、前記半導体ウエハの前記半導体素子が形成されない領域にフォトマスクとの位置決め用のマークを形成する第1の工程と、
    前記半導体素子が形成されていない領域であって、前記マークの形成領域を含む領域にテープを貼付し、前記マークを被覆する第2の工程と、
    前記半導体ウエハの表面全体に感光性の黒色レジストを塗布する第3の工程と、
    前記テープを前記半導体ウエハから剥離し、前記マークを露出させる第4の工程と、
    検出された前記マークの位置に従って、前記半導体ウエハの前記フォトマスクとの位置決めを行う第5の工程と、
    を備えることを特徴とする光半導体素子の製造方法。
  2. 前記第3の工程と前記第4の工程との間に、前記黒色レジストが塗布された前記半導体ウエハを加熱処理して前記黒色レジストをプリベークする工程を更に備える、ことを特徴とする請求項1記載の光半導体素子の製造方法。
  3. 前記光半導体素子は受光部を有する、ことを特徴とする請求項1または2記載の光半導体素子の製造方法。
  4. 前記第5の工程に引き続き、前記受光部およびボンディングパッド部上の黒色レジストを除去する工程を更に備える、ことを特徴とする請求項3記載の光半導体素子の製造方法。
JP32905595A 1995-12-18 1995-12-18 光半導体素子の製造方法 Expired - Fee Related JP3542864B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32905595A JP3542864B2 (ja) 1995-12-18 1995-12-18 光半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32905595A JP3542864B2 (ja) 1995-12-18 1995-12-18 光半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPH09166877A JPH09166877A (ja) 1997-06-24
JP3542864B2 true JP3542864B2 (ja) 2004-07-14

Family

ID=18217115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32905595A Expired - Fee Related JP3542864B2 (ja) 1995-12-18 1995-12-18 光半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP3542864B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7005370B2 (ja) * 2018-02-07 2022-01-21 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63161667A (ja) * 1986-12-25 1988-07-05 Nec Corp 固体撮像素子
JP2554091B2 (ja) * 1987-07-29 1996-11-13 株式会社日立製作所 露光装置
JPH01287961A (ja) * 1988-05-16 1989-11-20 Fuji Photo Film Co Ltd 固体撮像素子
JP2751376B2 (ja) * 1989-04-27 1998-05-18 凸版印刷株式会社 固体撮像素子
JPH0828321B2 (ja) * 1990-08-20 1996-03-21 松下電器産業株式会社 レジスト塗布評価方法
JPH0786545A (ja) * 1993-09-14 1995-03-31 Sony Corp 固体撮像装置の反射防止膜の形成方法
JP3653150B2 (ja) * 1995-11-21 2005-05-25 三菱電機株式会社 半導体レーザチップ及びその製造方法

Also Published As

Publication number Publication date
JPH09166877A (ja) 1997-06-24

Similar Documents

Publication Publication Date Title
US5286605A (en) Method for producing solid-state imaging device
EP0519841B1 (en) Method for patterning a layer under color filters
JP2002099071A (ja) 位相シフトマスク及びその製造方法
JP3542864B2 (ja) 光半導体素子の製造方法
JPH01270362A (ja) 固体撮像装置の製造方法
JP3147863B2 (ja) カラーフィルタの製造方法
KR20000041446A (ko) 단파장 빛에 대한 광투과를 개선한 이미지센서 및 그 제조방법
JPH07287387A (ja) ハーフトーン型位相シフトマスク及びその製造方法
US4977048A (en) Actinic alignment to CEM coated resist films
JP2588192B2 (ja) パタ−ン形成方法
JP2547194B2 (ja) カラ−固体撮像装置の製造方法
JP2802999B2 (ja) カラー固体撮像素子の製造方法
JP3006020B2 (ja) カラーフィルタ
JPH05299625A (ja) 固体撮像素子およびその製造方法
JPH04129268A (ja) 固体撮像素子
JPS60114807A (ja) 微細色フイルタ−作製法
JP2000091549A (ja) オンチップマイクロレンズおよび固体撮像装置の製造方法
JP2875556B2 (ja) 半導体素子の製造方法
JPH02306660A (ja) 固体撮像装置の製造方法
JPH02220002A (ja) カラーフィルター及びその製造方法
JPS6148255B2 (ja)
JPH04181784A (ja) 半導体素子及びその製造方法
JPS6210419B2 (ja)
JPH04180615A (ja) 半導体装置の製造方法
JP2002252154A (ja) レジストパターン形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040402

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120409

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees