JP3541503B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP3541503B2 JP3541503B2 JP17309795A JP17309795A JP3541503B2 JP 3541503 B2 JP3541503 B2 JP 3541503B2 JP 17309795 A JP17309795 A JP 17309795A JP 17309795 A JP17309795 A JP 17309795A JP 3541503 B2 JP3541503 B2 JP 3541503B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- drain
- circuit
- application voltage
- rewrites
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Read Only Memory (AREA)
Description
【発明の属する技術分野】
本発明は、電気的消去及び書込みが可能な不揮発性メモリセルを備える半導体記憶装置に関する。
【0002】
【従来の技術】
従来、この種の半導体記憶装置として、たとえば、図7にその要部を示すようなフラッシュ・メモリが知られている。
【0003】
図7中、1はメモリセルが配列されてなるセル・マトリックス、2は外部から供給されるアドレス信号A0〜A20をラッチするためのアドレス・ラッチ回路である。
【0004】
また、3はアドレス・ラッチ回路2にラッチされたアドレス信号A0〜A20のうち、Xアドレス信号(行アドレス信号)をデコードしてワード線の選択を行うXデコーダである。
【0005】
また、4はアドレス・ラッチ回路2にラッチされたアドレス信号A0〜A20のうち、Yアドレス信号(列アドレス信号)をデコードしてコラム選択信号を出力するYデコーダ、5はYデコーダ4から出力されるコラム選択信号に基づいてコラムの選択を行うYゲートである。
【0006】
また、6はデータDQ0〜DQ7の入出力を行う入出力バッファ、7はセル・マトリックス1から読み出されたデータDQ0〜DQ7のラッチ又は入出力バッファ6に入力されたデータDQ0〜DQ7のラッチを行うデータ・ラッチ回路である。
【0007】
また、8はチップ・イネーブル信号/CE及びアウトプット・イネーブル信号/OEを取り込み、Yデコーダ4及び入出力バッファ6を制御するCE・OE論理回路である。
【0008】
また、9はライト・イネーブル信号/WE及びチップ・イネーブル信号/CEを取り込み、書込みモード、読出しモード又は消去モードの設定を行う状態コントローラである。
【0009】
また、10は書込み用の電圧を発生する書込み用電圧発生回路、11は消去用の電圧を発生する消去用電圧発生回路、12は消去用電圧を選択されたセクタに供給するセクタ・スイッチ回路である。
【0010】
また、図8は、セル・マトリックス1に配列されているメモリセルを示す概略的断面図であり、図8中、14はP型シリコン基板、15はソース、16はドレイン、17はフローティング・ゲート、18はコントロール・ゲートである。
【0011】
図9は書込み動作の手順を示すフローチャートであり、書込み時には、まず、書込み回数N=0に設定され(ステップS1)、次に、書込み回数N=N+1とされ(ステップS2)、書込みが行われる(ステップS3)。
【0012】
ここに、書込みは、図8に示すメモリセルを例にすると、ソース15を接地し、ドレイン16に対して5.5〜6Vを印加すると共に、コントロール・ゲート18に9〜10Vを印加することにより行われる。
【0013】
続いて、書込みのベリファイ(検証)が行われ(ステップS4)、書込みが未完了の場合(ステップS4でFAILの場合)には、書込み回数Nが許容最大回数MAXに達しているか否かが判断される(ステップS5)。
【0014】
そして、書込み回数Nが許容最大回数MAXに達していない場合(ステップS5でNOの場合)には、書込み回数Nが許容最大回数MAXに達しない範囲内で書込みが繰り返され、書込みが完了した場合(ステップS4でPASSの場合)には、書込み動作が終了される。
【0015】
これに対して、書込みが未完了のまま(ステップS4でFAILの場合)、書込み回数Nが許容最大回数MAXに達すると(ステップS5でYESの場合)、エラー処理が行われる。
【0016】
ここに、図10は、書込み時にメモリセルのドレインに印加すべきドレイン印加用電圧VDRAINを発生する従来のドレイン印加用電圧発生回路の構成を示す回路図であり、このドレイン印加用電圧発生回路は、書込み用電圧発生回路10に含まれている。
【0017】
図10中、20はキャパシタに対するポンピング動作を行うことにより電源電圧VCCを昇圧してなる昇圧電圧VPUMPを出力する昇圧電圧発生回路、21は昇圧電圧発生回路20から出力される昇圧電圧VPUMPを安定化してなる書込み用のドレイン印加用電圧VDRAINを出力するレギュレイション回路である。
【0018】
また、レギュレイション回路21において、22はレギュレイション回路21から出力されるドレイン印加用電圧VDRAINを分圧する分圧回路であり、23はドレイン印加用電圧出力指示信号/DOにより導通(以下、ONという)、非導通(以下、OFFという)が制御されるpMOSトランジスタ、24、25はキャパシタである。
【0019】
なお、ドレイン印加用電圧出力指示信号/DOは、非書込みモード時には、Hレベル、書込みモード時には、Lレベルとされる。
【0020】
また、26は非書込みモード時、分圧回路22内のノード27、28の電圧を制御する制御回路であり、29、30はドレイン印加用電圧出力指示信号/DOによりON、OFFが制御されるnMOSトランジスタである。
【0021】
ここに、非書込みモード時には、ドレイン印加用電圧出力指示信号/DO=Hレベルとされ、pMOSトランジスタ23=OFF、nMOSトランジスタ29、30=ON、ノード27の電圧=基準電圧VREF、ノード28の電圧=0Vとされる。
【0022】
これに対して、書込みモード時には、ドレイン印加用電圧出力指示信号/DO=Lレベルとされ、pMOSトランジスタ23=ON、nMOSトランジスタ29、30=OFF、ノード27の電圧=ドレイン印加用電圧VDRAINとされ、ノード28の電圧は、ドレイン印加用電圧VDRAINをキャパシタ24、25で分圧した電圧とされる。
【0023】
また、31は差動増幅回路であり、32、33は駆動素子をなすnMOSトランジスタである。なお、nMOSトランジスタ32は、ゲートをノード28に接続され、nMOSトランジスタ33は、ゲートに基準電圧VREFが印加されるように構成されている。
【0024】
また、34、35は負荷素子をなすpMOSトランジスタであり、pMOSトランジスタ34、35は、ソースを昇圧電圧発生回路20の昇圧電圧出力端20Aに接続されている。
【0025】
また、36はドレイン印加用電圧出力指示信号/DOと反転関係にあるドレイン印加用電圧出力指示信号DOによりON、OFFが制御されるnMOSトランジスタであり、このnMOSトランジスタ36は、非書込みモード時にはOFFとされ、書込みモード時にはONとされる。
【0026】
また、37はドレイン印加用電圧VDRAINを出力する出力回路であり、38はpMOSトランジスタ、39はnMOSトランジスタである。
【0027】
なお、pMOSトランジスタ38は、ゲートを差動増幅回路31の一方の出力端であるノード40に接続され、ソースを昇圧電圧発生回路20の昇圧電圧出力端20Aに接続され、ドレインをドレイン印加用電圧出力端41に接続されており、nMOSトランジスタ39は、ゲートをノード40に接続され、ドレインをドレイン印加用電圧出力端41に接続され、ソースを接地されている。
【0028】
ここに、書込みモード時、ドレイン印加用電圧VDRAINが目標値よりも高くなり、ノード28の電圧が基準電圧VREFよりも高くなると、差動増幅回路31においては、ノード40の電圧が高くなり、ドレイン印加用電圧VDRAINが下げられる。
【0029】
これに対して、ドレイン印加用電圧VDRAINが目標値よりも低くなり、ノード28の電圧が基準電圧VREFよりも低くなると、差動増幅回路31においては、ノード40の電圧が低くなり、ドレイン印加用電圧VDRAINが高められる。
【0030】
このように、このレギュレイション回路21は、ドレイン印加用電圧VDRAINを負帰還することにより、安定したドレイン電圧VDRAINを出力するというものである。
【0031】
【発明が解決しようとする課題】
ここに、フラッシュ・メモリにおいては、消去、書込みを繰り返すと、即ち、書換えを繰り返すと、メモリセルの書込み特性が劣化し、書込み効率が低下して、書込みに要する時間が長くなってしまうという問題点があった。
【0032】
本発明は、かかる点に鑑み、電気的消去及び書込みが可能な不揮発性メモリセルの書込み特性の劣化に対して、書込み効率を上昇させ、書込みに要する時間が増大しないようにした半導体記憶装置を提供することを目的とする。
【0033】
【課題を解決するための手段】
本発明中、第1の発明の半導体記憶装置は、電気的消去及び書込みが可能な不揮発性メモリセルを備える半導体記憶装置において、書込みモード時に不揮発性メモリセルのドレインに印加すべきドレイン印加用電圧を発生し、かつ、制御によりドレイン印加用電圧を高めることができるようにされたドレイン印加用電圧発生回路と、ドレイン印加用電圧を高める書換え回数を設定することができ、書換え回数が設定値を越えた場合、ドレイン印加用電圧を高めるように、ドレイン印加用電圧発生回路を制御する制御回路とを設けるというものである。
【0034】
この第1の発明によれば、書換え回数が設定値を越えた場合、ドレイン印加用電圧を高めることができるので、妥当な設定値を設定しておくことにより、不揮発性メモリセルの書込み特性の劣化に対して、書込み効率を上昇させることができる。
【0035】
なお、この第1の発明は、複数の設定値を設定しておき、設定値を越えるごとに、ドレイン印加用電圧を順に高めるように構成する場合も含むものである。
【0036】
また、本発明中、第2の発明は、電気的消去及び書込みが可能な不揮発性メモリセルを備える半導体記憶装置において、書込みモード時に不揮発性メモリセルのゲートに印加すべきゲート印加用電圧を発生し、かつ、制御によりゲート印加用電圧を高めることができるようにされたゲート印加用電圧発生回路と、ゲート印加用電圧を高める書換え回数を設定することができ、書換え回数が設定値を越えた場合、ゲート印加用電圧を高めるように、ゲート印加用電圧発生回路を制御する制御回路とを設けるというものである。
【0037】
この第2の発明によれば、書換え回数が設定値を越えた場合、ゲート印加用電圧を高めることができるので、妥当な設定値を設定しておくことにより、不揮発性メモリセルの書込み特性の劣化に対して、書込み効率を上昇させることができる。
【0038】
なお、この第2の発明は、複数の設定値を設定しておき、設定値を越えるごとに、ゲート印加用電圧を順に高めるように構成する場合も含むものである。
【0039】
【発明の実施の形態】
以下、図1〜図6を参照して、本発明の実施の形態の一例について、本発明をフラッシュ・メモリに適用した場合について説明する。なお、図1、図2において、図7、図10に対応する部分には同一符号を付し、その重複説明は省略する。
【0040】
図1は本発明の実施の形態の一例を示すブロック図であり、本発明の実施の形態の一例においては、図7に示す従来のフラッシュ・メモリが設ける書込み用電圧発生回路10とは回路構成の異なる書込み用電圧発生回路43が設けられている。
【0041】
この書込み用電圧発生回路43は、図10に示す従来のドレイン印加用電圧発生回路の代わりに、図2に示すドレイン印加用電圧発生回路を設け、その他については、図7に示す書込み用電圧発生回路10と同様に構成したものである。
【0042】
また、本発明の実施の形態の一例においては、図2に示すドレイン印加用電圧発生回路を制御するドレイン印加用電圧発生回路制御回路44が設けられている。その他については、図7に示す従来のフラッシュ・メモリと同様に構成されている。
【0043】
図2に示すドレイン印加用電圧発生回路は、図10に示す従来のドレイン印加用電圧発生回路が設けるレギュレイション回路21と回路構成の異なるレギュレイション回路46を設け、その他については、図10に示す従来のドレイン印加用電圧発生回路と同様に構成したものである。
【0044】
このレギュレイション回路46は、図10に示すレギュレイション回路21が設ける分圧回路22と回路構成の異なる分圧回路47を設け、その他については、図10に示すレギュレイション回路21と同様に構成したものである。
【0045】
分圧回路47は、図10に示す分圧回路22に、nMOSトランジスタ48と、キャパシタ49とを付加し、その他については、図10に示す分圧回路22と同様に構成したものである。
【0046】
ここに、nMOSトランジスタ48は、ドレイン印加用電圧発生回路制御回路44から出力されるドレイン印加用電圧制御信号WSによりON、OFFが制御されるものであり、ドレインを分圧回路47の出力端であるノード28に接続されており、キャパシタ49は、一端をnMOSトランジスタ48のソースに接続され、他端を接地されている。
【0047】
なお、ドレイン印加用電圧制御信号WSは、後述するように、書換え回数が設定値に達するまでは、Lレベルとされ、書換え回数が設定値に達すると、Hレベルとされるものである。
【0048】
ここに、ドレイン印加用電圧出力指示信号DO=Hレベル、ドレイン印加用電圧出力指示信号/DO=Lレベルとされ、nMOSトランジスタ29、30=OFF、pMOSトランジスタ23=ONとされた場合において、ドレイン印加用電圧制御信号WS=Lレベル、nMOSトランジスタ48=OFFとされている場合には、分圧回路47は、キャパシタ24、25からなる分圧回路として動作することになる。
【0049】
これに対して、ドレイン印加用電圧制御信号WS=Hレベル、nMOSトランジスタ48=ONとされている場合には、分圧回路47は、キャパシタ24、25、49からなる分圧回路として動作することになる。
【0050】
ここに、キャパシタ24の容量をC24、キャパシタ25の容量をC25、キャパシタ49の容量をC49とすると、C24/C25>C24/(C25+C49)となるので、ドレイン印加用電圧制御信号WS=Hレベルとされる場合、ノード40の電圧は下降し、ドレイン印加用電圧VDRAINは高まる。
【0051】
即ち、図2に示すドレイン印加用電圧発生回路においては、ドレイン印加用電圧VDRAINは、ドレイン印加用電圧制御信号WS=Lレベルとされている場合よりも、ドレイン印加用電圧制御信号WS=Hレベルとされている場合の方が高くなる。
【0052】
また、図3はドレイン印加用電圧発生回路制御回路44の構成を示す回路図であり、図3中、WRITEは書換えの回数を示す書換え回数信号、511、512、51n-2、51n-1、51nは書換え回数をカウントするカウンタであり、カウンタ513〜51n-3は図示を省略している。
【0053】
これらカウンタ511〜51nとしては、たとえば、図4に回路図を示すようなバイナリィ・カウンタを使用することができ、図4中、INは被カウント・パルス、RSTはリセット・パルス、53〜55はインバータ、56〜63はNAND回路、OUT、/OUTは出力パルスである。
【0054】
なお、図5は、書換え回数信号WRITEとカウンタ511、512、51n-1、51nの出力との関係を示す波形図である。
【0055】
また、図3において、65はドレイン印加用電圧制御信号WSをLレベルからHレベルに反転させる書換え回数、即ち、ドレイン印加用電圧VDRAINを高める書換え回数を設定するドレイン印加用電圧上昇書換え回数設定回路である。
【0056】
また、LS1、LS2、LS3はドレイン印加用電圧上昇書換え回数設定回路から出力されるドレイン印加用電圧上昇書換え回数設定信号、66、67、68はそれぞれドレイン印加用電圧上昇書換え回数設定信号LS1、LS2、LS3によりON、OFFが制御されるnMOSトランジスタである。
【0057】
また、RSTはリセット信号、69はリセット信号RSTによりON、OFFが制御されるnMOSトランジスタ、70、71はインバータ、72はフリップフロップ回路であり、73、74はNAND回路である。
【0058】
このドレイン印加用電圧発生回路制御回路44は、リセット信号RST=Hレベルにすることにより、リセットすることができる。
【0059】
ここに、リセット信号RST=Hレベルとされると、カウンタ511〜51nがリセットされると共に、インバータ70の出力=Lレベル、nMOSトランジスタ69=ON、インバータ71の出力=Hレベル、NAND回路73の出力=Hレベル、ドレイン印加用電圧制御信号WS=Lレベルとされる。
【0060】
その後、リセット信号RST=Lレベルに戻されるが、フリップフロップ回路72においては、NAND回路73の出力=Hレベルが維持され、ドレイン印加用電圧制御信号WS=Lレベルが維持される。
【0061】
また、図6は、ドレイン印加用電圧上昇書換え回数設定回路65の構成例を示す回路図であり、図6中、PGはドレイン印加用電圧上昇書換え回数プログラム信号、SET1〜SET3は設定信号である。
【0062】
また、75は設定信号SET1及びドレイン印加用電圧上昇書換え回数プログラム信号PGが入力されるNAND回路、76は設定信号SET2及びドレイン印加用電圧上昇書換え回数プログラム信号PGが入力されるNAND回路、77は設定信号SET3及びドレイン印加用電圧上昇書換え回数プログラム信号PGが入力されるNAND回路である。
【0063】
また、78はNAND回路75の出力によりON、OFFが制御されるpMOSトランジスタ、79はNAND回路76の出力によりON、OFFが制御されるpMOSトランジスタ、80はNAND回路77の出力によりON、OFFが制御されるpMOSトランジスタである。
【0064】
また、81〜83はフラッシュ・メモリセル、WLはワード線、ERは消去信号、84、85は消去信号ERを増幅するインバータであり、消去信号ERは、消去時はHレベル、非消去時はLレベルとされる。
【0065】
また、86〜88はドレイン印加用電圧出力指示信号DOによりON、OFFが制御されるnMOSトランジスタ、89〜91は負荷素子をなす抵抗である。
【0066】
また、92、93はノード94の電圧を検出してドレイン印加用電圧上昇書換え回数設定信号LS1を生成するインバータ、95、96はノード97の電圧を検出してドレイン印加用電圧上昇書換え回数設定信号LS2を生成するインバータ、98、99はノード100の電圧を検出してドレイン印加用電圧上昇書換え回数設定信号LS3を生成するインバータである。
【0067】
ここに、カウンタ51n-2の出力がHレベルとなった場合に、ドレイン印加用電圧VDRAINを高めようとする場合には、フラッシュ・メモリセル81に対して書込みを行う。
【0068】
これに対して、カウンタ51n-1の出力がHレベルとなった場合に、ドレイン印加用電圧VDRAINを高めようとする場合には、フラッシュ・メモリセル82に対して書込みを行う。
【0069】
また、カウンタ51nの出力がHレベルとなった場合に、ドレイン印加用電圧VDRAINを高めようとする場合には、フラッシュ・メモリセル83に対して書込みを行う。
【0070】
ここに、フラッシュ・メモリセル81〜83のいずれかに対して書込みを行う場合には、ドレイン印加用電圧出力指示信号DO=Lレベル、nMOSトランジスタ86〜88=OFFとすると共に、消去信号ER=Lレベル、インバータ85の出力=Lレベルとし、更に、ドレイン印加用電圧上昇書換え回数プログラム信号PG=Hレベルとする。
【0071】
そして、フラッシュ・メモリセル81に対して書込みを行う場合には、設定信号SET1=Hレベル、設定信号SET2、SET3=Lレベル、NAND回路75の出力=Lレベル、NAND回路76、77の出力=Hレベルとし、pMOSトランジスタ78=ON、pMOSトランジスタ79、80=OFFとすると共に、ワード線WL=9〜10Vとする。
【0072】
これに対して、フラッシュ・メモリセル82に対して書込みを行う場合には、設定信号SET2=Hレベル、設定信号SET1、SET3=Lレベル、NAND回路76の出力=Lレベル、NAND回路75、77の出力=Hレベルとし、pMOSトランジスタ79=ON、pMOSトランジスタ78、80=OFFとすると共に、ワード線WL=9〜10Vとする。
【0073】
また、フラッシュ・メモリセル83に対して書込みを行う場合には、設定信号SET3=Hレベル、設定信号SET1、SET2=Lレベル、NAND回路77の出力=Lレベル、NAND回路75、76の出力=Hレベルとし、pMOSトランジスタ80=ON、pMOSトランジスタ78、79=OFFとすると共に、ワード線WL=9〜10Vとする。
【0074】
そして、フラッシュ・メモリセル81〜83のいずれかに対する書込みが終了した場合には、ドレイン印加用電圧上昇書換え回数プログラム信号PG=Lレベルとし、NAND回路75〜77の出力=Hレベル、pMOSトランジスタ78〜80=OFFとする。
【0075】
ここに、書込みモード時、ドレイン印加用電圧出力指示信号DO=Hレベルとされると、nMOSトランジスタ86〜88=ONとされると共に、消去信号ER=Lレベル、インバータ85の出力=Lレベル(接地電圧0V)、ワード線WL=電源電圧VCCとされる。
【0076】
この場合において、たとえば、フラッシュ・メモリセル81に対して書込みが行われている場合には、フラッシュ・メモリセル81=OFF、フラッシュ・メモリセル82、83=ONとなる。
【0077】
この結果、ノード94の電圧=Hレベル、ノード97、100の電圧=Lレベル、ドレイン印加用電圧上昇書換え回数設定信号LS1=Hレベル、ドレイン印加用電圧上昇書換え回数設定信号LS2、LS3=Lレベルとなり、nMOSトランジスタ66=ON、nMOSトランジスタ67、68=OFFとされる。
【0078】
これに対して、フラッシュ・メモリセル82に対して書込みが行われている場合には、フラッシュ・メモリセル82=OFF、フラッシュ・メモリセル81、83=ONとなる。
【0079】
この結果、ノード97の電圧=Hレベル、ノード94、100の電圧=Lレベル、ドレイン印加用電圧上昇書換え回数設定信号LS2=Hレベル、ドレイン印加用電圧上昇書換え回数設定信号LS1、LS3=Lレベルとなり、nMOSトランジスタ67=ON、nMOSトランジスタ66、68=OFFとされる。
【0080】
また、フラッシュ・メモリセル83に対して書込みが行われている場合には、フラッシュ・メモリセル83=OFF、フラッシュ・メモリセル81、82=ONとなる。
【0081】
この結果、ノード100の電圧=Hレベル、ノード94、97の電圧=Lレベル、ドレイン印加用電圧上昇書換え回数設定信号LS3=Hレベル、ドレイン印加用電圧上昇書換え回数設定信号LS1、LS2=Lレベルとなり、nMOSトランジスタ68=ON、nMOSトランジスタ66、67=OFFとされる。
【0082】
なお、フラッシュ・メモリセル81〜83のいずれかに対して書込みを行った場合において、消去を行う場合には、ドレイン印加用電圧出力指示信号DO=Lレベル、nMOSトランジスタ86〜88=OFFとすると共に、ドレイン印加用電圧上昇書換え回数プログラム信号PG=Lレベルとし、NAND回路75〜77の出力=Hレベル、pMOSトランジスタ78〜80=OFFとする。
【0083】
そして、消去信号ER=Hレベル、インバータ85の出力=Hレベル(電源電圧VCC)とすると共に、ワード線WL=−8.5Vとする。
【0084】
このように構成された本発明の実施の形態の一例においては、書換えが行われるごとに、書換え回数信号WRITEがカウンタ511に供給され、カウンタ511〜51nにより書換え回数がカウントされる。
【0085】
ここに、たとえば、フラッシュ・メモリセル81に対して書込みが行われている場合には、カウンタ51n-2の出力がnMOSトランジスタ66を介してインバータ71に供給されるが、カウンタ51n-2の出力がLレベルの間、フリップフロップ回路72の出力、即ち、ドレイン印加用電圧制御信号WS=Lレベルが維持される。
【0086】
この場合、図2に示すドレイン印加用電圧発生回路においては、nMOSトランジスタ48=OFFで、ノード28の電圧は、ドレイン印加用電圧VDRAINをキャパシタ24、25で分圧した電圧値とされる。
【0087】
その後、書換え回数が増加し、カウンタ51n-2の出力=Hレベルとなると、フリップフロップ回路72の出力、即ち、ドレイン印加用電圧制御信号WS=Hレベルに反転する。
【0088】
この場合、図2に示すドレイン印加用電圧発生回路においては、nMOSトランジスタ48=ONとされ、分圧回路47のノード28の電圧は、キャパシタ24の容量値と、キャパシタ25、49の合成容量値との比で決定されることになり、nMOSトランジスタ48=OFFの場合よりも、低くなり、ノード40の電圧が下降し、ドレイン印加用電圧VDRAINが高められる。
【0089】
即ち、フラッシュ・メモリセル81に対して書込みが行われている場合には、カウンタ51n-2の出力がHレベルになると、ドレイン印加用電圧VDRAINが高められる。
【0090】
これに対して、フラッシュ・メモリセル82に対して書込みが行われている場合には、カウンタ51n-1の出力がnMOSトランジスタ67を介してインバータ71に供給され、カウンタ51n-1の出力=Hレベルとなると、ドレイン印加用電圧制御信号WS=Hレベルに反転する。
【0091】
即ち、フラッシュ・メモリセル82に対して書込みが行われている場合には、カウンタ51n-1の出力がHレベルになると、ドレイン印加用電圧VDRAINが高められる。
【0092】
また、フラッシュ・メモリセル83に対して書込みが行われている場合には、カウンタ51nの出力がnMOSトランジスタ68を介してインバータ71に供給され、カウンタ51nの出力=Hレベルになると、ドレイン印加用電圧制御信号WS=Hレベルに反転する。
【0093】
即ち、フラッシュ・メモリセル83に対して書込みが行われている場合には、カウンタ51nの出力がHレベルになると、ドレイン印加用電圧VDRAINが高められる。
【0094】
このように、本発明の実施の形態の一例においては、ドレイン印加用電圧VDRAINを高める書換え回数を設定することができ、書換え回数が設定値を越えた場合、ドレイン印加用電圧VDRAINを高めることができるので、メモリセルの書込み特性の劣化に対して、書込み効率を上昇させ、書込みに要する時間が増大しないようにすることができる。
【0095】
なお、上述の本発明の実施の形態の一例においては、ドレイン印加用電圧VDRAINを高めるようにした場合について説明したが、この代わりに、ゲート印加用電圧VGATEを高めるようにしても良いし、また、ドレイン印加用電圧VDRAIN及びゲート印加用電圧VGATEの両方を高めるようにしても良い。この場合、ゲート印加用電圧発生回路は、図2に示すドレイン印加用電圧発生回路と同様に構成することができる。
【0096】
【発明の効果】
本発明中、第1の発明によれば、書換え回数が設定値を越えた場合、ドレイン印加用電圧を高めることができるので、妥当な設定値を設定しておくことにより、不揮発性メモリセルの書込み特性の劣化に対して、書込み効率を上昇させ、書込みに要する時間が増大しないようにすることができる。
【0097】
また、第2の発明によれば、書換え回数が設定値を越えた場合、ゲート印加用電圧を高めることができるので、妥当な設定値を設定しておくことにより、不揮発性メモリセルの書込み特性の劣化に対して、書込み効率を上昇させ、書込みに要する時間が増大しないようにすることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態の一例の要部を示すブロック図である。
【図2】本発明の実施の形態の一例が設けるドレイン印加用電圧発生回路の構成を示す回路図である。
【図3】本発明の実施の形態の一例が設けるドレイン印加用電圧発生回路制御回路の構成を示す回路図である。
【図4】本発明の実施の形態の一例が設けるドレイン印加用電圧発生回路制御回路で使用されるカウンタの構成例を示す回路図である。
【図5】本発明の実施の形態の一例における書換え回数信号とカウンタの出力との関係を示す波形図である。
【図6】本発明の実施の形態の一例が設けるドレイン印加用電圧発生回路制御回路を構成するドレイン印加用電圧上昇書換え回数設定回路の構成例を示す回路図である。
【図7】従来のフラッシュ・メモリの一例の要部を示すブロック図である。
【図8】図7に示す従来のフラッシュ・メモリが設けるメモリセルを示す概略的断面図である。
【図9】図7に示す従来のフラッシュ・メモリにおける書込み動作の手順を示すフローチャートである。
【図10】図7に示す従来のフラッシュ・メモリが設けるドレイン印加用電圧発生回路の構成を示す回路図である。
【符号の説明】
WS ドレイン印加用電圧制御信号
A0〜A20 アドレス信号
DQ0〜DQ7 データ
/WE ライト・イネーブル信号
/CE チップ・イネーブル信号
/OE アウトプット・イネーブル信号
Claims (6)
- 不揮発性メモリセルと、
前記不揮発性メモリセルの書き換え回数が所定の書き換え回数を越えると、書き込みモード時に前記不揮発性メモリセルのドレインに印加すべきドレイン印加用電圧を高める制御信号を出力するドレイン印加用電圧制御回路と、
昇圧電圧を昇圧電圧出力端から出力する昇圧電圧発生回路と、
第1、第2のキャパシタを直列に接続し、これら第1、第2のキャパシタの接続点を分圧電圧出力端とすると共に、前記ドレイン印加用電圧制御回路が出力する前記制御信号に応じて、前記第2のキャパシタに並列接続される一又は複数のキャパシタを有し、前記ドレイン印加用電圧を分圧する分圧回路と、基準電圧を一方の入力端に供給され、前記分圧回路の出力を他方の入力端に供給される差動増幅回路と、前記昇圧電圧が入力され、前記差動増幅回路の差動出力信号に応じて、前記昇圧電圧をレギュレートすることで前記ドレイン印加用電圧を生成する出力回路を有するドレイン印加用電圧発生回路を備えることを特徴とする半導体記憶装置。 - 前記ドレイン印加用電圧制御回路はさらに、前記不揮発性メモリセルの書き換え回数をカウントするカウンタ回路と、所定の書き換え回数を越えたら前記ドレイン印加用電圧を高める書き換え回数を複数種設定可能なドレイン印加用電圧上昇書き換え回数設定回路を有することを特徴とする請求項1記載の半導体記憶装置。
- 前記出力回路は、ソースを前記昇圧電圧出力端に接続され、ドレインを前記ドレイン印加用電圧出力端に接続されたpチャネル電界効果トランジスタと、ドレインを前記ドレイン印加用電圧出力端に接続され、ソースを接地されたnチャネル電界効果トランジスタを有することを特徴とする請求項1記載の半導体記憶装置。
- 不揮発性メモリセルと、
前記不揮発性メモリセルの書き換え回数が所定の書き換え回数を越えると、書き込みモード時に前記不揮発性メモリセルのゲートに印加すべきゲート印加用電圧を高める制御信号を出力するゲート印加用電圧制御回路と、
昇圧電圧を昇圧電圧出力端から出力する昇圧電圧発生回路と、
第1、第2のキャパシタを直列に接続し、これら第1、第2のキャパシタの接続点を分圧電圧出力端とすると共に、前記ゲート印加用電圧制御回路が出力する前記制御信号に応じて、前記第2のキャパシタに並列接続される一又は複数のキャパシタを有し、前記ゲート印加用電圧を分圧する分圧回路と、基準電圧を一方の入力端に供給され、前記分圧回路の出力を他方の入力端に供給される差動増幅回路と、前記昇圧電圧が入力され、前記差動増幅回路の差動出力信号に応じて、前記昇圧電圧をレギュレートすることで前記ゲート印加用電圧を生成する出力回路を有するゲート印加用電圧発生回路を備えることを特徴とする半導体記憶装置。 - 前記ゲート印加用電圧制御回路はさらに、前記不揮発性メモリセルの書き換え回数をカウントするカウンタ回路と、所定の書き換え回数を越えたら前記ゲート印加用電圧を高める書き換え回数を複数種設定可能なゲート印加用電圧上昇書き換え回数設定回路を有することを特徴とする請求項4記載の半導体記憶装置。
- 前記出力回路は、ソースを前記昇圧電圧出力端に接続され、ドレインを前記ゲート印加用電圧出力端に接続されたpチャネル電界効果トランジスタと、ドレインを前記ゲート印加用電圧出力端に接続され、ソースを接地されたnチャネル電界効果トランジスタを有することを特徴とする請求項4記載の半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17309795A JP3541503B2 (ja) | 1995-07-10 | 1995-07-10 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17309795A JP3541503B2 (ja) | 1995-07-10 | 1995-07-10 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0927195A JPH0927195A (ja) | 1997-01-28 |
JP3541503B2 true JP3541503B2 (ja) | 2004-07-14 |
Family
ID=15954138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17309795A Expired - Lifetime JP3541503B2 (ja) | 1995-07-10 | 1995-07-10 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3541503B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6396741B1 (en) * | 2000-05-04 | 2002-05-28 | Saifun Semiconductors Ltd. | Programming of nonvolatile memory cells |
JP4071572B2 (ja) * | 2002-08-12 | 2008-04-02 | スパンション エルエルシー | 電圧制御回路及び半導体記憶装置 |
-
1995
- 1995-07-10 JP JP17309795A patent/JP3541503B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0927195A (ja) | 1997-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3737525B2 (ja) | 半導体記憶装置 | |
US5467309A (en) | Semiconductor nonvolatile memory device having reduced switching overhead time on the program mode | |
US7324381B2 (en) | Low power multiple bit sense amplifier | |
US5892715A (en) | Non-volatile semiconductor memory device with variable source voltage | |
JP4392976B2 (ja) | 強誘電体キャパシタの分極状態変化に応じて可変する基準電圧を発生する基準回路を有する強誘電体ランダムアクセスメモリ装置。 | |
JP3854042B2 (ja) | フラッシュメモリ装置及びそのプログラム方法 | |
JP2002251896A (ja) | プログラミング用のビットラインセットアップ及びディスチャージ回路を有する不揮発性メモリ装置及びそのプログラミング方法 | |
US20070183217A1 (en) | Nonvolatile semiconductor memory device and method of rewriting data thereof | |
JPH07122998B2 (ja) | 半導体メモリ素子の高電圧発生回路 | |
JPH097383A (ja) | 不揮発性半導体メモリ装置とそのワードライン駆動方法 | |
KR940006611B1 (ko) | 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 자동 소거 최적화회로 및 방법 | |
JPS6177199A (ja) | 半導体記憶装置 | |
JP5266589B2 (ja) | 不揮発性半導体記憶装置 | |
JP3993354B2 (ja) | 電圧発生回路 | |
JPH07182884A (ja) | 不揮発性半導体記憶装置 | |
US5682346A (en) | Nonvolatile semiconductor memory device having suitable writing efficiency | |
US20080094909A1 (en) | Low power multiple bit sense amplifier | |
US6278639B1 (en) | Booster circuit having booster cell sections connected in parallel, voltage generating circuit and semiconductor memory which use such booster circuit | |
US8259507B2 (en) | Word line booster for flash memory device | |
KR100688494B1 (ko) | 플래시 메모리 장치 | |
JP2933090B2 (ja) | 不揮発性半導体記憶装置 | |
JP3781240B2 (ja) | 不揮発性半導体メモリおよびそれを内蔵した半導体集積回路 | |
JP6501325B1 (ja) | 半導体記憶装置 | |
JP3214395B2 (ja) | 不揮発性半導体記憶装置 | |
JP3541503B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040322 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |