JP3539408B2

JP3539408B2 - 電界効果トランジスタ

Info

Publication number: JP3539408B2
Application number: JP2001209363A
Authority: JP
Inventors: 星　　正勝
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 2001-07-10
Filing date: 2001-07-10
Publication date: 2004-07-07
Anticipated expiration: 2021-07-10
Also published as: JP2003023156A

Description

【０００１】
【発明の属する技術分野】
本発明は、絶縁ゲート型の電界効果トランジスタに関する。
【０００２】
【従来の技術】
従来の電界効果トランジスタとしては、例えば特開平２−７５７１号公報に記載されたものがある。図１０は上記従来例の構造を示す断面図である。
【０００３】
図１０において、Ｎ型Ｓｉ基板１２０上に、ゲート絶縁膜４０を介してゲート電極６０が形成されている。また、ゲート電極６０と絶縁膜５０により絶縁されて、ソース電極７０が形成されている。ソース電極７０は、Ｎ型Ｓｉ基板１２０とショットキー接続８０を形成している。また、Ｎ型Ｓｉ基板１２０の裏面にはドレイン電極９０が形成されている。
【０００４】
この従来例の動作は、以下の通りである。ゲート電極６０が接地されている時、ドレイン電極９０に正の電圧が印加された場合は、通常のショットキーダイオードの逆方向バイアス特性と同じである。すなわち、ドレイン電圧Ｖｄｓがブレイクダウン電圧Ｖｂになるまでは、ドレイン電極９０とソース電極７０との間には電流は流れず、ドレイン電圧Ｖｄｓがブレイクダウン電圧Ｖｂ以上になるとトンネル現象によりドレイン電極９０とソース電極７０との間に電流が流れ始める。
【０００５】
また、ドレイン電極９０とソース電極７０との間に電圧が印加された状態で、ゲート電極６０に電圧が印加されると、ショットキー接続８０のうちゲート電極６０に隣接される部分に高電界が作用し、電界集中によりショットキー障壁層の見掛け上の厚さが薄くなるトンネル現象によりドレイン電極９０とソース電極７０との間に電流が流れる。
【０００６】
【発明が解決しようとする課題】
しかしながら、図１０に示した従来例においては、ドレイン電極に高電圧が印加された時、ゲート絶縁膜４０に電圧が加わるので、半導体基板とゲート絶縁膜との間の界面準位に電子が注入され、ゲート絶縁膜の耐圧が徐々に低下し、電界効果トランジスタの信頼性が低下するという問題点があった。
【０００７】
また、高いドレイン電圧まで電界効果トランジスタを動作させるためには、ショットキー接続８０によるショットキーダイオードの高いブレイクダウン電圧が必要となる。しかし高いブレイクダウン電圧を得るには、ショットキー障壁高さが高く、またＮ型Ｓｉ基板の不純物濃度が低いほうが望ましいが、逆にゲート電圧によって素子をオンさせるためには、高いゲート電圧が必要となり、ゲート電圧による駆動が困難となるという問題点があった。
【０００８】
以上の問題点に鑑み、本発明の目的は、ゲート絶縁膜の信頼性を高めた電界効果トランジスタを提供することである。
【０００９】
また本発明の目的は、電界効果トランジスタに内蔵したショットキーダイオードのブレイクダウン電圧を高めると共に低いゲート電圧で容易に駆動できる電界効果トランジスタを提供することである。
【００１０】
【課題を解決するための手段】
請求項１記載の発明は、上記目的を達成するために、第１導電型の半導体基板と、該半導体基板の一主面の一部の領域に接合してショットキー接合を形成する金属ソース電極と、前記半導体基板と前記金属ソース電極とのショットキー接合部に隣接した前記半導体基板の一主面の平坦な領域にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板にオーミック接続するドレイン電極と、を具備した電界効果トランジスタにおいて、前記ゲート電極にゲート絶縁膜を介して対向する前記第１導電型の半導体基板表面の一部に、第２導電型の半導体領域を形成したことを要旨とする。
【００１１】
請求項２記載の発明は、上記目的を達成するために、請求項１に記載の電界効果トランジスタにおいて、異なるショットキー障壁高さの複数種の金属が前記第１導電型の半導体基板に接合して前記ショットキー接合を形成したことを要旨とする。
【００１２】
請求項３記載の発明は、上記目的を達成するために、請求項１または請求項２に記載の電界効果トランジスタにおいて、前記ゲート電極にゲート絶縁膜を介して対向する前記第１導電型の半導体基板の一部に、第２の第１導電型の半導体領域が形成されており、該第２の第１導電型の半導体領域が前記金属ソース電極と接続していることを要旨とする。
【００１３】
請求項４記載の発明は、上記目的を達成するために、請求項１乃至請求項３の何れか１項に記載の電界効果トランジスタにおいて、前記ショットキー接合が形成されている第１導電型の半導体基板表面の一部に、第２の第２導電型の半導体領域を形成したことを要旨とする。
【００１４】
請求項５記載の発明は、上記目的を達成するために、請求項１乃至請求項４の何れか１項に記載の電界効果トランジスタにおいて、前記半導体基板が炭化珪素よりなることを要旨とする。
【００１５】
【発明の効果】
請求項１記載の発明によれば、第１導電型の半導体基板と、該半導体基板の一主面の一部の領域に接合してショットキー接合を形成する金属ソース電極と、前記半導体基板と前記金属ソース電極とのショットキー接合部に隣接した前記半導体基板の一主面の平坦な領域にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板にオーミック接続するドレイン電極と、を具備した電界効果トランジスタにおいて、前記ゲート電極にゲート絶縁膜を介して対向する前記第１導電型の半導体基板表面の一部に、第２導電型の半導体領域を形成したことにより、酸化膜に印加される電界が緩和されるので、ゲート酸化膜の信頼性を向上することができるという効果がある。
【００１６】
請求項２記載の発明によれば、請求項１記載の発明の効果に加えて、異なるショットキー障壁高さの複数種の金属が前記第１導電型の半導体基板に接合して前記ショットキー接合を形成したことにより、高いブレイクダウン電圧が得られるとともに、ゲート駆動電圧を低下させることができるという効果がある。
【００１７】
請求項３記載の発明によれば、請求項１または請求項２記載の発明の効果に加えて、前記ゲート電極にゲート絶縁膜を介して対向する前記第１導電型の半導体基板の一部に、第２の第１導電型の半導体領域が形成されており、該第２の第１導電型の半導体領域が前記金属ソース電極と接続しているようにしたので、更に高いブレイクダウン電圧が得られるとともに，ゲート電圧による駆動が容易となるという効果がある。
【００１８】
請求項４記載の発明によれば、請求項１乃至請求項３記載の発明の効果に加えて、前記ショットキー接合が形成されている第１導電型の半導体基板表面の一部に、第２の第２導電型の半導体領域を形成したことにより、高いブレイクダウン電圧を得ることが容易となるという効果がある。
【００１９】
請求項５記載の発明によれば、請求項１乃至請求項４に記載の発明の効果に加えて、前記半導体基板に炭化珪素を用いたので、高温環境下でも動作する電界効果トランジスタを提供することができるという効果がある。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
〔第１の実施形態〕
図１は、本発明に係る電界効果トランジスタの第１の実施形態の構成を説明する断面図である。図１において、Ｎ＋型ＳｉＣ基板１０の上に、Ｎ型ＳｉＣエピタキシャル領域２０が一面に形成されている。さらに、Ｎ型ＳｉＣエピタキシャル領域２０の表層の一部にＰ型ＳｉＣ領域３０が離散的に形成されている。また、Ｐ型ＳｉＣ領域３０とこれに隣接するＮ型ＳｉＣエピタキシャル領域２０との表面にゲート絶縁膜４０を介してゲート電極６０が形成されている。また、絶縁膜５０によってゲート電極６０と絶縁されて、ソース電極７０が形成されている。このソース電極７０の一部とＮ型ＳｉＣエピタキシャル領域２０との間にショットキー接続８０が形成されている。さらに、Ｎ＋型ＳｉＣ基板１０の裏面にはオーミック接続によりドレイン電極９０が形成されている。
【００２１】
以下、本実施形態の電界効果トランジスタの動作を説明する。ゲート電極６０が接地されている時、ドレイン電極９０に正の電圧が印加された場合は、ドレイン電圧Ｖｄｓがブレイクダウン電圧Ｖｂになるまでは、ドレイン電極９０とソース電極７０との間には電流は流れない。ドレイン電圧Ｖｄｓがブレイクダウン電圧Ｖｂ以上になるとトンネル現象によりドレイン電極９０とソース電極７０との間に電流が流れ始める。
【００２２】
また、ドレイン電極９０とソース電極７０との間にブレークダウン電圧未満の電圧が印加された状態で、ゲート電極６０に電圧が印加されると、ショットキー接続８０のうちゲート電極６０に隣接される部分に高電界が作用し、電界集中によりショットキー障壁層の見掛け上の厚さが薄くなるトンネル現象により、ゲート電圧に応じた電流がドレイン電極９０とソース電極７０との間に流れる。
【００２３】
次に、本実施形態の作用を説明する。
ゲート電極６０が接地されている時、ドレイン電極９０に正の電圧が印加された場合、Ｐ型ＳｉＣ領域３０とＮ型ＳｉＣエピタキシャル領域２０との間に空乏層が広がり、ゲート絶縁膜４０に印加される電界がシールドされるので、ゲート絶縁膜の信頼性向上が可能となる。
【００２４】
次に、第１の実施形態の電界効果トランジスタの製造方法を説明する。図２から図６は、第１の実施形態の電界効果トランジスタの製造工程を示す工程順断面図である。
【００２５】
まず、図２の工程においては、Ｎ＋型ＳｉＣ単結晶基板（以下、Ｎ＋型ＳｉＣ基板）１０の上に、例えば不純物濃度が１Ｅ１４〜１Ｅ１８ｃｍ^-3のＮ型ＳｉＣエピタキシャル領域２０が形成されている。Ｎ＋型ＳｉＣ基板１０は、例えばＳｉＣ多結晶粉末から気相成長法によって、種結晶上に成長させたものである。このとき、ドナー不純物として例えば窒素（Ｎ）を含むようにしてＮ＋型とする。
【００２６】
次に図３の工程においては、例えば酸化膜よりなる絶縁層２５をマスクとして、例えばイオン注入技術により不純物濃度が１Ｅ１４〜１Ｅ２０ｃｍ^-3、深さが０．１μｍ〜数μｍのＰ型ＳｉＣ領域３０を形成する。Ｐ型領域を形成するアクセプター不純物としては、例えば、アルミニウム（Ａｌ）、ホウ素（Ｂ）、ガリウム（Ｇａ）等が考えられる。
【００２７】
次いで、絶縁層２５を除去したのち、例えばアルゴン（Ａｒ）等の不活性雰囲気中で９００℃〜１８００℃の熱処理を行うことにより、各不純物領域を活性化する。
【００２８】
次に、図４の工程においては、例えば厚さが１０ｎｍ（１００Å）〜５００ｎｍ（５０００Å）の酸化膜よりなるゲート絶縁膜４０と、例えば多結晶シリコンよりなるゲート電極６０を所望の領域に形成する。
【００２９】
次に、図５の工程においては、絶縁膜５０を所望の領域に形成し、ゲート絶縁膜４０の一部を除去する。
【００３０】
次に、図６の工程においてはソース電極７０を形成する。このとき、ソース電極の一部とＮ型ＳｉＣエピタキシャル領域２０との間にショットキー接続８０が形成されている。こののち、ドレイン電極９０を形成して、図１に示す第１実施形態の電界効果トランジスタが得られる。
【００３１】
〔第２の実施形態〕
図７は、本発明に係る電界効果トランジスタの第２の実施形態の構造を示す断面図である。図７において、Ｎ＋型ＳｉＣ基板１０の上に、Ｎ型ＳｉＣエピタキシャル領域２０が一面に形成されている。さらに、Ｎ型ＳｉＣエピタキシャル領域２０の表層の一部にＰ型ＳｉＣ領域３０が離散的に形成されている。また、Ｐ型ＳｉＣ領域とこれに隣接するＮ型ＳｉＣエピタキシャル領域２０との表面にゲート絶縁膜４０を介してゲート電極６０が形成されている。
【００３２】
さらに、絶縁膜５０によってゲート電極６０と絶縁されて、ソース電極７０が形成されている。この時、ソース電極の一部と前記Ｎ型ＳｉＣエピタキシャル領域との間のショットキー接続８０が形成されている。また、Ｎ＋型ＳｉＣ基板１０の裏面にはオーミック接続によりドレイン電極９０が形成されている。さらに、前記ソース電極とショットキー障壁高さの異なる電極１００により、第２のショットキー接続８５が形成されている。
【００３３】
第２のショットキー接続８５のショットキー障壁高さをショットキー接続８０のショットキー障壁高さより低くすれば、低いゲート電圧でトンネル電流が流れるので、ゲート電圧による駆動が容易となる。また、ゲート電極６０が接地されている時、ドレイン電極９０に正の電圧が印加された場合、ショットキー接続８０から延びた空乏層により、第２のショットキー接続８５に印加される電界がシールドされるので、ショットキー障壁高さの低い第２のショットキー接続８５を形成してもブレイクダウン電圧の低下を防止することができる。
【００３４】
〔第３の実施形態〕
図８は、本発明に係る電界効果トランジスタの第３の実施形態の構造を示す断面図である。図８において、Ｎ＋型ＳｉＣ基板１０の上に、Ｎ型ＳｉＣエピタキシャル領域２０が一面に形成されている。さらに、Ｎ型ＳｉＣエピタキシャル領域２０の表層の一部にＰ型ＳｉＣ領域３０が離散的に形成されている。また、Ｐ型ＳｉＣ領域３０とこれに隣接するＮ型ＳｉＣエピタキシャル領域２０との表面にゲート絶縁膜４０を介してゲート電極６０が形成されている。
【００３５】
また、絶縁膜５０によってゲート電極６０と絶縁されて、ソース電極７０が形成されている。このソース電極７０の一部とＮ型ＳｉＣエピタキシャル領域２０との間にショットキー接続８０が形成されている。また、Ｎ＋型ＳｉＣ基板１０の裏面にはオーミック接続によりドレイン電極９０が形成されている。さらに、Ｎ型ＳｉＣエピタキシャル領域２０の表層には、Ｐ型ＳｉＣ領域３０と離間してＮ型ＳｉＣ領域１１０が形成されている。
【００３６】
ここで、Ｎ型ＳｉＣエピタキシャル領域２０の濃度よりＮ型ＳｉＣ領域１１０の不純物濃度を高くすれば、低いゲート電圧でトンネル電流が流れるので、ゲート電圧による電界効果トランジスタの駆動が容易となる。また、ゲート電極６０が接地されている時、ドレイン電極９０に正の電圧が印加された場合、ショットキー接続８０から延びた空乏層により、Ｎ型ＳｉＣ領域１１０に印加される電界がシールドされるので、不純物濃度の高いＮ型ＳｉＣ領域１１０を形成してもブレイクダウン電圧の低下を防止することができる。
【００３７】
〔第４の実施形態〕
図９は、本発明に係る電界効果トランジスタの第４の実施形態の構造を示す断面図である。図９においては、図１で示した第１の実施形態の構成に加えて、Ｎ型ＳｉＣエピタキシャル領域２０のショットキー接続部８０の一部にＰ型ＳｉＣ領域３５が形成されている。
【００３８】
図９において、ショットキー接続８０のショットキー障壁高さをより低くすれば、低いゲート電圧でトンネル電流が流れるので、ゲート電圧による駆動が容易となる。また、ゲート電極６０が接地されている時、ドレイン電極９０に正の電圧が印加された場合、Ｐ型ＳｉＣ領域３０およびＰ型ＳｉＣ領域３５とＮ型ＳｉＣエピタキシャル領域２０との間に空乏層が広がり、ゲート絶縁膜４０に印加される電界がシールドされるとともに、ショットキー接続８０に印加される電界がシールドされるので、ショットキー障壁高さの低いショットキー接続８０を形成してもブレイクダウン電圧の低下を防止することができる。
【図面の簡単な説明】
【図１】本発明に係る電界効果トランジスタの第１の実施形態の構造を説明する断面図である。
【図２】第１の実施形態の電界効果トランジスタの製造方法を説明する工程順断面図（１）である。
【図３】第１の実施形態の電界効果トランジスタの製造方法を説明する工程順断面図（２）である。
【図４】第１の実施形態の電界効果トランジスタの製造方法を説明する工程順断面図（３）である。
【図５】第１の実施形態の電界効果トランジスタの製造方法を説明する工程順断面図（４）である。
【図６】第１の実施形態の電界効果トランジスタの製造方法を説明する工程順断面図（５）である。
【図７】本発明に係る電界効果トランジスタの第２の実施形態の構造を説明する断面図である。
【図８】本発明に係る電界効果トランジスタの第３の実施形態の構造を説明する断面図である。
【図９】本発明に係る電界効果トランジスタの第４の実施形態の構造を説明する断面図である。
【図１０】従来例のＳｉ電界効果トランジスタの構造を示す断面図である。
【符号の説明】
１０…Ｎ＋型ＳｉＣ基板
２０…Ｎ型ＳｉＣエピタキシャル領域
２５…絶縁膜
３０…Ｐ型ＳｉＣ領域
３５…Ｐ型ＳｉＣ領域
４０…ゲート絶縁膜
５０…絶縁膜
６０…ゲート電極
７０…ソース電極
８０…ショットキー接続
８５…第２のショットキー接続
９０…ドレイン電極
１００…電極
１１０…Ｎ型ＳｉＣ領域
１２０…Ｎ型Ｓｉ基板

Claims

第１導電型の半導体基板と、該半導体基板の一主面の一部の領域に接合してショットキー接合を形成する金属ソース電極と、前記半導体基板と前記金属ソース電極とのショットキー接合部に隣接した前記半導体基板の一主面の平坦な領域にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板にオーミック接続するドレイン電極と、を具備した電界効果トランジスタにおいて、
前記ゲート電極にゲート絶縁膜を介して対向する前記第１導電型の半導体基板表面の一部に、第２導電型の半導体領域を形成したことを特徴とする電界効果トランジスタ。
異なるショットキー障壁高さの複数種の金属が前記第１導電型の半導体基板に接合して前記ショットキー接合を形成したことを特徴とする請求項１に記載の電界効果トランジスタ。
前記ゲート電極にゲート絶縁膜を介して対向する前記第１導電型の半導体基板の一部に、第２の第１導電型の半導体領域が形成されており、該第２の第１導電型の半導体領域が前記金属ソース電極と接続していることを特徴とする請求項１または請求項２に記載の電界効果トランジスタ。
前記ショットキー接合が形成されている第１導電型の半導体基板表面の一部に、第２の第２導電型の半導体領域を形成したことを特徴とする請求項１乃至請求項３の何れか１項に記載の電界効果トランジスタ。
前記半導体基板が炭化珪素よりなることを特徴とする請求項１乃至請求項４の何れか１項に記載の電界効果トランジスタ。