JP3535623B2 - カラー撮像装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数個の画素（光
電変換手段）が２次元に配置されてなる撮像素子を備え
たカラー撮像装置に関するものである。

【０００２】

【従来の技術】解像度が良く、色モアレが少なく、かつ
静止フレーム画像も撮影可能な撮像装置として、特開平
６−２０５４２２に開示されているものがある。これ
は、図１１に示すようなオフセットサンプリング構造の
色配列のカラーフィルタが配置され、かつ水平Ｍ画素×
垂直Ｎ画素（Ｎ行×Ｍ列）の全ての画素の信号をインタ
ーレースすることなく順次にしかも独立に読み出すこと
の可能な撮像素子、いわゆる全画素読み出し方式（プロ
グレッシブスキャン方式）の撮像素子を用い、この出力
信号を図１２に示すような回路で処理して高画質の画像
信号を得ようとするものである。

【０００３】図１２の回路において、光学的ローパスフ
ィルタ５０を経てＣＣＤイメージセンサなどの撮像素子
１に入射した光線は、撮像素子１で電気信号に変換され
た後、前処理回路２およびＡ／Ｄ変換回路３を経てバッ
ファメモリ４に送られる。そして、Ｍｇ（マゼンタ）、
Ｇ（緑）、Ｃｙ（シアン）、Ｙｅ（イエロー）の各色ご
との補間フィルタ６、７、８、９を介してＲＧＢ変換回
路１０でＲ、Ｇ、Ｂの各色に変換され、さらに、ホワイ
トバランス調整回路１１、γ変換回路１２、色差マトリ
クス回路１３、ローパスフィルタ１７、１８、１９で信
号処理されることにより、低域の輝度信号Ｙ_L および色
差信号Ｒ−Ｙ、Ｂ−Ｙとして出力される。また、バッフ
ァメモリ４からローパスフィルタ５に送られた信号は、
γ変換回路１４およびエンハンス回路１５で信号処理さ
れて高域の輝度信号Ｙ_H として出力される。そして、低
域の輝度信号Ｙ_L と高域の輝度信号Ｙ_H とは、輝度信号
形成回路１６で処理されて輝度信号Ｈとして出力され
る。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来例では、撮像素子１の全画素の信号を読み出さなけれ
ば１画面分の画像を形成することができず、１画面の信
号を読み出すのに１／３０秒かかってしまうために、い
わゆるフレームの動画像を得ることができなかった。ま
た読み出し時間を短縮するために撮像素子１の転送速度
を２倍にする方法や、撮像素子の水平転送部を２本にす
る方法等が考案されているが、転送速度を速くするため
には半導体の性能の向上が必要であり、また水平転送部
を２本にすると素子の構造や転送方法が複雑になり、い
ずれにしてもコストアップをまねくものであった。

【０００５】また、従来から行われている読み出し方法
として、フィールド蓄積による読み出し、すなわち２行
分の信号を垂直転送部で加算して読み出す方法がある
が、図１１に示したようなカラーフィルタの場合には読
み出された信号からカラーの画像信号たとえばＲＧＢの
原色信号、あるいは輝度信号や色差信号といった信号を
形成することができないという問題点があった。

【０００６】そこで、本願の発明に係る第１の目的は、
被写体からの光信号を電荷信号に変換する各画素ごと
に、分光特性の異なる４つのカラーフィルタのいずれか
が配置され、第１のカラーフィルタ、第２のカラーフィ
ルタの順番で複数の前記カラーフィルタが行方向に交互
に配列された第１の行と、第３のカラーフィルタ、第４
のカラーフィルタの順番で複数の前記カラーフィルタが
行方向に交互に配列された第２の行と、第２のカラーフ
ィルタ、第１のカラーフィルタの順番で複数の前記カラ
ーフィルタが行方向に交互に配列された第３の行と、第
４のカラーフィルタ、第３のカラーフィルタの順番で複
数の前記カラーフィルタが行方向に交互に配列された第
４の行とを備え、前記第１の行乃至第４の行の順で、列
方向に連続した配置を繰り返し配列されている撮像素子
を備えたカラー撮像装置において、比較的簡単な構成に
より、解像度が良く、色モアレが少なく、かつ静止フレ
ーム画像が撮影可能であり、さらにはフレームの動画像
の撮影も可能なカラー撮像装置を提供することである。

【０００７】また、本願の発明に係る第２の目的は、ラ
イン間引きによる読み出し時間の短縮が可能で、かつフ
レームの動画像の撮影も可能なカラー撮像装置を提供す
ることである。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明のカラー撮像装置は、被写体からの光信号を
電荷信号に変換する各画素ごとに、分光特性の異なる４
つのカラーフィルタのいずれかが配置され、第１のカラ
ーフィルタ、第２のカラーフィルタの順番で複数の前記
カラーフィルタが行方向に交互に配列された第１の行
と、第３のカラーフィルタ、第４のカラーフィルタの順
番で複数の前記カラーフィルタが行方向に交互に配列さ
れた第２の行と、第２のカラーフィルタ、第１のカラー
フィルタの順番で複数の前記カラーフィルタが行方向に
交互に配列された第３の行と、第４のカラーフィルタ、
第３のカラーフィルタの順番で複数の前記カラーフィル
タが行方向に交互に配列された第４の行とを備え、前記
第１の行乃至第４の行の順で、列方向に連続した配置を
繰り返し配列されている撮像素子を備えたカラー撮像装
置において、前記第１のカラーフィルタと前記第３のカ
ラーフィルタの配置された前記画素からの信号の加算
と、前記第２のカラーフィルタと前記第４のカラーフィ
ルタの配置された前記画素からの信号の加算をするよう
に、前記第１の行と前記第２の行を加算する第１の加算
と、前記第１のカラーフィルタと前記第４のカラーフィ
ルタの配置された前記画素からの信号の加算と、前記第
２のカラーフィルタと前記第３のカラーフィルタの配置
された前記画素からの信号の加算をするように、前記第
３の行と前記第４の行を加算する第２の加算とを、順次
交互に行うように制御する制御回路を備えたことを特徴
としている。

【０００９】本発明の一態様においては、前記撮像素子
は、前記画素の列ごとに設けられ、前記画素からの信号
を列方向に転送する垂直転送手段と、前記垂直転送手段
からの信号を行方向に転送するとともに、２つの前記画
素からの信号の加算が行われる水平転送手段とを備えて
いる。

【００１０】また、本発明のカラー撮像装置は、別の観
点では、被写体からの光信号を電荷信号に変換する各画
素ごとに、分光特性の異なる４つのカラーフィルタのい
ずれかが配置され、第１のカラーフィルタ、第２のカラ
ーフィルタの順番で複数の前記カラーフィルタが交互に
配列された第１の行と、第３のカラーフィルタ、第４の
カラーフィルタの順番で複数の前記カラーフィルタが交
互に配列された第２の行と、第２のカラーフィルタ、第
１のカラーフィルタの順番で複数の前記カラーフィルタ
が交互に配列された第３の行と、第４のカラーフィル
タ、第３のカラーフィルタの順番で複数の前記カラーフ
ィルタが交互に配列された第４の行とを備え、前記第１
の行乃至第４の行の順で、列方向に連続した配列を繰り
返し配列されている撮像素子を備えたカラー撮像装置に
おいて、前記撮像素子から出力された前記画素からの信
号を所定の行数間引き、間引いて読み出された前記画素
からの信号に対して、前記第１のカラーフィルタと前記
第３のカラーフィルタの配置された前記画素からの信号
の加算と、前記第２のカラーフィルタと前記第４のカラ
ーフィルタの配置された前記画素からの信号の加算をす
るように、間引いた後の所定の隣接する２行を加算する
第１の加算と、前記第１のカラーフィルタと前記第４の
カラーフィルタの配置された前記画素からの信号の加算
と、前記第２のカラーフィルタと前記第３のカラーフィ
ルタの配置された前記画素からの信号の加算をするよう
に、間引いた後の所定の隣接する２行を加算する第２の
加算とを、順次交互に行うように制御する制御回路を備
えたことを特徴としている。

【００１１】本発明の一態様においては、前記撮像素子
は、前記画素の列ごとに設けられ、前記画素からの信号
を列方向に転送する垂直転送手段と、前記垂直転送手段
からの信号を行方向に転送する水平転送手段とを備え、
前記制御回路は、間引きされる行の前記画素からの信号
が間引きされない行の前記画素からの信号よりも速く転
送されるように制御することを特徴としている。

【００１２】本発明の一態様においては、前記間引きさ
れる複数の隣接した行の前記画素からの信号が、前記水
平転送手段で加算される。

【００１３】本発明の一態様においては、２つの前記画
素からの信号の加算は、前記撮像素子から出力された信
号と、前記撮像素子から出力された信号を遅延手段で所
定時間遅延させた信号と、を加算することにより行われ
ることを特徴としている。

【００１４】前記撮像素子は、全画素のデータを独立に
読み出し可能なものである。

【００１５】

【発明の実施の形態】

（第１の実施の形態）図１に本発明の第１の実施の形態
の撮像装置のブロック図を示す。図１において、１５０
は光学的ローパスフィルタ、１０１は被写体像を電気信
号に変換するＣＣＤなどの撮像素子、１０２は撮像素子
１０１の出力信号の前処理をする回路であり、相関ダブ
ルサンプリング回路（ＣＤＳ回路）やオートゲインコン
トロール回路（ＡＧＣ回路）などを含む。１０３は入力
されたアナログ信号をディジタル信号に変換するＡ／Ｄ
変換回路である。

【００１６】１０４は入力された信号を記憶するための
バッファメモリ、１０６、１０７、１０８、１０９は各
々入力された画像データを同時化するための補間フィル
タ、１１０は入力された４つの色信号（Ｍｇ、Ｇ、Ｃ
ｙ、Ｙｅ）をＲ、Ｇ、Ｂの３原色信号に変換する第１の
ＲＧＢ変換回路である。１２０は入力された信号から色
分離を行う色分離回路、１２１は加算回路、１２２は減
算回路、１２３はラインメモリ、１２４は入力された３
つの信号を３原色信号に変換する第２のＲＧＢ変換回路
である。

【００１７】１３０はスイッチ回路であり、点線で囲ま
れたブロック１４０から出力された信号か、あるいはブ
ロック１４１から出力された信号のいずれかを選択して
出力する回路である。１０５は入力信号に対して所定の
帯域に帯域制限をするローパスフィルタ、１１４はγ変
換回路、１１５はエンハンス回路、１１６はエンハンス
回路１１５から出力される高域の輝度信号Ｙ_H とローパ
スフィルタ１１７から出力される信号Ｙ_L から輝度信号
Ｙを形成する輝度信号形成回路であり、１１６から輝度
信号Ｙが出力される。これらのローパスフィルタ１０
５、γ変換回路１１４、エンハンス回路１１５および輝
度信号形成回路１１６がブロック１４２を構成してい
る。

【００１８】１１１はホワイトバランス回路、１１２は
γ変換回路、１１３は入力される原色信号から輝度信号
と色差信号を生成する色差マトリクス回路、１１７、１
１８、１１９はローパスフィルタであり、１１７からは
低域の輝度信号Ｙ_L 、１１８からは色差信号Ｒ−Ｙ、１
１９からは色差信号Ｂ−Ｙが出力される。これらのホワ
イトバランス回路１１１、γ変換回路１１２、色差マト
リクス回路１１３およびローパスフィルタ１１７、１１
８、１１９がブロック１４３を構成している。

【００１９】また１３２は撮像素子１０１を駆動するた
めのタイミングパルスを発生する駆動回路、１３１は駆
動回路１３２およびスイッチ回路１３０を制御するため
の制御回路である。

【００２０】図２は図１に示した撮像素子１０１の構成
を示すブロック図であり、水平Ｍ画素×垂直Ｎ画素の撮
像素子たとえば５１０画素×４９２画素や７６８画素×
４９２画素のＣＣＤイメージセンサ等であり、図１１に
示したカラーフィルタが配置されているものである。

【００２１】図２において、２０１はフォトダイオード
などの光電変換素子からなる感光部（画素）、２０２は
感光部２０１の各垂直ラインに沿って配置された４つ一
組の垂直転送ＣＣＤ２１２、２１３、２１４、２１５か
らなる垂直転送部、２０３は垂直転送部２０２に電気的
に接続された２つ一組の水平転送ＣＣＤ２１６、２１７
からなる水平転送部であり、垂直転送部２０２および水
平転送部２０３は遮光されている。２０４は電荷検出回
路、２０５は出力信号の出力端子、２０６、２０７、２
０８、２０９は垂直転送部２０２の駆動パルスφＶ₁ 〜
φＶ₄ の入力端子であり、それぞれの駆動パルスφＶ₁
〜φＶ₄ は垂直転送部２０２の垂直転送ＣＣＤ２１２、
２１３、２１４、２１５にそれぞれ供給される。２１
０、２１１は水平転送部２０３の駆動パルスφＨ₁ 、φ
Ｈ₂ の入力端子であり、それぞれの駆動パルスφＨ₁ 、
φＨ₂ は水平転送部２０３の水平転送ＣＣＤ２１６、２
１７にそれぞれ供給される。

【００２２】次に、本実施の形態での撮像素子１０１に
おける第１の駆動モード（全画素読み出しモード）の説
明を図２〜４に基づいて行う。ここで、図３は本実施の
形態における第１の駆動モード、すなわち全画素読み出
し時の撮像素子１０１の駆動パルスの状態を示す図であ
り、図４はその際の各転送ＣＣＤでの電荷の転送の様子
を説明するための図である。

【００２３】全ての感光部２０１に蓄積された電荷は、
垂直ブランキング期間内の不図示の信号電荷読み出しパ
ルスによって同時に感光部２０１から垂直転送部２０２
に読み出される。垂直転送部２０２に読み出された信号
電荷は、水平ブランキング期間すなわち図３のＨＢＬＫ
がＬｏｗの期間（期間ａ〜ｋ）に垂直方向に転送され
る。この時の各転送パルスの状態と各転送ＣＣＤの状態
を示したのが図３〜４であり、図３の期間ａ〜ｋに示さ
れたそれぞれの時点での転送ＣＣＤの状態が図４の
（ａ）から（ｋ）に示されている。図４において、
Ｖ₁ 、Ｖ₂ 、Ｖ₃ 、Ｖ₄ はそれぞれ図２の各垂直転送部
２０２の垂直転送ＣＣＤ２１２〜２１５のポテンシャル
の状態、Ｈ₁ は水平転送部２０３の水平転送ＣＣＤ２１
６のポテンシャルの状態であって、斜線で示されている
のが所定の行の電荷である。

【００２４】また、図３において、各駆動パルスφＶ₁
〜φＶ₄ 、φＨ₁ 、φＨ₂ がＨｉｇｈになると転送ＣＣ
Ｄのポテンシャルは低くなり、駆動パルスがＬｏｗにな
ると転送ＣＣＤのポテンシャルは高くなる。垂直駆動パ
ルスφＶ₁ 〜φＶ₄ および水平駆動パルスφＨ₁ 、φＨ
₂ が図３に示すように期間ａから順に供給されることに
よって、各転送ＣＣＤのポテンシャルの状態は図４に示
すように変化していく。これによって、図４から明らか
なように、垂直転送部２０２の信号電荷は順次垂直方向
に転送されていき、所定のｎ行目の信号電荷は水平転送
部２０３の水平転送ＣＣＤ２１６（Ｈ₁ ）に転送される
ことになる。

【００２５】さらに、図３に示すように、期間ｌすなわ
ち映像信号期間に、垂直駆動パルスφＨ₁ とφＨ₂ とに
それぞれ逆相の駆動パルスを供給することによって、信
号電荷は水平転送部２０３を水平方向に転送され、電荷
検出回路２０４で電圧に変換され、時系列の映像信号と
して出力端子２０５から順次外部に出力される。この動
作をたとえば４９２ライン分繰り返すことよって、全て
の画素の信号を読み出すことができる。この時、１画面
分の画像を読み出すためには１／３０秒の時間が必要と
なる。

【００２６】次に、以上のようにして撮像素子１０１か
ら読み出された映像信号の処理方法について、図１を参
照して説明する。制御回路１３１によって制御された駆
動回路１３２は、図３に示したような駆動パルスφＶ₁
〜φＶ₄ 、φＨ₁ 、φＨ₂ を撮像素子１０１に供給す
る。これにより、撮像素子１０１は全画素読み出しモー
ドで駆動され、映像信号が読み出される。撮像素子１０
１から読み出された映像信号は、前処理回路１０２でＣ
ＤＳ、ＡＧＣなどの処理をされ、Ａ／Ｄ変換回路１０３
でアナログ信号からディジタル信号に変換され、後で行
われる２次元処理のために一旦バッファメモリ１０４に
格納され、処理に必要な信号がバッファメモリ１０４か
ら読み出される。

【００２７】輝度信号に対応する信号Ｙ₁ は、撮像素子
１０１の画素配列に対応した順序でバッファメモリ１０
４から順次読み出され、スイッチ回路１３０に入力され
る。スイッチ回路１３０は、ブロック１４０から供給さ
れた信号を後段の回路に出力するように、制御回路１３
１によって制御される。スイッチ回路１３０を介してロ
ーパスフィルタ１０５に供給された信号は、所定の帯域
制限がなされた後、γ変換回路１１４、エンハンス回路
１１５で所定の処理を受けて、高域成分を含む輝度信号
Ｙ_H とされ、輝度信号形成回路１１６に供給される。こ
の際、輝度信号形成回路１１６には、後述する方法で生
成された低域の輝度信号Ｙ_L が同時に供給されており、
これらが合成されて輝度信号Ｙとして出力される。

【００２８】一方、色信号Ｍｇ、Ｇ、Ｃｙ、Ｙｅに対応
する信号は、バッファメモリ１０４から同様にして読み
出され、４つの補間フィルタ１０６、１０７、１０８、
１０９で各々同時化されＲＧＢ変換回路１１０でＲ、
Ｇ、Ｂの３原色信号に変換される。なおこの変換は、次
に示すマトリクス演算により行われる。

【００２９】

【数１】

【００３０】ここで、マトリクスＡは、撮像素子１０１
のＭｇ、Ｇ、Ｃｙ、Ｙｅの分光特性Ｍｇ（λ）、Ｇ
（λ）、Ｃｙ（λ）、Ｙｅ（λ）をＮＴＳＣ規格で定め
られたＲ、Ｇ、Ｂの分光特性Ｒ（λ）、Ｇ（λ）、Ｂ
（λ）に近づけるように最適化された３行４列のマトリ
クスである。

【００３１】このようにしてＲＧＢ変換回路１１０から
出力された３原色信号Ｒ₁ 、Ｇ₁ 、Ｂ₁ は、スイッチ回
路１３０を介してホワイトバランス回路１１１に供給さ
れてホワイトバランスがとられ、γ変換回路１１２でγ
変換された後、色差マトリクス回路１１３に供給され
る。色差マトリスク回路１１３では次に示す演算を行う
ことにより、低減の輝度信号Ｙ_L と色差信号Ｒ−Ｙ、Ｂ
−Ｙを生成する。

【００３２】

【数２】

【００３３】色差マトリスク回路１１３から出力された
信号は、ローパスフィルタ１１７、１１８、１１９で所
定の帯域制限をされた後、低域の輝度信号Ｙ_L が前述の
輝度信号形成回路１１６に供給され、さらに色差信号Ｒ
−Ｙ、Ｂ−Ｙが出力される。このようにして得られた映
像信号は、所定の処理を行った後、不図示の記録媒体に
記録されたり、外部に出力されたりすることになる。

【００３４】上述の方法では１画面分の画像を読み出す
のに、前述したように１／３０秒必要であるので、静止
画像あるいは１／３０秒毎の動画像しか得ることができ
ない。したがってフレームの動画像を得るためには、以
下に示すような第２の駆動モードで撮像素子１０１を駆
動する必要がある。

【００３５】図５、６に本実施の形態における第２の駆
動モード、すなわちフレームの動画像を得るために、２
行加算読み出しを行う時の撮像素子１０１に供給する駆
動パルスを示す。また、図７、８にそれぞれ図５、６に
示した駆動パルスで撮像素子１０１を駆動した際の電荷
の転送の状態を説明する図を示す。これら図２、５〜８
を用いて撮像素子１０１における２行加算読み出しの説
明を行う。

【００３６】まず、全画素読み出しの時と同様に、全て
の感光部２０１に蓄積された電荷は、垂直ブランキング
期間内の不図示の信号電荷読み出しパルスによって同時
に感光部２０１から垂直転送部２０２に読み出される。
次に垂直転送部２０２に読み出された信号電荷は、水平
ブランキング期間に垂直方向に転送される。そのため
に、まず図５に示したような駆動パルスφＶ₁ 〜φ
Ｖ₄ 、φＨ₁ 、φＨ₂ が駆動回路１３２から撮像素子１
０１に供給される。

【００３７】この時の転送ＣＣＤでの電荷の転送の状態
を示したのが図７である。図７の（ａ）〜（ｊ）は図４
の（ａ）〜（ｊ）と同じであり、ｎ行目の電荷が水平転
送部２０３の水平転送ＣＣＤ２１６（Ｈ₁ ）に転送され
る。ここでｎ行目というのは図１１のＮ行に対応してい
るものとする。さらに引き続き図５のような駆動パルス
を与えると、図７の（ｋ）〜（ｓ）に示すように電荷が
転送され、（ｎ−１）行目の電荷が水平転送部２０３の
水平転送ＣＣＤ２１６に転送されることになる。この結
果、先に水平転送ＣＣＤ２１６に転送されていたｎ行目
の電荷と、（ｎ−１）行目の電荷とが加算される。これ
を図５の期間ｔに水平方向に転送し出力端子２０５から
出力する。すなわち、この時に出力される信号は、図１
１のＮ行目の信号と（Ｎ−１）行目の信号とが加算され
たものが１ライン分の信号として出力される。

【００３８】この１ライン分の信号の読み出しが終了
し、次の水平ブランキング期間になった時に、図６に示
す駆動パルスφＶ₁ 〜φＶ₄ 、φＨ₁ 、φＨ₂ を撮像素
子１０１に供給する。この時の転送ＣＣＤでの電荷の状
態を示したのが図８である。

【００３９】図８において期間（ａ）から（ｊ）までは
図７と同じ動作であるので説明は省略する。期間（ｋ）
の開始時刻に、水平駆動パルスφＨ₁ がＨｉｇｈからＬ
ｏｗに、φＨ₂ がＬｏｗからＨｉｇｈにそれぞれ変化す
ることによって、水平転送ＣＣＤ２１６（Ｈ₁ ）に転送
されていた電荷は、水平転送ＣＣＤ２１７（Ｈ₂ ）に転
送される。さらに期間（ｌ）の開始時刻に、φＨ₁ が再
びＨｉｇｈに、φＨ₂がＬｏｗになると、さらに水平方
向に電荷が転送され、水平転送ＣＣＤ２１７の電荷は隣
接する組の水平転送ＣＣＤ２１６に転送される。この結
果、水平転送部２０３に転送された電荷は、水平方向に
１画素分シフトした状態になる。したがって、図８の
（ｌ）の状態で水平転送ＣＣＤ２１６（Ｈ₁ ）にある電
荷は、隣接する列のｎ行目の電荷になっている。

【００４０】以下、図６のような駆動パルスφＶ₁ 〜φ
Ｖ₄ 、φＨ₁ 、φＨ₂ を撮像素子１０１に供給すると、
図８の（ｍ）から（ｕ）に示す状態になり、（ｎ−１）
行目の電荷が垂直方向に移動して水平転送ＣＣＤ２１６
に転送され、先に水平転送ＣＣＤ２１６に転送されてい
たｎ行目の電荷と加算される。この加算された信号が、
図６の期間ｖに水平方向に転送されて出力端子２０５か
ら出力される。すなわち、この時に出力される信号は、
図１１の（Ｎ−２）行目の信号が水平方向（図１１では
左方向）に１画素分シフトした信号と（Ｎ−３）行目の
信号とが加算されたもの（すなわち斜めに隣接する２画
素の信号が加算されたもの）が、１ライン分の信号とし
て出力される。

【００４１】これ以降も、図５と図６に示した駆動パル
スを１水平期間毎に交互に撮像素子１０１に供給するこ
とにより、撮像素子１０１に蓄積された１画面分の電荷
が、２行ずつ加算された状態で出力される。ここでは２
行ずつ加算して出力するため、全画面の電荷を読み出す
のに必要な時間は、前記第１の駆動モードの半分です
み、１フィールド期間すなわち１／６０秒で読み出すこ
とができるので、動画の撮影が可能である。

【００４２】以上の動作で撮像素子１０１から読み出さ
れる信号をまとめると、図１１のＮ行目と（Ｎ−１）行
目から読み出される信号は、そのまま加算されて読み出
されるので、 ［Ｇ＋Ｙｅ］、［Ｍｇ＋Ｃｙ］、［Ｇ＋Ｙｅ］、［Ｍｇ＋Ｃｙ］ ………（３） となる。また、（Ｎ−２）行目と（Ｎ−３）行目から読
み出される信号は、（Ｎ−２）行目が１画素分水平方向
にシフトしてから加算され読み出されるので、 ［Ｇ＋Ｃｙ］、［Ｍｇ＋Ｙｅ］、［Ｇ＋Ｃｙ］、［Ｍｇ＋Ｙｅ］ ………（４） となり、これらのくり返しで信号が出力される。

【００４３】さらに、次のフィールドでは、加算する行
の組み合わせを変え、（Ｎ−１）行と（Ｎ−２）行、
（Ｎ−３）行と（Ｎ−４）行、………という組み合わせ
で電荷を加算して読み出す。したがって、（Ｎ−１）行
と（Ｎ−２）行の電荷を加算するときには、撮像素子１
０１には図６に示した駆動パルスを供給し、（Ｎ−１）
行の電荷を１画素分シフトしてから（Ｎ−２）行目の電
荷を加算する。さらに（Ｎ−３）行と（Ｎ−４）行の電
荷を加算するときには、図５に示した駆動パルスを供給
し、（Ｎ−３）行と（Ｎ−４）行の電荷をそのまま加算
する。これを交互に繰り返して１画面分の画像を読み出
す。

【００４４】したがって、このフィールドで読み出され
る信号は、（Ｎ−１）行と（Ｎ−２）行では、 ［Ｍｇ＋Ｃｙ］、［Ｇ＋Ｙｅ］、［Ｍｇ＋Ｃｙ］、［Ｇ＋Ｙｅ］ ………（５） となり、（Ｎ−３）行と（Ｎ−４）行では、 ［Ｇ＋Ｃｙ］、［Ｍｇ＋Ｙｅ］、［Ｇ＋Ｃｙ］、［Ｍｇ＋Ｙｅ］ ………（６） となり、このくり返しで信号が出力される。

【００４５】以上説明したように、本実施の形態におけ
る第２の駆動モードによると、フィールド毎に電荷を加
算する行の組み合わせを変え、１／６０秒ごとに信号を
読み出すことにより、フレームの動画像を得ることがで
きる。

【００４６】次に、第２の駆動モードで撮像素子１０１
から読み出された映像信号の処理方法について、図１を
用いて説明する。

【００４７】制御回路１３１によって制御された駆動回
路１３２は、図５、６に示したような駆動パルスφＶ₁
〜φＶ₄ 、φＨ₁ 、φＨ₂ を撮像素子１０１に供給す
る。これにより、撮像素子１０１は２行加算読み出しの
モードで駆動され、映像信号が読み出される。撮像素子
１０１から読み出された映像信号は、前処理回路１０２
でＣＤＳ、ＡＧＣなどの処理をされ、輝度信号に対応す
る信号Ｙ₂ としてスイッチ回路１３０に、さらに色信号
を分離するための信号として色分離回路１２０に供給さ
れる。

【００４８】スイッチ回路１３０は、ブロック１４１か
ら供給された信号を後段の回路に出力するように、制御
回路１３１によって制御されており、Ｙ₂ 信号をローパ
スフィルタ１０５に供給する。以降の動作は、前記第１
の駆動モードの際の動作と同様であるので説明は省略す
る。

【００４９】さらに、色分離回路１２０では、撮像素子
１０１から順次信号として出力される信号からそれぞれ
色信号を分離し、さらに同時化の処理を行う。すなわち
前記式（３）に示したような順次信号が入力されたとき
には、 Ｓ₁ ＝［Ｇ＋Ｙｅ］ Ｓ₂ ＝［Ｍｇ＋Ｃｙ］ の２つの信号にそれぞれ分離する。

【００５０】それぞれの色信号は、撮像素子１０１から
の信号が順次信号のため、Ｓ₁ 、Ｓ ₂ 、Ｓ₁ 、Ｓ₂ ……
…というように１画素飛びに出力されるので、色の再生
ができない。したがって、信号のぬけている部分を補間
する必要がある。補間の方法としては、信号の欠けてい
る画素の前の画素で補間する前置補間や、前後の画素の
平均値で補間する平均値補間などを使って行う。色分離
回路１２０で分離された信号は、加算回路１２１で加算
され、さらに減算回路１２２で減算される。加算回路１
２１、減算回路１２２から出力される信号は、それぞれ
次の式（７）および（８）のようになる。 Ｓ₁ ＋Ｓ₂ ＝［Ｇ＋Ｙｅ］＋［Ｍｇ＋Ｃｙ］＝２Ｒ＋３Ｇ＋２Ｂ ……（７） Ｓ₂ −Ｓ₁ ＝［Ｍｇ＋Ｃｙ］−［Ｇ＋Ｙｅ］＝２Ｂ−Ｇ ……（８）

【００５１】同様に、撮像素子１０１から読み出された
信号が式（４）のような場合には、 Ｓ₁ ＝［Ｇ＋Ｃｙ］ Ｓ₂ ＝［Ｍｇ＋Ｙｅ］ Ｓ₁ ＋Ｓ₂ ＝［Ｇ＋Ｃｙ］＋［Ｍｇ＋Ｙｅ］＝２Ｒ＋３Ｇ＋２Ｂ ……（９） Ｓ₂ −Ｓ₁ ＝［Ｍｇ＋Ｙｅ］−［Ｇ＋Ｃｙ］＝２Ｒ−Ｇ ……（１０） となる。

【００５２】加算回路２１２および減算回路１２２から
出力された信号は、第２のＲＧＢ変換回路１２４に供給
される。同時に減算回路１２２から出力された信号は、
ラインメモリ１２３に供給されて１水平走査期間遅延さ
れ、この遅延された信号が第２のＲＧＢ変換回路１２４
に供給される。したがって前記式（９）（１０）で示さ
れる信号が第２のＲＧＢ変換回路１２４に供給されてい
る時には、同時に式（８）で示されている信号が第２の
ＲＧＢ変換回路１２４に供給されていることになる。

【００５３】第２のＲＧＢ変換回路１２４では次に示す
演算を行い、３原色の信号Ｒ₂ 、Ｇ ₂ 、Ｂ₂ を生成す
る。 Ｇ₂ ＝｛（Ｓ₁ ＋Ｓ₂ ）−（Ｓ₂ −Ｓ₁ ）−（Ｓ₂ −Ｓ₁ ） '｝／５ ＝｛２Ｒ＋３Ｇ＋２Ｂ−（２Ｒ−Ｇ）−（２Ｂ−Ｇ）｝／５ ……（１１） Ｒ₂ ＝｛（Ｓ₂ −Ｓ₁ ）＋Ｇ｝／２ ＝｛（２Ｒ−Ｇ）＋Ｇ｝／２ ……（１２） Ｂ₂ ＝｛（Ｓ₂ −Ｓ₁ ） '＋Ｇ｝／２ ＝｛（２Ｂ−Ｇ）＋Ｇ｝／２ ……（１３） ただし、（Ｓ₂ −Ｓ₁ ） 'は、ラインメモリ１２３から
供給される１ライン分遅延した信号を示すものとする。

【００５４】さらに、次のラインでのＧ₂ 信号は、前記
式（１１）と同様の演算により、Ｒ ₂ 、Ｂ₂ 信号はそれ
ぞれ次のような演算により得ることができる。 Ｒ₂ ＝｛（Ｓ₂ −Ｓ₁ ） '＋Ｇ｝／２ ＝｛（２Ｒ−Ｇ）＋Ｇ｝／２ ……（１４） Ｂ₂ ＝｛（Ｓ₂ −Ｓ₁ ）＋Ｇ｝／２ ＝｛（２Ｂ−Ｇ）＋Ｇ｝／２ ……（１５）

【００５５】以上のようにして、第２のＲＧＢ変換回路
１２４で生成された原色信号Ｒ₂ 、Ｇ₂ 、Ｂ₂ は、スイ
ッチ回路１３０に供給される。また、次のフィールドの
場合に関しても、式（５）（６）のような式（３）
（４）と同様の色信号が出力されるので、上記前フィー
ルドの場合と同様の方法でＲＧＢの原色信号を生成する
ことができる。ただし、式（５）で得られる信号は、式
（３）の場合と色信号が出力される順序が逆であるた
め、色分離回路１２０での分離の順序を変える必要があ
る。

【００５６】スイッチ回路１３０に供給されたＲ₂ 、Ｇ
₂ 、Ｂ₂ の各信号は、スイッチ回路１３０で選択され、
ホワイトバランス制御回路１１１に供給される。以降の
動作は前記第１の駆動モードの際と同様であるので説明
は省略する。このようにしてフレームの動画像を出力信
号として得ることができる。

【００５７】以上説明したように、本実施の形態のカラ
ー撮像装置は、４種類のカラーフィルタを有し、水平方
向に対しては２画素周期で相異なる色のカラーフィルタ
が繰り返され、垂直方向に対しては２画素周期で、かつ
水平方向に１画素だけオフセットされて相異なる色のカ
ラーフィルタが繰り返されるようなオフセットサンプリ
ング構造を持つ全画素読み出しが可能な撮像素子を備え
た撮像装置において、フレームの静止画像を撮影する際
には、全ての画素の信号を独立に読み出し、フレームの
動画像を撮影する際には、垂直方向に隣接した２行の信
号を加算して読み出し、加算にあたっては、垂直方向に
隣接する２画素の信号を加算するモードと、１行分の信
号を１画素分水平方向にシフトしてから次の行の信号を
加算するモード、すなわち斜め方向に隣接する２画素の
信号を加算するモードとを繰り返して行うように構成さ
れている。

【００５８】この構成により、比較的簡単な構成によ
り、解像度が良く、色モアレが少ない静止フレーム画像
が撮影可能であると同時に、フレームの動画像の撮影も
可能な撮像装置を提供することができる。

【００５９】（第２の実施の形態）次に、本発明の第２
の実施の形態について説明する。図９は、本発明の第２
の実施の形態の撮像装置のブロック図である。なお、図
９において、図１と同一の番号のものは同一の構成要素
を示すものであり、ブロック１４０、１４１、１４２、
１４３の内部の構成は省略してある。

【００６０】図９において、３０１は入力された信号を
１ライン分記憶することのできるラインメモリ、３０２
は加算回路、３０３はバッファメモリである。

【００６１】次に、本実施の形態の撮像装置の動作につ
いて説明する。本実施の形態における撮像素子の駆動モ
ードは２通りである。第１の駆動モードは、第１の実施
の形態における第１の駆動モード、すなわち全画素読み
出しの場合と同様であり、さらに撮像素子から出力され
た信号の処理方法に関しても同様であるので説明は省略
する。この第１の駆動モードは、フレームの静止画像を
撮影するときに行われる。そして、第２の駆動モード
は、撮像素子１０１の画素に蓄積された信号のうち全ラ
インの信号を使わずに、ライン間引きを行って読み出す
ものである。ここではその１例として３ラインに２ライ
ン間引きを行う、すなわち１ライン読み出して２ライン
間引くことをくり返して読み出す場合について説明す
る。

【００６２】この第２の駆動モードにおいて、図２の全
ての感光部２０１に蓄積された電荷は、垂直ブランキン
グ期間内の不図示の信号電荷読み出しパルスによって同
時に感光部２０１から垂直転送部２０２に読み出され
る。垂直転送部２０２に読み出された信号電荷は、第１
の実施の形態と同様に図３に示した駆動パルスで垂直方
向に転送され、最下部の電荷は水平転送ＣＣＤ２１６に
転送され、さらに水平方向に読み出され出力端子２０５
から順次読み出される。次のラインの電荷も同様に垂直
方向に転送され、最下部の電荷は水平転送ＣＣＤ２１６
に転送される。

【００６３】ここで、このラインの電荷を間引くため
に、水平転送部２０３を高速に水平方向に転送して出力
端子２０５から出力する。この時の水平転送部２０３の
転送速度は通常の読み出し時の数倍の速度で行う。さら
に次のラインの電荷も同様にして高速に読み出す。この
動作を繰り返して全画面の信号を読み出す。このように
間引くラインの電荷の水平転送部２０３での転送を高速
で行うことにより、全画面の信号電荷の読み出し時間を
短縮することができる。

【００６４】また、間引くラインの電荷の読み出し法と
しては、図５に示したような駆動パルスを用いて、間引
く２行分の電荷を水平転送ＣＣＤ２１６で加算してから
水平方向に転送し読み出すようにすれば、さらに読み出
し時間を短縮することができることになる。

【００６５】以上のようにして撮像素子１０１から読み
出された信号の処理方法について説明する。撮像素子１
０１から読み出された信号は前処理回路１０２で処理さ
れる。この時、撮像素子１０１から通常の転送速度で読
み出された信号は前処理回路１０２で処理を行うが、撮
像素子１０１から高速に読み出された信号は前処理回路
１０２で処理せずに捨ててしまうことによって間引く。

【００６６】図１１に示したカラーフィルタ配列の撮像
素子１０１から、この方法でライン間引きを行って信号
を読み出される色信号は、図１０に示した順序で出力さ
れる。このように出力された信号は、前処理回路１０２
で処理され、Ａ／Ｄ変換回路１０３でアナログ信号から
ディジタル信号に変換され、ラインメモリ３０１と加算
回路３０２に供給される。まず、図１０のｎ行目の信号
がＡ／Ｄ変換回路１０３からラインメモリ３０１に供給
されると、この信号を記憶し、次の（ｎ−１）行目の信
号がＡ／Ｄ変換回路１０３から出力されると同時にライ
ンメモリ３０１から読み出される。したがって、この時
加算回路３０２には、図１０のｎ行目の信号と（ｎ−
１）行目の信号が同時に供給され、これらが加算され
る。よって、加算回路３０２から出力される信号は、同
じ列の垂直方向に隣接する画素の信号が加算されたもの
となる。

【００６７】さらに、（ｎ−２）行目と（ｎ−３）行目
については、まず（ｎ−２）行目の信号がラインメモリ
３０１に記憶され、次の（ｎ−３）行目の信号がＡ／Ｄ
変換１０３から出力されるタイミングに対して１画素分
前のタイミングからラインメモリ３０１から信号の読み
出しを開始して加算回路３０２に供給される。このよう
にすることによって、加算回路３０２では（ｎ−２）行
目の信号が１画素分シフトした信号と、（ｎ−３）行目
の信号とが加算されることになるので、出力として斜め
方向に隣接した画素の信号が加算された信号が出力され
る。

【００６８】したがって、ｎ行目の信号と（ｎ−１）行
目の信号とが加算されて出力される信号は以下の式（１
６）のようになり、（ｎ−２）行目の信号と（ｎ−３）
行目の信号とが加算されて出力される信号は式（１７）
のようになる。 ［Ｇ＋Ｃｙ］、［Ｍｇ＋Ｙｅ］、［Ｇ＋Ｃｙ］、［Ｍｇ＋Ｙｅ］ ………（１６） ［Ｇ＋Ｙｅ］、［Ｍｇ＋Ｃｙ］、［Ｇ＋Ｙｅ］、［Ｍｇ＋Ｃｙ］ ………（１７）

【００６９】このようにして出力された信号は、バッフ
ァメモリ３０３に一旦記憶される。この時、撮像素子１
０１から出力される信号は、先に説明したようにライン
間引きを行うために通常の速度で読み出されるライン
と、高速に読み出されるラインとがあり、出力信号が時
間的に連続していない。したがって、式（１６）（１
７）で表される上記信号を一旦バッファメモリ３０３に
格納し、ここから連続した信号として読み出して後段の
回路ブロック１４１に供給する。ここで回路ブロック１
４１に供給される信号は、前記（１６）（１７）に示し
たものであって、第１の実施の形態の（３）（４）と同
様の色信号である。以降の処理は第１の実施の形態と同
様であるので説明は省略する。

【００７０】本実施の形態では、このようにして、ライ
ン間引きによる読み出しを行うことが可能になり、さら
にフレームの動画像を出力信号として得ることができ
る。

【００７１】本実施の形態の説明では、３ラインに２ラ
インの間引きについて説明したが、本発明はこの間引き
に限定されるものではなく、間引かれて残った２ライン
分の信号を加算することにより、前記式（１６）（１
７）に示した色信号が出力として得られる間引きであれ
ばよいことはいうまでもない。

【００７２】なお、上述の第１の実施の形態において
も、撮像素子１０１で信号の加算を行わず、本実施の形
態のようにラインメモリ３０１と加算回路３０２とを用
いて加算を行うようにしてもよい。

【００７３】以上説明したように、本実施の形態のカラ
ー撮像装置は、４種類のカラーフィルタを有し、水平方
向に対しては２画素周期で相異なる色のカラーフィルタ
が繰り返され、垂直方向に対しては２画素周期で、かつ
水平方向に１画素だけオフセットされて相異なる色のカ
ラーフィルタが繰り返されるようなオフセットサンプリ
ング構造を持つ全画素読み出しが可能な撮像素子を備え
たカラー撮像装置において、フレームの静止画像を撮影
する際には、全ての画素の信号を独立に読み出し、フレ
ームの動画像を撮影する際には、ライン間引きを行って
画素の信号を読み出す。間引く際には、間引くラインの
信号は水平転送部を高速に転送して読み捨て、使うライ
ンの信号は通常の速度で読み出す。このようにして読み
出された信号に対し、外部で２行分の信号の加算処理を
行う。加算にあたっては、垂直方向に隣接する２画素の
信号を加算するモードと、１行分の信号を１画素分水平
方向にシフトしてから次の行の信号を加算するモード、
すなわち斜め方向に隣接する２画素の信号を加算するモ
ードとを繰り返して行う。

【００７４】このようにすることにより、解像度が良
く、色モアレが少ない静止フレーム画像が撮影可能であ
ると同時に、ライン間引きによる読み出し時間の短縮が
可能で、かつフレームの動画像の撮影も可能な撮像装置
を提供することができる。

【００７５】

【発明の効果】以上説明したように、本発明によれば、
被写体からの光信号を電荷信号に変換する各画素ごと
に、分光特性の異なる４つのカラーフィルタのいずれか
が配置され、第１のカラーフィルタ、第２のカラーフィ
ルタの順番で複数の前記カラーフィルタが行方向に交互
に配列された第１の行と、第３のカラーフィルタ、第４
のカラーフィルタの順番で複数の前記カラーフィルタが
行方向に交互に配列された第２の行と、第２のカラーフ
ィルタ、第１のカラーフィルタの順番で複数の前記カラ
ーフィルタが行方向に交互に配列された第３の行と、第
４のカラーフィルタ、第３のカラーフィルタの順番で複
数の前記カラーフィルタが行方向に交互に配列された第
４の行とを備え、前記第１の行乃至第４の行の順で、列
方向に連続した配置を繰り返し配列されている撮像素子
を用いて撮影を行うに際し、解像度が良く、色モアレが
少ない静止フレーム画像を撮影することが可能になるこ
とと、フレームの動画像を撮影することが可能になるこ
ととを、比較的簡単な構造で実現することができる。

【００７６】また、本発明の他の特徴によれば、被写体
からの光信号を電荷信号に変換する各画素ごとに、分光
特性の異なる４つのカラーフィルタのいずれかが配置さ
れ、第１のカラーフィルタ、第２のカラーフィルタの順
番で複数の前記カラーフィルタが行方向に交互に配列さ
れた第１の行と、第３のカラーフィルタ、第４のカラー
フィルタの順番で複数の前記カラーフィルタが行方向に
交互に配列された第２の行と、第２のカラーフィルタ、
第１のカラーフィルタの順番で複数の前記カラーフィル
タが行方向に交互に配列された第３の行と、第４のカラ
ーフィルタ、第３のカラーフィルタの順番で複数の前記
カラーフィルタが行方向に交互に配列された第４の行と
を備え、前記第１の行乃至第４の行の順で、列方向に連
続した配置を繰り返し配列されている撮像素子を用いて
撮影を行うに際し、解像度が良く、色モアレが少ない静
止フレーム画像を撮影することが可能になるとともに、
ライン間引きによる読み出し時間の短縮が可能になり、
さらにフレームの動画像を撮影することも可能になる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の撮像装置のブロッ
ク図である。

【図２】本発明の第１の実施の形態の撮像装置に用いら
れる撮像素子の構成を示す模式図である。

【図３】本発明の第１の実施の形態の撮像装置における
全画素読み出しの時のタイミングを示す図である。

【図４】本発明の第１の実施の形態の撮像装置における
全画素読み出しの時の電荷の転送を説明するための図で
ある。

【図５】本発明の第１の実施の形態の撮像装置における
２画素加算読み出しの時のタイミング図である。

【図６】本発明の第１の実施の形態の撮像装置における
２画素加算読み出しの時のタイミング図である。

【図７】本発明の第１の実施の形態の撮像装置における
２画素加算読み出しの時の電荷の転送を説明するための
図である。

【図８】本発明の第１の実施の形態の撮像装置における
２画素加算読み出しの時の電荷の転送を説明するための
図である。

【図９】本発明の第２の実施の形態の撮像装置のブロッ
ク図である。

【図１０】本発明の第２の実施の形態におけるライン間
引きを行った時に読み出される信号の順序を説明する図
である。

【図１１】本発明および従来例の撮像装置のカラーフィ
ルタの色配列を示す図である。

【図１２】従来の撮像装置のブロック図である。

【符号の説明】

１０１ 撮像素子 １０２ 前処理回路 １０３ Ａ／Ｄ変換回路 １０４ バッファメモリ １０５ ローパスフィルタ １０６、１０７、１０８、１０９ 補間フィルタ １１０ ＲＧＢ変換回路 １１１ ホワイトバランス調整回路 １１２、１１４ γ変換回路 １１３ 色差マトリクス回路 １１５ エンハンス回路 １１６ 輝度信号形成回路 １１７、１１８、１１９ ローパスフィルタ １２０ 色分離回路 １２１ 加算回路 １２２ 減算回路 １２３ ラインメモリ １２４ ＲＧＢ変換回路 １３０ スイッチ回路 １３１ 制御回路 １３２ 駆動回路

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 被写体からの光信号を電荷信号に変換す
   る各画素ごとに、分光特性の異なる４つのカラーフィル
   タのいずれかが配置され、 第１のカラーフィルタ、第２のカラーフィルタの順番で
   複数の前記カラーフィルタが行方向に交互に配列された
   第１の行と、 第３のカラーフィルタ、第４のカラーフィルタの順番で
   複数の前記カラーフィルタが行方向に交互に配列された
   第２の行と、 第２のカラーフィルタ、第１のカラーフィルタの順番で
   複数の前記カラーフィルタが行方向に交互に配列された
   第３の行と、 第４のカラーフィルタ、第３のカラーフィルタの順番で
   複数の前記カラーフィルタが行方向に交互に配列された
   第４の行とを備え、 前記第１の行乃至第４の行の順で、列方向に連続した配
   置を繰り返し配列されている撮像素子を備えたカラー撮
   像装置において、 前記第１のカラーフィルタと前記第３のカラーフィルタ
   の配置された前記画素からの信号の加算と、前記第２の
   カラーフィルタと前記第４のカラーフィルタの配置され
   た前記画素からの信号の加算をするように、前記第１の
   行と前記第２の行を加算する第１の加算と、 前記第１のカラーフィルタと前記第４のカラーフィルタ
   の配置された前記画素からの信号の加算と、前記第２の
   カラーフィルタと前記第３のカラーフィルタの配置され
   た前記画素からの信号の加算をするように、前記第３の
   行と前記第４の行を加算する第２の加算とを、順次交互
   に行うように制御する制御回路を備えたことを特徴とす
   るカラー撮像装置。
2. 【請求項２】 前記撮像素子は、前記画素の列ごとに設
   けられ、前記画素からの信号を列方向に転送する垂直転
   送手段と、 前記垂直転送手段からの信号を行方向に転送するととも
   に、２つの前記画素からの信号の加算が行われる水平転
   送手段とを備えていることを特徴とする請求項１に記載
   のカラー撮像装置。
3. 【請求項３】 被写体からの光信号を電荷信号に変換す
   る各画素ごとに、分光特性の異なる４つのカラーフィル
   タのいずれかが配置され、 第１のカラーフィルタ、第２のカラーフィルタの順番で
   複数の前記カラーフィルタが交互に配列された第１の行
   と、 第３のカラーフィルタ、第４のカラーフィルタの順番で
   複数の前記カラーフィルタが交互に配列された第２の行
   と、 第２のカラーフィルタ、第１のカラーフィルタの順番で
   複数の前記カラーフィルタが交互に配列された第３の行
   と、 第４のカラーフィルタ、第３のカラーフィルタの順番で
   複数の前記カラーフィルタが交互に配列された第４の行
   とを備え、 前記第１の行乃至第４の行の順で、列方向に連続した配
   列を繰り返し配列されている撮像素子を備えたカラー撮
   像装置において、 前記撮像素子から出力された前記画素からの信号を所定
   の行数間引き、間引いて読み出された前記画素からの信
   号に対して、前記第１のカラーフィルタと前記第３のカ
   ラーフィルタの配置された前記画素からの信号の加算
   と、前記第２のカラーフィルタと前記第４のカラーフィ
   ルタの配置された前記画素からの信号の加算をするよう
   に、間引いた後の所定の隣接する２行を加算する第１の
   加算と、 前記第１のカラーフィルタと前記第４のカラーフィルタ
   の配置された前記画素からの信号の加算と、前記第２の
   カラーフィルタと前記第３のカラーフィルタの配置され
   た前記画素からの信号の加算をするように、間引いた後
   の所定の隣接する２行を加算する第２の加算とを、順次
   交互に行うように制御する制御回路を備えたことを特徴
   とするカラー撮像装置。
4. 【請求項４】 前記撮像素子は、前記画素の列ごとに設
   けられ、前記画素からの信号を列方向に転送する垂直転
   送手段と、 前記垂直転送手段からの信号を行方向に転送する水平転
   送手段とを備え、 前記制御回路は、間引きされる行の前記画素からの信号
   が間引きされない行の前記画素からの信号よりも速く転
   送されるように制御することを特徴とする請求項３に記
   載のカラー撮像装置。
5. 【請求項５】 前記間引きされる複数の隣接した行の前
   記画素からの信号が、前記水平転送手段で加算されるこ
   とを特徴とする請求項４に記載のカラー撮像装置。
6. 【請求項６】 ２つの前記画素からの信号の加算は、前
   記撮像素子から出力された信号と、前記撮像素子から出
   力された信号を遅延手段で所定時間遅延させた信号と、
   を加算することにより行われることを特徴とする請求項
   １、３〜５のいずれか１項に記載のカラー撮像装置。
7. 【請求項７】 前記撮像素子は、全画素のデータを独立
   に読み出し可能なものであることを特徴とする請求項１
   〜６のいずれか１項に記載のカラー撮像装置。