JP3535390B2 - 露光マスクの検査方法および測長箇所を探索するプログラムを記録した記録媒体 - Google Patents
露光マスクの検査方法および測長箇所を探索するプログラムを記録した記録媒体Info
- Publication number
- JP3535390B2 JP3535390B2 JP24986798A JP24986798A JP3535390B2 JP 3535390 B2 JP3535390 B2 JP 3535390B2 JP 24986798 A JP24986798 A JP 24986798A JP 24986798 A JP24986798 A JP 24986798A JP 3535390 B2 JP3535390 B2 JP 3535390B2
- Authority
- JP
- Japan
- Prior art keywords
- exposure mask
- slope
- pattern
- correlation curve
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
- G03F1/84—Inspecting
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
装置のリソグラフィ工程に使用される露光マスクの検査
に関する。
り、半導体デバイスの微細化が急速な勢いで進んでい
る。この微細化はメモリデバイスのみならず、高速動作
が要求されるRISCチップなどのロジックデバイスに
も及んでいる。そして、デバイスによっては、ロジック
デバイスの微細化がメモリデバイスのそれよりも先行す
る現象がおこっている。すなわち、今までメモリデバイ
スが担っていた微細プロセスのテクノロジドライバとし
ての役割を一部、ロジックデバイスが担う時代となって
きた。この傾向に伴い、ロジックのデバイス的な特徴を
考慮した微細プロセステクノロジの開発がますます重要
になってきている。
スク寸法ばらつきがウェーハパターン寸法に与える影響
が無視できなくなってきている。それにより、マスク出
荷時のマスク規格保証(寸法、欠陥など)もますます厳
しいものになってきている。
デバイスでは、マスク寸法の面内規格保証を、メモリセ
ル部から測長箇所を数箇所抽出し、各測長箇所において
マスクの寸法を測長することにより行っていた。これ
は、メモリセル部のパターンが他のパターンに比べ、寸
法的に厳しく、かつチップ内のある程度の面積(50−
60%)を占めていること、および基本的に繰り返しパ
ターンで形成されていることから、寸法の規格決めが比
較的容易であることによる。
路パターンがランダムであり、メモリデバイスのメモリ
セル部のように繰り返しパターンで形成される箇所がほ
とんどない。このため、ロジックデバイスでは、メモリ
デバイスのように寸法を測長するのに適切な測長箇所を
メモリセル部より抽出し、この測長箇所で測長してマス
ク寸法を保証する、という手法は基本的に使えない。
バイスでは、測長用の繰り返しパターン、例えばライン
・アンド・スペース(以下L/S)パターンを、カーフ
部(チップとチップとの境界部)に配置しておき、この
寸法を測長し、マスクの面内寸法の規格保証を行う、と
いう手法をとっていた。
のL/Sパターンをカーフ部に配置する手法では、露光
マスクの面内寸法の規格保証を、プロセス的、デバイス
的に真に保証すべき箇所のパターン寸法によって行うこ
とはできない。
の端部となる場合が多い。このため、実際にデバイスと
して機能する露光エリアでのパターン寸法をモニタでき
ない、という事情がある。
ので、その目的は、ランダムな回路パターンを持つ半導
体集積回路装置の露光マスクであっても、露光マスクの
面内寸法の規格保証を、真に保証すべき箇所の寸法によ
って行うことができ、かつ露光エリアでのパターン寸法
のモニタも可能とする露光マスクの検査方法を提供する
ことにある。
に、この発明では、露光マスクの寸法変動とレジストの
寸法変動との相関曲線の傾きを算出し、前記相関曲線の
傾きが大きい箇所を抽出し、前記抽出された相関曲線の
傾きが大きい箇所から、前記露光マスクの寸法を測長す
る測長箇所を選ぶことを特徴としている。
の実施の形態を説明する。 [第1の実施形態]図1は、この発明の第1の実施形態
に係る露光マスクの検査方法を示す流れ図である。
いて、マスク検査を行う露光マスクのCADレイアウト
(マスクパターン)をシミュレータに入力する。入力し
たCADレイアウトを図2(A)に示す。図2(A)に
示すCADレイアウトは、0.18μmのデザインルー
ルで形成されるロジックデバイスの素子分離パターンの
一部である。
スの素子分離パターンは、L/Sのような繰り返しパタ
ーンが少なく、ほとんどがランダムな配置になってい
る。次に、工程ST.2において、シミュレーションパ
ラメータをシミュレータに入力する。シミュレーション
パラメータは、露光装置の光学条件およびレジストプロ
セス条件を少なくとも含み、実際のリソグラフィ工程を
シミュレータ内に再現するものである。光学条件として
は、露光波長、レンズ開口数(NA)、コヒーレンスフ
ァクタ(σ)を挙げることができ、レジストプロセス条
件としては、レジストの膜厚および光学定数(n、
k)、現像速度などを挙げることができる。
定する。第1の実施形態では、露光量を、マスクバイア
ス“0”の条件(マスク寸法と設計寸法との変換差がゼ
ロ)下で0.18μmの孤立ラインパターンがレジスト
に、所望の寸法値通り得られる量に設定している。
レーション回数を設定する。詳しくは下記するが、この
発明では、光学シミュレーションを数回行う。次に、工
程ST.5において、与えられたシミュレーションパラ
メータ、および露光量で、光学シミュレーションを開始
する。このとき、マスクバイアスは“0”である。
アス“0”のときのレジストパターンの寸法値を算出す
る。図2(B)は、図2(A)に示すCADレイアウト
を、マスクバイアス“0”の条件下で光学シミュレーシ
ョンして得た光学像であり、輪郭をプロットしたもので
ある。
ンを、マスクバイアスを変化させて、何回か行う。マス
クバイアスを変化させることは、CADレイアウト、即
ち露光マスクのマスクパターン寸法を変動させることと
等価である。この第1の実施形態では、上記の光学シミ
ュレーションを、マスクバイアスを変化させて3回行
う。即ち、工程ST.4で設定した設定回数は“3”で
ある。レジストパターンの寸法値は、3回の光学シミュ
レーションにおいてそれぞれ算出される。
回数が設定回数か否かを判断する工程である。この第1
の実施形態では、3回の光学シミュレーションを終えた
か否かが判断される。終えていない場合(NO.)に
は、工程ST.8において、マスクバイアスを変更す
る。マスクバイアスはCADレイアウト上で一律に変更
される。CADレイアウトのパターンピッチが特定の部
分のみ極度に変化しないようにするためである。マスク
バイアスを変更する量は、デザインルールの5%〜10
%程度が目安である。この第1の実施形態では、まず、
マスクバイアス“0”から“+20nm”に変更した。
5に戻り、マスクバイアス“+20nm”の条件下で、
再度光学シミュレーションを開始する。このとき、シミ
ュレーションパラメータや露光量は変更しない。
アス“+20nm”のときのレジストパターンの寸法値
を算出する。即ち、マスクバイアス“+20nm”で、
図2(B)に相当する光学像を得る。
光学シミュレーションを終えたか否かを判断し、終えて
いない(NO.)と判断すると、工程ST.8におい
て、マスクバイアスを“+20nm”から“−20n
m”に変化させる。
イアス“−20nm”で、光学シミュレーションを行
い、工程ST.6において、マスクバイアス“−20n
m”の条件下で、レジストパターンの寸法値を算出す
る。このときも、マスクバイアスのみを変化させ、シミ
ュレーションパラメータや露光量は変化しない。
き、マスクバイアス“+20nm”のとき、並びにマス
クバイアス“−20nm”のときそれぞれの、レジスト
パターンの寸法値が求められる。
ミュレーションを終えた、と判断した場合(YES.)
には、露光マスクの測長に最適な箇所を抽出する工程に
入る。
発明では、“MEF(Mask CDdeviation Enhancement
Factor )”を利用する。“MEF”は、露光マスク
のパターン寸法のばらつきが、ウェーハに形成されたパ
ターン寸法に与える影響を定量化するファクタである。
“MEF”は、下記の文献に開示されている。“Electr
ical Characterization of Across-field Lithografic
Performance for 256 M bit DRAM Technologies”, Pr
oc. SPIE in Symposium Photomask and X-Ray Mask Tec
hnology II, Hideo Yoshikawa, Editor, Vol.2512,pp.2
18-225,1995.(J. Iba, K. Hashimoto, R. Ferguson,
T. Yanagisawa andD. Samuels)図3は、“MEF”を説
明するための図である。
ピッチが一定の条件における、露光マスクの寸法変動
(ΔLm)とレジストの寸法変動(ΔLr)との傾き
(ΔLr/ΔLm)として定義される。MEFは露光条
件、設計寸法、パターンレイアウト、レジスト条件等に
依存する。
ターン寸法のばらつきは、“MEF”を乗じることによ
り、レジストのパターン寸法のばらつきとなる。即ち
“MEF>1”のとき、レジストのパターン寸法のばら
つきは、露光マスクのパターン寸法のばらつきよりも、
エンハンスされることになる。この“MEF”を利用す
れば、露光マスクのパターンの中で、その寸法のばらつ
きが、レジスト寸法のばらつきをエンハンスさせる箇所
を知ることができる。つまり、露光マスクのパターン寸
法のばらつきを、より厳しく管理すべき箇所を特定でき
る。
は、工程ST.9において、CADレイアウトの全ての
パターンにおける“MEF”を算出する。工程ST.9
では、“MEF”を、レジストパターンの線幅寸法(Δ
CDresist)/CADレイアウトパターンの線幅寸法(Δ
CDmask)と定義して算出する(CD:Critical Dimension
) 。
F”を、CADレイアウト上に分布図として示した図で
ある。図4に示すように、“MEF”は、CADレイア
ウト上で均一に現われるのでなく、様々な値で現われ
る。“MEF”が大きい箇所は、CADレイアウトパタ
ーンの寸法ばらつきが、レジストパターンの寸法ばらつ
きをエンハンスさせる箇所である。即ち、露光マスクの
パターン寸法のばらつきを、より厳しく管理すべき箇所
である。
イアウトパターンの中から、比較的“MEF”が大きい
箇所を抽出する。この第1の実施形態では、“MEF”
が大きいか小さいかを判断するための基準値を1.5に
設定した。そして、図4に示すように、“MEF”が
1.5以上となる箇所A、Bを、“MEF”が大きい箇
所として抽出した。
た箇所A、Bを、露光マスクの寸法を測るための測長箇
所に指定する。このような第1の実施形態に係る露光マ
スクの検査方法であると、(1) CADレイアウトパ
ターンの“MEF”を算出し、(2) CADレイアウ
トパターンの中から、“MEF”が大きい箇所を抽出
し、(3) 抽出された“MEF”が大きい箇所を、露
光マスクの寸法を測る測長箇所に指定する。
あると、露光マスクの寸法を厳しく管理すべき箇所を、
測長箇所に指定できる。よって、露光マスクの面内寸法
の規格保証を、真に保証すべき箇所の寸法によって行う
ことが可能となる。
は、露光エリア内から選ばれる。このため、露光マスク
の面内寸法の規格保証を、実際にデバイスとして機能す
る露光エリア内のパターンの測長することで行える。よ
って、露光マスクの面内寸法の規格保証の精度は、デバ
イスとして機能しないカーフ部に形成された測長用パタ
ーンの寸法を測長する場合に比べて、より向上させるこ
とができる。
は“MEF”が大きいか小さいかを判断するために、あ
る基準値(具体的には1.5)を設定し、“MEF”と
基準値とを比較し、“MEF”が大きいか小さいかを判
断した。しかし、“MEF”が大きいか小さいかを判断
する方式は、設定した基準値と比較する方式ばかりでな
く、他の方式に変更することが可能である。
いか小さいかを判断する、他の方式に関する。図5は、
この発明の第2の実施形態に係る露光マスクの検査方法
を示す流れ図、図6はCADレイアウトに得た“ME
F”の分布を示す図である。
説明した工程ST.1〜工程ST.9にしたがって、C
ADレイアウトパターンの“MEF”を算出する。次
に、工程ST.12において、パターンを“MEF”毎
のグループに分類する。第3の実施形態では回路パター
ンを“MEF”の値によって、いくつかのグループに分
類する。具体的には、図6に示すように、 GROUP.1: 1.5 ≦ MEF GROUP.2: 1.4 ≦ MEF < 1.5 GROUP.3: 1.3 ≦ MEF < 1.4 GROUP.4: MEF < 1.3 の4つのグループに分類した。
ループの中で、“MEF”が最も大きいグループを測長
箇所に指定する。即ち、GROUP.1を測長箇所に指定す
る。図6においては、GROUP.1に含まれる箇所A、Bが
測長箇所に指定される。
CADレイアウトパターンの“MEF”を算出し、
(2) CADレイアウトパターンを“MEF”毎のグ
ループに分類し、(3) “MEF”が最も大きいグル
ープを、露光マスクの寸法を測る測長箇所に指定する。
1の実施形態と同様に露光マスクの寸法を厳しく管理す
べき箇所を、測長箇所に指定できる。よって、第1の実
施形態と同様の効果を得ることができる。
ウトパターンを“MEF”毎のグループに分類し、“M
EF”が最も大きいグループを測長箇所に指定する。こ
のため、“MEF”が大きいか小さいかを判断する基準
値を設定する必要がない。
予測が困難で、“MEF”が大きいか小さいかを判断す
る基準値を、あらかじめ設定しにくいような露光マスク
の検査に、特に有効である。
形態で用いた露光マスクは、素子分離パターン形成用で
あった。
成用の露光マスクばかりでなく、半導体集積回路装置の
製造に使用する露光マスクであれば、如何なるものにも
適用することができる。半導体集積回路装置の製造に使
用する露光マスクとしては、ゲートパターン形成用の露
光マスク、配線パターン形成用の露光マスク、コンタク
ト/スルーホール/ヴィア開口パターン用の露光マス
ク、不純物イオンを注入するための窓パターン用の露光
マスクを挙げることができる。
CADレイアウトを示す図、図8は、第2の実施形態に
より説明した方法によって、図7に示すCADレイアウ
トに得た“MEF”の分布を示す図である。
所A、B、Cが測長箇所に指定される。このように、こ
の発明に係る露光マスクの検査方法は、半導体集積回路
装置の製造に使用する露光マスクであれば、如何なるも
のにも適用することができる。
形態では“MEF”の算出を、CADレイアウトの全て
のパターンに対して行ったが、“MEF”の算出は、C
ADレイアウトの特定のパターンに対してのみ行うこと
も可能である。
分離領域パターン(Field Area:以下“FA”)上と、
素子領域パターン(Active Area :以下“AA”)上と
に分類されるものである。ゲートパターンのうち、“F
A”上パターンと重なる部分は配線として機能し、“A
A”上パターンと重なる部分はトランジスタのゲートと
して機能する。トランジスタのゲートとして機能する
“AA”上のゲートパターンは、寸法の制御を、特に厳
しく管理する必要がある。ゲートパターンの線幅寸法
は、トランジスタの特性に直接影響するからである。
ンのうち、“AA”パターンと重なるパターンを“ME
F”を算出するパターンに特定し、特定したパターンの
“MEF”を算出する。
る露光マスクの検査方法を示す流れ図、図11はCAD
レイアウトに得た“MEF”の分布を示す図である。図
10に示すように、第1の実施形態により説明した工程
ST.1〜工程ST.8にしたがって、光学シミュレー
ションを行う。
F”を算出するパターンを特定する。即ち、図9に示し
たように、ゲートパターンのうち、“AA”パターンと
重なるパターンを“MEF”を算出するパターンに特定
する。
パターンの“MEF”を算出する。次に、工程ST.1
6において、特定したパターンの中から、比較的“ME
F”が大きい箇所を抽出する。この第4の実施形態で
は、“MEF”が大きいか小さいかを判断するための基
準値を、第1の実施形態と同様に1.5に設定した。そ
して、図11に示すように、“MEF”が1.5以上と
なる箇所A、B、Cを、“MEF”が大きい箇所として
抽出した。
た箇所A、B、Cを、露光マスクの寸法を測るための測
長箇所に指定する。このような第4の実施形態に係る露
光マスクの検査方法であると、(1) CADレイアウ
トパターンの中から、“MEF”を算出するパターンを
特定し、(2) 特定されたパターンの“MEF”を算
出し、(3) 特定されたパターンの中から、“ME
F”が大きい箇所を抽出し、(4) 抽出された“ME
F”が大きい箇所を、露光マスクの寸法を測る測長箇所
に指定する。
1の実施形態と同様に露光マスクの寸法を厳しく管理す
べき箇所を、測長箇所に指定できる。よって、第1の実
施形態と同様の効果を得ることができる。
算出する箇所を、第1の実施形態に比べて減らすことが
でき、“MEF”を算出するための演算時間を短縮でき
る。なお、この第4の実施形態は、測長箇所を、第1の
実施形態により説明した方法にしたがって選んだが、第
2の実施形態とにより説明した方法にしたがって選ぶよ
うにしても良い。
スクのCADレイアウトを示す図、図12(B)は実際
の露光マスクを示す図である。
ウトでは、パターンのコーナーcが直角に描かれる。こ
れに対し、図12(B)に示すように、実際の露光マス
クでは、パターンのコーナーcは直角とならない。実際
の露光マスクのパターンは、半導体集積回路装置と同様
に、リソグラフィ法を用いて製造されるためである。
用して光学シミュレーションを行うと、コーナーcにお
いては光の回折や干渉等が発生するので、光学像は、C
ADレイアウトから大きくはずれることになる。このた
め、図12(C)に示すように、特にコーナーcが含ま
れる領域10においてMEFが大と判断され、領域10
が、数多く測長箇所に選ばれてしまう可能性がある。
施形態である。図13(A)はこの発明の第5の実施形
態に係るCADレイアウトを示す図である。
施形態では、CADレイアウトのコーナーcを、実際の
露光マスクのパターンに合致するように補正する。この
ように、CADレイアウトのコーナーcを、実際の露光
マスクのパターンに合致するように補正することで、図
13(B)に示すように、特にコーナーcが含まれる領
域10においても、シミュレーションに得た光学像がC
ADレイアウトから大きく外れることがなくなる。よっ
て、領域10が、測長箇所に数多く選ばれてしまう事情
を解消することができる。
形態では測長箇所の数を規定していない。測長箇所の数
は特に規定しないことは、開発段階の製品や、研究段階
の最先端のデバイスに使用する露光マスクには有効であ
る。これらの製品、デバイスを製造するための露光マス
クには、極めて高い寸法精度が要求されるからである。
露光マスクの寸法精度は、測長箇所が多いほど高まる。
階のデバイスに使用する露光マスクに対し、量産段階の
製品に使用する露光マスクには、高い寸法精度のみなら
ず、高いスループットも要求される。露光マスクは消耗
品であり、絶えず量産工場に供給され続けなければなら
ない。測長箇所をむやみに増やすと、検査に要する時間
が長くなり、スループットが悪くなる。
ることも、特に量産製品に使用する露光マスクにおいて
は有効である。第6の実施形態は、測長箇所の数を規定
する一例である。
る露光マスクの検査方法を示す流れ図である。図14に
示すように、第1の実施形態により説明した工程ST.
1〜工程ST.9にしたがって、CADレイアウトパタ
ーンの“MEF”を算出する。
に番号を“MEF”が大きい順に付与する。次に、工程
ST.19において、測長箇所設定数以内で番号順に測
長箇所に指定する。この第6の実施形態においては、測
長箇所設定数を20点とした。
1の実施形態と同様に露光マスクの寸法を厳しく管理す
べき箇所を、測長箇所に指定できる。よって、第1の実
施形態と同様の効果を得ることができる。
で、“MEF”が大きい順に測長箇所に指定する。この
ため、第6の実施形態では、測長箇所の数が限られてい
た場合でも、限られた数以内で、最適な測長箇所を指定
することができる。
形態では測長箇所の露光マスク面内における位置は、規
定されない。現在のLSIでは、だいたい同じような寸
法のトランジスタがチップの全体にほぼ均等に存在して
おり、“MEF”が大きい箇所は露光マスク面内でほぼ
均等に現れることが、ふつうである。
ジスタが1つのチップに集積される可能性が高い。しか
も、多様な寸法のトランジスタがチップに集積されるだ
けでなく、ある特定の寸法を持つトランジスタが、チッ
プの一部分に局所的に配置される可能性がある。即ち、
システムLSIである。
れるロジック系の回路、DRAMに代表されるメモリ系
の回路が1チップに集積される。このようなシステムL
SIでは“MEF”の大きい箇所が、DRAMブロック
に集中したり、あるいはプロセッサブロックに集中した
りすることも充分に想定される。このような現象が発生
すると、測長箇所が、露光マスクの一部分に局所的に集
中する。測長箇所が、局所的に集中すると、露光マスク
の寸法保証は、局所的な部分の測長のみで行われること
になる。このため、露光マスクの保証精度の面内均一性
が損なわれる可能性がある。
の面内均一性を向上させることを目的とする。図15
は、この発明の第7の実施形態に係る露光マスクの検査
方法を示す流れ図である。
り説明した工程ST.1〜工程ST.9にしたがって、
CADレイアウトパターンの“MEF”を算出する。次
に、工程ST.20において、CADレイアウトを平面
的な複数のブロックに分割する。
る。図16に示すように、ブロック分割の一例は、CA
Dレイアウトを平面的に8分割(BLOCK.1〜BLOCK.8)
する。
ク(BLOCK.1〜BLOCK.8)毎に、“MEF”が大きい箇
所を抽出する。次に、工程ST.22において、各ブロ
ック(BLOCK.1〜BLOCK.8)毎に、“MEF”が大きい
箇所を測長箇所に指定する。
1の実施形態と同様に露光マスクの寸法を厳しく管理す
べき箇所を、測長箇所に指定できる。よって、第1の実
施形態と同様の効果を得ることができる。
(BLOCK.1〜BLOCK.8)毎に、測長箇所が指定されるの
で、測長箇所が露光マスクの一部分に集中しない。よっ
て、第7の実施形態は、露光マスクの保証精度の面内均
一性を向上させることができる。
施形態と組み合わせて実施することができる。 [第8の実施形態]上記第7の実施形態では、CADレ
イアウトを複数のブロックに分割する際、単純に8分割
した。しかし、ブロック分割の方式は、回路ブロック毎
に分割しても良い。
分割の他の例を示す図である。図17に示すように、C
ADレイアウトを、回路ブロック毎に分割する。即ち、
BLOCK.EEPROM、BLOCK.DRAM、BLOCK.LOGIC 、BLOCK.SRAM
に、ブロック分割する。
の他、配線チャネルにもブロックを設定した(BLOCK.CH
ANNEL(I)、BLOCK.CHANNEL(II) )。配線チャネルに対し
てブロックを設定する必要は特にないが、ブロックは、
回路ブロックに対して設定するばかりでなく、配線チャ
ネルに対して設定することも可能である。
1の実施形態と同様に露光マスクの寸法を厳しく管理す
べき箇所を、測長箇所に指定できる。よって、第1の実
施形態と同様の効果を得ることができる。
と同様に、測長箇所が露光マスクの一部分に集中する事
情を解消できるので、露光マスクの保証精度の面内均一
性を向上させることができる。
施形態と組み合わせて実施することができる。 [第9の実施形態]上記第1〜第8の実施形態により説
明した、この発明に係る露光マスクの検査方法は、コン
ピュータプログラム化し、フロッピディスク、コンパク
トディスク等のコンピュータにより読み取り可能な記録
媒体に記録することができる。
マスクの検査方法がプログラム化されて記録された記録
媒体1は、シミュレータ(コンピュータ)2にセットさ
れる。シミュレータ2は、セットされた記録媒体1か
ら、プログラムを読み取る。そして、シミュレータ2
は、読み取ったプログラムにしたがって、(1) CA
Dレイアウトパターンの“MEF”の算出を実行し、
(2) CADレイアウトパターンの中から、“ME
F”が大きい箇所の抽出を実行する。
ら、露光マスクの寸法を測長するのに最適な測長箇所が
探索される。そして、(3) 抽出された“MEF”が
大きい箇所を、露光マスクの寸法を測る測長箇所の候補
に指定する。
の一例を説明する。なお、プログラムの一例は、第1の
実施形態により説明した検査方法をしたがって説明する
が、記録媒体2には、第2〜第8の実施形態にしたがっ
たプログラムを記録できることはもちろんである。
るプログラムを示す流れ図である。まず、図19に示よ
うに、手順ST.31において、シミュレータ2へのC
ADレイアウト(マスクパターン)の入力を許可する。
ータ2へのシミュレーションパラメータの入力を許可す
る。次に、手順ST.33において、露光量の設定を許
可する。
ュレーション回数の設定を許可する。次に、手順ST.
35において、光学シミュレーションを実行する。
パターンの寸法値の算出を実行する。次に、手順ST.
37において、光学シミュレーション回数が、手順S
T.34で設定された光学シミュレーション回数になっ
たか否かを判断する。NO.の場合には、手順ST.3
8に進み、マスクバイアスの変更を実行する。YES.
の場合には、手順ST.39に進み、MEFの算出を実
行する。
40において、MEFが大きい箇所の抽出を実行する。
次に、手順ST.41において、MEFが大きい箇所を
測長箇所の候補に指定する。このような手順を含む測長
箇所を探索するプログラムによれば、第1の実施形態に
より説明した検査方法を実行することができる。
ば、ランダムな回路パターンを持つ半導体集積回路装置
の露光マスクであっても、露光マスクの面内寸法の規格
保証を、真に保証すべき箇所の寸法によって行うことが
でき、かつ露光エリアでのパターン寸法のモニタも可能
とする露光マスクの検査方法を提供できる。
スクの検査方法を示す流れ図。
図、図2(B)はシミュレーションにより得たレジスト
パターンの輪郭を示す図。
CADレイアウト上に得たMEFの分布を示す分布図。
スクの検査方法を示す流れ図。
CADレイアウト上に得たMEFの分布を示す分布図。
ADレイアウトを示す図。
CADレイアウト上に得たMEFの分布を示す分布図。
を示す図。
光マスクの検査方法を示す流れ図。
ってCADレイアウト上に得たMEFの分布を示す分布
図。
トを示す図、図12(B)は実際の露光マスクを示す
図、図12(C)はCADレイアウトと光学像との関係
を示す図。
係る露光マスクのCADレイアウトを示す図、図13
(B)はこの発明の第5の実施形態に係るCADレイア
ウトと光学像との関係を示す図。
光マスクの検査方法を示す流れ図。
光マスクの検査方法を示す流れ図。
れるブロック分割を示す図。
れるブロック分割を示す図。
れる記録媒体とシミュレータとを示す図。
長箇所を探索するプログラムの流れ図。
Claims (10)
- 【請求項1】 露光マスクの寸法変動とレジストの寸法
変動との相関曲線の傾きを算出する工程と、 前記相関曲線の傾きが大きい箇所を抽出する工程と、 前記抽出された相関曲線の傾きが大きい箇所から、前記
露光マスクの寸法を測長する測長箇所を選ぶ工程とを具
備することを特徴とする露光マスクの検査方法。 - 【請求項2】 前記測長箇所は、前記相関曲線の傾きが
大きい順に選ばれることを特徴とする請求項1に記載の
露光マスクの検査方法。 - 【請求項3】 前記相関曲線の傾きが大きい箇所を抽出
する工程は、前記相関曲線の傾きを所定範囲毎のグルー
プに分類する工程を含むことを特徴とする請求項1に記
載の露光マスクの検査方法。 - 【請求項4】 前記測長箇所には、前記相関曲線の傾き
が最も大きいグループが選ばれることを特徴とする請求
項3に記載の露光マスクの検査方法。 - 【請求項5】 前記相関曲線の傾きが大きい箇所を抽出
する工程は、前記露光マスクを平面的な複数のブロック
に分割する工程を含むことを特徴とする請求項1に記載
の露光マスクの検査方法。 - 【請求項6】 前記測長箇所は、前記ブロック毎に選ば
れることを特徴とする請求項5に記載の露光マスクの検
査方法。 - 【請求項7】 前記相関曲線の傾きが1.5以上となる
箇所を、前記相関曲線の傾きが大きい箇所として抽出す
ることを特徴とする請求項1乃至請求項6いずれか一項
に記載の露光マスクの検査方法。 - 【請求項8】 露光マスクの寸法変動とレジストの寸法
変動との相関曲線の傾きは、光学シミュレーションを用
いて算出することを特徴とする請求項1乃至請求項7い
ずれか一項に記載の露光マスクの検査方法。 - 【請求項9】 前記光学シミュレーションに使用する露
光マスクのCADレイアウトのパターンは、そのコーナ
ー部が実際の露光マスクのパターンに合致するように補
正されることを特徴とする請求項8に記載の露光マスク
の検査方法。 - 【請求項10】 露光マスクの寸法を測長するのに最適
な測長箇所を探索するプログラムを記録した機械的に読
み取り可能な記録媒体であって、 露光マスクの寸法変動とレジストの寸法変動との相関曲
線の傾きの算出する手順と、 前記相関曲線の傾きが大きい箇所の抽出する手順と、 前記抽出された相関曲線の傾きが大きい箇所を前記露光
マスクの寸法を測長する測長箇所の候補に指定する手順
とを実行するプログラムを記録した機械的に読み取り可
能な記録媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24986798A JP3535390B2 (ja) | 1998-09-03 | 1998-09-03 | 露光マスクの検査方法および測長箇所を探索するプログラムを記録した記録媒体 |
US09/389,090 US6334209B1 (en) | 1998-09-03 | 1999-09-02 | Method for exposure-mask inspection and recording medium on which a program for searching for portions to be measured is recorded |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24986798A JP3535390B2 (ja) | 1998-09-03 | 1998-09-03 | 露光マスクの検査方法および測長箇所を探索するプログラムを記録した記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000081697A JP2000081697A (ja) | 2000-03-21 |
JP3535390B2 true JP3535390B2 (ja) | 2004-06-07 |
Family
ID=17199379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24986798A Expired - Fee Related JP3535390B2 (ja) | 1998-09-03 | 1998-09-03 | 露光マスクの検査方法および測長箇所を探索するプログラムを記録した記録媒体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6334209B1 (ja) |
JP (1) | JP3535390B2 (ja) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3977544B2 (ja) * | 1999-03-12 | 2007-09-19 | 株式会社東芝 | 半導体装置の回路設計方法およびプログラム記憶媒体 |
US6625800B1 (en) * | 1999-12-30 | 2003-09-23 | Intel Corporation | Method and apparatus for physical image based inspection system |
JP2001210580A (ja) * | 2000-01-28 | 2001-08-03 | Mitsubishi Electric Corp | 半導体装置およびその製造方法ならびに半導体製造システム |
US7120285B1 (en) | 2000-02-29 | 2006-10-10 | Advanced Micro Devices, Inc. | Method for evaluation of reticle image using aerial image simulator |
US6351684B1 (en) * | 2000-09-19 | 2002-02-26 | Advanced Micro Devices, Inc. | Mask identification database server |
JP3678133B2 (ja) * | 2000-10-30 | 2005-08-03 | 株式会社日立製作所 | 検査システムおよび半導体デバイスの製造方法 |
JP2002174890A (ja) * | 2000-12-07 | 2002-06-21 | Hitachi Ltd | 半導体集積回路の製造方法 |
US6873720B2 (en) * | 2001-03-20 | 2005-03-29 | Synopsys, Inc. | System and method of providing mask defect printability analysis |
US6925202B2 (en) | 2001-03-20 | 2005-08-02 | Synopsys, Inc. | System and method of providing mask quality control |
US6560766B2 (en) | 2001-07-26 | 2003-05-06 | Numerical Technologies, Inc. | Method and apparatus for analyzing a layout using an instance-based representation |
US6721928B2 (en) | 2001-07-26 | 2004-04-13 | Numerical Technologies, Inc. | Verification utilizing instance-based hierarchy management |
US7014955B2 (en) | 2001-08-28 | 2006-03-21 | Synopsys, Inc. | System and method for indentifying dummy features on a mask layer |
US6976240B2 (en) * | 2001-11-14 | 2005-12-13 | Synopsys Inc. | Simulation using design geometry information |
JP2003188074A (ja) * | 2001-12-18 | 2003-07-04 | Seiko Instruments Inc | ウエハパターン転写形状のcad管理装置 |
US6721939B2 (en) * | 2002-02-19 | 2004-04-13 | Taiwan Semiconductor Manufacturing Co., Ltd | Electron beam shot linearity monitoring |
JP3708058B2 (ja) * | 2002-02-28 | 2005-10-19 | 株式会社東芝 | フォトマスクの製造方法およびそのフォトマスクを用いた半導体装置の製造方法 |
US7035446B2 (en) | 2002-05-22 | 2006-04-25 | Lsi Logic Corporation | Quality measurement of an aerial image |
US7092110B2 (en) * | 2002-07-25 | 2006-08-15 | Timbre Technologies, Inc. | Optimized model and parameter selection for optical metrology |
US7330279B2 (en) * | 2002-07-25 | 2008-02-12 | Timbre Technologies, Inc. | Model and parameter selection for optical metrology |
US6775818B2 (en) * | 2002-08-20 | 2004-08-10 | Lsi Logic Corporation | Device parameter and gate performance simulation based on wafer image prediction |
US7043071B2 (en) * | 2002-09-13 | 2006-05-09 | Synopsys, Inc. | Soft defect printability simulation and analysis for masks |
JP2004157475A (ja) | 2002-11-08 | 2004-06-03 | Toshiba Corp | 集積回路のパターン設計方法、露光マスクの作成方法、露光マスク、および集積回路装置の製造方法 |
JP3825744B2 (ja) | 2002-12-02 | 2006-09-27 | 株式会社東芝 | フォトマスクの製造方法及び半導体装置の製造方法 |
US6934929B2 (en) * | 2003-01-13 | 2005-08-23 | Lsi Logic Corporation | Method for improving OPC modeling |
JP3959383B2 (ja) * | 2003-10-17 | 2007-08-15 | 株式会社東芝 | 露光装置補正システム、露光装置補正方法及び半導体装置製造方法 |
JP4266189B2 (ja) * | 2004-07-09 | 2009-05-20 | 株式会社東芝 | 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム |
JP2006058464A (ja) * | 2004-08-18 | 2006-03-02 | Toshiba Corp | パタン計測方法、パタン計測装置、フォトマスクの製造方法およびプログラム |
US7119398B1 (en) * | 2004-12-22 | 2006-10-10 | Actel Corporation | Power-up and power-down circuit for system-on-a-chip integrated circuit |
JP2006189724A (ja) * | 2005-01-07 | 2006-07-20 | Toshiba Corp | パターン抽出システム、測定ポイント抽出方法、パターン抽出方法及びパターン抽出プログラム |
US7200257B2 (en) * | 2005-05-05 | 2007-04-03 | International Business Machines Corporation | Structure and methodology for fabrication and inspection of photomasks |
US7355728B2 (en) * | 2005-06-16 | 2008-04-08 | Timbre Technologies, Inc. | Optical metrology model optimization for repetitive structures |
KR100673014B1 (ko) | 2005-10-28 | 2007-01-24 | 삼성전자주식회사 | 포토 마스크의 제조 방법 |
US7807323B2 (en) | 2006-04-11 | 2010-10-05 | Kabushiki Kaisha Toshiba | Exposure condition setting method, semiconductor device manufacturing method, and exposure condition setting program |
JP2010164849A (ja) * | 2009-01-16 | 2010-07-29 | Toshiba Corp | パターンデータ作成方法およびパターンデータ作成プログラム |
JP5066122B2 (ja) | 2009-03-23 | 2012-11-07 | 株式会社東芝 | パターン形成方法 |
US8860141B2 (en) | 2012-01-06 | 2014-10-14 | International Business Machines Corporation | Layout to minimize FET variation in small dimension photolithography |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3631772A (en) * | 1969-07-09 | 1972-01-04 | Bell Telephone Labor Inc | Method and apparatus for characterizing photoresist |
US3790280A (en) * | 1972-05-03 | 1974-02-05 | Western Electric Co | Spatial filtering system utilizing compensating elements |
US3743423A (en) * | 1972-05-03 | 1973-07-03 | Westinghouse Electric Corp | Intensity spatial filter having uniformly spaced filter elements |
US3819376A (en) * | 1972-10-25 | 1974-06-25 | Polaroid Corp | Sensitometric modification by pre-exposure |
US4639587A (en) * | 1984-02-22 | 1987-01-27 | Kla Instruments Corporation | Automatic focusing system for a microscope |
US4965842A (en) * | 1986-07-22 | 1990-10-23 | Schlumberger Technologies, Inc. | Method and apparatus for measuring feature dimensions using controlled dark-field illumination |
US5124927A (en) * | 1990-03-02 | 1992-06-23 | International Business Machines Corp. | Latent-image control of lithography tools |
JPH04269750A (ja) * | 1990-12-05 | 1992-09-25 | American Teleph & Telegr Co <Att> | 離隔特徴をフォトレジスト層に印刷する方法 |
DE69208413T2 (de) * | 1991-08-22 | 1996-11-14 | Kla Instr Corp | Gerät zur automatischen Prüfung von Photomaske |
EP0568478A1 (en) * | 1992-04-29 | 1993-11-03 | International Business Machines Corporation | Darkfield alignment system using a confocal spatial filter |
US5789118A (en) * | 1992-08-21 | 1998-08-04 | Intel Corporation | Method and apparatus for precision determination of phase-shift in a phase-shifted reticle |
JP2500423B2 (ja) * | 1993-02-17 | 1996-05-29 | 日本電気株式会社 | 位相シフトマスクの検査方法 |
JP3539652B2 (ja) * | 1996-08-28 | 2004-07-07 | シャープ株式会社 | フォトマスクの製造方法 |
US5913102A (en) * | 1997-03-20 | 1999-06-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming patterned photoresist layers with enhanced critical dimension uniformity |
-
1998
- 1998-09-03 JP JP24986798A patent/JP3535390B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-02 US US09/389,090 patent/US6334209B1/en not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
Alfred K. Wong et al,Lithographic Effects of Mask Critical Dimension Error,Proceedings of SPIE. Optical Microlithography XI ,米国,SPIE,1998年 2月25日,Volume3334,106−116 |
Also Published As
Publication number | Publication date |
---|---|
JP2000081697A (ja) | 2000-03-21 |
US6334209B1 (en) | 2001-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3535390B2 (ja) | 露光マスクの検査方法および測長箇所を探索するプログラムを記録した記録媒体 | |
US7987435B2 (en) | Pattern verification method, program thereof, and manufacturing method of semiconductor device | |
US6691297B1 (en) | Method for planning layout for LSI pattern, method for forming LSI pattern and method for generating mask data for LSI | |
US6128067A (en) | Correcting method and correcting system for mask pattern | |
US7784020B2 (en) | Semiconductor circuit pattern design method for manufacturing semiconductor device or liquid crystal display device | |
KR100257710B1 (ko) | 리소그라피 공정의 시물레이션 방법 | |
US6787459B2 (en) | Method for fabricating a semiconductor device | |
TWI411055B (zh) | 設計及使用重疊量測中的微靶材之方法及設備 | |
US7473495B2 (en) | Method of creating predictive model, method of managing process steps, method of manufacturing semiconductor device, method of manufacturing photo mask, and computer program product | |
US20030115569A1 (en) | Method and system for optical proximity correction | |
JP5147167B2 (ja) | 決定方法及びプログラム | |
KR20130087623A (ko) | 레티클 레이아웃용 메트롤로지 타깃 구조 디자인을 생성하기 위한 컴퓨터 구현방법, 전송매체, 및 시스템 | |
US7797068B2 (en) | Defect probability calculating method and semiconductor device manufacturing method | |
US20160217240A1 (en) | Methodology Of Incorporating Wafer Physical Measurement With Digital Simulation For Improving Semiconductor Device Fabrication | |
JP2006148116A (ja) | シャロー・トレンチ・アイソレーションの応力効果および光学的近接効果を相殺することによって半導体デバイスを製造する方法 | |
JP2002148779A (ja) | マスクパターン補正方法、フォトマスク及びマスクパターン補正方法プログラムを格納したコンピュータ読み取り可能な記録媒体 | |
US10445452B2 (en) | Simulation-assisted wafer rework determination | |
WO2004104700A1 (ja) | パターン寸法補正装置及び方法、フォトマスク及び試験用フォトマスク | |
US20060282249A1 (en) | Circuit simulation method and circuit simulation apparatus | |
JP2006023873A (ja) | 半導体集積回路の設計方法、その設計支援装置及び遅延ライブラリ | |
US20060039596A1 (en) | Pattern measuring method, pattern measuring apparatus, photo mask manufacturing method, semiconductor device manufacturing method, and computer program product | |
US8086973B2 (en) | Pattern management method and pattern management program | |
JP2007079517A (ja) | パターン作成方法、パターン作成プログラム及び半導体装置の製造方法 | |
US20090239177A1 (en) | Mask pattern data generation method, mask manufacturing method, semiconductor device manufacturing method, and pattern data generation program | |
JP2009170839A (ja) | マスクパターンデータ作成方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040311 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |