JP3518738B2 - Signal processing device - Google Patents
Signal processing deviceInfo
- Publication number
- JP3518738B2 JP3518738B2 JP31963099A JP31963099A JP3518738B2 JP 3518738 B2 JP3518738 B2 JP 3518738B2 JP 31963099 A JP31963099 A JP 31963099A JP 31963099 A JP31963099 A JP 31963099A JP 3518738 B2 JP3518738 B2 JP 3518738B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- input
- signal processing
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Studio Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、画像を拡大もしく
は縮小する拡大縮小装置等の信号処理装置に係り、特
に、信号処理の対象とされている信号を複数相化して処
理する信号処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal processing device such as an enlarging / reducing device for enlarging or reducing an image, and more particularly to a signal processing device for converting a signal to be signal processed into a plurality of phases. .
【0002】[0002]
【従来の技術】テレビジョン受像機やプロジェクタ装置
等の画像表示装置においては、画素密度変換によって画
像を拡大もしくは縮小して表示するため、フィルタ演算
回路による拡大縮小装置が用いられている。2. Description of the Related Art In an image display device such as a television receiver or a projector device, an enlargement / reduction device using a filter calculation circuit is used in order to enlarge or reduce an image by pixel density conversion.
【0003】一例としてパーソナルコンピュータ信号
(以下、パソコン信号)のような映像信号では、そのサ
ンプリングレート(周波数)がますます高くなる傾向に
あり、高解像度化が進んでいる。パソコン信号のサンプ
リングレートは、UXGAでは200MHz程度、QX
GAでは320MHz程度である。例えば320MHz
のパソコン信号を拡大縮小装置によって信号処理する場
合、その高周波の信号を連続的に処理することができる
デバイス技術は現状のところ存在しない。従って、入力
信号を複数相化してレートを下げる必要がある。QXG
Aであれば、4相化することにより1相当たり80MH
z程度となり、現状のデバイス技術で処理可能となる。As an example, a video signal such as a personal computer signal (hereinafter, personal computer signal) tends to have a higher sampling rate (frequency), and a higher resolution is being advanced. PC signal sampling rate is about 200MHz for UXGA, QX
In GA, it is about 320 MHz. 320MHz for example
In the case where the personal computer signal of (1) is processed by the scaling device, there is no device technology capable of continuously processing the high frequency signal. Therefore, it is necessary to convert the input signal into a plurality of phases to reduce the rate. QXG
If it is A, it becomes 80 MH per phase by making 4 phases
It becomes about z, and can be processed by the current device technology.
【0004】そこで、従来の拡大縮小装置(信号処理装
置)では、拡大縮小回路(信号処理回路)を並列に4つ
並べて設け、QXGAのような高周波の信号であれば、
入力信号を4相化して信号処理する。また、4相化して
処理する必要のない周波数の低い信号であれば、入力信
号を2相化するか、もしくは、単相のままで拡大縮小装
置に入力する。そして、2相の信号であれば、4つ拡大
縮小回路の内の2つのみを用いて信号処理し、単相の信
号であれば、4つ拡大縮小回路の内の1つのみを用いて
信号処理する。Therefore, in a conventional enlargement / reduction device (signal processing device), four enlargement / reduction circuits (signal processing circuits) are provided in parallel, and if a high-frequency signal such as QXGA is used,
The input signal is converted into four phases and processed. If the signal has a low frequency and is not required to be processed in four phases, the input signal is converted into two phases, or the input signal is input as it is to the scaling device. If it is a two-phase signal, signal processing is performed using only two of the four scaling circuits, and if it is a single-phase signal, only one of the four scaling circuits is used. Signal processing.
【0005】[0005]
【発明が解決しようとする課題】ところで、一般的に、
単相の信号は画像のサイズが小さく、相数が多くなるに
従って画像のサイズが大きくなる傾向にある。従って、
単相の信号から4相の信号までの全ての信号を扱う拡大
縮小装置においては、拡大縮小率を予め大きく設定して
おく必要がある。拡大率や縮小率を決めるパラメータは
デジタル値であるため、そのビット数や小数点精度には
限界があり、拡大縮小率を予め大きく設定しておくと、
拡大率や縮小率のステップが粗くならざるを得ない。そ
れゆえ、2相や単相の信号を扱ったとき、拡大率や縮小
率を細かく設定できず、正確な拡大縮小を行うことがで
きないという問題点があった。By the way, in general,
A single-phase signal has a small image size, and the image size tends to increase as the number of phases increases. Therefore,
In a scaling device that handles all signals from single-phase signals to four-phase signals, it is necessary to set the scaling ratio in advance. Since the parameter that determines the enlargement / reduction ratio is a digital value, there is a limit to the number of bits and decimal point precision, and if the enlargement / reduction ratio is set to a large value in advance,
There is no choice but to increase the steps of the expansion rate and reduction rate. Therefore, when a two-phase signal or a single-phase signal is handled, there is a problem in that the enlargement ratio and the reduction ratio cannot be set finely and accurate enlargement / reduction cannot be performed.
【0006】本発明はこのような問題点に鑑みなされた
ものであり、信号処理の対象とされている入力信号を最
大で4相化して処理することができる信号処理装置にお
いて、入力信号が2相や単相の場合でも精度よく効果的
に信号処理することができる信号処理装置を提供するこ
とを目的とする。The present invention has been made in view of the above problems, and in a signal processing device capable of processing an input signal, which is an object of signal processing, by converting the input signal into four phases at the maximum, the number of input signals is 2. An object of the present invention is to provide a signal processing device capable of accurately and effectively performing signal processing even in the case of a single phase or a single phase.
【0007】[0007]
【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、第1〜第4の信号処理回
路(21〜24)を備え、最大で4相の信号を信号処理
する信号処理装置において、入力信号として、単相,2
相,4相のいずれかの信号が入力され、単相の信号が入
力されたときには、その単相の信号を前記第1〜第4の
信号処理回路の全てに供給し、2相の信号が入力された
ときには、その2相の信号の内の一方を前記第1及び第
2の信号処理回路に供給すると共に、その2相の信号の
内の他方を前記第3及び第4の信号処理回路に供給し、
4相の信号が入力されたときには、その4相の信号をそ
れぞれ前記第1〜第4の信号処理回路に供給する選択手
段(1)を設けて構成したことを特徴とする信号処理装
置を提供するものである。In order to solve the above-mentioned problems of the prior art, the present invention is provided with first to fourth signal processing circuits (21 to 24) and outputs signals of maximum four phases. In a signal processing device for processing, a single phase, 2
When either one of the four-phase signal and the four-phase signal is input and the single-phase signal is input, the single-phase signal is supplied to all of the first to fourth signal processing circuits, and the two-phase signal is output. When input, one of the two-phase signals is supplied to the first and second signal processing circuits, and the other of the two-phase signals is supplied to the third and fourth signal processing circuits. Supply to
Provided is a signal processing device, characterized in that when a 4-phase signal is input, selection means (1) for supplying the 4-phase signal to each of the first to fourth signal processing circuits is provided. To do.
【0008】[0008]
【発明の実施の形態】以下、本発明の信号処理装置につ
いて、添付図面を参照して説明する。図1は本発明の信
号処理装置の一実施例を示すブロック図、図2〜図4は
本発明の信号処理装置を説明するための図である。BEST MODE FOR CARRYING OUT THE INVENTION A signal processing apparatus of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a block diagram showing an embodiment of the signal processing device of the present invention, and FIGS. 2 to 4 are diagrams for explaining the signal processing device of the present invention.
【0009】図1において、選択部1には、入力1〜4
の4つの入力信号が入力される。この入力1〜4は、4
相の信号であれば、それぞれの相の信号に対応するもの
である。2相の信号であれば、入力1〜4の内の2つ
(例えば、入力1,2)のみ、単相の信号であれば、入
力1〜4の内の1つ(例えば、入力1)のみを用いて信
号を入力する。図2において、(A)は単相の信号(位
相φ0)の例を、(B)は2相の信号(位相φ0,φ
1)の例を、(C)は4相の信号(位相φ0〜φ3)の
例を、(D)はクロックCLKを示している。D0,D
1,D2…は時間順に入力される画素データである。な
お、2相,4相のような複数相化は、原信号がアナログ
信号であればA/D変換器によって、原信号がデジタル
信号であれば分配器よって行われる。In FIG. 1, the selection unit 1 has inputs 1 to 4
4 input signals are input. This input 1 to 4 is 4
If it is a phase signal, it corresponds to each phase signal. For a two-phase signal, only two of the inputs 1 to 4 (for example, inputs 1 and 2), and for a single-phase signal, one of the inputs 1 to 4 (for example, input 1) Input the signal using only. In FIG. 2, (A) is an example of a single-phase signal (phase φ0), and (B) is a two-phase signal (phase φ0, φ).
1), (C) shows four-phase signals (phases φ0 to φ3), and (D) shows clock CLK. D0, D
1, D2 ... Are pixel data input in time order. It should be noted that multi-phase conversion such as 2-phase or 4-phase is performed by an A / D converter when the original signal is an analog signal and by a distributor when the original signal is a digital signal.
【0010】選択部1には入力信号が単相,2相,4相
であるかによって出力1〜4の4つの出力信号を異なら
せるよう選択信号が入力される。選択部1は入力信号が
単相,2相,4相であるかによって、表1に示すように
出力1〜4を決定する。A selection signal is input to the selection unit 1 so that the four output signals of the outputs 1 to 4 are different depending on whether the input signal is single phase, two phase, or four phase. The selection unit 1 determines the outputs 1 to 4 as shown in Table 1 depending on whether the input signal is single phase, 2-phase, or 4-phase.
【表1】 [Table 1]
【0011】即ち、表1より分かるように、入力信号が
単相(入力1のみ)であれば、その信号を出力1〜4の
全てに振り分け、入力信号が2相(入力1,2のみ)で
あれば、2相の内の一方である入力1を出力1,2に振
り分け、2相の内の他方である入力2を出力3,4に振
り分ける。入力信号が4相(入力1〜4)であれば、そ
のまま出力1〜4として出力する。That is, as can be seen from Table 1, if the input signal is a single phase (input 1 only), the signal is distributed to all the outputs 1 to 4 and the input signal is 2 phases (inputs 1 and 2 only). If so, the input 1 which is one of the two phases is distributed to the outputs 1 and 2, and the input 2 which is the other of the two phases is distributed to the outputs 3 and 4. If the input signal has four phases (inputs 1 to 4), it is directly output as outputs 1 to 4.
【0012】選択部1より出力1〜4として出力された
信号は、拡大縮小部2に入力される。拡大縮小部2に
は、拡大縮小回路21〜24からなる4つの拡大縮小回
路が並列的に設けられており、出力1〜4はそれぞれ拡
大縮小回路21〜24に入力される。このように、本発
明の信号処理装置では、入力信号が単相,2相,4相の
いずれの場合でも、4つの拡大縮小回路21〜24の全
てに信号が入力される。拡大縮小部2には、例えば3つ
の画像メモリ3が接続されていて、拡大縮小回路21〜
24は画像メモリ3をバッファとして用いつつ、入力さ
れた信号を拡大もしくは縮小する。3つの画像メモリ3
は、R,G,B信号に対応している。The signals output from the selection unit 1 as outputs 1 to 4 are input to the scaling unit 2. The enlarging / reducing unit 2 is provided with four enlarging / reducing circuits including enlarging / reducing circuits 21 to 24 in parallel, and outputs 1 to 4 are input to the enlarging / reducing circuits 21 to 24, respectively. As described above, in the signal processing device of the present invention, regardless of whether the input signal is a single phase, a two phase, or a four phase, the signal is input to all the four scaling circuits 21 to 24. For example, three image memories 3 are connected to the enlargement / reduction unit 2, and the enlargement / reduction circuit 21 to
Reference numeral 24 enlarges or reduces the input signal while using the image memory 3 as a buffer. Three image memories 3
Correspond to R, G, B signals.
【0013】拡大縮小部2によって拡大もしくは縮小さ
れた信号は表示ドライバ4に供給され、表示部5上に表
示される。表示部5は、陰極線管を用いた表示装置、マ
トリクス型表示装置、投射型表示装置等の各種の表示装
置である。The signal enlarged or reduced by the enlargement / reduction unit 2 is supplied to the display driver 4 and displayed on the display unit 5. The display unit 5 is various display devices such as a display device using a cathode ray tube, a matrix display device, and a projection display device.
【0014】図3は入力信号が単相である場合の動作を
示しており、図4は入力信号が2相である場合の動作を
示している。図3,図4において、(B)はクロックC
LKである。入力信号が単相であれば、入力信号が出力
1〜4の全てに振り分けられるので、図3(A)に示す
ように、位相φ0〜φ3は全て同じ信号となり、それぞ
れ拡大縮小回路21〜24によって拡大もしくは縮小処
理される。入力信号が2相であれば、2相の入力信号の
内の一方である入力1が出力1,2に振り分けられ、2
相の入力信号の内の他方である入力2が出力3,4に振
り分けられるので、図4(A)に示すように、位相φ
0,φ1が同じ信号、位相φ2,φ3が同じ信号とな
り、それぞれ拡大縮小回路21〜24によって拡大もし
くは縮小処理される。FIG. 3 shows the operation when the input signal has a single phase, and FIG. 4 shows the operation when the input signal has two phases. 3 and 4, (B) is a clock C
It is LK. If the input signal is a single phase, the input signal is distributed to all the outputs 1 to 4, so that as shown in FIG. 3 (A), the phases φ0 to φ3 are all the same signal, and the scaling circuits 21 to 24 respectively. Is enlarged or reduced by. If the input signal is two-phase, input 1 which is one of the two-phase input signals is distributed to outputs 1 and 2, and
Since the input 2 which is the other of the phase input signals is distributed to the outputs 3 and 4, as shown in FIG.
0 and .phi.1 are the same signal, and phases .phi.2 and .phi.3 are the same signal, which are enlarged or reduced by the enlargement / reduction circuits 21 to 24, respectively.
【0015】このように、単相の信号でも4相化して処
理することは、拡大縮小部2の入力段において予め4倍
にしていることと等価であり、2相の信号でも4相化し
て処理することは、拡大縮小部2の入力段において予め
2倍にしていることと等価である。即ち、単相,2相の
信号では、拡大縮小部2の入力段において予め拡大し、
拡大縮小回路21〜24でも拡大縮小されることとな
る。従って、単相の入力信号であれば1つの拡大縮小回
路のみ(拡大縮小回路21のみ)で拡大縮小し、2相の
入力信号であれば2つの拡大縮小回路のみ(拡大縮小回
路21,22のみ)で拡大縮小する従来のものと比較し
て、拡大縮小回路21〜24における拡大縮小率は小さ
くてよい。なお、4相の信号であれば、拡大縮小部2の
入力段においては1倍の拡大縮小であり、拡大縮小回路
21〜24のみでの拡大縮小となる。As described above, processing a single-phase signal into four phases is equivalent to quadrupling in advance in the input stage of the enlarging / reducing unit 2, and a two-phase signal is converted into four phases. Processing is equivalent to doubling in advance at the input stage of the scaling unit 2. That is, for a single-phase signal and a two-phase signal, the signal is expanded in advance at the input stage of the expansion / reduction unit 2,
The enlarging / reducing circuits 21 to 24 also perform enlarging / reducing. Therefore, if it is a single-phase input signal, only one scaling circuit (only scaling circuit 21) scales it, and if it is a two-phase input signal, only two scaling circuits (only scaling circuits 21 and 22). ), The enlargement / reduction rate in the enlargement / reduction circuits 21 to 24 may be smaller than that of the conventional one. In the case of a 4-phase signal, the input / output stage of the enlargement / reduction unit 2 performs the enlargement / reduction of 1 time, and only the enlargement / reduction circuits 21 to 24 are used.
【0016】本発明の構成によれば、拡大縮小回路21
〜24における拡大縮小率を、概ね0.5〜4倍程度に
収めることができる。従って、拡大縮小率を従来ほど大
きく設定しておく必要がないので、拡大率や縮小率のス
テップを細かくすることができる。それゆえ、2相や単
相の信号を扱ったときでも、拡大率や縮小率を細かく設
定することができ、正確な拡大縮小を行うことが可能と
なる。According to the configuration of the present invention, the scaling circuit 21.
The enlarging / reducing rate in 24 to 24 can be set to about 0.5 to 4 times. Therefore, since it is not necessary to set the enlargement / reduction rate to be larger than in the conventional case, the steps of the enlargement / reduction rate can be made fine. Therefore, even when a two-phase signal or a single-phase signal is handled, the enlargement ratio or reduction ratio can be set finely, and accurate enlargement / reduction can be performed.
【0017】[0017]
【発明の効果】以上詳細に説明したように、本発明の信
号処理装置は、入力信号として、単相,2相,4相のい
ずれかの信号が入力され、単相の信号が入力されたとき
には、その単相の信号を第1〜第4の信号処理回路の全
てに供給し、2相の信号が入力されたときには、その2
相の信号の内の一方を第1及び第2の信号処理回路に供
給すると共に、その2相の信号の内の他方を第3及び第
4の信号処理回路に供給し、4相の信号が入力されたと
きには、その4相の信号をそれぞれ第1〜第4の信号処
理回路に供給する選択手段を設けて構成したので、入力
信号が2相や単相の場合でも精度よく効果的に信号処理
することができる。As described above in detail, in the signal processing device of the present invention, a single-phase signal, a 2-phase signal, or a 4-phase signal is input as an input signal, and a single-phase signal is input. Sometimes, the single-phase signal is supplied to all of the first to fourth signal processing circuits, and when the two-phase signal is input,
One of the phase signals is supplied to the first and second signal processing circuits, and the other of the two phase signals is supplied to the third and fourth signal processing circuits. When the input signals are two-phase or single-phase, the signals are input to the first to fourth signal processing circuits, respectively. Can be processed.
【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図2】本発明を説明するための図である。FIG. 2 is a diagram for explaining the present invention.
【図3】本発明を説明するための図である。FIG. 3 is a diagram for explaining the present invention.
【図4】本発明を説明するための図である。FIG. 4 is a diagram for explaining the present invention.
1 選択部(選択手段) 2 拡大縮小部 3 画像メモリ 4 表示ドライバ 5 表示部 21〜24 拡大縮小回路(信号処理回路) 1 selection unit (selection means) 2 scaling section 3 image memory 4 Display driver 5 Display 21-24 Enlarging / reducing circuit (signal processing circuit)
Claims (2)
4相の信号を信号処理する信号処理装置において、 入力信号として、単相,2相,4相のいずれかの信号が
入力され、単相の信号が入力されたときには、その単相
の信号を前記第1〜第4の信号処理回路の全てに供給
し、2相の信号が入力されたときには、その2相の信号
の内の一方を前記第1及び第2の信号処理回路に供給す
ると共に、その2相の信号の内の他方を前記第3及び第
4の信号処理回路に供給し、4相の信号が入力されたと
きには、その4相の信号をそれぞれ前記第1〜第4の信
号処理回路に供給する選択手段を設けて構成したことを
特徴とする信号処理装置。1. A signal processing device comprising first to fourth signal processing circuits for processing signals of up to four phases, wherein any one of single phase, two phase and four phase signals is used as an input signal. When a single-phase signal is input, the single-phase signal is supplied to all of the first to fourth signal processing circuits, and when a two-phase signal is input, the two-phase signal is input. One of the two signals is supplied to the first and second signal processing circuits, the other of the two-phase signals is supplied to the third and fourth signal processing circuits, and a four-phase signal is input. The signal processing apparatus is characterized in that it is provided with selection means for supplying the four-phase signals to the first to fourth signal processing circuits, respectively.
縮小する拡大縮小回路であることを特徴とする請求項1
記載の信号処理装置。2. The signal processing circuit is a scaling circuit for scaling up or down an image.
The signal processing device described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31963099A JP3518738B2 (en) | 1999-11-10 | 1999-11-10 | Signal processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31963099A JP3518738B2 (en) | 1999-11-10 | 1999-11-10 | Signal processing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001142451A JP2001142451A (en) | 2001-05-25 |
JP3518738B2 true JP3518738B2 (en) | 2004-04-12 |
Family
ID=18112446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31963099A Expired - Fee Related JP3518738B2 (en) | 1999-11-10 | 1999-11-10 | Signal processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3518738B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5522893B2 (en) * | 2007-10-02 | 2014-06-18 | キヤノン株式会社 | Image processing apparatus, image processing method, and program |
-
1999
- 1999-11-10 JP JP31963099A patent/JP3518738B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001142451A (en) | 2001-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1011009A (en) | Processor for video signal and display device using the same | |
JPH01194082A (en) | Image magnifying device | |
CN100472605C (en) | Apparatus and method for increasing pixel resolution of image using coherent sampling | |
WO1998052183A1 (en) | Device and method for converting scanning | |
JP2002132247A (en) | Image display device and image display method | |
JP3518738B2 (en) | Signal processing device | |
US7782343B2 (en) | Scaling device of image process | |
JP2825395B2 (en) | Parallel processing apparatus and method | |
JP2002197454A (en) | Device and method for transforming image | |
JP2004297314A (en) | Pixel density converter | |
JP2003330437A (en) | Number-of-pixels conversion circuit | |
JP3006946B2 (en) | Printing equipment | |
JP3945914B2 (en) | Image scaling device | |
JP3332180B2 (en) | Image vertical enlargement device | |
JP3173477B2 (en) | Image scaling device and method | |
JP2002218415A (en) | Video signal processor and video display device | |
JP3995005B2 (en) | Image enlargement apparatus and method | |
JPH11288257A (en) | Method and device for compression display | |
JPS62145482A (en) | Picture processor | |
US20030174250A1 (en) | Digital signal processor and digital signal processing method | |
JP3197566B2 (en) | Motion adaptive signal processing method and apparatus | |
JPH09294252A (en) | Sampling device | |
JP4143703B2 (en) | Digital arithmetic processing method | |
JP4688249B2 (en) | Image sample number conversion apparatus and method | |
JPH01261085A (en) | Picture magnification display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |