JP3516785B2 - 周波数シンセサイザ装置 - Google Patents
周波数シンセサイザ装置Info
- Publication number
- JP3516785B2 JP3516785B2 JP25599695A JP25599695A JP3516785B2 JP 3516785 B2 JP3516785 B2 JP 3516785B2 JP 25599695 A JP25599695 A JP 25599695A JP 25599695 A JP25599695 A JP 25599695A JP 3516785 B2 JP3516785 B2 JP 3516785B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- prescaler
- signal
- division ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
設定周波数に一致させるように動作するフェーズロック
ループ(PLL)形の周波数シンセサイザ装置に関す
る。
構成を示している。図5において、1は電圧制御発振器
(以下、VCOとする)、2は可変分周器、3は位相比
較器、4はチャージポンプ、5はローパルフィルタ(以
下、LPFとする)である。
て、以下、その動作と共に更に詳細に説明する。可変分
周器2は外部より設定される分周比に基づいて、VCO
1の出力信号(以下、fvcoとする)の周波数を分周
した信号fdivを出力する。位相比較器3はfdiv
と基準信号(以下、frefとする)の位相を比較して
位相差に応じたパルス信号U、Dをチャージポンプ4に
出力する。チャージポンプ4は位相比較器3から出力さ
れるパルス信号U、Dに基づいて電荷をLPF5に充放
電することにより、VCO1の制御電圧端子に直流電圧
が入力される。制御電圧端子に加わる電圧に応じて周波
数が変化するVCO1の出力は、外部に出力されるとと
もに可変分周器2に入力される。このように周波数シン
セサイザ装置は、VCO1と可変分周器2と位相比較器
3とチャージポンプ4とLPF5がフィードバックルー
プを形成しており、frefとfdivの周波数と位相
が一致したところでロック状態になり、VCO1の出力
信号は安定する。
るパルススワロウ方式の可変分周器の構成を示してい
る。図6において、6は2モジュラスプリスケーラ、7
はメインカウンタ、8はスワロウカウンタ、9はモード
制御手段である。
いて、以下、その動作と共に更に詳細に説明する。2ジ
ュラスプリスケーラ6は、入力信号fvcoの周波数を
P分周、または(P+1)分周した信号fckをメイン
カウンタ7とスワロウカウンタ8へ出力する。メインカ
ウンタ7とスワロウカウンタ8は同時にfckのカウン
トを開始し、カウント値をモード制御手段9へ出力す
る。モード制御手段9はスワロウカウンタ8のカウント
値がAになるまでは2モジュラスプリスケーラ6の分周
比を(P+1)に、メインカウンタ7のカウント値がA
〜N(但し、A<N)の間は2モジュラスプリスケーラ
6の分周比をPになるようにモード制御信号を2モジュ
ラスプリスケーラ6へ出力する。メインカウンタ7のカ
ウント値がNになれば、スワロウカウンタ8にA値を、
メインカウンタ7にN値をそれぞれロードし、同時に信
号fdivを出力する。以後、この動作を繰り返す。す
なわち、パルススワロウ方式の可変分周器の総分周比M
は(数1)のようになる。
の図5の辺変分周器2に使用した場合、ロック状態にお
ける周波数シンセサイザ装置の出力信号fvcoは(数
2)のようになる。
置において、出力信号が設定周波数で安定するまでの時
間(以下、引き込み時間と呼ぶ)を短縮することと、低
消費電力化をはかることは重要課題である。引き込み時
間を短縮するためには、frefを高くする必要があ
る。(数1)において、N<PではN>Aの条件を満足
しない場合がでてきて連続の分周比を設定できなくな
る。したがって、連続に設定できる最小の分周比Mmi
nは(数3)のようになる。
いが、その場合、メインカウンタ7とスワロウカウンタ
8のクロックfckの周波数が高くなり、消費電力が増
加してしまう。したがって、Pは大きくしなければなら
ず、この場合、frefの周波数を高くすることができ
ず、引き込み時間を充分に短縮することができないとい
う問題があった。
で、Pを小さくすることなく連続に設定可能な最小の分
周比を小さくし、frefの周波数を高くすることで引
き込み時間を短縮することができるようにした周波数シ
ンセサイザ装置を提供することを目的とするものであ
る。
に、本発明の周波数シンセサイザ装置は、基準信号と可
変分周器の出力の信号の位相を位相比較器で比較し、位
相差に基づいてパルス幅が増減する信号をチャージポン
プとローパスフィルタを介して電圧制御発振器へ出力
し、上記電圧制御発振器の出力の周波数を上記可変分周
器で外部から設定される分周比に基づいて分周して出力
する周波数シンセサイザ装置において、上記可変分周器
が、P(Pは正の整数)、(P+1)及び(P+2 k )
(kは1以上の整数)で表されるk通りの分周比(合計
でk+2通り)を設定できるプリスケーラと、このプリ
スケーラの出力をカウントするカウンタと、このカウン
タのカウント値に基づき上記プリスケーラの分周比を制
御するモード制御手段とを備えたものである。
いて、プリスケーラが、入力信号を分周する2モジュラ
スプリスケーラと、この2モジュラスプリスケーラの出
力信号を分周するn個(但し、nは1以上の整数)の従
属接続された2分周器と、この2分周器の出力と上記モ
ード制御手段より出力される信号の論理積をとる第1の
論理ゲートと、この第1の論理ゲートの出力の論理和を
とり、上記2モジュラスプリスケーラの分周比を制御す
る第2の論理ゲートとを備えることができる。
ンタのカウント値に基づいてプリスケーラの複数の分周
比を切り換えることにより、連続に設定可能な最小の分
周比を小さくすることができるので、基準信号の周波数
を高くすることができる。
しながら説明する。図1は本発明の一実施例の構成を示
している。本発明実施例は図5に示した従来の周波数シ
ンセサイザ装置の可変分周器2を新たな構成としたもの
で、その他の同一の構成要素には同一の符号を付して説
明を省略する。
kは1以上の整数)の分周比を設定することができ、モ
ード制御手段9の設定する分周比に基づき、fvcoの
周波数を分周した信号fckを出力する(k+2)モジ
ュラスプリスケーラ10と、外部より設定されるカウン
ト値に基づきfckをカウントし、カウント値をモード
制御手段9に出力するとともに、カウント終了時に発生
する信号fdivを出力するカウンタ11と、カウンタ
11のカウント値に基づき、(k+2)モジュラスプリ
スケーラ10の分周比を制御する信号S、S1〜SKを出
力するモード制御手段9とから構成されている。
ケーラ10の構成図である。モード信号の制御により分
周比をQ、または(Q+1)に変更することができ、入
力信号fvcoの周波数をQ分周、または(Q+1)分
周した信号fmodを出力する2モジュラスプリスケー
ラ12と、n個の2分周器(但し、nは1以上の整数で
n≧k)が従属接続されてfmod周波数を2n分周し
た信号fdivを出力する、2n分周器13と、2n分周
器13内のn個の2分周器の出力と信号S1〜SKをそれ
ぞれ論理積をとるANDゲート14と、ANDゲート1
4内のk個のANDゲート出力と信号Sの論理和をとる
NORゲート15とから構成されている。
波数シンセサイザ装置について、以下、その動作を説明
する。
ケーラの動作を図3に従い説明する。図2の2モジュラ
スプリスケーラ12は、モード信号がLレベルのときに
は、fvcoの周波数をQ分周した信号fmodを出力
し、モード信号がHレベルのときには、fvcoの周波
数を(Q+1)分周した信号fmodを出力する。
ルで、fvcoの周波数をP(≡2 n・Q)分周した信
号fckが出力される。SがLレベルでS1〜SKがHレ
ベルのときのモード信号は、2nパルスのfmod信号
の内の1パルスの間Hレベルで、その他はLレベルにな
る。すなわち、fvcoの周波数を(P+1)分周した
信号fckが出力される。SとS1がHレベルでS2〜S
KがHレベルのときのモード信号は、2nパルスのfmo
d信号の内の2パルスの間Hレベルで、その他はLレベ
ルになる。すなわち、fvcoの周波数を(P+2)分
周した信号fckが出力される。S、S1、S2がLレベ
ルでS3〜SKがHレベルのときのモード信号は、2nパ
ルスのfmod信号の内の4パルスの間Hレベルで、そ
の他はLレベルになる。すなわち、fvcoの周波数を
(P+4)分周した信号fckが出力される。
と分周比の関係は(表1)のようになる(*印:Do
n’t Care)。
ラは、S、S1〜Skの制御により(k+2)通りの分周
比を設定できる。
スケーラ10は、入力信号fvcoの周波数を信号S、
S1〜Skに基づいて(表1)に示す分周比で分周した信
号fckをカウンタ11へ出力する。カウンタ11はf
ckをカウントし、カウント値をモード制御手段9へ出
力する。モード制御手段9は、図4のタイミングチャー
トに示すように、(k+2)モジュラスプリスケーラ1
0の分周比を制御する。
トするまでは、(k+2)モジュラスプリスケーラ10
の分周比を(P+1)にし、その後、カウント値がA2
になるまでは(k+2)モジュラスプリスケーラ10の
分周比を(P+2)にする。以下、同様にカウント値が
A3、A4、…Aj(但しj=k+1)になる毎に(k+
2)モジュラスプリスケーラ10の分周比をそれぞれ
(P+2j-1)に切り換える。その後、カウンタ11が
Aj+1カウントするまでは(k+2)モジュラスプリス
ケーラ10の分周比をPにする。カウント終了は、以上
の動作を繰り返す。すなわち、可変分周器2の総分周比
Mは(数5)のようになる。
置の出力信号fvcoは(数6)のようになる。
は、例えば、Pが32、64、128(但し、P=4・
22、n≧k)で、かつそれぞれについてkが1、2、
3の場合の連続に設定できる最小の分周比Mminを算
出したものである。また、(数3)より算出される図6
のパルススワロウ方式の可変分周器で連続に設定できる
最小の分周比も(表2)に併せて示す。
てMminの値を小さくすることができる。また、kの
値を大きくすることで、更にMminを小さくすること
ができる。すなわち、プリスケーラの分周比を小さくす
ることなくMminを小さくすることができる。これに
より、(数7)で表わされるfrefの最大の周波数も
高くすることが可能となり、引き込み時間を短縮するこ
とができる。
で、かつそれぞれkが1、2、3の場合についてMmi
nを算出したが、本発明はこれに限定されず、それぞれ
任意の値であっても同様に構成することが可能である。
ト値に基づいて(k+2)モジュラスプリスケーラ10
の分周比を切り換えているが、カウンタ11を複数個の
カウンタに分割し、そのそれぞれのカウンタのカウント
値に基づいて(k+2)モジュラスプリスケーラ10の
分周比を切り換える構成としてもよい。
リスケーラの出力信号を計数するカウンタのカウント値
に基づいて、プリスケーラの複数の分周比を切り換える
ようにしたものであり、カウンタの動作周波数を高くす
ることなく、可変分周器で連続に設定可能な最小の分周
比を小さくして周波数シンセサイザ装置の基準信号の周
波数を高くすることで、引き込み時間を短縮することが
できる。
装置を示すブロック図
ラの具体的構成を示す回路図
ラの動作を示すタイミングチャート
の動作を示すタイミングチャート
図
を示すブロック図
Claims (2)
- 【請求項1】 基準信号と可変分周器の出力の信号の位
相を位相比較器で比較し、位相差に基づいてパルス幅が
増減する信号をチャージポンプとローパスフィルタを介
して電圧制御発振器へ出力し、上記電圧制御発振器の出
力の周波数を上記可変分周器で外部から設定される分周
比に基づいて分周して出力する周波数シンセサイザ装置
において、上記可変分周器が、P(Pは正の整数)、
(P+1)及び(P+2 k )(kは1以上の整数)で表
されるk通りの分周比(合計でk+2通り)を設定でき
るプリスケーラと、このプリスケーラの出力をカウント
するカウンタと、このカウンタのカウント値に基づき上
記プリスケーラの分周比を制御するモード制御手段とを
備えた周波数シンセサイザ装置。 - 【請求項2】 プリスケーラが、入力信号を分周する2
モジュラスプリスケーラと、この2モジュラスプリスケ
ーラの出力信号を分周するn個(但し、nは1以上の整
数)の従属接続された2分周器と、この2分周器の出力
と上記モード制御手段より出力される信号の論理積をと
る第1の論理ゲートと、この第1の論理ゲートの出力の
論理和をとり、上記2モジュラスプリスケーラの分周比
を制御する第2の論理ゲートとを備えた請求項1記載の
周波数シンセサイザ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25599695A JP3516785B2 (ja) | 1995-10-03 | 1995-10-03 | 周波数シンセサイザ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25599695A JP3516785B2 (ja) | 1995-10-03 | 1995-10-03 | 周波数シンセサイザ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0998085A JPH0998085A (ja) | 1997-04-08 |
JP3516785B2 true JP3516785B2 (ja) | 2004-04-05 |
Family
ID=17286460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25599695A Expired - Fee Related JP3516785B2 (ja) | 1995-10-03 | 1995-10-03 | 周波数シンセサイザ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3516785B2 (ja) |
-
1995
- 1995-10-03 JP JP25599695A patent/JP3516785B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0998085A (ja) | 1997-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6794944B2 (en) | Lock detection circuit | |
JP3388527B2 (ja) | 分数n分周器およびこれを用いた分数n周波数シンセサイザ | |
US20040036513A1 (en) | Co-prime division prescaler and frequency synthesizer | |
US7332945B2 (en) | Divider having dual modulus pre-scaler and an associated method | |
US4851787A (en) | Low noise frequency synthesizer | |
EP1020995B1 (en) | Phase-locked loop circuit and frequency modulation method using the same | |
US6518845B2 (en) | PLL frequency synthesizer circuit | |
JP3516785B2 (ja) | 周波数シンセサイザ装置 | |
JP2000040962A (ja) | 周波数シンセサイザ装置とそれを用いた移動無線機 | |
CN111478696B (zh) | 四模预分频器的控制方法及应用该方法的四模预分频器 | |
JP2001127598A (ja) | 周波数逓倍回路 | |
JP3375770B2 (ja) | プリスケーラ及びpll周波数シンセサイザ回路 | |
KR20040039715A (ko) | 프리스케일러를 포함하는 위상 제어 루프 회로 | |
KR100492691B1 (ko) | 펄스 스왈로 방식의 위상 제어 루프 회로 | |
KR102205037B1 (ko) | 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치 | |
WO2007104176A1 (fr) | Procédé de construction et de commande d'une boucle à phase asservie fractionnelle n comprenant un diviseur de fréquence fractionnelle | |
US9948308B2 (en) | Multi-modulus prescaler with improved noise performance | |
JPH10126263A (ja) | 周波数シンセサイザ装置 | |
US7012984B2 (en) | PLL noise smoothing using dual-modulus interleaving | |
JPH10285027A (ja) | Pll発振回路 | |
JP2002280897A (ja) | フルディジタルpll回路 | |
JP3561657B2 (ja) | 可変分周装置 | |
WO2001010028A1 (en) | Pll noise smoothing using dual-modulus interleaving | |
JPH05268080A (ja) | Pllシンセサイザ回路 | |
JPH04183118A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |