JP3509166B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3509166B2 JP3509166B2 JP03435894A JP3435894A JP3509166B2 JP 3509166 B2 JP3509166 B2 JP 3509166B2 JP 03435894 A JP03435894 A JP 03435894A JP 3435894 A JP3435894 A JP 3435894A JP 3509166 B2 JP3509166 B2 JP 3509166B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor substrate
- resist
- opening
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板上に電極を
形成する方法，及びその方法から製造された半導体装置
に係わるものであり、特に半導体基板のエッチング再現
性を向上させて電極を形成する方法，及びその半導体基
板に関わるものである。そして、その用途には例えばＦ
ＥＴ（電界効果トランジスタ）や、ＨＥＭＴ（高電子移
動度電界効果トランジスタ）等の電極形成過程に用いら
れる。
形成する方法，及びその方法から製造された半導体装置
に係わるものであり、特に半導体基板のエッチング再現
性を向上させて電極を形成する方法，及びその半導体基
板に関わるものである。そして、その用途には例えばＦ
ＥＴ（電界効果トランジスタ）や、ＨＥＭＴ（高電子移
動度電界効果トランジスタ）等の電極形成過程に用いら
れる。
【０００２】
【従来の技術】ＭＭＩＣ（モノリシック・マイクロ波・
ＩＣ）の雑音指数や利得等の高周波性能を向上するため
には、ＭＭＩＣを構成するＭＥＳＦＥＴ及びＨＥＭＴ等
のデバイス特性の再現性を向上し、良好なインピーダン
ス整合状態を得ることが必要である。さらに、高周波特
性向上に有効なリセスゲート構造を持つのＭＥＳＦＥＴ
やＨＥＭＴ等のデバイスにおいて、ショットキー電極を
形成する前にリセスエッチッングのエッチング深さや形
状の再現性が、デバイス特性の再現性に影響を及ぼすこ
とが知られている。
ＩＣ）の雑音指数や利得等の高周波性能を向上するため
には、ＭＭＩＣを構成するＭＥＳＦＥＴ及びＨＥＭＴ等
のデバイス特性の再現性を向上し、良好なインピーダン
ス整合状態を得ることが必要である。さらに、高周波特
性向上に有効なリセスゲート構造を持つのＭＥＳＦＥＴ
やＨＥＭＴ等のデバイスにおいて、ショットキー電極を
形成する前にリセスエッチッングのエッチング深さや形
状の再現性が、デバイス特性の再現性に影響を及ぼすこ
とが知られている。
【０００３】これまでエッチング深さや形状の再現性を
向上するリセスゲート電極の製造方法について、特開平
４−１８６６４０号公報に開示された、酸化珪素や窒化
珪素の薄膜を用いたＴ字ゲート構造や特開平４−１８６
６４１号公報に開示された、２段リセス構造等がある。
向上するリセスゲート電極の製造方法について、特開平
４−１８６６４０号公報に開示された、酸化珪素や窒化
珪素の薄膜を用いたＴ字ゲート構造や特開平４−１８６
６４１号公報に開示された、２段リセス構造等がある。
【０００４】
【発明が解決しようとする課題】しかし、上記公報の製
造方法は、ＭＥＳＦＥＴやＨＥＭＴやＭＭＩＣの製造プ
ロセスにおいては、依然リセスエッチングの深さのばら
つきが生じた。本発明者らは、上記公報の製造方法はリ
セスエッチング工程の前にメサエッチング工程やソース
・ドレイン等のオーミック電極工程等が存在しているた
め、リセスエッチングを施す半導体基板の表面に前工程
のフォトレジストが残ったり、薬液，ガス等の化学的エ
ッチング、及び加熱等による基板表面の変質が発生して
しまい、結果、これらがリセスエッチングの深さのばら
つきの原因になるということを明らかにした。
造方法は、ＭＥＳＦＥＴやＨＥＭＴやＭＭＩＣの製造プ
ロセスにおいては、依然リセスエッチングの深さのばら
つきが生じた。本発明者らは、上記公報の製造方法はリ
セスエッチング工程の前にメサエッチング工程やソース
・ドレイン等のオーミック電極工程等が存在しているた
め、リセスエッチングを施す半導体基板の表面に前工程
のフォトレジストが残ったり、薬液，ガス等の化学的エ
ッチング、及び加熱等による基板表面の変質が発生して
しまい、結果、これらがリセスエッチングの深さのばら
つきの原因になるということを明らかにした。
【０００５】本発明は上記の因果関係を踏まえたもので
あり、その目的はリセスエッチングを施す半導体基板の
表面に前工程のフォトレジストが残ったり、エッチン
グ、加熱等によっても半導体基板表面が変質しない半導
体装置の製造方法を得ることである。
あり、その目的はリセスエッチングを施す半導体基板の
表面に前工程のフォトレジストが残ったり、エッチン
グ、加熱等によっても半導体基板表面が変質しない半導
体装置の製造方法を得ることである。
【０００６】
【０００７】
【０００８】
【課題を解決するための手段】 上記の
目的を達成するた
めに構成された本発明の半導体装置の製造方法は、半導
体基板上に絶縁膜を被着する絶縁膜被着工程と、その絶
縁膜上に、所定部分に第１開口部を持つ第１レジストを
形成する第１レジスト形成工程と、前記第１開口部から
前記絶縁膜の一部を化学的にエッチング除去する第１エ
ッチング工程と、前記第１開口部から前記半導体基板に
メサエッチングを行うメサエッチング工程と、前記半導
体基板上に、第１電極の形成部分に第２開口部を持った
第２レジストを形成する第２レジスト形成工程と、前記
第２開口部から前記絶縁膜の一部を化学的にエッチング
除去する第２エッチング工程と、前記半導体基板に第１
電極の材料を被着する第１電極材料被着工程と、前記第
２レジストを溶解することにより前記第２レジスト上に
被着した前記第１電極の材料を除去し、その後、前記半
導体基板を熱処理して前記第１電極を形成する第１電極
形成工程と、前記半導体基板上に、リセスエッチングし
たい部分に第３開口部を持つ第３レジストを形成し、そ
の第３開口部より前記絶縁膜の一部をエッチング除去
し、その第３開口部より前記半導体基板をリセスエッチ
ングし、前記半導体基板上部から第２電極の材料を被着
するリセスエッチング工程と、前記第３レジストを溶解
することにより前記第３レジスト上に被着した前記第２
電極の材料を除去する第２電極形成工程とを備えたこと
を特徴としている。
めに構成された本発明の半導体装置の製造方法は、半導
体基板上に絶縁膜を被着する絶縁膜被着工程と、その絶
縁膜上に、所定部分に第１開口部を持つ第１レジストを
形成する第１レジスト形成工程と、前記第１開口部から
前記絶縁膜の一部を化学的にエッチング除去する第１エ
ッチング工程と、前記第１開口部から前記半導体基板に
メサエッチングを行うメサエッチング工程と、前記半導
体基板上に、第１電極の形成部分に第２開口部を持った
第２レジストを形成する第２レジスト形成工程と、前記
第２開口部から前記絶縁膜の一部を化学的にエッチング
除去する第２エッチング工程と、前記半導体基板に第１
電極の材料を被着する第１電極材料被着工程と、前記第
２レジストを溶解することにより前記第２レジスト上に
被着した前記第１電極の材料を除去し、その後、前記半
導体基板を熱処理して前記第１電極を形成する第１電極
形成工程と、前記半導体基板上に、リセスエッチングし
たい部分に第３開口部を持つ第３レジストを形成し、そ
の第３開口部より前記絶縁膜の一部をエッチング除去
し、その第３開口部より前記半導体基板をリセスエッチ
ングし、前記半導体基板上部から第２電極の材料を被着
するリセスエッチング工程と、前記第３レジストを溶解
することにより前記第３レジスト上に被着した前記第２
電極の材料を除去する第２電極形成工程とを備えたこと
を特徴としている。
【０００９】また、本発明の半導体装置の製造方法は、
半導体基板上に絶縁膜を被着する絶縁膜被着工程と、 そ
の絶縁膜上に、所定部分に第１開口部を持つ第１レジス
トを形成する第１レジスト形成工程と、 前記第１開口部
から前記絶縁膜の一部を化学的にエッチング除去する第
１エッチング工程と、 前記第１開口部から前記半導体基
板にメサエッチングを行うメサエッチング工程と、 前記
半導体基板上に、第１電極の形成部分に第２開口部を持
った第２レジストを形成する第２レジスト形成工程と、
前記第２開口部から前記絶縁膜の一部を化学的にエッチ
ング除去する第２エッチング工程と、 前記半導体基板に
第１電極の材料を被着する第１電極材料被着工程と、 前
記第２レジストを溶解することにより前記第２レジスト
上に被着した前記第１電極の材料を除去し、その後、前
記半導体基板を熱処理して前記第１電極を形成する第１
電極形成工程と、 前記半導体基板上に、リセスエッチン
グしたい部分に第３開口部を持つ第３レジストを形成
し、その第３開口部より前記絶縁膜の一部をエッチング
除去し、その第３開口部より前記半導体基板をリセスエ
ッチングし、その後、前記第３レジストを除去し、前記
半導体基板上に前記第３開口部よりも狭い第４開口部を
持つ第４レジストを形成し、その第４開口部より前記半
導体基板を更にリセスエッチングし、前記半導体基板上
部から第２電極の材料を被着するリセスエッチング工程
と、前記第４レジストを溶解することにより前記第４レ
ジスト上に被着した前記第２電極の材料を除去する第２
電極形成工程とを備えるようにしても良い。
半導体基板上に絶縁膜を被着する絶縁膜被着工程と、 そ
の絶縁膜上に、所定部分に第１開口部を持つ第１レジス
トを形成する第１レジスト形成工程と、 前記第１開口部
から前記絶縁膜の一部を化学的にエッチング除去する第
１エッチング工程と、 前記第１開口部から前記半導体基
板にメサエッチングを行うメサエッチング工程と、 前記
半導体基板上に、第１電極の形成部分に第２開口部を持
った第２レジストを形成する第２レジスト形成工程と、
前記第２開口部から前記絶縁膜の一部を化学的にエッチ
ング除去する第２エッチング工程と、 前記半導体基板に
第１電極の材料を被着する第１電極材料被着工程と、 前
記第２レジストを溶解することにより前記第２レジスト
上に被着した前記第１電極の材料を除去し、その後、前
記半導体基板を熱処理して前記第１電極を形成する第１
電極形成工程と、 前記半導体基板上に、リセスエッチン
グしたい部分に第３開口部を持つ第３レジストを形成
し、その第３開口部より前記絶縁膜の一部をエッチング
除去し、その第３開口部より前記半導体基板をリセスエ
ッチングし、その後、前記第３レジストを除去し、前記
半導体基板上に前記第３開口部よりも狭い第４開口部を
持つ第４レジストを形成し、その第４開口部より前記半
導体基板を更にリセスエッチングし、前記半導体基板上
部から第２電極の材料を被着するリセスエッチング工程
と、前記第４レジストを溶解することにより前記第４レ
ジスト上に被着した前記第２電極の材料を除去する第２
電極形成工程とを備えるようにしても良い。
【００１０】
【００１１】
【００１２】
【００１３】
【作用】
上記のように構成された請求項１、２記載の発
明によれば、メサエッチングするための第１開口部を持
つ第１レジストや、第１電極の形成部分に第２開口部を
持った第２レジストを直接半導体基板に形成せずに、絶
縁膜を介して半導体基板上に形成する。そして、リセス
エッチングする前に絶縁膜をエッチング除去する。これ
により、第１，第２レジストが半導体基板に残ること
や、熱処理の熱や、第１，第２レジストを化学的にエッ
チング除去する際の半導体基板表面の変質、等から生じ
るリセスエッチングのばらつき、即ち、リセスエッチン
グされる半導体基板の深さや、リセスエッチング部分の
形状等のばらつきを防止する。
明によれば、メサエッチングするための第１開口部を持
つ第１レジストや、第１電極の形成部分に第２開口部を
持った第２レジストを直接半導体基板に形成せずに、絶
縁膜を介して半導体基板上に形成する。そして、リセス
エッチングする前に絶縁膜をエッチング除去する。これ
により、第１，第２レジストが半導体基板に残ること
や、熱処理の熱や、第１，第２レジストを化学的にエッ
チング除去する際の半導体基板表面の変質、等から生じ
るリセスエッチングのばらつき、即ち、リセスエッチン
グされる半導体基板の深さや、リセスエッチング部分の
形状等のばらつきを防止する。
【００１４】
【００１５】
【発明の効果】請求項１、２記載の発明によれば、第
１，第２レジストが半導体基板に残ることや、熱処理の
熱や、第１，第２レジストを化学的にエッチング除去す
る際に起こる半導体基板表面の変質を防止することがで
きる。
１，第２レジストが半導体基板に残ることや、熱処理の
熱や、第１，第２レジストを化学的にエッチング除去す
る際に起こる半導体基板表面の変質を防止することがで
きる。
【００１６】
【００１７】
【実施例】（参考例）
以下に参考例を、図面に基づき説明する。図１（ａ）〜
（ｌ）は本参考例による、リセスゲート構造の製造方法
を示す断面図である。
（ｌ）は本参考例による、リセスゲート構造の製造方法
を示す断面図である。
【００１８】先ず、ＧａＡｓ（ガリウム・ヒ素）または
ＩｎＰ（インジウム・リン）等の半導体基板１０１上
に、酸化珪素（ＳｉＯ2 ）または窒化珪素（ＳｉＮｘ）
または酸窒化珪素（ＳｉＯＮ）等の絶縁膜１０２を、Ｃ
ＶＤ，真空蒸着，スパッタ等の方法により被着する（図
１（ａ），図１（ｂ））。
ＩｎＰ（インジウム・リン）等の半導体基板１０１上
に、酸化珪素（ＳｉＯ2 ）または窒化珪素（ＳｉＮｘ）
または酸窒化珪素（ＳｉＯＮ）等の絶縁膜１０２を、Ｃ
ＶＤ，真空蒸着，スパッタ等の方法により被着する（図
１（ａ），図１（ｂ））。
【００１９】そしてこの上に、半導体基板１０１をエッ
チング除去したい所定部分に開口部１０３を持ったレジ
ストパターン１０４を形成する（図１（ｃ））。その後
希フッ酸，バッファフッ酸等によるウエットエッチング
またはＣＦ4 ガス等を用いたＲＩＥエッチング等の方法
により、ホトレジスト開口部１０３部分から絶縁膜１０
２の一部をエッチング除去する（図１（ｄ））。
チング除去したい所定部分に開口部１０３を持ったレジ
ストパターン１０４を形成する（図１（ｃ））。その後
希フッ酸，バッファフッ酸等によるウエットエッチング
またはＣＦ4 ガス等を用いたＲＩＥエッチング等の方法
により、ホトレジスト開口部１０３部分から絶縁膜１０
２の一部をエッチング除去する（図１（ｄ））。
【００２０】そして、半導体基板１０１の上部から、オ
ーミック電極となるＡｕＧｅ／Ｎｉ／Ａｕ等の電極材料
１１０を電子ビーム蒸着等の真空蒸着等により被着する
（図１（ｅ））。ここで、半導体基板１０１が露出した
レジスト開口部に被着した電極材料１１０がオーミック
電極１１１，１１２となる。
ーミック電極となるＡｕＧｅ／Ｎｉ／Ａｕ等の電極材料
１１０を電子ビーム蒸着等の真空蒸着等により被着する
（図１（ｅ））。ここで、半導体基板１０１が露出した
レジスト開口部に被着した電極材料１１０がオーミック
電極１１１，１１２となる。
【００２１】その後レジスト１０４上の電極材料１１０
を、レジスト１０４をアセトン等の有機溶剤やレジスト
剥離材で溶かすことにより溶解除去（メタルリフトオフ
法）する。そして半導体基板に熱処理を加えることによ
り、電極１１１，１１２と半導体基板１０１とのオーミ
ック性接触を得ることができる（図１（ｆ））。さらに
半導体基板１０１から、レジストパターン１１５を被着
し（図１（ｇ））、その後、エッチング等により、開口
部１１３を形成する（図１（ｈ））。
を、レジスト１０４をアセトン等の有機溶剤やレジスト
剥離材で溶かすことにより溶解除去（メタルリフトオフ
法）する。そして半導体基板に熱処理を加えることによ
り、電極１１１，１１２と半導体基板１０１とのオーミ
ック性接触を得ることができる（図１（ｆ））。さらに
半導体基板１０１から、レジストパターン１１５を被着
し（図１（ｇ））、その後、エッチング等により、開口
部１１３を形成する（図１（ｈ））。
【００２２】そして、開口部１１３より希フッ酸，バッ
ファフッ酸等によるウエットエッチングまたはＣＦ4 ガ
ス等を用いたＲＩＥエッチング等の方法により、絶縁膜
１０２の一部をエッチング除去する（図１（ｉ））。さ
らにその開口部１１３より半導体基板１０１表面のＧａ
ＡｓやＩｎＧａＡｓ，ＩｎＡｌＡｓ等の半導体材料をク
エン酸＋過酸化水素水＋水，またはシュセキ酸＋過酸化
水素水＋水，硫酸＋過酸化水素水＋水，リン酸＋過酸化
水素水＋水，ブロムメタノール等のエッチング液による
ウエットエッチング、または塩素ガス等を用いたＲＩＥ
エッチング等の方法によるエッチングを行う（図１
（ｊ））。
ファフッ酸等によるウエットエッチングまたはＣＦ4 ガ
ス等を用いたＲＩＥエッチング等の方法により、絶縁膜
１０２の一部をエッチング除去する（図１（ｉ））。さ
らにその開口部１１３より半導体基板１０１表面のＧａ
ＡｓやＩｎＧａＡｓ，ＩｎＡｌＡｓ等の半導体材料をク
エン酸＋過酸化水素水＋水，またはシュセキ酸＋過酸化
水素水＋水，硫酸＋過酸化水素水＋水，リン酸＋過酸化
水素水＋水，ブロムメタノール等のエッチング液による
ウエットエッチング、または塩素ガス等を用いたＲＩＥ
エッチング等の方法によるエッチングを行う（図１
（ｊ））。
【００２３】その構造上からＴｉ、Ａｌ、ＡｕまたはＴ
ｉ／Ａｌ、Ｔｉ／Ｐｔ／Ａｕ等のショットキー電極材料
１１６を、電子ビーム蒸着等の真空蒸着等の方法により
被着してショットキー電極１１４を形成する（図１
（ｋ））。最後に、レジストパターン１１５上の電極材
料１１６を、レジストパターン１１５をアセトン等の有
機溶剤やレジスト剥離剤で溶かすことにより除去する
（図１（ｌ））。
ｉ／Ａｌ、Ｔｉ／Ｐｔ／Ａｕ等のショットキー電極材料
１１６を、電子ビーム蒸着等の真空蒸着等の方法により
被着してショットキー電極１１４を形成する（図１
（ｋ））。最後に、レジストパターン１１５上の電極材
料１１６を、レジストパターン１１５をアセトン等の有
機溶剤やレジスト剥離剤で溶かすことにより除去する
（図１（ｌ））。
【００２４】本参考例によると、オーミック電極１１
１、１１２をメタルリフトオフで形成するためのフォト
レジストを、直接半導体基板１０１上に形成するのでは
無く、絶縁膜１０２を介して形成する。そして、リセス
エッチング前に絶縁膜１０２を除去することにより、レ
ジストが半導体基板１０１に残ることや、熱処理の熱
や、レジストを化学的にエッチング除去する際の半導体
基板表面の変質を防止することができる。また、レジス
ト残渣によるリセスエッチング深さや形状のばらつきを
防止することができる。またレジスト残渣の影響の他に
も、オーミック電極１１１，１１２のオーミック接触を
得るための熱処理や、レジスト剥離工程で曝される薬液
やガス等が原因で発生する基板１０１表面の変質、及び
その影響によるリセスエッチング深さや形状のばらつき
も防止できる。
１、１１２をメタルリフトオフで形成するためのフォト
レジストを、直接半導体基板１０１上に形成するのでは
無く、絶縁膜１０２を介して形成する。そして、リセス
エッチング前に絶縁膜１０２を除去することにより、レ
ジストが半導体基板１０１に残ることや、熱処理の熱
や、レジストを化学的にエッチング除去する際の半導体
基板表面の変質を防止することができる。また、レジス
ト残渣によるリセスエッチング深さや形状のばらつきを
防止することができる。またレジスト残渣の影響の他に
も、オーミック電極１１１，１１２のオーミック接触を
得るための熱処理や、レジスト剥離工程で曝される薬液
やガス等が原因で発生する基板１０１表面の変質、及び
その影響によるリセスエッチング深さや形状のばらつき
も防止できる。
【００２５】ここで、図１（ｌ）の構造においてオーミ
ック電極１１１、１１２をソース・ドレインとして用
い、ショットキー電極１１４をゲート電極として用いれ
ば、ＭＥＳＦＥＴやＨＥＭＴ等のＦＥＴとして応用でき
る。またオーミック電極１１１、１１２を接続してカソ
ード電極として用い、ショットキー電極１１４をカソー
ド電極として用いれば、ショットキーバリアダイオード
として用いることができる。
ック電極１１１、１１２をソース・ドレインとして用
い、ショットキー電極１１４をゲート電極として用いれ
ば、ＭＥＳＦＥＴやＨＥＭＴ等のＦＥＴとして応用でき
る。またオーミック電極１１１、１１２を接続してカソ
ード電極として用い、ショットキー電極１１４をカソー
ド電極として用いれば、ショットキーバリアダイオード
として用いることができる。
【００２６】（第１実施例）
以下に本発明の第１実施例を、図面に基づき説明する。
図２（ａ）〜（ｆ）は本実施例による、リセスゲート構
造の製造方法を示す断面図である。そして、図１と同一
箇所に相当する部分は、同一の番号が付してある。
図２（ａ）〜（ｆ）は本実施例による、リセスゲート構
造の製造方法を示す断面図である。そして、図１と同一
箇所に相当する部分は、同一の番号が付してある。
【００２７】先ず、ＧａＡｓ（ガリウム・ヒ素）または
ＩｎＰ（インジウム・リン）等の半導体基板１０１（半
導体基板に相当）上に、酸化珪素（ＳｉＯ2 ）または窒
化珪素（ＳｉＮｘ）または酸窒化珪素（ＳｉＯＮ）等の
絶縁膜１０２（絶縁膜に相当）を、ＣＶＤ，真空蒸着，
スパッタ等の方法により被着する。そしてこの上に、半
導体基板１０１をエッチング除去したい部分に開口部１
０３（第１開口部に相当）を持ったレジストパターン１
０４（第１レジストに相当）を形成し、図２（ａ）の構
造を得る。
ＩｎＰ（インジウム・リン）等の半導体基板１０１（半
導体基板に相当）上に、酸化珪素（ＳｉＯ2 ）または窒
化珪素（ＳｉＮｘ）または酸窒化珪素（ＳｉＯＮ）等の
絶縁膜１０２（絶縁膜に相当）を、ＣＶＤ，真空蒸着，
スパッタ等の方法により被着する。そしてこの上に、半
導体基板１０１をエッチング除去したい部分に開口部１
０３（第１開口部に相当）を持ったレジストパターン１
０４（第１レジストに相当）を形成し、図２（ａ）の構
造を得る。
【００２８】その後希フッ酸，バッファフッ酸等による
ウエットエッチングまたはＣＦ4 ガス等を用いたＲＩＥ
エッチング等の方法（化学的エッチングに相当）によ
り、ホトレジスト開口部１０３部分から絶縁膜１０２の
一部をエッチング除去し、さらに、クエン酸＋過酸化水
素水＋水，またはシュセキ酸＋過酸化水素水＋水，硫酸
＋過酸化水素水＋水，リン酸＋過酸化水素水＋水，ブロ
ムメタノール等のエッチング液によるウエットエッチン
グ、または塩素ガス等を用いたＲＩＥエッチング等の方
法により、半導体基板１０１のメサエッチングを行い、
メサエッチング溝１０５，１０６を得る。これにより、
図２（ｂ）の構造を得る。
ウエットエッチングまたはＣＦ4 ガス等を用いたＲＩＥ
エッチング等の方法（化学的エッチングに相当）によ
り、ホトレジスト開口部１０３部分から絶縁膜１０２の
一部をエッチング除去し、さらに、クエン酸＋過酸化水
素水＋水，またはシュセキ酸＋過酸化水素水＋水，硫酸
＋過酸化水素水＋水，リン酸＋過酸化水素水＋水，ブロ
ムメタノール等のエッチング液によるウエットエッチン
グ、または塩素ガス等を用いたＲＩＥエッチング等の方
法により、半導体基板１０１のメサエッチングを行い、
メサエッチング溝１０５，１０６を得る。これにより、
図２（ｂ）の構造を得る。
【００２９】その上に、開口部１０７，１０８（第２開
口部に相当）を持ったレジストパターン１０９（第２レ
ジストに相当）を形成し、開口部１０７，１０８から、
希フッ酸によるウエットエッチングまたはＣＦ4 ガス等
を用いたＲＩＥエッチング等の方法により、絶縁膜１０
２の一部を除去し、オーミック電極となるＡｕＧｅ／Ｎ
ｉ／Ａｕ等の電極材料１１０（第１電極の材料に相当）
を電子ビーム蒸着等の真空蒸着等により被着し、図２
（ｃ）の構造を得る。ここで、半導体基板１０１が露出
したレジスト開口部１０７，１０８に被着した電極材料
１１０がオーミック電極１１１，１１２（第１電極に相
当）となる。
口部に相当）を持ったレジストパターン１０９（第２レ
ジストに相当）を形成し、開口部１０７，１０８から、
希フッ酸によるウエットエッチングまたはＣＦ4 ガス等
を用いたＲＩＥエッチング等の方法により、絶縁膜１０
２の一部を除去し、オーミック電極となるＡｕＧｅ／Ｎ
ｉ／Ａｕ等の電極材料１１０（第１電極の材料に相当）
を電子ビーム蒸着等の真空蒸着等により被着し、図２
（ｃ）の構造を得る。ここで、半導体基板１０１が露出
したレジスト開口部１０７，１０８に被着した電極材料
１１０がオーミック電極１１１，１１２（第１電極に相
当）となる。
【００３０】その後レジスト１０９上の電極材料１１０
をレジスト１０９をアセトン等の有機溶剤やレジスト剥
離材で溶かすことにより溶解除去し（メタルリフトオフ
法）、図２（ｄ）の構造を得る。そして図２（ｄ）の構
造に熱処理を加えることにより、電極１１１，１１２と
半導体基板１０１とのオーミック性接触を得ることがで
きる。
をレジスト１０９をアセトン等の有機溶剤やレジスト剥
離材で溶かすことにより溶解除去し（メタルリフトオフ
法）、図２（ｄ）の構造を得る。そして図２（ｄ）の構
造に熱処理を加えることにより、電極１１１，１１２と
半導体基板１０１とのオーミック性接触を得ることがで
きる。
【００３１】さらに開口部１１３（第３開口部に相当）
を持つレジストパターン１１５（第３レジストに相当）
を形成し、開口部１１３より希フッ酸，バッファフッ酸
等によるウエットエッチングまたはＣＦ4 ガス等を用い
たＲＩＥエッチング等の方法により、絶縁膜１０２の一
部をエッチング除去し、さらにその開口部１１３より半
導体基板１０１表面のＧａＡｓやＩｎＧａＡｓ，ＩｎＡ
ｌＡｓ等の半導体材料をクエン酸＋過酸化水素水＋水，
またはシュセキ酸＋過酸化水素水＋水，硫酸＋過酸化水
素水＋水，リン酸＋過酸化水素水＋水，ブロムメタノー
ル等のエッチング液によるウエットエッチング、または
塩素ガス等を用いたＲＩＥエッチング等の方法によるエ
ッチングを行い、その構造上からＴｉ、Ａｌ、Ａｕまた
はＴｉ／Ａｌ、Ｔｉ／Ｐｔ／Ａｕ等のショットキー電極
材料１１６（第２電極の材料に相当）を、電子ビーム蒸
着等の真空蒸着等の方法により被着してショットキー電
極１１４（第２電極に相当）を形成し、図２（ｅ）の構
造を得る。
を持つレジストパターン１１５（第３レジストに相当）
を形成し、開口部１１３より希フッ酸，バッファフッ酸
等によるウエットエッチングまたはＣＦ4 ガス等を用い
たＲＩＥエッチング等の方法により、絶縁膜１０２の一
部をエッチング除去し、さらにその開口部１１３より半
導体基板１０１表面のＧａＡｓやＩｎＧａＡｓ，ＩｎＡ
ｌＡｓ等の半導体材料をクエン酸＋過酸化水素水＋水，
またはシュセキ酸＋過酸化水素水＋水，硫酸＋過酸化水
素水＋水，リン酸＋過酸化水素水＋水，ブロムメタノー
ル等のエッチング液によるウエットエッチング、または
塩素ガス等を用いたＲＩＥエッチング等の方法によるエ
ッチングを行い、その構造上からＴｉ、Ａｌ、Ａｕまた
はＴｉ／Ａｌ、Ｔｉ／Ｐｔ／Ａｕ等のショットキー電極
材料１１６（第２電極の材料に相当）を、電子ビーム蒸
着等の真空蒸着等の方法により被着してショットキー電
極１１４（第２電極に相当）を形成し、図２（ｅ）の構
造を得る。
【００３２】その後レジスト上の電極材料を、レジスト
をアセトン等の有機溶剤やレジスト剥離剤で溶かすこと
により除去し、図２（ｆ）の構造を得る。本第１実施例
によると、メサエッチングのマスクとなるレジスト１０
４や、オーミック電極１１１、１１２をメタルリフトオ
フで形成するためのフォトレジストを、直接半導体基板
１０１上に形成するのでは無く、絶縁膜１０２を介して
形成する。このため、リセスエッチング前に絶縁膜１０
２を除去する際、レジストが半導体基板１０１に残るこ
とや、熱処理の熱や、レジストを化学的にエッチング除
去する際の半導体基板表面の変質を防止することができ
る。また、レジスト残渣によるリセスエッチング深さや
形状のばらつきを防止することができる。またレジスト
残渣の影響の他にも、オーミック電極１１１，１１２の
オーミック接触を得るための熱処理や、レジスト剥離工
程で曝される薬液やガス等が原因で発生する基板１０１
表面の変質、及びその影響によるリセスエッチング深さ
や形状のばらつきも防止できる。
をアセトン等の有機溶剤やレジスト剥離剤で溶かすこと
により除去し、図２（ｆ）の構造を得る。本第１実施例
によると、メサエッチングのマスクとなるレジスト１０
４や、オーミック電極１１１、１１２をメタルリフトオ
フで形成するためのフォトレジストを、直接半導体基板
１０１上に形成するのでは無く、絶縁膜１０２を介して
形成する。このため、リセスエッチング前に絶縁膜１０
２を除去する際、レジストが半導体基板１０１に残るこ
とや、熱処理の熱や、レジストを化学的にエッチング除
去する際の半導体基板表面の変質を防止することができ
る。また、レジスト残渣によるリセスエッチング深さや
形状のばらつきを防止することができる。またレジスト
残渣の影響の他にも、オーミック電極１１１，１１２の
オーミック接触を得るための熱処理や、レジスト剥離工
程で曝される薬液やガス等が原因で発生する基板１０１
表面の変質、及びその影響によるリセスエッチング深さ
や形状のばらつきも防止できる。
【００３３】図２（ｆ）の構造においてもオーミック電
極１１１、１１２をソース・ドレインとして用い、ショ
ットキー電極１１４をゲート電極として用いれば、ＭＥ
ＳＦＥＴやＨＥＭＴ等のＦＥＴとして応用できる。また
オーミック電極１１１、１１２を接続してカソード電極
として用い、ショットキー電極１１４をカソード電極と
して用いれば、ショットキーバリアダイオードとして用
いることができる。
極１１１、１１２をソース・ドレインとして用い、ショ
ットキー電極１１４をゲート電極として用いれば、ＭＥ
ＳＦＥＴやＨＥＭＴ等のＦＥＴとして応用できる。また
オーミック電極１１１、１１２を接続してカソード電極
として用い、ショットキー電極１１４をカソード電極と
して用いれば、ショットキーバリアダイオードとして用
いることができる。
【００３４】ここで、本第１実施例の製造方法により製
造された半導体装置は、図１に示すように半導体基板１
０１と、半導体基板１０１上のメサエッチングされたメ
サエッチング溝１０５，１０６に形成された二つのオー
ミック電極１１１，１１２（ソース電極，ドレイン電極
に相当）と、半導体基板におけるオーミック電極１１１
と１１２との間にリセスエッチングにより形成されたリ
セスエッチング溝１１９と、このリセスエッチング溝内
に形成されたショットキー電極１１４（ゲート電極）と
が形成され、更に半導体基板１０１におけるオーミック
電極１１１とショットキー電極１１４との間、及びオー
ミック電極１１２とショットキー電極１１４との間に形
成された二つの絶縁膜１１７，１１８とを備えている。
造された半導体装置は、図１に示すように半導体基板１
０１と、半導体基板１０１上のメサエッチングされたメ
サエッチング溝１０５，１０６に形成された二つのオー
ミック電極１１１，１１２（ソース電極，ドレイン電極
に相当）と、半導体基板におけるオーミック電極１１１
と１１２との間にリセスエッチングにより形成されたリ
セスエッチング溝１１９と、このリセスエッチング溝内
に形成されたショットキー電極１１４（ゲート電極）と
が形成され、更に半導体基板１０１におけるオーミック
電極１１１とショットキー電極１１４との間、及びオー
ミック電極１１２とショットキー電極１１４との間に形
成された二つの絶縁膜１１７，１１８とを備えている。
【００３５】一般的に、半導体基板表面のゲート電極周
りには、表面を保護する目的でパッシベーション膜が付
けられることが行われている。しかし、このようなパッ
シベーション膜をゲート電極形成後に付ける場合、その
パッシベーション膜形成時に非常に大きなパワーで形成
しなければならないため、パッシベーション膜と半導体
基板の界面にプラズマダメージという界面準位が生じ
る。この界面準位は、半導体基板表面に空乏層を生じさ
せ、チャネル断面積を減らしてロスを生じさせる。しか
し、本第１実施例の構成の半導体装置においては、絶縁
膜１１７，１１８が半導体装置形成時に同時に形成され
るため、この絶縁膜１１７，１１８は、界面と非常に整
った状態で付けられている。従って本第１実施例では、
この絶縁膜１１７，１１８を介してパッシベーション膜
が付けることにより、上記ダメージを減少させることが
できる。
りには、表面を保護する目的でパッシベーション膜が付
けられることが行われている。しかし、このようなパッ
シベーション膜をゲート電極形成後に付ける場合、その
パッシベーション膜形成時に非常に大きなパワーで形成
しなければならないため、パッシベーション膜と半導体
基板の界面にプラズマダメージという界面準位が生じ
る。この界面準位は、半導体基板表面に空乏層を生じさ
せ、チャネル断面積を減らしてロスを生じさせる。しか
し、本第１実施例の構成の半導体装置においては、絶縁
膜１１７，１１８が半導体装置形成時に同時に形成され
るため、この絶縁膜１１７，１１８は、界面と非常に整
った状態で付けられている。従って本第１実施例では、
この絶縁膜１１７，１１８を介してパッシベーション膜
が付けることにより、上記ダメージを減少させることが
できる。
【００３６】（第２実施例）
以下に本発明の第２実施例を、図面に基づき説明する。
図３（ａ）〜（ｂ）は本実施例によるリセスゲート構造
の製造方法を示す断面図である。すなわち、本実施例と
上記第１実施例との違いは、２段階のリセスエッチング
を行ったことにある。なお、図３（ａ）に至るまでの工
程は図２（ａ）〜（ｄ）と同じであるため、重複する工
程についてはその説明を省略する。
図３（ａ）〜（ｂ）は本実施例によるリセスゲート構造
の製造方法を示す断面図である。すなわち、本実施例と
上記第１実施例との違いは、２段階のリセスエッチング
を行ったことにある。なお、図３（ａ）に至るまでの工
程は図２（ａ）〜（ｄ）と同じであるため、重複する工
程についてはその説明を省略する。
【００３７】本実施例において、先ず図２（ｄ）の構造
上に、開口部２０６を持つレジストパターン２０８を形
成し、その開口部２０６から、希フッ酸，バッファフッ
酸等によるウエットエッチングまたはＣＦ4 ガス等を用
いたＲＩＥエッチング等の方法により、絶縁膜１０２の
一部をエッチング除去し、さらにその開口部２０６か
ら、半導体基板２０１表面のＧａＡｓやＩｎＧａＡｓ，
ＩｎＡｌＡｓ等の半導体材料をクエン酸＋過酸化水素水
＋水，またはシュセキ酸＋過酸化水素水＋水，硫酸＋過
酸化水素水＋水，リン酸＋過酸化水素水＋水，ブロメタ
ノール等のエッチング液によるウエットエッチング、ま
たは塩素ガス等を用いたＲＩＥエッチング等の方法によ
るエッチングを行い、第１のリセスエッチング溝２０７
を形成し図３（ａ）の構造を得る。ここで２０２，２０
３はＡｕＧｅ／Ｎｉ／Ａｕ等のオーミック電極であり、
２０４，２０５は酸化珪素，窒化珪素，酸窒化珪素等の
絶縁膜である。
上に、開口部２０６を持つレジストパターン２０８を形
成し、その開口部２０６から、希フッ酸，バッファフッ
酸等によるウエットエッチングまたはＣＦ4 ガス等を用
いたＲＩＥエッチング等の方法により、絶縁膜１０２の
一部をエッチング除去し、さらにその開口部２０６か
ら、半導体基板２０１表面のＧａＡｓやＩｎＧａＡｓ，
ＩｎＡｌＡｓ等の半導体材料をクエン酸＋過酸化水素水
＋水，またはシュセキ酸＋過酸化水素水＋水，硫酸＋過
酸化水素水＋水，リン酸＋過酸化水素水＋水，ブロメタ
ノール等のエッチング液によるウエットエッチング、ま
たは塩素ガス等を用いたＲＩＥエッチング等の方法によ
るエッチングを行い、第１のリセスエッチング溝２０７
を形成し図３（ａ）の構造を得る。ここで２０２，２０
３はＡｕＧｅ／Ｎｉ／Ａｕ等のオーミック電極であり、
２０４，２０５は酸化珪素，窒化珪素，酸窒化珪素等の
絶縁膜である。
【００３８】その後レジスト２０８を溶解除去し、図３
（ｂ）の構造を得る。さらに図３（ｂ）の構造上に開口
部２０９をもったレジストパターン２１４を形成し、開
口部２０９から、第１のエッチング溝２０７の半導体基
板表面に露出した、ＧａＡｓやＩｎＧａＡｓ、ＩｎＡｌ
Ａｓ等の半導体材料をクエン酸＋過酸化水素水＋水、又
はシュセキ酸＋過酸化水素水＋水、硫酸＋過酸化水素水
＋水、リン酸＋過酸化水素水＋水、ブロメタノール等の
エッチング液によるウエットエッチング、または塩素ガ
ス等を用いたＲＩＥエッチング等の方法によるエッチン
グを行い、第２のリセスエッチング溝２１０を形成す
る。その構造上からＴｉ、Ａｌ、ＡｕまたはＴｉ／Ａ
ｌ、Ｔｉ／Ｐｔ／Ａｕ等のショットキ電極材料を電子ビ
ーム蒸着等の真空蒸着等の方法により被着し、図３
（ｃ）の構造を得る。これにより第２のリセスエッチン
グ溝２１０中に、ショットキー電極２１１が形成され
る。
（ｂ）の構造を得る。さらに図３（ｂ）の構造上に開口
部２０９をもったレジストパターン２１４を形成し、開
口部２０９から、第１のエッチング溝２０７の半導体基
板表面に露出した、ＧａＡｓやＩｎＧａＡｓ、ＩｎＡｌ
Ａｓ等の半導体材料をクエン酸＋過酸化水素水＋水、又
はシュセキ酸＋過酸化水素水＋水、硫酸＋過酸化水素水
＋水、リン酸＋過酸化水素水＋水、ブロメタノール等の
エッチング液によるウエットエッチング、または塩素ガ
ス等を用いたＲＩＥエッチング等の方法によるエッチン
グを行い、第２のリセスエッチング溝２１０を形成す
る。その構造上からＴｉ、Ａｌ、ＡｕまたはＴｉ／Ａ
ｌ、Ｔｉ／Ｐｔ／Ａｕ等のショットキ電極材料を電子ビ
ーム蒸着等の真空蒸着等の方法により被着し、図３
（ｃ）の構造を得る。これにより第２のリセスエッチン
グ溝２１０中に、ショットキー電極２１１が形成され
る。
【００３９】その後、メタルリフトオフによりレジスト
２０８上のショットキ電極材料を除去し、図３（ｄ）の
構造を得る。このように、図３（ａ）〜（ｄ）の方法を
用いても、レジストが半導体基板２０１に残ることや、
熱処理の熱や、レジストを化学的にエッチング除去する
際の半導体基板表面の変質を防止することができる。ま
た、レジスト残渣によるリセスエッチング深さや形状の
ばらつきを防止することができる。またレジスト残渣の
影響の他にも、オーミック電極２０２，２０３のオーミ
ック接触を得るための熱処理や、レジスト剥離工程で曝
される薬液やガス等が原因で発生する基板２０１表面の
変質、及びその影響によるリセスエッチング深さや形状
のばらつきも防止できる。
２０８上のショットキ電極材料を除去し、図３（ｄ）の
構造を得る。このように、図３（ａ）〜（ｄ）の方法を
用いても、レジストが半導体基板２０１に残ることや、
熱処理の熱や、レジストを化学的にエッチング除去する
際の半導体基板表面の変質を防止することができる。ま
た、レジスト残渣によるリセスエッチング深さや形状の
ばらつきを防止することができる。またレジスト残渣の
影響の他にも、オーミック電極２０２，２０３のオーミ
ック接触を得るための熱処理や、レジスト剥離工程で曝
される薬液やガス等が原因で発生する基板２０１表面の
変質、及びその影響によるリセスエッチング深さや形状
のばらつきも防止できる。
【００４０】なお、第１実施例における図２（ａ）〜
（ｆ）において、図２（ｄ）の構造をフッ酸＋水、フッ
酸＋フッ化アンモニュウム＋水等のエッチング液に曝す
ことにより、絶縁膜１０２をエッチング除去しても、メ
サエッチングとオーミック電極形成時のレジスト残渣等
によるリセスエッチングばらつきを防止することができ
る。この場合図２（ｆ）の構造においてショットキ電極
両側の絶縁膜１１７、１１８がない構造となる。
（ｆ）において、図２（ｄ）の構造をフッ酸＋水、フッ
酸＋フッ化アンモニュウム＋水等のエッチング液に曝す
ことにより、絶縁膜１０２をエッチング除去しても、メ
サエッチングとオーミック電極形成時のレジスト残渣等
によるリセスエッチングばらつきを防止することができ
る。この場合図２（ｆ）の構造においてショットキ電極
両側の絶縁膜１１７、１１８がない構造となる。
【００４１】また、同様に第２実施例における図２
（ａ）〜（ｄ）においても、図３（ａ）でレジスト２０
８を形成する前または図３（ｂ）の段階で、フッ酸＋
水、フッ酸＋フッ化アンモニュウム＋水等により絶縁膜
のエッチングを行っても、メサエッチングとオーミック
電極形成時のレジスト残渣等によるリセスエッチングの
バラツキを防止することができる。この場合図３（ｄ）
の構造においてショットキ電極両側の絶縁膜２１２、２
１３がない構造となる。
（ａ）〜（ｄ）においても、図３（ａ）でレジスト２０
８を形成する前または図３（ｂ）の段階で、フッ酸＋
水、フッ酸＋フッ化アンモニュウム＋水等により絶縁膜
のエッチングを行っても、メサエッチングとオーミック
電極形成時のレジスト残渣等によるリセスエッチングの
バラツキを防止することができる。この場合図３（ｄ）
の構造においてショットキ電極両側の絶縁膜２１２、２
１３がない構造となる。
【００４２】
【００４３】図４において、３０１は半導体基板、３０
２，３０３はオーミック電極、３０５，３０４は絶縁
膜、３０６はリセスエッチング溝、３０７はショットキ
ー電極である。図４の構造は、図２（ｆ）の構造におい
てショットキー電極断面形状を下部電極幅に対して上部
電極幅が広い、いわゆるＴ字形状にしたもので、この構
造をＦＥＴのゲートとして用いた場合、ゲート抵抗を小
さくでき雑音指数等の高周波特性を向上することができ
る。
２，３０３はオーミック電極、３０５，３０４は絶縁
膜、３０６はリセスエッチング溝、３０７はショットキ
ー電極である。図４の構造は、図２（ｆ）の構造におい
てショットキー電極断面形状を下部電極幅に対して上部
電極幅が広い、いわゆるＴ字形状にしたもので、この構
造をＦＥＴのゲートとして用いた場合、ゲート抵抗を小
さくでき雑音指数等の高周波特性を向上することができ
る。
【００４４】同様に図５の構造は、図３（ｄ）の構造に
おいてショットキー電極をＴ字形状にしたもので、４０
１は半導体基板、４０２，４０３はオーミック電極、４
０４，４０５は絶縁膜、４０６は第１のリセスエッチン
グ溝、４０７は第２のエッチング溝、４０８はショット
キー電極である。なお、図１（ｌ），図２（ｆ），図３
（ｄ），図４，図５の構造を実際のデバイスとして用い
る場合、各構造の上部を窒化珪素等の絶縁膜で覆うこと
で、耐久性を確保することができる。
おいてショットキー電極をＴ字形状にしたもので、４０
１は半導体基板、４０２，４０３はオーミック電極、４
０４，４０５は絶縁膜、４０６は第１のリセスエッチン
グ溝、４０７は第２のエッチング溝、４０８はショット
キー電極である。なお、図１（ｌ），図２（ｆ），図３
（ｄ），図４，図５の構造を実際のデバイスとして用い
る場合、各構造の上部を窒化珪素等の絶縁膜で覆うこと
で、耐久性を確保することができる。
【図１】（ａ）〜（ｌ）は、本発明の参考例における半
導体装置の製造方法を示す断面図である。
導体装置の製造方法を示す断面図である。
【図２】（ａ）〜（ｆ）は、本発明の第１実施例におけ
る半導体装置の製造方法を示す断面図である。
る半導体装置の製造方法を示す断面図である。
【図３】（ａ）〜（ｄ）は、本発明の第２実施例におけ
る半導体装置の製造方法を示す断面図である。
る半導体装置の製造方法を示す断面図である。
【図４】本発明の一実施例である半導体装置を示す断面
図である。
図である。
【図５】本発明の一実施例である半導体装置を示す断面
図である。
図である。
１０１ 半導体基板
１０２ 絶縁膜
１０３ 開口部
１０４ レジストパターン
１０５，１０６ メサエッチング溝
１０７，１０８ 開口部
１０９ レジストパターン
１１０ 電極材料
１１１，１１２ オーミック電極
１１３ 開口部
１１４ ショットキー電極
１１５ レジストパターン
１１６ ショットキー電極材料
１１７，１１８ 絶縁膜
１１９ リセスエッチング溝
２０１ 半導体基板
２０２，２０３ オーミック電極
２０４，２０５，２１２，２１３ 絶縁膜
２０６ 開口部
２０７ 第１のリセスエッチング溝
２０８ レジストパターン
２０９ 開口部
２１０ 第２のリセスエッチング溝
２１１ ショットキー電極
２１４ レジストパターン
フロントページの続き
(56)参考文献 特開 平３−283628（ＪＰ，Ａ)
特開 昭64−7664（ＪＰ，Ａ)
特開 平３−239325（ＪＰ，Ａ)
特開 昭53−22380（ＪＰ，Ａ)
特開 平３−101239（ＪＰ，Ａ)
特開 平２−208934（ＪＰ，Ａ)
特開 平２−288325（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/306 - 21/308
Claims (5)
- 【請求項１】 半導体基板上に絶縁膜を被着する絶縁膜
被着工程と、 その絶縁膜上に、所定部分に第１開口部を持つ第１レジ
ストを形成する第１レジスト形成工程と、 前記第１開口部から前記絶縁膜の一部を化学的にエッチ
ング除去する第１エッチング工程と、 前記第１開口部から前記半導体基板にメサエッチングを
行うメサエッチング工程と、 前記半導体基板上に、第１電極の形成部分に第２開口部
を持った第２レジストを形成する第２レジスト形成工程
と、 前記第２開口部から前記絶縁膜の一部を化学的にエッチ
ング除去する第２エッチング工程と、 前記半導体基板に第１電極の材料を被着する第１電極材
料被着工程と、 前記第２レジストを溶解することにより前記第２レジス
ト上に被着した前記第１電極の材料を除去し、その後、
前記半導体基板を熱処理して前記第１電極を形成する第
１電極形成工程と、 前記半導体基板上に、リセスエッチングしたい部分に第
３開口部を持つ第３レジストを形成し、その第３開口部
より前記絶縁膜の一部をエッチング除去し、その第３開
口部より前記半導体基板をリセスエッチングし、前記半
導体基板上部から第２電極の材料を被着するリセスエッ
チング工程と、 前記第３レジストを溶解することにより前記第３レジス
ト上に被着した前記第２電極の材料を除去する第２電極
形成工程とを備えたことを特徴とする半導体装置の製造
方法。 - 【請求項２】 半導体基板上に絶縁膜を被着する絶縁膜
被着工程と、 その絶縁膜上に、所定部分に第１開口部を持つ第１レジ
ストを形成する第１レジスト形成工程と、 前記第１開口部から前記絶縁膜の一部を化学的にエッチ
ング除去する第１エッチング工程と、 前記第１開口部から前記半導体基板にメサエッチングを
行うメサエッチング工 程と、 前記半導体基板上に、第１電極の形成部分に第２開口部
を持った第２レジストを形成する第２レジスト形成工程
と、 前記第２開口部から前記絶縁膜の一部を化学的にエッチ
ング除去する第２エッチング工程と、 前記半導体基板に第１電極の材料を被着する第１電極材
料被着工程と、 前記第２レジストを溶解することにより前記第２レジス
ト上に被着した前記第１電極の材料を除去し、その後、
前記半導体基板を熱処理して前記第１電極を形成する第
１電極形成工程と、 前記半導体基板上に、リセスエッチングしたい部分に第
３開口部を持つ第３レジストを形成し、その第３開口部
より前記絶縁膜の一部をエッチング除去し、その第３開
口部より前記半導体基板をリセスエッチングし、その
後、前記第３レジストを除去し、前記半導体基板上に前
記第３開口部よりも狭い第４開口部を持つ第４レジスト
を形成し、その第４開口部より前記半導体基板を更にリ
セスエッチングし、前記半導体基板上部から第２電極の
材料を被着するリセスエッチング工程と、 前記第４レジストを溶解することにより前記第４レジス
ト上に被着した前記第２電極の材料を除去する第２電極
形成工程とを備えたことを特徴とする半導体装置の製造
方法。 - 【請求項３】 前記第１電極は、前記半導体基板とオー
ミック接触する二つのオーミック電極を有し、更に前記
第２電極は、前記二つのオーミック電極の間に形成され
て前記半導体基板とショットキー接触するショットキー
電極を有することを特徴とする請求項１又は２に記載の
半導体装置の製造方法。 - 【請求項４】 前記第１電極は、前記半導体基板上の前
記メサエッチングされた部分に形成されたソース電極及
びドレイン電極であり、 前記第２電極は、 前記半導体基板における前記ソース電
極と前記ドレイン電極との間に前記リセスエッチングに
より形成されたリセス溝内に形成されたゲート電極であ
り、 前記半導体基板における前記ソース電極と前記ゲート電
極との間、及び前記ド レイン電極と前記ゲート電極との
間に、前記絶縁膜による二つの絶縁膜を形成することを
特徴とする請求項１乃至３の何れかに記載の半導体装置
の製造方法。 - 【請求項５】 前記ゲート電極はＴ字型ゲートであるこ
とを特徴とする請求項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03435894A JP3509166B2 (ja) | 1994-03-04 | 1994-03-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03435894A JP3509166B2 (ja) | 1994-03-04 | 1994-03-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07245288A JPH07245288A (ja) | 1995-09-19 |
| JP3509166B2 true JP3509166B2 (ja) | 2004-03-22 |
Family
ID=12411947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03435894A Expired - Fee Related JP3509166B2 (ja) | 1994-03-04 | 1994-03-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3509166B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4530627B2 (ja) * | 2003-07-09 | 2010-08-25 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
-
1994
- 1994-03-04 JP JP03435894A patent/JP3509166B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07245288A (ja) | 1995-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0439114B1 (en) | Method of manufacturing semiconductor device having gate electrode self-aligned to source and drain electrodes | |
| JP2891204B2 (ja) | 半導体装置の製造方法 | |
| US4997779A (en) | Method of making asymmetrical gate field effect transistor | |
| JP4874461B2 (ja) | シュードモルフィック高電子移動度トランジスター | |
| JPH05326563A (ja) | 半導体装置 | |
| JP3285132B2 (ja) | 半導体装置の製造方法 | |
| US5376812A (en) | Semiconductor device | |
| JPH0778835A (ja) | 化合物半導体装置の製造方法 | |
| KR0179116B1 (ko) | 자가정렬형 티형 게이트 제조방법 | |
| JP3509166B2 (ja) | 半導体装置の製造方法 | |
| US5719088A (en) | Method of fabricating semiconductor devices with a passivated surface | |
| US5733827A (en) | Method of fabricating semiconductor devices with a passivated surface | |
| US6617660B2 (en) | Field effect transistor semiconductor and method for manufacturing the same | |
| JPH0722310A (ja) | 半導体集積回路の製造方法 | |
| JPH0472381B2 (ja) | ||
| JPH03165526A (ja) | 電界効果トランジスタの製造方法 | |
| US5843849A (en) | Semiconductor wafer etching process and semiconductor device | |
| JP2003324111A (ja) | 半導体装置およびその製造方法 | |
| JP3123445B2 (ja) | 半導体装置の製造方法 | |
| JP3036451B2 (ja) | 半導体装置の製造方法 | |
| JP3235548B2 (ja) | 半導体装置の製造方法 | |
| KR100644812B1 (ko) | 고주파 전자 소자 및 그 제작방법 | |
| JPH01274477A (ja) | 半導体装置の製造方法 | |
| JPS59114826A (ja) | 半導体装置の製造方法 | |
| JPS59224178A (ja) | 電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |