JP3500169B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3500169B2 JP3500169B2 JP14353593A JP14353593A JP3500169B2 JP 3500169 B2 JP3500169 B2 JP 3500169B2 JP 14353593 A JP14353593 A JP 14353593A JP 14353593 A JP14353593 A JP 14353593A JP 3500169 B2 JP3500169 B2 JP 3500169B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor device
- semiconductor
- metal line
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dicing (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、組立工程のダイシング
工程におけるチッピングを防止することを目的とした半
導体装置の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device for preventing chipping in a dicing process of an assembly process.
【０００２】[0002]
【従来の技術】近年、半導体装置の製造方法において
は、半導体装置の信頼性を確保するため組立のダイシン
グ工程においてチッピングを防止する手段を半導体装置
のチップに設けるようになってきた。2. Description of the Related Art In recent years, in a method of manufacturing a semiconductor device, a chip of the semiconductor device has been provided with a means for preventing chipping in a dicing process of assembly in order to secure reliability of the semiconductor device.
【０００３】以下、従来の半導体装置の製造方法につい
て説明する。A conventional method of manufacturing a semiconductor device will be described below.
【０００４】図７は従来の半導体装置の製造方法の一例
を示す断面図であり、同図において、１は半導体基板、
２は半導体チップ、３はスクライブライン、４はプラズ
マ窒化膜である。FIG. 7 is a sectional view showing an example of a conventional method for manufacturing a semiconductor device. In FIG. 7, 1 is a semiconductor substrate,
Reference numeral 2 is a semiconductor chip, 3 is a scribe line, and 4 is a plasma nitride film.
【０００５】まず、図７（ａ）に示すように、半導体チ
ップ２を保護するために半導体基板１の上に全面に亘っ
てプラズマ窒化膜４を形成する。First, as shown in FIG. 7A, a plasma nitride film 4 is formed over the entire surface of the semiconductor substrate 1 in order to protect the semiconductor chip 2.
【０００６】次に、図７（ｂ）に示すように、ホトエッ
チング法によりスクライブライン３上のプラズマ窒化膜
４を半導体チップ２を囲むようにラインエッチングす
る。Next, as shown in FIG. 7B, the plasma nitride film 4 on the scribe line 3 is line-etched so as to surround the semiconductor chip 2 by a photoetching method.
【０００７】図８はダイシング工程が完了した半導体装
置の断面構造を示す模式図であって、同図に示すよう
に、半導体基板１にはチッピングクラック５が発生して
いる。このようにチッピングクラック５が発生した半導
体基板１のスクライブライン３にダイシングブレードを
入れて半導体チップ２を切り放すと、半導体チップ２の
周辺部にチッピングクラック５が発生する。このチッピ
ングクラック５はプラズマ窒化膜４で止まるのでチッピ
ングが防止される。FIG. 8 is a schematic view showing a cross-sectional structure of a semiconductor device which has completed the dicing process. As shown in FIG. 8, chipping cracks 5 are generated in the semiconductor substrate 1. When the dicing blade is put in the scribe line 3 of the semiconductor substrate 1 in which the chipping cracks 5 are generated as described above and the semiconductor chip 2 is cut off, the chipping cracks 5 are generated in the peripheral portion of the semiconductor chip 2. The chipping cracks 5 stop at the plasma nitride film 4, so chipping is prevented.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、上記の
従来の半導体装置の製造方法は、半導体基板の表面に密
着したプラズマ窒化膜からなる絶縁膜によりチッピング
が半導体チップ内に延びないようにしているが、表面の
チッピングを防ぐだけであって、絶縁膜の下を通る歪欠
陥によるチッピングについては完全には抑制できないと
いう問題を有している。However, in the above-described conventional method for manufacturing a semiconductor device, the chipping does not extend into the semiconductor chip due to the insulating film made of the plasma nitride film that is in close contact with the surface of the semiconductor substrate. However, there is a problem that only chipping of the surface is prevented, and chipping due to strain defects that pass under the insulating film cannot be completely suppressed.
【０００９】本発明は、上記従来の問題点を解決し、ダ
イシング工程において生じるチッピングを完全に阻止で
きる半導体装置の製造方法を提供することを目的とす
る。An object of the present invention is to provide a method for manufacturing a semiconductor device, which solves the above-mentioned conventional problems and can completely prevent chipping occurring in a dicing process.
【００１０】[0010]
【課題を解決するための手段】本発明は、半導体基板の
主面に該半導体基板と合金化する金属からなる金属ライ
ンを形成しておくと、ダイシング工程で形成されたチッ
ピングクラックは半導体基板を切断する際に金属ライン
又はその下の合金層に吸収されるということを見出だ
し、該知見に基づいてなされたものであって、具体的に
は、本発明に係る半導体装置の製造方法は、半導体基板
の一主面における半導体チップ同士の間に、上記半導体
基板と合金化する金属からなる金属ラインを形成する工
程と、上記金属ラインが形成された上記半導体基板を切
断して上記半導体チップ同士を切り離す工程とを備え、
上記金属ラインを形成する工程は、上記半導体チップの
スクライブライン上にエッチングにより凹状溝を形成し
た後、該凹状溝の内部に上記金属ラインを形成する工程
を含む。According to the present invention, when a metal line made of a metal alloying with the semiconductor substrate is formed on the main surface of the semiconductor substrate, the chipping cracks formed in the dicing process will not affect the semiconductor substrate. It was found that the metal line or the alloy layer below the metal line is absorbed during cutting, and it was made based on this finding. Specifically, the method for manufacturing a semiconductor device according to the present invention is A step of forming a metal line made of a metal alloying with the semiconductor substrate between the semiconductor chips on one main surface of the semiconductor substrate, and cutting the semiconductor substrate on which the metal line is formed to cut the semiconductor chips together. And a step of separating
The step of forming the metal line includes a step of forming a concave groove on the scribe line of the semiconductor chip by etching and then forming the metal line inside the concave groove.
【００１１】本発明に係る半導体装置の製造方法におい
て、上記金属ラインはオーミック性金属からなり、上記
金属ラインは上記半導体チップのオーミック性金属と同
時に形成することが好ましい。In the method of manufacturing a semiconductor device according to the present invention, it is preferable that the metal line is made of ohmic metal, and the metal line is formed simultaneously with the ohmic metal of the semiconductor chip.
【００１２】また、本発明に係る半導体装置の製造方法
において、上記金属ラインはショットキ性金属からな
り、上記金属ラインは上記半導体チップのショットキ性
金属と同時に形成することが好ましい。In the method of manufacturing a semiconductor device according to the present invention, it is preferable that the metal line is made of Schottky metal, and the metal line is formed at the same time as the Schottky metal of the semiconductor chip.
【００１３】[0013]
【作用】本発明に係る半導体装置の製造方法によると、
半導体基板の一主面における半導体チップ同士の間に半
導体基板と合金化する金属からなる金属ラインを形成し
た後に半導体基板を切断するため、ダイシング工程にお
いて生成されたチッピングクラックは、金属ラインを構
成する金属と半導体基板との界面に形成された合金層又
は金属ラインに達し、該合金層又は金属ラインに完全に
吸収される。According to the method of manufacturing a semiconductor device of the present invention,
Since the semiconductor substrate is cut after forming a metal line made of a metal alloying with the semiconductor substrate between the semiconductor chips on one main surface of the semiconductor substrate, the chipping crack generated in the dicing step constitutes the metal line. It reaches the alloy layer or metal line formed at the interface between the metal and the semiconductor substrate and is completely absorbed by the alloy layer or metal line.
【００１４】この場合、金属ラインは半導体チップのス
クライブライン上に形成されるので、スクライブライン
近傍に生成されたチッピングラインを確実に吸収するこ
とができる。In this case, since the metal line is formed on the scribe line of the semiconductor chip, the chipping line generated near the scribe line can be reliably absorbed.
【００１５】また、半導体チップのスクライブライン上
に形成した凹状溝の内部に金属ラインを形成するため、
スクライブライン近傍に生成されたチッピングラインを
半導体基板の内部で吸収することができる。Further, since the metal line is formed inside the concave groove formed on the scribe line of the semiconductor chip,
The chipping line generated near the scribe line can be absorbed inside the semiconductor substrate.
【００１６】本発明に係る半導体装置の製造方法におい
て、金属ラインはオーミック性金属からなり、金属ライ
ンは半導体チップのオーミック性金属と同時に形成する
と、金属ラインを形成する工程を別途設ける必要がな
い。In the method of manufacturing a semiconductor device according to the present invention, when the metal line is made of ohmic metal and the metal line is formed simultaneously with the ohmic metal of the semiconductor chip, it is not necessary to separately provide a step of forming the metal line.
【００１７】本発明に係る半導体装置の製造方法におい
て、金属ラインはショットキ性金属からなり、金属ライ
ンは半導体チップのショットキ性金属と同時に形成する
と、金属ラインを形成する工程を別途設ける必要がな
い。In the method of manufacturing a semiconductor device according to the present invention, when the metal line is made of Schottky metal and the metal line is formed at the same time as the Schottky metal of the semiconductor chip, it is not necessary to separately provide a step of forming the metal line.
【００１８】[0018]
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【００１９】図１〜図４は本発明の各実施例に係る半導
体装置の製造方法の各製造工程を示す断面模式図であっ
て、同図において、１は半導体基板、２は半導体基板１
の上に形成された半導体チップ、６Ａ，６Ｂはそれぞれ
ショットキ性金属、７Ａ，７Ｂはそれぞれオーミック性
金属、８はスクライブライン３に形成された凹状溝であ
る。1 to 4 are schematic cross-sectional views showing respective manufacturing steps of a method for manufacturing a semiconductor device according to each embodiment of the present invention, wherein 1 is a semiconductor substrate and 2 is a semiconductor substrate 1.
Is a Schottky metal, 6A and 6B are Schottky metals, 7A and 7B are ohmic metals, and 8 is a concave groove formed in the scribe line 3.
【００２０】図２は本発明の第１実施例に係る半導体装
置の製造方法を示し、同図に示すように、半導体チップ
２の内部のショットキ性金属６Ａを形成すると同時に、
半導体チップ２同士の間のスクライブライン３上にショ
ットキ性金属６Ｂからなる金属ラインを形成する。FIG. 2 shows a method of manufacturing a semiconductor device according to a first embodiment of the present invention. As shown in FIG. 2, the Schottky metal 6A inside the semiconductor chip 2 is formed and at the same time,
A metal line made of Schottky metal 6B is formed on the scribe line 3 between the semiconductor chips 2.
【００２１】図３は本発明の第２実施例に係る半導体装
置の製造方法を示し、同図に示すように、半導体チップ
２の内部のオーミック性金属７Ａを形成すると同時に、
半導体チップ２同士の間のスクライブライン３上にオー
ミック性金属７Ｂからなる金属ラインを形成する。FIG. 3 shows a method of manufacturing a semiconductor device according to a second embodiment of the present invention. As shown in FIG. 3, the ohmic metal 7A inside the semiconductor chip 2 is formed and at the same time,
A metal line made of the ohmic metal 7B is formed on the scribe line 3 between the semiconductor chips 2.
【００２２】図４は本発明の第３実施例に係る半導体装
置の製造方法を示し、同図に示すように、半導体チップ
２同士の間のスクライブライン３の表面にホトエッチン
グにより凹状溝８を形成した後、該凹状溝８の内部及び
半導体チップ２の内部にそれぞれオーミック性金属７
Ｂ，７Ａを形成する。FIG. 4 shows a method of manufacturing a semiconductor device according to a third embodiment of the present invention. As shown in FIG. 4, a concave groove 8 is formed on the surface of a scribe line 3 between semiconductor chips 2 by photoetching. After the formation, the ohmic metal 7 is formed inside the concave groove 8 and inside the semiconductor chip 2, respectively.
B and 7A are formed.
【００２３】図５は上記第２実施例に係る方法により得
られた半導体装置の断面構造を示しており、同図に示す
ように、半導体基板１におけるオーミック性金属７Ｂの
下側には合金層９が形成されている。このため、ダイシ
ングブレードにより生成されたチッピングクラック１０
は合金層９により吸収されている。尚、図５において１
１はチッピングである。FIG. 5 shows a sectional structure of a semiconductor device obtained by the method according to the second embodiment. As shown in FIG. 5, an alloy layer is formed below the ohmic metal 7B in the semiconductor substrate 1. 9 is formed. Therefore, the chipping crack 10 generated by the dicing blade 10
Are absorbed by the alloy layer 9. In addition, in FIG.
1 is chipping.
【００２４】図６は第２実施例に係る方法により得られ
た半導体装置と従来の方法により得られた半導体装置と
の組立て時におけるチッピング発生率を示したものであ
り、従来のものが平均５％のチッピング発生率であるの
に対して、第２実施例のものはチッピング発生率が０％
である。FIG. 6 shows the chipping occurrence rate at the time of assembling a semiconductor device obtained by the method according to the second embodiment and a semiconductor device obtained by the conventional method. %, While the chipping rate of the second embodiment is 0%.
Is.
【００２５】以上のように、スクライブライン３上にシ
ョットキ性金属６Ｂ又はオーミック性金属７Ｂからなる
金属ラインを設けると、チッピングを完全に防止するこ
とができる。As described above, when the metal line made of Schottky metal 6B or ohmic metal 7B is provided on the scribe line 3, chipping can be completely prevented.
【００２６】尚、上記各実施例においては、金属ライン
の周辺については説明していないが、金属ライン上を絶
縁膜又は他の金属で覆ってもよい。In each of the above embodiments, the periphery of the metal line is not described, but the metal line may be covered with an insulating film or another metal.
【００２７】[0027]
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によると、半導体基板の一主面におけ
る半導体チップ同士の間に半導体基板と合金化する金属
からなる金属ラインを形成した後に半導体基板を切断す
るため、ダイシング工程で生成されたチッピングクラッ
クは、金属ラインを構成する金属と半導体基板との界面
に形成された合金層又は金属ラインにより完全に吸収さ
れるので、半導体チップの内部にクラックが誘起される
ことはない。As described above, according to the semiconductor device manufacturing method of the present invention, the metal line made of a metal alloying with the semiconductor substrate is formed between the semiconductor chips on one main surface of the semiconductor substrate. Since the semiconductor substrate is cut later, the chipping cracks generated in the dicing step are completely absorbed by the alloy layer or the metal line formed at the interface between the metal forming the metal line and the semiconductor substrate. No cracks are induced inside.
【００２８】このため、組立工程特にダイシング工程に
おける歩留り及び半導体装置の信頼性を大きく向上させ
ることができる。Therefore, the yield in the assembly process, especially the dicing process, and the reliability of the semiconductor device can be greatly improved.
【００２９】また、金属ラインを半導体チップのスクラ
イブライン上に形成するので、スクライブライン近傍に
生成されたチッピングラインを金属ライン又は合金層に
より確実に吸収できるので、半導体チップの内部に誘起
されるクラックを確実に防止することができる。Further, since the metal line is formed on the scribe line of the semiconductor chip, the chipping line generated in the vicinity of the scribe line can be reliably absorbed by the metal line or the alloy layer, so that cracks induced inside the semiconductor chip can be obtained. Can be reliably prevented.
【００３０】また、半導体チップのスクライブライン上
に凹状溝を形成し、該凹状溝の内部に金属ラインを形成
するため、スクライブライン近傍に生成されたチッピン
グラインを半導体基板の内部で吸収することができるの
で、半導体チップの内部に誘起されるクラックをいっそ
う確実に防止することができる。Further, since the concave groove is formed on the scribe line of the semiconductor chip and the metal line is formed inside the concave groove, the chipping line generated near the scribe line can be absorbed inside the semiconductor substrate. Therefore, the crack induced inside the semiconductor chip can be more surely prevented.
【００３１】本発明に係る半導体装置の製造方法におい
て、金属ラインはオーミック性金属からなり、金属ライ
ンを半導体チップのオーミック性金属と同時に形成する
と、金属ラインの形成工程を別途設ける必要がないの
で、簡易な方法で半導体チップの内部に誘起されるクラ
ックを防止ができる。In the method of manufacturing a semiconductor device according to the present invention, the metal line is made of ohmic metal, and when the metal line is formed at the same time as the ohmic metal of the semiconductor chip, it is not necessary to separately provide a step of forming the metal line. A crack induced inside the semiconductor chip can be prevented by a simple method.
【００３２】本発明に係る半導体装置の製造方法におい
て、金属ラインはショットキ性金属からなり、金属ライ
ンを半導体チップのショットキ性金属と同時に形成する
と、金属ラインの形成工程を別途設ける必要がないの
で、簡易な方法で半導体チップの内部に誘起されるクラ
ックを防止ができる。In the method of manufacturing a semiconductor device according to the present invention, the metal line is made of Schottky metal, and when the metal line is formed at the same time as the Schottky metal of the semiconductor chip, it is not necessary to separately provide a step of forming the metal line. A crack induced inside the semiconductor chip can be prevented by a simple method.
【図１】本発明の各実施例に係る半導体装置の製造方法
を示す断面模式図である。FIG. 1 is a schematic sectional view showing a method for manufacturing a semiconductor device according to each embodiment of the present invention.
【図２】本発明の第１実施例に係る半導体装置の製造方
法を示す断面模式図である。FIG. 2 is a schematic cross-sectional view showing the method of manufacturing the semiconductor device according to the first embodiment of the invention.
【図３】本発明の第２実施例に係る半導体装置の製造方
法を示す断面模式図である。FIG. 3 is a schematic sectional view showing a method of manufacturing a semiconductor device according to a second embodiment of the invention.
【図４】本発明の第３実施例に係る半導体装置の製造方
法を示す断面模式図である。FIG. 4 is a schematic sectional view showing a method of manufacturing a semiconductor device according to a third embodiment of the invention.
【図５】本発明の第２実施例に係る半導体装置の製造方
法により得た半導体装置のダイシング後の断面模式図で
ある。FIG. 5 is a schematic cross-sectional view of a semiconductor device obtained by a method for manufacturing a semiconductor device according to a second embodiment of the present invention after dicing.
【図６】本発明の第２実施例に係る半導体装置の製造方
法により得た半導体装置及び従来の方法により得た半導
体装置におけるチッピング発生率の推移図である。FIG. 6 is a transition diagram of a chipping occurrence rate in a semiconductor device obtained by a method for manufacturing a semiconductor device according to a second embodiment of the present invention and a semiconductor device obtained by a conventional method.
【図７】従来の半導体装置の製造方法を示す断面模式図
である。FIG. 7 is a schematic sectional view showing a method for manufacturing a conventional semiconductor device.
【図８】従来の半導体装置の製造方法により得た半導体
装置のダイシング後の断面模式図である。FIG. 8 is a schematic cross-sectional view after dicing of a semiconductor device obtained by a conventional method for manufacturing a semiconductor device.
１ 半導体基板 ２ 半導体チップ ３ スクライブライン ４ プラズマ窒化膜 ５ チッピングクラック ６Ａ，６Ｂ ショットキ性金属 ７Ａ，７Ｂ オーミック性金属 ８ 凹状溝 ９ 合金層 １０ チッピングクラック 1 Semiconductor substrate 2 semiconductor chips 3 scribe lines 4 Plasma nitride film 5 Chipping crack 6A, 6B Schottky metal 7A, 7B Ohmic metal 8 concave groove 9 Alloy layer 10 chipping crack
Claims (3)
同士の間に、上記半導体基板と合金化する金属からなる
金属ラインを形成する工程と、 上記金属ラインが形成された 上記半導体基板を切断して
上記半導体チップ同士を切り離す工程とを備え、 上記金属ラインを形成する工程は、上記半導体チップの
スクライブライン上にエッチングにより凹状溝を形成し
た後、該凹状溝の内部に上記金属ラインを形成する工程
を含むこと を特徴とする半導体装置の製造方法。1. A step of forming a metal line made of a metal alloying with the semiconductor substrate between semiconductor chips on one main surface of the semiconductor substrate, and cutting the semiconductor substrate on which the metal line is formed. And a step of separating the semiconductor chips from each other, and the step of forming the metal line includes
Form a concave groove by etching on the scribe line
And then forming the metal line inside the concave groove
A method of manufacturing a semiconductor device, comprising:
り、上記金属ラインは上記半導体チップのオーミック性
金属と同時に形成することを特徴とする請求項１に記載
の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the metal line is made of an ohmic metal, and the metal line is formed simultaneously with the ohmic metal of the semiconductor chip.
り、上記金属ラインは上記半導体チップのショットキ性
金属と同時に形成することを特徴とする請求項１に記載
の半導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the metal line is made of Schottky metal, and the metal line is formed simultaneously with the Schottky metal of the semiconductor chip.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14353593A JP3500169B2 (en) | 1993-06-15 | 1993-06-15 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14353593A JP3500169B2 (en) | 1993-06-15 | 1993-06-15 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0722353A JPH0722353A (en) | 1995-01-24 |
| JP3500169B2 true JP3500169B2 (en) | 2004-02-23 |
Family
ID=15341013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14353593A Expired - Fee Related JP3500169B2 (en) | 1993-06-15 | 1993-06-15 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3500169B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7183137B2 (en) * | 2003-12-01 | 2007-02-27 | Taiwan Semiconductor Manufacturing Company | Method for dicing semiconductor wafers |
-
1993
- 1993-06-15 JP JP14353593A patent/JP3500169B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0722353A (en) | 1995-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060270194A1 (en) | Semiconductor package and method for forming the same | |
| US6528392B2 (en) | Dicing configuration for separating a semiconductor component from a semiconductor wafer | |
| JP2699517B2 (en) | Semiconductor device having round or tapered edges and corners | |
| JP2002043356A (en) | Semiconductor wafer, semiconductor device and manufacturing method therefor | |
| JP3500169B2 (en) | Method for manufacturing semiconductor device | |
| JP4581158B2 (en) | Semiconductor substrate cutting method | |
| JPH1064855A (en) | Method for manufacturing semiconductor device | |
| JPS62112348A (en) | Manufacture of semiconductor device | |
| JPH01261850A (en) | Resin-sealed semiconductor device | |
| JPH0237747A (en) | Manufacture of semiconductor device | |
| JP3168400B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPH05259274A (en) | Semiconductor device and its manufacture | |
| JPH053249A (en) | Semiconductor device and its manufacture | |
| JP3413653B2 (en) | Semiconductor device | |
| JP3863211B2 (en) | Semiconductor silicon wafer and semiconductor device | |
| JP2002203929A (en) | Semiconductor device and its manufacturing method | |
| JPH05326697A (en) | Manufacture of semiconductor device | |
| JP3510235B2 (en) | Method for manufacturing semiconductor device | |
| JPS60160144A (en) | Bump forming process | |
| JPH09199449A (en) | Manufacture of semiconductor integrated circuit device | |
| JPS63228640A (en) | Compound semiconductor device | |
| JPS61263227A (en) | Manufacture of semiconductor device | |
| JP2001015771A (en) | Semiconductor rectifying element | |
| JPH06204284A (en) | Semiconductor device | |
| JP2003008134A (en) | Electrode structure of semiconductor element and semiconductor laser device manufactured by use thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |