JP3496658B2 - 無瞬断切替方法および無瞬断切替装置 - Google Patents
無瞬断切替方法および無瞬断切替装置Info
- Publication number
- JP3496658B2 JP3496658B2 JP2001162178A JP2001162178A JP3496658B2 JP 3496658 B2 JP3496658 B2 JP 3496658B2 JP 2001162178 A JP2001162178 A JP 2001162178A JP 2001162178 A JP2001162178 A JP 2001162178A JP 3496658 B2 JP3496658 B2 JP 3496658B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- storage means
- delay amount
- received signal
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【0001】
【発明の属する技術分野】この発明は、SDH(Synchr
onous Digital Hierarchy )ディジタル伝送システムの
冗長構成に用いて好適な無瞬断切替方法および無瞬断切
替装置に関するものである。
onous Digital Hierarchy )ディジタル伝送システムの
冗長構成に用いて好適な無瞬断切替方法および無瞬断切
替装置に関するものである。
【0002】
【従来の技術】従来より、SDHディジタル伝送システ
ムの冗長構成においては、0系伝送路・1系伝送路間の
距離差によって両伝送路を通過する信号に遅延差(位相
差)が生じる場合に、遅延差を吸収するメモリを用いて
両信号の位相を一致させることにより、伝送路の切替を
無瞬断で行うようにしている。
ムの冗長構成においては、0系伝送路・1系伝送路間の
距離差によって両伝送路を通過する信号に遅延差(位相
差)が生じる場合に、遅延差を吸収するメモリを用いて
両信号の位相を一致させることにより、伝送路の切替を
無瞬断で行うようにしている。
【0003】図5は従来のSDHディジタル伝送システ
ムの冗長構成の要部を示すブロック構成図である。同図
において、5Aは送信側装置、5Bは受信側装置、5C
は0系伝送路、5Dは1系伝送路である。送信側装置5
Aは、マルチフレームパタン挿入回路501と、マルチ
フレーム生成回路502と、分岐回路503と、伝送路
終端部504,505とを有している。受信側装置5B
は、伝送路終端部506,507と、マルチフレーム同
期回路508,509と、遅延バッファ510,511
と、制御部512と、選択回路513とを有している。
ムの冗長構成の要部を示すブロック構成図である。同図
において、5Aは送信側装置、5Bは受信側装置、5C
は0系伝送路、5Dは1系伝送路である。送信側装置5
Aは、マルチフレームパタン挿入回路501と、マルチ
フレーム生成回路502と、分岐回路503と、伝送路
終端部504,505とを有している。受信側装置5B
は、伝送路終端部506,507と、マルチフレーム同
期回路508,509と、遅延バッファ510,511
と、制御部512と、選択回路513とを有している。
【0004】送信側装置5Aにおいて、マルチフレーム
パタン挿入回路501は、送信信号の空きタイムスロッ
トにマルチフレーム生成回路502からのマルチフレー
ムパタンを挿入し、分岐回路503へ送る。分岐回路5
03は、マルチフレームパタンが挿入された送信信号を
分岐し、一方を伝送路終端部504を介して0系伝送路
5Cへ、他方を伝送路終端部505を介して1系伝送路
5Dへ送る。
パタン挿入回路501は、送信信号の空きタイムスロッ
トにマルチフレーム生成回路502からのマルチフレー
ムパタンを挿入し、分岐回路503へ送る。分岐回路5
03は、マルチフレームパタンが挿入された送信信号を
分岐し、一方を伝送路終端部504を介して0系伝送路
5Cへ、他方を伝送路終端部505を介して1系伝送路
5Dへ送る。
【0005】受信側装置5Bにおいて、0系伝送路5C
を介する送信側装置5Aからの送信信号は伝送路終端部
506を介して受信され、遅延バッファ510に書き込
まれる。1系伝送路5Dを介する送信側装置5Aからの
送信信号は伝送路終端部507を介して受信され、遅延
バッファ511に書き込まれる。
を介する送信側装置5Aからの送信信号は伝送路終端部
506を介して受信され、遅延バッファ510に書き込
まれる。1系伝送路5Dを介する送信側装置5Aからの
送信信号は伝送路終端部507を介して受信され、遅延
バッファ511に書き込まれる。
【0006】一方、マルチフレーム同期回路508は、
伝送路終端部506が受信した0系伝送路5Cからの受
信信号に対してマルチフレーム同期をとり、制御部51
2へ与える。また、マルチフレーム同期回路509は、
その同期信号を伝送路終端部507が受信した1系伝送
路5Dからの受信信号に対してマルチフレーム同期をと
り、その同期信号を制御部512へ与える。制御部51
2は、マルチフレーム同期回路508および509から
の同期信号に基づき、0系伝送路5Cからの受信信号と
1系伝送路5Dからの受信信号のマルチフレーム位相を
比較し、両系信号の相対遅延差(位相差)を判定する。
この遅延差を基に、制御部512は、遅延バッファ51
0,511で与える遅延量を設定し、遅延バッファ51
0,511通過後の両系信号の位相を一致させる。
伝送路終端部506が受信した0系伝送路5Cからの受
信信号に対してマルチフレーム同期をとり、制御部51
2へ与える。また、マルチフレーム同期回路509は、
その同期信号を伝送路終端部507が受信した1系伝送
路5Dからの受信信号に対してマルチフレーム同期をと
り、その同期信号を制御部512へ与える。制御部51
2は、マルチフレーム同期回路508および509から
の同期信号に基づき、0系伝送路5Cからの受信信号と
1系伝送路5Dからの受信信号のマルチフレーム位相を
比較し、両系信号の相対遅延差(位相差)を判定する。
この遅延差を基に、制御部512は、遅延バッファ51
0,511で与える遅延量を設定し、遅延バッファ51
0,511通過後の両系信号の位相を一致させる。
【0007】図6に制御部512による遅延バッファ5
10,511からの受信信号の読出位相の制御状況を示
す。同図(a)は遅延バッファ510への0系伝送路5
Cを介する受信信号の書込位相(0系VC(Virtual C
ontainer)フレームの書込位相)を示し、同図(b)は
遅延バッファ511への1系伝送路5Dからの受信信号
の書込位相(1系VCフレームの書込位相)を示し、同
図(c)は遅延バッファ510,511からの受信信号
の読出位相(0/1系VCフレームの読出位相)を示し
ている。
10,511からの受信信号の読出位相の制御状況を示
す。同図(a)は遅延バッファ510への0系伝送路5
Cを介する受信信号の書込位相(0系VC(Virtual C
ontainer)フレームの書込位相)を示し、同図(b)は
遅延バッファ511への1系伝送路5Dからの受信信号
の書込位相(1系VCフレームの書込位相)を示し、同
図(c)は遅延バッファ510,511からの受信信号
の読出位相(0/1系VCフレームの読出位相)を示し
ている。
【0008】この例では、遅延バッファ510に0系V
CフレームがT1点で書き込まれ、遅延バッファ511
に1系VCフレームがT2点で書き込まれている。この
書込位相の位相差Δdは0系伝送路5Cと1系伝送路5
Dとの経路長の差に起因している。すなわち、図6で
は、0系VCフレームの書込位相よりも1系VCフレー
ムの書込位相がΔdだけ遅れており、1系伝送路5Dの
方が0系伝送路5CよりもΔdに相当する分だけ経路長
が長いことを示している。
CフレームがT1点で書き込まれ、遅延バッファ511
に1系VCフレームがT2点で書き込まれている。この
書込位相の位相差Δdは0系伝送路5Cと1系伝送路5
Dとの経路長の差に起因している。すなわち、図6で
は、0系VCフレームの書込位相よりも1系VCフレー
ムの書込位相がΔdだけ遅れており、1系伝送路5Dの
方が0系伝送路5CよりもΔdに相当する分だけ経路長
が長いことを示している。
【0009】このSDHディジタル伝送システムでは、
システムの運用開始前に、0系VCフレームの書込位相
と1系VCフレームの書込位相との位相差Δdを求めて
おき、この位相差Δdに所定の遅延量(一定の遅延量)
Δt2を加えた遅延量Δt1(Δt1=Δd+Δt2)
を第1の遅延量とし、上記所定の遅延量Δt2を第2の
遅延量とし、0系VCフレームの読出位相と1系VCフ
レームの読出位相との一致を図る。
システムの運用開始前に、0系VCフレームの書込位相
と1系VCフレームの書込位相との位相差Δdを求めて
おき、この位相差Δdに所定の遅延量(一定の遅延量)
Δt2を加えた遅延量Δt1(Δt1=Δd+Δt2)
を第1の遅延量とし、上記所定の遅延量Δt2を第2の
遅延量とし、0系VCフレームの読出位相と1系VCフ
レームの読出位相との一致を図る。
【0010】すなわち、遅延バッファ510への0系V
Cフレームの書込位相からΔt1遅れた位相を遅延バッ
ファ510からの0系VCフレームの読出位相とし、遅
延バッファ511への1系VCフレームの書込位相から
Δt2遅れた位相、すなわち遅延バッファ510への0
系VCフレームの書込位相からΔd+Δt2=Δt1遅
れた位相を遅延バッファ511からの1系VCフレーム
の読出位相とする。
Cフレームの書込位相からΔt1遅れた位相を遅延バッ
ファ510からの0系VCフレームの読出位相とし、遅
延バッファ511への1系VCフレームの書込位相から
Δt2遅れた位相、すなわち遅延バッファ510への0
系VCフレームの書込位相からΔd+Δt2=Δt1遅
れた位相を遅延バッファ511からの1系VCフレーム
の読出位相とする。
【0011】この結果、遅延バッファ510からの0系
VCフレームの読出位相と遅延バッファ511からの1
系VCフレームの読出位相とが一致し(以下、この読出
位相が一致した状態を「位相合わせ完了状態」と呼
ぶ)、受信端(選択回路513の前段)で両伝送路5
C,5D間の遅延差が解消され、選択回路513で両系
の信号の切り替えをデータの欠落や重複が生じることな
く、すなわち無瞬断で、実行することが可能となる。
VCフレームの読出位相と遅延バッファ511からの1
系VCフレームの読出位相とが一致し(以下、この読出
位相が一致した状態を「位相合わせ完了状態」と呼
ぶ)、受信端(選択回路513の前段)で両伝送路5
C,5D間の遅延差が解消され、選択回路513で両系
の信号の切り替えをデータの欠落や重複が生じることな
く、すなわち無瞬断で、実行することが可能となる。
【0012】〔Δt2を与える理由〕図6の例では、線
路長の短い0系伝送路5Cからの受信信号に対してのみ
遅延量Δdを与えるのではなく、線路長の長い1系伝送
路5Dからの受信信号に対しても遅延量Δt2を与えて
いる。この遅延量Δt2は、上述の位相合わせ完了状態
で、システム運用中に発生する伝送路の変更(経路長が
変わる地理的な経路変更が生じるようなケース)に起因
してVCフレームの書込位相が変化した場合でも、読出
位相を一定に保つことによって、伝送路変更に対しても
無瞬断可能な状態を保持するために必要な遅延量として
設けられている。
路長の短い0系伝送路5Cからの受信信号に対してのみ
遅延量Δdを与えるのではなく、線路長の長い1系伝送
路5Dからの受信信号に対しても遅延量Δt2を与えて
いる。この遅延量Δt2は、上述の位相合わせ完了状態
で、システム運用中に発生する伝送路の変更(経路長が
変わる地理的な経路変更が生じるようなケース)に起因
してVCフレームの書込位相が変化した場合でも、読出
位相を一定に保つことによって、伝送路変更に対しても
無瞬断可能な状態を保持するために必要な遅延量として
設けられている。
【0013】仮に、図6の例において、Δt2=0とし
た場合、システム運用中に1系伝送路5Dの経路変更に
よりその経路長が長くなると、1系VCフレームの書込
位相は図中右側に変化することになり、0系VCフレー
ムの書込位相を基準として読出位相を一定に保つ条件下
では、すなわち読出周波数を一定に保つ条件下では、遅
延バッファ511における1系VCフレームの書込位
相、読出位相が逆転し、スリップ(=瞬断)が発生する
ことになる。このようなスリップを防ぐために、遅延量
Δt2は、システム運用中の伝送路変更に対するマージ
ン(遅延量マージン)として設けられている。
た場合、システム運用中に1系伝送路5Dの経路変更に
よりその経路長が長くなると、1系VCフレームの書込
位相は図中右側に変化することになり、0系VCフレー
ムの書込位相を基準として読出位相を一定に保つ条件下
では、すなわち読出周波数を一定に保つ条件下では、遅
延バッファ511における1系VCフレームの書込位
相、読出位相が逆転し、スリップ(=瞬断)が発生する
ことになる。このようなスリップを防ぐために、遅延量
Δt2は、システム運用中の伝送路変更に対するマージ
ン(遅延量マージン)として設けられている。
【0014】なお、図5にはSDHディジタル伝送シス
テムの冗長構成の要部を示したが、すなわち図7に示す
SDHディジタル伝送システムの冗長構成のうち、A局
(伝送装置A)701からB局(伝送装置B)702へ
の信号のみに着目したブロック構成図を示したが、B局
702からA局701への信号についても同様に、送信
側装置、受信側装置として図5に示したと同様の構成を
備えることにより、A−B局間の双方向通信における無
瞬断切替が可能となる。
テムの冗長構成の要部を示したが、すなわち図7に示す
SDHディジタル伝送システムの冗長構成のうち、A局
(伝送装置A)701からB局(伝送装置B)702へ
の信号のみに着目したブロック構成図を示したが、B局
702からA局701への信号についても同様に、送信
側装置、受信側装置として図5に示したと同様の構成を
備えることにより、A−B局間の双方向通信における無
瞬断切替が可能となる。
【0015】
【発明が解決しようとする課題】しかしながら、上述し
た従来の無瞬断切替方法では、読出周波数を一定に保つ
ようにしているため、システム運用中における伝送路変
更に対する遅延量マージンがΔt2以内という制限を持
つものであった。このため、システム運用中にこのΔt
2を越える伝送路変更が発生した場合、再度位相合わせ
を実施し直す必要があり、読出位相の再調整を伴うた
め、瞬断(データの欠落や重複)が発生する。
た従来の無瞬断切替方法では、読出周波数を一定に保つ
ようにしているため、システム運用中における伝送路変
更に対する遅延量マージンがΔt2以内という制限を持
つものであった。このため、システム運用中にこのΔt
2を越える伝送路変更が発生した場合、再度位相合わせ
を実施し直す必要があり、読出位相の再調整を伴うた
め、瞬断(データの欠落や重複)が発生する。
【0016】本発明はこのような課題を解決するために
なされたもので、その目的とするところは、システム運
用中の伝送路変更で減少した遅延量マージンに対して、
サービス提供中の信号に瞬断を発生させることなく、初
期の遅延量マージンに復元することの可能な、また無瞬
断切替可能な状態を保証するための経路長変動範囲を拡
張することの可能な無瞬断切替方法および無瞬断切替装
置を提供することにある。
なされたもので、その目的とするところは、システム運
用中の伝送路変更で減少した遅延量マージンに対して、
サービス提供中の信号に瞬断を発生させることなく、初
期の遅延量マージンに復元することの可能な、また無瞬
断切替可能な状態を保証するための経路長変動範囲を拡
張することの可能な無瞬断切替方法および無瞬断切替装
置を提供することにある。
【0017】
【課題を解決するための手段】このような目的を達成す
るために本発明は、運用開始前に、第1の伝送路を介す
る受信信号の第1の記憶手段への書込位相と第2の伝送
路を介する受信信号の第2の記憶手段への書込位相との
位相差Δdを求め、この位相差Δdに所定の遅延量Δt
2を加えた遅延量Δt1を第1の遅延量とし、上記所定
の遅延量Δt2を第2の遅延量とし、第1の記憶手段へ
の受信信号の書込位相から第1の遅延量Δt1遅れた位
相を第1の記憶手段からの受信信号の読出位相とし、第
2の記憶手段への受信信号の書込位相から第2の遅延量
Δt2遅れた位相を第2の記憶手段からの受信信号の読
出位相とし、これによって第1の記憶手段からの受信信
号の読出位相と第2の記憶手段からの受信信号とを一致
させた位相合わせ完了状態としたうえ、第1の記憶手段
および第2の記憶手段から読み出される受信信号を選択
出力することによって、第1の伝送路と第2の伝送路と
の間の無瞬断での切り替えを可能とする無瞬断切替方法
において、運用中の第2の伝送路の経路長の変更による
第2の記憶手段への受信信号の書込位相の変化に対し、
この変化した第2の記憶手段への受信信号の書込位相か
ら第2の遅延量Δt2遅れた位相を第2の記憶手段から
の受信信号の読出位相とし、第1の記憶手段への受信信
号の書込位相と変化した第2の記憶手段への受信信号の
書込位相との位相差Δd’に第2の遅延量Δt2を加え
た遅延量Δt3を第3の遅延量とし、第1の記憶手段へ
の受信信号の書込位相から第3の遅延量Δt3遅れた位
相を第1の記憶手段からの受信信号の読出位相とするよ
うにしたものである。
るために本発明は、運用開始前に、第1の伝送路を介す
る受信信号の第1の記憶手段への書込位相と第2の伝送
路を介する受信信号の第2の記憶手段への書込位相との
位相差Δdを求め、この位相差Δdに所定の遅延量Δt
2を加えた遅延量Δt1を第1の遅延量とし、上記所定
の遅延量Δt2を第2の遅延量とし、第1の記憶手段へ
の受信信号の書込位相から第1の遅延量Δt1遅れた位
相を第1の記憶手段からの受信信号の読出位相とし、第
2の記憶手段への受信信号の書込位相から第2の遅延量
Δt2遅れた位相を第2の記憶手段からの受信信号の読
出位相とし、これによって第1の記憶手段からの受信信
号の読出位相と第2の記憶手段からの受信信号とを一致
させた位相合わせ完了状態としたうえ、第1の記憶手段
および第2の記憶手段から読み出される受信信号を選択
出力することによって、第1の伝送路と第2の伝送路と
の間の無瞬断での切り替えを可能とする無瞬断切替方法
において、運用中の第2の伝送路の経路長の変更による
第2の記憶手段への受信信号の書込位相の変化に対し、
この変化した第2の記憶手段への受信信号の書込位相か
ら第2の遅延量Δt2遅れた位相を第2の記憶手段から
の受信信号の読出位相とし、第1の記憶手段への受信信
号の書込位相と変化した第2の記憶手段への受信信号の
書込位相との位相差Δd’に第2の遅延量Δt2を加え
た遅延量Δt3を第3の遅延量とし、第1の記憶手段へ
の受信信号の書込位相から第3の遅延量Δt3遅れた位
相を第1の記憶手段からの受信信号の読出位相とするよ
うにしたものである。
【0018】この発明によれば、例えば、図5におい
て、運用中の1系伝送路5Dの経路長の変更による遅延
バッファ511への1系VCフレームの書込位相の変化
に対し、変化した遅延バッファ511への1系VCフレ
ームの書込位相から遅延量Δt2(初期の遅延量マージ
ン)遅れた位相が、遅延バッファ511からの1系VC
フレームの読出位相とされる。また、遅延バッファ51
0への0系VCフレームの書込位相から、遅延バッファ
510への0系VCフレームの書込位相と変化した遅延
バッファ511への1系VCフレームの書込位相との位
相差Δd’に遅延量Δt2(初期の遅延量マージン)を
加えた遅延量Δt3遅れた位相が、遅延バッファ510
からの0系VCフレームの読出位相とされる。これによ
り、遅延バッファ510,511からの受信信号の読出
周波数が変化し、運用中の1系伝送路5Dの経路長の変
更により遅延量マージンが減少しても、この遅延量マー
ジンをサービス提供中の信号に瞬断を発生させることな
く、初期の遅延量マージンΔt2に戻すことが可能とな
る。
て、運用中の1系伝送路5Dの経路長の変更による遅延
バッファ511への1系VCフレームの書込位相の変化
に対し、変化した遅延バッファ511への1系VCフレ
ームの書込位相から遅延量Δt2(初期の遅延量マージ
ン)遅れた位相が、遅延バッファ511からの1系VC
フレームの読出位相とされる。また、遅延バッファ51
0への0系VCフレームの書込位相から、遅延バッファ
510への0系VCフレームの書込位相と変化した遅延
バッファ511への1系VCフレームの書込位相との位
相差Δd’に遅延量Δt2(初期の遅延量マージン)を
加えた遅延量Δt3遅れた位相が、遅延バッファ510
からの0系VCフレームの読出位相とされる。これによ
り、遅延バッファ510,511からの受信信号の読出
周波数が変化し、運用中の1系伝送路5Dの経路長の変
更により遅延量マージンが減少しても、この遅延量マー
ジンをサービス提供中の信号に瞬断を発生させることな
く、初期の遅延量マージンΔt2に戻すことが可能とな
る。
【0019】なお、本発明において、図6に示された書
込位相関係とした場合、0系伝送路5Cが1の伝送路に
対応し、1系伝送路5Dが第2の伝送路に対応し、遅延
バッファ510が第1の記憶手段に対応し、遅延バッフ
ァ511が第2の記憶手段に対応するが、その書込位相
の関係が逆転している場合は、1系伝送路5Dが第1の
伝送路に対応し、0系伝送路5Cが第2の伝送路に対応
し、遅延バッファ511が第1の記憶手段に対応し、遅
延バッファ510が第2の記憶手段に対応するものとな
る。
込位相関係とした場合、0系伝送路5Cが1の伝送路に
対応し、1系伝送路5Dが第2の伝送路に対応し、遅延
バッファ510が第1の記憶手段に対応し、遅延バッフ
ァ511が第2の記憶手段に対応するが、その書込位相
の関係が逆転している場合は、1系伝送路5Dが第1の
伝送路に対応し、0系伝送路5Cが第2の伝送路に対応
し、遅延バッファ511が第1の記憶手段に対応し、遅
延バッファ510が第2の記憶手段に対応するものとな
る。
【0020】変化した第2の記憶手段への受信信号の書
込位相から第2の遅延量Δt2遅れた位相を第2の記憶
手段からの受信信号の読出位相とする場合、後述する実
施で説明するように、第2の記憶手段からの受信信号の
現在の読出位相を所定量(例えば、1バイト)ずつ変化
させて行くものとする。また、第1の記憶手段への受信
信号の書込位相から第3の遅延量Δt3遅れた位相を第
1の記憶手段からの受信信号の読出位相とする場合、第
1の記憶手段からの受信信号の現在の読出位相を所定量
(例えば、1バイト)ずつ変化させて行くものとする。
込位相から第2の遅延量Δt2遅れた位相を第2の記憶
手段からの受信信号の読出位相とする場合、後述する実
施で説明するように、第2の記憶手段からの受信信号の
現在の読出位相を所定量(例えば、1バイト)ずつ変化
させて行くものとする。また、第1の記憶手段への受信
信号の書込位相から第3の遅延量Δt3遅れた位相を第
1の記憶手段からの受信信号の読出位相とする場合、第
1の記憶手段からの受信信号の現在の読出位相を所定量
(例えば、1バイト)ずつ変化させて行くものとする。
【0021】第1の記憶手段からの受信信号の読出位相
および第2の記憶手段からの受信信号の読出位相の変更
は、操作者からの指示に従って行われるものとしてもよ
く、自動的に行われるようにしてもよい。自動的に行う
場合、第2の記憶手段へ受信信号が書き込まれてからそ
の受信信号が読み出されるまでの遅延量を監視するよう
にし、この監視される遅延量と第2の遅延量Δt2との
差に基づき、第1の記憶手段からの受信信号の読出位相
および第2の記憶手段からの受信信号の読出位相の変更
を行う。
および第2の記憶手段からの受信信号の読出位相の変更
は、操作者からの指示に従って行われるものとしてもよ
く、自動的に行われるようにしてもよい。自動的に行う
場合、第2の記憶手段へ受信信号が書き込まれてからそ
の受信信号が読み出されるまでの遅延量を監視するよう
にし、この監視される遅延量と第2の遅延量Δt2との
差に基づき、第1の記憶手段からの受信信号の読出位相
および第2の記憶手段からの受信信号の読出位相の変更
を行う。
【0022】
【発明の実施の形態】以下、本発明を図面に基づいて詳
細に説明する。図1は本発明に係る無瞬断切替方法の実
施に用いるSDHディジタル伝送システムの冗長構成の
要部を示すブロック構成図である。同図において、1A
は送信側装置、1Bは受信側装置、1Cは0系伝送路、
1Dは1系伝送路である。
細に説明する。図1は本発明に係る無瞬断切替方法の実
施に用いるSDHディジタル伝送システムの冗長構成の
要部を示すブロック構成図である。同図において、1A
は送信側装置、1Bは受信側装置、1Cは0系伝送路、
1Dは1系伝送路である。
【0023】送信側装置1Aは、マルチフレームパタン
挿入回路101と、マルチフレーム生成回路102と、
分岐回路103と、伝送路終端部104,105とを有
している。本実施の形態において、送信側装置1Aの構
成は図5に示した従来の送信側装置5Aの構成と同じで
あり、また各部の機能・動作も同じであるため、その説
明は省略する。
挿入回路101と、マルチフレーム生成回路102と、
分岐回路103と、伝送路終端部104,105とを有
している。本実施の形態において、送信側装置1Aの構
成は図5に示した従来の送信側装置5Aの構成と同じで
あり、また各部の機能・動作も同じであるため、その説
明は省略する。
【0024】受信側装置1Bは、伝送路終端部106,
107と、マルチフレーム同期回路108,109と、
遅延バッファ110,111と、制御部112と、選択
回路113と、ポインタ挿入回路114,115と、ス
タッフ制御回路116とを有している。本実施の形態に
おいて、受信側装置1Bの基本的な構成(伝送路終端部
106,107、マルチフレーム同期回路108,10
9、遅延バッファ110,111、制御部112、選択
回路113)は図5に示した従来の受信側装置5Aの構
成と同じであるが、ポインタ挿入回路114,115、
スタッフ制御回路116を設けている点で異なる。
107と、マルチフレーム同期回路108,109と、
遅延バッファ110,111と、制御部112と、選択
回路113と、ポインタ挿入回路114,115と、ス
タッフ制御回路116とを有している。本実施の形態に
おいて、受信側装置1Bの基本的な構成(伝送路終端部
106,107、マルチフレーム同期回路108,10
9、遅延バッファ110,111、制御部112、選択
回路113)は図5に示した従来の受信側装置5Aの構
成と同じであるが、ポインタ挿入回路114,115、
スタッフ制御回路116を設けている点で異なる。
【0025】すなわち、本実施の形態では、遅延バッフ
ァ110と選択回路113との間にポインタ挿入回路1
14を設け、遅延バッファ111と選択回路113との
間にポインタ挿入回路115を設けている。また、スタ
ッフ制御回路116を設け、スタッフ制御回路116か
ら発行されるスタッフ指示をポインタ挿入回路114,
115および制御部112へ同時に与えるようにしてい
る。
ァ110と選択回路113との間にポインタ挿入回路1
14を設け、遅延バッファ111と選択回路113との
間にポインタ挿入回路115を設けている。また、スタ
ッフ制御回路116を設け、スタッフ制御回路116か
ら発行されるスタッフ指示をポインタ挿入回路114,
115および制御部112へ同時に与えるようにしてい
る。
【0026】スタッフ制御回路116は、スイッチ操作
などによりON/OFFされる外部制御信号に基づき、
上述したスタッフ指示を発行する。外部制御信号は「+
方向ON」、「−方向ON」、「OFF」の3値を持
つ。外部制御信号が「OFF」である場合、スタッフ制
御回路116は、スタッフ指示を発行しない。外部制御
信号が「+方向ON」である場合、スタッフ制御回路1
16は、ポジティブスタッフの指示を発行する。外部制
御信号が「−方向ON」である場合、スタッフ制御回路
116は、ネガティブスタッフの指示を発行する。スタ
ッフ制御回路116は、外部制御信号が「+ON方向」
または「−方向ON」とされた状態において、フレーム
単位にスタッフ指示を発行するが、本実施の形態では、
スタッフ指示の発行を8000フレーム(=1sec )に
1回の周期で行うものとしている。
などによりON/OFFされる外部制御信号に基づき、
上述したスタッフ指示を発行する。外部制御信号は「+
方向ON」、「−方向ON」、「OFF」の3値を持
つ。外部制御信号が「OFF」である場合、スタッフ制
御回路116は、スタッフ指示を発行しない。外部制御
信号が「+方向ON」である場合、スタッフ制御回路1
16は、ポジティブスタッフの指示を発行する。外部制
御信号が「−方向ON」である場合、スタッフ制御回路
116は、ネガティブスタッフの指示を発行する。スタ
ッフ制御回路116は、外部制御信号が「+ON方向」
または「−方向ON」とされた状態において、フレーム
単位にスタッフ指示を発行するが、本実施の形態では、
スタッフ指示の発行を8000フレーム(=1sec )に
1回の周期で行うものとしている。
【0027】ポインタ挿入回路114は、遅延バッファ
110から読み出される0系VCフレームにその読出位
相に対応したポインタ値を付与し、選択回路113へ送
る。ポインタ挿入回路115は、遅延バッファ111か
ら読み出される1系VCフレームにその読出位相に対応
したポインタ値を付与し、選択回路113へ送る。
110から読み出される0系VCフレームにその読出位
相に対応したポインタ値を付与し、選択回路113へ送
る。ポインタ挿入回路115は、遅延バッファ111か
ら読み出される1系VCフレームにその読出位相に対応
したポインタ値を付与し、選択回路113へ送る。
【0028】ポインタ挿入回路114,115は、上述
したポインタ値を保持し、通常毎フレーム同じポインタ
値を付与するが、スタッフ制御回路116によりスタッ
フ指示が発行された場合に限り、そのフレームにスタッ
フ生成を示すポインタ値(スタッフポインタ)を付与す
る。本実施の形態では、スタッフ指示の発行を8000
フレームに1回の周期で行うものとしているため、次の
スタッフ指示が発行されるまで各フレームに次々に同じ
ポインタ値を付与する。そして、次のスタッフ指示が発
行されたフレームでは、ポインタ値を前の値からインク
リメントまたはディクリメントする。
したポインタ値を保持し、通常毎フレーム同じポインタ
値を付与するが、スタッフ制御回路116によりスタッ
フ指示が発行された場合に限り、そのフレームにスタッ
フ生成を示すポインタ値(スタッフポインタ)を付与す
る。本実施の形態では、スタッフ指示の発行を8000
フレームに1回の周期で行うものとしているため、次の
スタッフ指示が発行されるまで各フレームに次々に同じ
ポインタ値を付与する。そして、次のスタッフ指示が発
行されたフレームでは、ポインタ値を前の値からインク
リメントまたはディクリメントする。
【0029】スタッフには、ポジティブスタッフとネガ
ティブスタッフの2種類あるが、スタッフ制御回路11
6は、ポインタ挿入回路114,115に対するスタッ
フ指示の際、その種類も指示する。なお、スタッフ(ポ
ジティブスタッフ、ネガティブスタッフ)生成時に付与
すべきポインタ値やその付与方法については、ITU−
T勧告G.707等に従うものとする。
ティブスタッフの2種類あるが、スタッフ制御回路11
6は、ポインタ挿入回路114,115に対するスタッ
フ指示の際、その種類も指示する。なお、スタッフ(ポ
ジティブスタッフ、ネガティブスタッフ)生成時に付与
すべきポインタ値やその付与方法については、ITU−
T勧告G.707等に従うものとする。
【0030】スタッフ制御回路116は、上述したよう
に、ポインタ挿入回路114,115へ同時にスタッフ
指示を発行するとともに、さらに同時に制御部112に
対してもスタッフ指示を発行する。制御部112は、遅
延バッファ110,111よりVCフレームを読み出す
際、通常はスタッフのないVCフレームをそのままポイ
ンタ挿入回路114,115へ送るが、スタッフ制御回
路116からのスタッフ指示が発行された場合、スタッ
フバイト(本実施の形態では、1バイト)を用いて遅延
バッファ110,111にて同時にスタッフを実行す
る。遅延バッファ110,111から読み出されるスタ
ッフを含んだVCフレームはポインタ挿入回路114,
115へ送出される。
に、ポインタ挿入回路114,115へ同時にスタッフ
指示を発行するとともに、さらに同時に制御部112に
対してもスタッフ指示を発行する。制御部112は、遅
延バッファ110,111よりVCフレームを読み出す
際、通常はスタッフのないVCフレームをそのままポイ
ンタ挿入回路114,115へ送るが、スタッフ制御回
路116からのスタッフ指示が発行された場合、スタッ
フバイト(本実施の形態では、1バイト)を用いて遅延
バッファ110,111にて同時にスタッフを実行す
る。遅延バッファ110,111から読み出されるスタ
ッフを含んだVCフレームはポインタ挿入回路114,
115へ送出される。
【0031】ネガティブスタッフが実行された場合、遅
延バッファ110,111からのVCフレームの読出位
相は、書込位相に対してスタッフバイト(1バイト)分
近づく、即ち、遅延量が小さくなる。ポジティブスタッ
フが実行された場合、遅延バッファ110,111から
のVCフレームの読出位相は、書込位相に対してスタッ
フバイト(1バイト)分離れる、即ち、遅延量が大きく
なる。
延バッファ110,111からのVCフレームの読出位
相は、書込位相に対してスタッフバイト(1バイト)分
近づく、即ち、遅延量が小さくなる。ポジティブスタッ
フが実行された場合、遅延バッファ110,111から
のVCフレームの読出位相は、書込位相に対してスタッ
フバイト(1バイト)分離れる、即ち、遅延量が大きく
なる。
【0032】このようにして、スタッフ制御回路116
がポインタ挿入回路114,115および制御部112
に対して同時にスタッフ指示を発行した場合、両系信号
に対する遅延バッファ110,111にてスタッフが実
行され、スタッフを含んだVCフレームにスタッフポイ
ンタが付与された信号が選択回路113が送られること
になる。
がポインタ挿入回路114,115および制御部112
に対して同時にスタッフ指示を発行した場合、両系信号
に対する遅延バッファ110,111にてスタッフが実
行され、スタッフを含んだVCフレームにスタッフポイ
ンタが付与された信号が選択回路113が送られること
になる。
【0033】〔システム運用開始前の位相合わせ〕シス
テムの運用開始前、1系伝送路長>0系伝送路長であ
り、遅延バッファ110,111へのVCフレームの書
込位相が図2(a),(b)に示す関係にあったものと
する。この場合、システムの運用開始前に、遅延バッフ
ァ110への0系VCフレームの書込位相(図2(a)
のT1点)と遅延バッファ111への1系VCフレーム
の書込位相(図2(b)のT2点)との位相差Δdを求
めておき、この位相差Δdに所定の遅延量(一定の遅延
量)Δt2を加えた遅延量Δt1(Δt1=Δd+Δt
2)を第1の遅延量とし、上記所定(一定)の遅延量Δ
t2を第2の遅延量とし、0系フレームの読出位相と1
系フレームの読出位相との一致を図る。
テムの運用開始前、1系伝送路長>0系伝送路長であ
り、遅延バッファ110,111へのVCフレームの書
込位相が図2(a),(b)に示す関係にあったものと
する。この場合、システムの運用開始前に、遅延バッフ
ァ110への0系VCフレームの書込位相(図2(a)
のT1点)と遅延バッファ111への1系VCフレーム
の書込位相(図2(b)のT2点)との位相差Δdを求
めておき、この位相差Δdに所定の遅延量(一定の遅延
量)Δt2を加えた遅延量Δt1(Δt1=Δd+Δt
2)を第1の遅延量とし、上記所定(一定)の遅延量Δ
t2を第2の遅延量とし、0系フレームの読出位相と1
系フレームの読出位相との一致を図る。
【0034】すなわち、遅延バッファ110への0系V
Cフレームの書込位相からΔt1遅れた位相を遅延バッ
ファ110からの0系VCフレームの読出位相とし、遅
延バッファ111への1系VCフレームの書込位相から
Δt2遅れた位相、すなわち遅延バッファ110への0
系VCフレームの書込位相からΔd+Δt2=Δt1遅
れた位相を遅延バッファ111からの1系VCフレーム
の読出位相とする。この結果、遅延バッファ110から
の0系VCフレームの読出位相と遅延バッファ111か
らの1系VCフレームの読出位相とが一致する。
Cフレームの書込位相からΔt1遅れた位相を遅延バッ
ファ110からの0系VCフレームの読出位相とし、遅
延バッファ111への1系VCフレームの書込位相から
Δt2遅れた位相、すなわち遅延バッファ110への0
系VCフレームの書込位相からΔd+Δt2=Δt1遅
れた位相を遅延バッファ111からの1系VCフレーム
の読出位相とする。この結果、遅延バッファ110から
の0系VCフレームの読出位相と遅延バッファ111か
らの1系VCフレームの読出位相とが一致する。
【0035】〔システムの運用中に1系伝送路が変更さ
れ経路長が長くなった場合〕この位相合わせの完了状態
で、システムが運用に入った運用中に、1系伝送路1D
の経路変更によりその経路長が当初よりΔφに相当する
分だけ長くされたとする。通常、伝送路の変更の際は、
伝送路変更のない側の系、この場合、選択回路113が
0系を選択している状態で行われるため、現用信号への
影響はない。伝送路変更工事の前に、選択回路113が
1系を選択していた場合は0系への切替制御を行う。こ
の切替制御の際も、もともと無瞬断切替可能な位相合わ
せ完了状態で行われるため、データの欠落や重複が生じ
ることはない。
れ経路長が長くなった場合〕この位相合わせの完了状態
で、システムが運用に入った運用中に、1系伝送路1D
の経路変更によりその経路長が当初よりΔφに相当する
分だけ長くされたとする。通常、伝送路の変更の際は、
伝送路変更のない側の系、この場合、選択回路113が
0系を選択している状態で行われるため、現用信号への
影響はない。伝送路変更工事の前に、選択回路113が
1系を選択していた場合は0系への切替制御を行う。こ
の切替制御の際も、もともと無瞬断切替可能な位相合わ
せ完了状態で行われるため、データの欠落や重複が生じ
ることはない。
【0036】1系伝送路1Dの経路長がΔφ分だけ増加
すると、遅延バッファ111への1系VCフレームの書
込位相はΔφ遅れる(図2(e)参照)。この際、0系
伝送路1Cには変更がないため、遅延バッファ110へ
の0系VCフレームの書込位相には変化がない(図2
(d)参照)。この場合、制御部112は、遅延バッフ
ァ110への0系VCフレームの書込位相からΔt1遅
れた位相を遅延バッファ110からの0系VCフレーム
の読出位相とし、遅延バッファ111への1系VCフレ
ームの初期の書込位相からΔt2遅れた位相、すなわち
遅延バッファ510への0系VCフレームの書込位相か
らΔd+Δt2=Δt1遅れた位相を遅延バッファ11
1からの1系VCフレームの読出位相とする。
すると、遅延バッファ111への1系VCフレームの書
込位相はΔφ遅れる(図2(e)参照)。この際、0系
伝送路1Cには変更がないため、遅延バッファ110へ
の0系VCフレームの書込位相には変化がない(図2
(d)参照)。この場合、制御部112は、遅延バッフ
ァ110への0系VCフレームの書込位相からΔt1遅
れた位相を遅延バッファ110からの0系VCフレーム
の読出位相とし、遅延バッファ111への1系VCフレ
ームの初期の書込位相からΔt2遅れた位相、すなわち
遅延バッファ510への0系VCフレームの書込位相か
らΔd+Δt2=Δt1遅れた位相を遅延バッファ11
1からの1系VCフレームの読出位相とする。
【0037】この結果、1系VCフレームに与えられる
遅延量は、Δt2→Δt2’に減少することになる。な
お、この時、0系/1系のVCフレームの書込位相差は
Δd→Δd’に変化しており、Δd’=Δd+Δφであ
る。
遅延量は、Δt2→Δt2’に減少することになる。な
お、この時、0系/1系のVCフレームの書込位相差は
Δd→Δd’に変化しており、Δd’=Δd+Δφであ
る。
【0038】この事例のように、1系伝送路1Dの経路
長が長くなると、遅延量マージンであるΔt2が減少す
る。また、Δt2を超える位相変動を及ぼす経路長変動
に対しては、当初の書込・読出位相の関係が逆転する。
すなわち、データのスリップが発生することになる。こ
の場合、位相合わせ完了状態を保つことを条件とする
と、すなわち読出周波数を一定に保つことを条件とする
と、1系伝送路1Dの経路長変動はΔt2以下でなけれ
ばならず、その以上の経路長変動に対しては位相合わせ
完了状態を保持することができない。
長が長くなると、遅延量マージンであるΔt2が減少す
る。また、Δt2を超える位相変動を及ぼす経路長変動
に対しては、当初の書込・読出位相の関係が逆転する。
すなわち、データのスリップが発生することになる。こ
の場合、位相合わせ完了状態を保つことを条件とする
と、すなわち読出周波数を一定に保つことを条件とする
と、1系伝送路1Dの経路長変動はΔt2以下でなけれ
ばならず、その以上の経路長変動に対しては位相合わせ
完了状態を保持することができない。
【0039】〔スタッフ制御〕本実施の形態では、1系
伝送路1Dの経路長が長くなった場合、すなわち遅延量
マージンが減少しΔt2’となった場合、減少したこの
遅延量マージンΔt2’をサービス提供中の信号に瞬断
を発生させることなく、初期の遅延量マージンΔt2に
戻すことが可能である。
伝送路1Dの経路長が長くなった場合、すなわち遅延量
マージンが減少しΔt2’となった場合、減少したこの
遅延量マージンΔt2’をサービス提供中の信号に瞬断
を発生させることなく、初期の遅延量マージンΔt2に
戻すことが可能である。
【0040】この場合、操作者は、スイッチなどのON
/OFFによって、スタッフ制御回路116への外部制
御信号を「+方向ON」とする。これにより、スタッフ
制御回路116は、ポインタ挿入回路114,115お
よび制御部112に対して、8000フレームに1回の
周期でポジティブスタッフ指示を発行する。
/OFFによって、スタッフ制御回路116への外部制
御信号を「+方向ON」とする。これにより、スタッフ
制御回路116は、ポインタ挿入回路114,115お
よび制御部112に対して、8000フレームに1回の
周期でポジティブスタッフ指示を発行する。
【0041】図3(a)〜(c)は図2(d)〜(f)
を転記したものである。この状態で、制御部112がポ
ジティブスタッフを実行すると、遅延バッファ110,
111からのVCフレームの以降の読出位相がスタッフ
バイト(この例では、1バイト)分遅れる。すなわち、
図3(d)に示すように、1系VCフレームの書込位相
から読出位相までの遅延量Δt2’がスタッフバイト分
長くなり、Δt2”=Δt2’+(1バイト分)とな
る。また、0系VCフレームの書込位相から読出位相ま
での遅延量Δt1がスタッフバイト分長くなり、Δt
1’=Δt1+(1バイト分)となる。
を転記したものである。この状態で、制御部112がポ
ジティブスタッフを実行すると、遅延バッファ110,
111からのVCフレームの以降の読出位相がスタッフ
バイト(この例では、1バイト)分遅れる。すなわち、
図3(d)に示すように、1系VCフレームの書込位相
から読出位相までの遅延量Δt2’がスタッフバイト分
長くなり、Δt2”=Δt2’+(1バイト分)とな
る。また、0系VCフレームの書込位相から読出位相ま
での遅延量Δt1がスタッフバイト分長くなり、Δt
1’=Δt1+(1バイト分)となる。
【0042】以下同様に、スタッフ制御回路116への
外部制御信号が「+方向ON」とされている間、800
0フレーム周期でポジティブスタッフが実行され、80
00フレームに1回、すなわち1sec に1回、1バイト
分ずつ遅延バッファ110,111で与えられる遅延量
が増加して行き、1系VCフレームの書込位相から読出
位相までの遅延量Δt2’は、やがて初期の遅延量であ
るΔt2に復元される。また、0系VCフレームの書込
位相から読出位相までの遅延量Δt1はΔt3=Δd’
+Δt2となり、0系VCフレームの書込位相から1系
VCフレームの読出位相までの遅延量Δd’+Δt2と
一致する(図3(e)参照)。
外部制御信号が「+方向ON」とされている間、800
0フレーム周期でポジティブスタッフが実行され、80
00フレームに1回、すなわち1sec に1回、1バイト
分ずつ遅延バッファ110,111で与えられる遅延量
が増加して行き、1系VCフレームの書込位相から読出
位相までの遅延量Δt2’は、やがて初期の遅延量であ
るΔt2に復元される。また、0系VCフレームの書込
位相から読出位相までの遅延量Δt1はΔt3=Δd’
+Δt2となり、0系VCフレームの書込位相から1系
VCフレームの読出位相までの遅延量Δd’+Δt2と
一致する(図3(e)参照)。
【0043】ここで、スタッフ制御回路116への外部
制御信号を「OFF」とすれば、スタッフ制御回路11
6のスタッフ指示の発行が停止し、各遅延バッファ11
0,111における書込位相・読出位相の関係、すなわ
ちVCフレームに与えられる遅延量は、外部制御信号を
「OFF」とした時の値に保持される。
制御信号を「OFF」とすれば、スタッフ制御回路11
6のスタッフ指示の発行が停止し、各遅延バッファ11
0,111における書込位相・読出位相の関係、すなわ
ちVCフレームに与えられる遅延量は、外部制御信号を
「OFF」とした時の値に保持される。
【0044】本実施の形態では、スタッフ制御時、80
00フレームに1回スタッフ生成するようにしている。
例えば、VC3信号の場合、1フレームは765バイト
で構成されるため、1フレーム分の遅延量を変更するた
めには、765回のスタッフ生成が必要になる。その所
要時間は、8000フレームは1secに相当するた
め、1sec×765回=765secの時間を要する
ことになる。一般に、光伝送路(光ファイバ)上では、
約25kmあたりで1フレーム分の遅延が生じるため、
伝送路の経路長変動量が25kmの場合は、「+方向O
N」実行後、約765secで元の遅延量に戻ることに
なる。
00フレームに1回スタッフ生成するようにしている。
例えば、VC3信号の場合、1フレームは765バイト
で構成されるため、1フレーム分の遅延量を変更するた
めには、765回のスタッフ生成が必要になる。その所
要時間は、8000フレームは1secに相当するた
め、1sec×765回=765secの時間を要する
ことになる。一般に、光伝送路(光ファイバ)上では、
約25kmあたりで1フレーム分の遅延が生じるため、
伝送路の経路長変動量が25kmの場合は、「+方向O
N」実行後、約765secで元の遅延量に戻ることに
なる。
【0045】なお、「+方向ON」実行中の間、800
0フレームに1回スタッフ実行した場合、その時の周波
数偏差は、8000フレーム×765バイト(VC3信
号の場合)=6120000バイトに1回スタッフが挿
入されることになるため、1/6120000=約0.
16ppm程度ということになる。
0フレームに1回スタッフ実行した場合、その時の周波
数偏差は、8000フレーム×765バイト(VC3信
号の場合)=6120000バイトに1回スタッフが挿
入されることになるため、1/6120000=約0.
16ppm程度ということになる。
【0046】このように、本実施の形態では、遅延バッ
ファ110,111の読み出し側でスタッフを強制的に
生成し、書込位相に対して読出位相を変化させるように
しているので、すなわち読出周波数を変化させるように
しているので、サービス提供中の信号の瞬断を伴うこと
なく、システム運用中の伝送路変更の結果減少した遅延
量マージンを初期の遅延量マージンに復元することがで
きるようになる。また、1回の伝送路変更による経路長
変動量がΔt2以下という条件のもとで、システム運用
中の複数回の伝送路変更によるトータルの経路長変動量
に制限がなくなり、無瞬断切替可能な状態を保証するた
めの経路長変動範囲が拡張されるようになる。
ファ110,111の読み出し側でスタッフを強制的に
生成し、書込位相に対して読出位相を変化させるように
しているので、すなわち読出周波数を変化させるように
しているので、サービス提供中の信号の瞬断を伴うこと
なく、システム運用中の伝送路変更の結果減少した遅延
量マージンを初期の遅延量マージンに復元することがで
きるようになる。また、1回の伝送路変更による経路長
変動量がΔt2以下という条件のもとで、システム運用
中の複数回の伝送路変更によるトータルの経路長変動量
に制限がなくなり、無瞬断切替可能な状態を保証するた
めの経路長変動範囲が拡張されるようになる。
【0047】〔他の実施の形態(実施の形態2):図
4〕図1に示した実施の形態では、スタッフ制御回路1
16へ外部制御信号を与えることによって、操作者から
の指示に従ってスタッフ制御を行うようにした。これに
対して、図4に示す実施の形態では、遅延量監視回路4
17を設け、この遅延量監視回路417からの指示によ
って自動的にスタッフ制御が行われるようにしている。
4〕図1に示した実施の形態では、スタッフ制御回路1
16へ外部制御信号を与えることによって、操作者から
の指示に従ってスタッフ制御を行うようにした。これに
対して、図4に示す実施の形態では、遅延量監視回路4
17を設け、この遅延量監視回路417からの指示によ
って自動的にスタッフ制御が行われるようにしている。
【0048】遅延量監視回路417には、外部入力とし
て、遅延量設定信号が与えられている。この遅延量設定
信号は経路長のより長い伝送路側の信号に与える遅延量
(図2のΔt2)を示している。遅延量監視回路417
は、遅延バッファ410,411で与えられている現在
の遅延量(図3のΔt1,Δt2’)を監視しており、
その中でも経路長のより長い伝送路側の信号に与える遅
延量(図3のΔt2’)と外部入力である遅延量設定信
号から入力される遅延量(図2のΔt2)とを比較し、
差が発生している場合に、その差に応じたスタッフ(ポ
ジティブスタッフまたはネガティブスタッフ)を実行す
るように、スタッフ制御回路416に対して制御信号を
発行する。
て、遅延量設定信号が与えられている。この遅延量設定
信号は経路長のより長い伝送路側の信号に与える遅延量
(図2のΔt2)を示している。遅延量監視回路417
は、遅延バッファ410,411で与えられている現在
の遅延量(図3のΔt1,Δt2’)を監視しており、
その中でも経路長のより長い伝送路側の信号に与える遅
延量(図3のΔt2’)と外部入力である遅延量設定信
号から入力される遅延量(図2のΔt2)とを比較し、
差が発生している場合に、その差に応じたスタッフ(ポ
ジティブスタッフまたはネガティブスタッフ)を実行す
るように、スタッフ制御回路416に対して制御信号を
発行する。
【0049】この制御信号を受信したスタッフ制御回路
416の動作及びそれ以降の各ブロックの動作は、図1
に示した実施の形態(実施の形態1)と同様である。こ
の実施の形態2では、遅延量監視回路417を追加した
ことにより、システム運用中に所望される遅延量Δt2
を予め設定しておくことによって、以降の運用中におけ
る伝送路変更によって生じる経路長変動に際しては、自
動的に遅延量を所望の値Δt2に戻すような制御が働
く。なお、遅延量監視回路417は、スタッフ制御(ポ
ジティブスタッフまたはネガティブスタッフ)を実行し
ている状態を外部へ知らせるための遅延量制御状態信号
を出力する機能も有している。
416の動作及びそれ以降の各ブロックの動作は、図1
に示した実施の形態(実施の形態1)と同様である。こ
の実施の形態2では、遅延量監視回路417を追加した
ことにより、システム運用中に所望される遅延量Δt2
を予め設定しておくことによって、以降の運用中におけ
る伝送路変更によって生じる経路長変動に際しては、自
動的に遅延量を所望の値Δt2に戻すような制御が働
く。なお、遅延量監視回路417は、スタッフ制御(ポ
ジティブスタッフまたはネガティブスタッフ)を実行し
ている状態を外部へ知らせるための遅延量制御状態信号
を出力する機能も有している。
【0050】
【発明の効果】以上説明したことから明らかなように本
発明によれば、運用中の第2の伝送路の経路長の変更に
よる第2の記憶手段への受信信号の書込位相の変化に対
し、この変化した第2の記憶手段への受信信号の書込位
相から第2の遅延量Δt2遅れた位相を第2の記憶手段
からの受信信号の読出位相とし、第1の記憶手段への受
信信号の書込位相と変化した第2の記憶手段への受信信
号の書込位相との位相差Δd’に第2の遅延量Δt2を
加えた遅延量Δt3を第3の遅延量とし、第1の記憶手
段への受信信号の書込位相から第3の遅延量Δt3遅れ
た位相を第1の記憶手段からの受信信号の読出位相とす
るように、第1および第2の記憶手段からの受信信号の
読出周波数を変化させるようにしたので、サービス提供
中の信号の瞬断を伴うことなく、システム運用中の伝送
路変更の結果減少した遅延量マージンを初期の遅延量マ
ージンに復元することができるようになる。また、1回
の伝送路変更による経路長変動量がΔt2以下という条
件のもとで、システム運用中の複数回の伝送路変更によ
るトータルの経路長変動量に制限がなくなり、無瞬断切
替可能な状態を保証するための経路長変動範囲が拡張さ
れるようになる。
発明によれば、運用中の第2の伝送路の経路長の変更に
よる第2の記憶手段への受信信号の書込位相の変化に対
し、この変化した第2の記憶手段への受信信号の書込位
相から第2の遅延量Δt2遅れた位相を第2の記憶手段
からの受信信号の読出位相とし、第1の記憶手段への受
信信号の書込位相と変化した第2の記憶手段への受信信
号の書込位相との位相差Δd’に第2の遅延量Δt2を
加えた遅延量Δt3を第3の遅延量とし、第1の記憶手
段への受信信号の書込位相から第3の遅延量Δt3遅れ
た位相を第1の記憶手段からの受信信号の読出位相とす
るように、第1および第2の記憶手段からの受信信号の
読出周波数を変化させるようにしたので、サービス提供
中の信号の瞬断を伴うことなく、システム運用中の伝送
路変更の結果減少した遅延量マージンを初期の遅延量マ
ージンに復元することができるようになる。また、1回
の伝送路変更による経路長変動量がΔt2以下という条
件のもとで、システム運用中の複数回の伝送路変更によ
るトータルの経路長変動量に制限がなくなり、無瞬断切
替可能な状態を保証するための経路長変動範囲が拡張さ
れるようになる。
【図1】 本発明に係る無瞬断切替方法の実施に用いる
SDHディジタル伝送システムの冗長構成の要部を示す
ブロック構成図である。
SDHディジタル伝送システムの冗長構成の要部を示す
ブロック構成図である。
【図2】 システムの運用中に1系伝送路が変更され経
路長が長くなった場合に遅延量マージンが減少する様子
を説明するためのタイムチャートである。
路長が長くなった場合に遅延量マージンが減少する様子
を説明するためのタイムチャートである。
【図3】 遅延量マージンが減少した場合のスタッフ制
御を説明するためのタイムチャートである。
御を説明するためのタイムチャートである。
【図4】 本発明の他の実施の形態を示すブロック構成
図である。
図である。
【図5】 従来のSDHディジタル伝送システムの冗長
構成の要部を示すブロック構成図である。
構成の要部を示すブロック構成図である。
【図6】 このSDHディジタル伝送システムの冗長構
成におけるシステム運用開始前の位相合わせを説明する
ためのタイムチャートである。
成におけるシステム運用開始前の位相合わせを説明する
ためのタイムチャートである。
【図7】 SDHディジタル伝送システムの冗長構成を
示すブロック図である。
示すブロック図である。
1A(4A)…送信側装置、1B(4B)…受信側装
置、1C(4C)…0系伝送路、1D(4D)…1系伝
送路、101(401)…マルチフレームパタン挿入回
路、102(402)…マルチフレーム生成回路、10
3(403)…分岐回路、104,105(404,4
05)…伝送路終端部、106,107(406,40
7)…伝送路終端部、108,109(408,40
9)…マルチフレーム同期回路、110,111(41
0,411)…遅延バッファ、112(412)…制御
部、113(413)…選択回路、114,115(4
14,415)…ポインタ挿入回路、116(416)
…スタッフ制御回路、417…遅延量監視回路。
置、1C(4C)…0系伝送路、1D(4D)…1系伝
送路、101(401)…マルチフレームパタン挿入回
路、102(402)…マルチフレーム生成回路、10
3(403)…分岐回路、104,105(404,4
05)…伝送路終端部、106,107(406,40
7)…伝送路終端部、108,109(408,40
9)…マルチフレーム同期回路、110,111(41
0,411)…遅延バッファ、112(412)…制御
部、113(413)…選択回路、114,115(4
14,415)…ポインタ挿入回路、116(416)
…スタッフ制御回路、417…遅延量監視回路。
Claims (9)
- 【請求項1】 運用開始前に、第1の伝送路を介する受
信信号の第1の記憶手段への書込位相と第2の伝送路を
介する受信信号の第2の記憶手段への書込位相との位相
差Δdを求め、この位相差Δdに所定の遅延量Δt2を
加えた遅延量Δt1を第1の遅延量とし、前記所定の遅
延量Δt2を第2の遅延量とし、前記第1の記憶手段へ
の受信信号の書込位相から前記第1の遅延量Δt1遅れ
た位相を前記第1の記憶手段からの受信信号の読出位相
とし、前記第2の記憶手段への受信信号の書込位相から
前記第2の遅延量Δt2遅れた位相を前記第2の記憶手
段からの受信信号の読出位相とし、これによって前記第
1の記憶手段からの受信信号の読出位相と前記第2の記
憶手段からの受信信号とを一致させた位相合わせ完了状
態としたうえ、前記第1の記憶手段および第2の記憶手
段から読み出される受信信号を選択出力することによっ
て、前記第1の伝送路と前記第2の伝送路との間の無瞬
断での切り替えを可能とする無瞬断切替方法において、 運用中の前記第2の伝送路の経路長の変更による前記第
2の記憶手段への受信信号の書込位相の変化に対し、 この変化した第2の記憶手段への受信信号の書込位相か
ら前記第2の遅延量Δt2遅れた位相を前記第2の記憶
手段からの受信信号の読出位相とし、 前記第1の記憶手段への受信信号の書込位相と前記変化
した第2の記憶手段への受信信号の書込位相との位相差
Δd’に前記第2の遅延量Δt2を加えた遅延量Δt3
を第3の遅延量とし、前記第1の記憶手段への受信信号
の書込位相から前記第3の遅延量Δt3遅れた位相を前
記第1の記憶手段からの受信信号の読出位相とするよう
にしたことを特徴とする無瞬断切替方法。 - 【請求項2】 請求項1に記載された無瞬断切替方法に
おいて、 運用中の前記第2の伝送路の経路長の変更による前記第
2の記憶手段への受信信号の書込位相の変化に対し、 前記第2の記憶手段からの受信信号の現在の読出位相を
所定量ずつ変化させて行くことによって、その読出位相
を前記変化した第2の記憶手段への受信信号の書込位相
から前記第2の遅延量Δt2遅れた位相とし、 前記第1の記憶手段からの受信信号の現在の読出位相を
所定量ずつ変化させて行くことによって、その読出位相
を前記第1の記憶手段への受信信号の書込位相から前記
第3の遅延量Δt3遅れた位相とするようにしたことを
特徴とする無瞬断切替方法。 - 【請求項3】 請求項1又は2に記載された無瞬断切替
方法において、操作者からの指示に従って、前記第1の
記憶手段からの受信信号の読出位相および前記第2の記
憶手段からの受信信号の読出位相の変更を行うようにし
たことを特徴とする無瞬断切替方法。 - 【請求項4】 請求項1又は2に記載された無瞬断切替
方法において、自動的に、前記第1の記憶手段からの受
信信号の読出位相および前記第2の記憶手段からの受信
信号の読出位相の変更を行うようにしたことを特徴とす
る無瞬断切替方法。 - 【請求項5】 第1の伝送路を介する受信信号が書き込
まれる第1の記憶手段と、 第2の伝送路を介する受信信号が書き込まれる第2の記
憶手段と、 運用開始前の前記第1の記憶手段への受信信号の書込位
相と前記第2の記憶手段への受信信号の書込位相との位
相差Δdに所定の遅延量Δt2を加えた遅延量Δt1を
第1の遅延量とし、前記所定の遅延量Δt2を第2の遅
延量とし、前記第1の記憶手段への受信信号の書込位相
から前記第1の遅延量Δt1遅れた位相を前記第1の記
憶手段からの読出位相とし、前記第2の記憶手段への受
信信号の書込位相から前記第2の遅延量Δt2遅れた位
相を前記第2の記憶手段からの受信信号の読出位相と
し、これによって前記第1の記憶手段からの受信信号の
読出位相と前記第2の記憶手段からの受信信号の読出位
相とを一致させた位相合わせ完了状態で、前記第1およ
び第2の記憶手段から受信信号を読み出す制御手段と、 この制御手段によって読み出された前記第1の記憶手段
からの受信信号と前記第2の記憶手段からの受信信号と
を選択出力する選択手段とを備えた無瞬断切替装置にお
いて、 前記制御部へ指示を与え、運用中の前記第2の伝送路の
経路長の変更により変化した前記第2の記憶手段への受
信信号の書込位相から前記第2の遅延量Δt2遅れた位
相を前記第2の記憶手段からの受信信号の読出位相と
し、前記第1の記憶手段への受信信号の書込位相と前記
変化した第2の記憶手段への受信信号の書込位相との位
相差Δd’に前記第2の遅延量Δt2を加えた遅延量Δ
t3を第3の遅延量とし、前記第1の記憶手段への受信
信号の書込位相から前記第3の遅延量Δt3遅れた位相
を前記第1の記憶手段からの受信信号の読出位相とする
読出位相変更手段を備えたことを特徴とする無瞬断切替
装置。 - 【請求項6】 請求項5に記載された無瞬断切替装置に
おいて、 前記読出位相変更手段は、前記第2の記憶手段からの受
信信号の現在の読出位相を所定量ずつ変化させて行くこ
とによって、その読出位相を前記変化した第2の記憶手
段への受信信号の書込位相から前記第2の遅延量Δt2
遅れた位相とし、前記第1の記憶手段からの受信信号の
現在の読出位相を所定量ずつ変化させて行くことによっ
て、その読出位相を前記第1の記憶手段への受信信号の
書込位相から前記第3の遅延量Δt3遅れた位相とする
ことを特徴とする無瞬断切替装置。 - 【請求項7】 請求項5又は6に記載された無瞬断切替
装置において、 前記読出位相変更手段は、操作者からの指示に従って、
前記第1の記憶手段からの受信信号の読出位相および前
記第2の記憶手段からの受信信号の読出位相の変更を行
うことを特徴とする無瞬断切替装置。 - 【請求項8】 請求項5又は6に記載された無瞬断切替
装置において、 前記読出位相変更手段は、自動的に、前記第1の記憶手
段からの受信信号の読出位相および前記第2の記憶手段
からの受信信号の読出位相の変更を行うことを特徴とす
る無瞬断切替装置。 - 【請求項9】 請求項5又は6に記載された無瞬断切替
装置において、 前記第2の記憶手段へ受信信号が書き込まれてからその
受信信号が読み出されるまでの遅延量を監視する遅延量
監視手段を備え、 前記読出位相変更手段は、前記遅延量監視手段が監視す
る遅延量と前記第2の遅延量Δt2との差に基づき、前
記第1の記憶手段からの受信信号の読出位相および前記
第2の記憶手段からの受信信号の読出位相の変更を行う
ことを特徴とする無瞬断切替装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001162178A JP3496658B2 (ja) | 2001-05-30 | 2001-05-30 | 無瞬断切替方法および無瞬断切替装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001162178A JP3496658B2 (ja) | 2001-05-30 | 2001-05-30 | 無瞬断切替方法および無瞬断切替装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002353931A JP2002353931A (ja) | 2002-12-06 |
JP3496658B2 true JP3496658B2 (ja) | 2004-02-16 |
Family
ID=19005347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001162178A Expired - Fee Related JP3496658B2 (ja) | 2001-05-30 | 2001-05-30 | 無瞬断切替方法および無瞬断切替装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3496658B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004320087A (ja) * | 2003-04-10 | 2004-11-11 | Nec Corp | 伝送システム |
WO2004114562A1 (ja) * | 2003-06-19 | 2004-12-29 | Fujitsu Limited | 位相制御方法、位相制御システムおよび位相制御プログラム |
JP5613611B2 (ja) * | 2010-06-01 | 2014-10-29 | 日本電信電話株式会社 | 無瞬断切替装置及び方法 |
-
2001
- 2001-05-30 JP JP2001162178A patent/JP3496658B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002353931A (ja) | 2002-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3337212B2 (ja) | ディジタルテレビジョン情報を伝送/受信する方法および装置 | |
US6920603B2 (en) | Path error monitoring method and apparatus thereof | |
US6917584B2 (en) | Channel reassignment method and circuit for implementing the same | |
JP3496658B2 (ja) | 無瞬断切替方法および無瞬断切替装置 | |
WO2000067519A1 (en) | Buffer management method and apparatus | |
JPH09321723A (ja) | 無瞬断回線切替え装置及び方法 | |
JP3202286B2 (ja) | Sdh光伝送方式における伝送路切替方式 | |
JPH08223130A (ja) | 無瞬断切替方式 | |
JP2776133B2 (ja) | 送端切替方式 | |
JP2722903B2 (ja) | 同期網無線電送システム | |
JP3030783B2 (ja) | 受信データ同期回路 | |
JP2894435B2 (ja) | 無瞬断切替システムの位相調整回路 | |
JPH04286436A (ja) | 独立同期型マルチメディアlanのノード装置 | |
JPH0879214A (ja) | 無瞬断切替方法 | |
JP2868398B2 (ja) | 伝送路切替装置 | |
JPH04267648A (ja) | 無線端局装置 | |
JP4231598B2 (ja) | Vcパス無瞬断切替方法とその装置 | |
JP2697557B2 (ja) | マルチフレーム位相自動制御回路 | |
JPH01263566A (ja) | 伝送遅延差測定方式 | |
JPH10135923A (ja) | 無瞬断sdh伝送システム | |
JP2611629B2 (ja) | 無瞬断切替方式 | |
JP2730405B2 (ja) | 同期切替方式 | |
JPH0774756A (ja) | Atm通信システムにおける送信データの現用予備両系バイト位相合せ装置 | |
JPH04304725A (ja) | 伝送路切替方式 | |
JPH0671250B2 (ja) | 同期切替方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |