JP4082200B2 - Dc−dcコンバータ - Google Patents
Dc−dcコンバータ Download PDFInfo
- Publication number
- JP4082200B2 JP4082200B2 JP2002360824A JP2002360824A JP4082200B2 JP 4082200 B2 JP4082200 B2 JP 4082200B2 JP 2002360824 A JP2002360824 A JP 2002360824A JP 2002360824 A JP2002360824 A JP 2002360824A JP 4082200 B2 JP4082200 B2 JP 4082200B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- determination unit
- current
- converter
- ocl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
この発明は、スイッチング素子のスイッチング動作を用いたDC−DCコンバータに関する。
【0002】
【従来の技術】
スイッチング素子を用いたフライバック方式のDC−DCコンバータにおいて、コンバータ起動時や2次側の出力の短絡時等、2次側の出力電圧が0Vあるいは低電圧状態にある場合、1次側電流が急激に増加するいわゆる突入電流が発生する。
コンバータ起動直後に1次側電流が急激に増加するのに対応する方法としては、ソフトスタートと称される起動方法が用いられている。これは、コンバータ起動直後、2次側の出力電圧が0Vの状態から電圧の高い定常状態となるまでの過渡期間において、1次側電流が急激に増加するのを防ぐため、1次側のスイッチング素子のオン時間を徐々に長くして、1次側のトランスに流れる電流を小電流から徐々に上昇させることにより出力電圧を徐々に高めて定常状態にする方法である。
【0003】
また、2次側の出力の短絡時に1次側電流が急激に増加するのに対応する方法として、1次側のスイッチング素子に流れる過電流を検知してスイッチング動作を停止させる過電流防止のための保護回路が設けられている。
これらの方法により1次側のスイッチング素子に過電流が流れて動作不能になったり破壊するのを防止している。
また、上述した過電流保護機能を有するDC−DCコンバータの他の例として、過電流制御時に過電流閾値電圧を変えることによって素子を保護するものがある(例えば、特許文献1参照)。さらに、周波数減少回路との組み合わせで過電流を防止するコンバータ用1次側コントローラがある(例えば、特許文献2参照)。
【0004】
【特許文献1】
特開平9−308239号公報(第5−8頁、図1)
【特許文献2】
特開平6−245503号公報(第3−4頁、図1)
【0005】
【発明が解決しようとする課題】
しかしながら、ソフトスタートを用いた起動方法では、トランスの1次側コイルには、当初から大電流を流すのではなく、徐々に大きな電流を流すように電流値を高めていくため、トランスの2次側の出力電圧を定常運転時の所望の値まで高めるのに時間がかかってしまうという問題点がある。
そこで、後で詳述するが、コンバータ起動時に、スイッチング素子を制御するPWM制御部から高いデューティを与えてコンバータ起動当初から大電流を流すとともに、上述した過電流保護回路を利用してスイッチング素子に流れる過電流を防止し、コンバータを短時間で定常状態まで立ち上げる方法が考えられている。
しかしながら、こうした過電流保護回路においては、過電流の検出からスイッチング素子の動作停止までに所定の時間を必要とする。この時間が過電流防止保護回路の動作遅れ時間となり、この動作遅れに起因して1次側、2次側の電流がどんどん上昇しいわゆる電流暴走が発生して、過電流保護回路が機能し得なくなるという問題点がある。
【0006】
このような方法を用いた場合に発生する上述した電流暴走の現象を具体的に説明する。過電流保護回路としてパルス・バイ・パルス過電流(OCL)判定部(以下、OCL判定部と略す)が設けられたDC−DCコンバータの電気回路の構成を図7に示す。
トランス1の1次側において、トランス1の1次側コイル1aの一端は図示しない入力電圧Vinの直流電源に接続され、他端はMOSトランジスタ等からなるスイッチング素子(M1)6に接続されている。スイッチング素子6には過電流検出抵抗7が接続され、過電流検出抵抗7はトランス1の1次側のグランドに接地される。
【0007】
また、トランス1の1次側に設けられたPWM制御部2は、トランス1の2次側の出力電圧Vout に連動する電圧をフィードバック信号として入力し、2次側の出力電圧Vout が目標の値になるような所定のデューティ信号D1(パルス幅変調信号)を出力する。AND回路3にはこのデューティ信号D1およびOCL判定部4からの出力信号S1が入力され、これらの信号の論理積が出力される。AND回路3には駆動回路5が接続され、駆動回路5にはスイッチング素子6が接続されている。駆動回路5は、AND回路3の出力信号P1に基づいてスイッチング素子6をオン、オフさせる。
【0008】
また、OCL判定部4には、スイッチング素子6と過電流検出抵抗7との間の電位Vrが入力される。OCL判定部4は、入力された電位Vrを基に、スイッチング素子6に流れる電流i1が、図8および9に示されるOCL閾値以上の過電流である場合に、AND回路3に出力する出力信号S1をLoにし、スイッチング素子6を強制的にオフするように構成されている。
一方、トランス1の2次側において、2次側コイル1bに整流ダイオード11および平滑コンデンサ(C1)12が接続され、平滑コンデンサ12はグランドに接地される。整流ダイオード11および平滑コンデンサ12の間の位置13からDC−DCコンバータの出力電圧Vout が取り出され、この出力電圧Vout に連動するフィードバック電圧がPWM制御部2にフィードバックされ、PWM制御部2の制御に利用される。
【0009】
PWM制御部2からのデューティ信号D1に基づいてスイッチング素子6がオンするごとに、そのオン時間に対応して1次側コイル1aに1次側電流i1が流れる。スイッチング素子6がオフすると、2次側コイル1bに2次側電流i2が誘起される。この2次側コイル1bに流れる2次側電流i2によりDC−DCコンバータの出力電圧Vout が発生する。
【0010】
図8および9は、トランス1の1次側コイル1aを流れる1次側電流i1および2次側コイル1bを流れる2次側電流i2の様子を示すタイミングチャートである。
図8は、2次側の出力電圧Vout が高い定常状態の様子を示し、図9は、DC−DCコンバータの起動時や2次側の出力の短絡時等、2次側の出力電圧Vout が低い状態にある場合の様子を示す。
図8において、スイッチング素子6がオンすると、1次側電流i1は徐々に上昇し、それとともに、電位Vrが上昇する。1次側電流i1がOCL閾値iS1に達すると、OCL判定部4が出力信号S1をLoにし、PWM制御部2からのデューティ出力にかかわらず、スイッチング素子6を強制的にオフする。ここで、OCL判定部4は1次側電流i1がOCL閾値iS1に達したことを検知してスイッチング素子6をオフするまでに動作遅れを有するため、1次側電流i1の終期値i10がOCL閾値iS1を多少上回った時点で、スイッチング素子6がオフされることになる。
【0011】
スイッチング素子6がオフすると、2次側コイル1bに2次側電流i2が流れる。この2次側電流i2は、以下のように求められる。
但し、i1:スイッチング素子6のオフした時点の1次側電流
n1:1次側コイル1aの巻数,n2:2次側コイル1bの巻数
Δi2:スイッチング素子6のオフ時間中の2次側電流変化分
Δtoff:スイッチング素子6のオフ時間
L2:2次側コイル1bのインダクタンス
である。
2次側電流i2の初期値i20は、OCL閾値iS1に巻き比n1/n2を乗算した値である1次側換算OCL閾値iS2の値をわずかに上回る値である。
【0012】
図8の場合は、出力電圧Vout が高いので、その後の2次側電流i2は、初期値i20に対して急激に減少し、再度スイッチング素子6がオンする前にi2=0になっている。そして、再度スイッチング素子6がオンした瞬間の1次側電流i1=(n2/n1)×i2=0として求められる。
さらに、その後の1次側電流i1は以下のように求められる。
i1=(n2/n1)×i2+Vin/L1×Δton ………(式2)
但し、i2:スイッチング素子6のオンした時点の2次側電流
Vin:1次側の入力電圧
Δton:スイッチング素子6のオン時間
L1:1次側コイル1aのインダクタンス
である。
この図の場合、スイッチング素子6が再度オンしたとき、すでに2次側電流i2は0になっているので、1次側電流i1は、再度0から上昇する。
【0013】
一方、図9の示されるように、コンバータ起動時等出力電圧Vout が低い場合、OCL判定部4は、出力電圧Vout が高い場合と同様に、1次側電流i1の終期値i11がOCL閾値iS1を多少上回った時点で、スイッチング素子6がオフされる。
2次側電流i2の初期値i21は、図8の初期値i20と同じであるが、その後の2次側電流i2は、上述した(式1)におけるVout の値が小さいため、初期値i21に対して緩やかに減少する。
そのため、再度スイッチング素子6がオンするときにも、2次側電流i2が高い値を維持しているため、1次側電流i12は、例えば、OCL閾値iS1付近から、(式2)に基づいて再度上昇する。この際の1次側電流i1は、OCL閾値iS1を越えているため、OCL判定部4は即座に過電流と判定し、スイッチング素子6がオフされるが、OCL判定部4の動作遅れにより、スイッチング素子6がオフしたときの1次側電流の終期値i13は、前回の終期値i11よりもさらに上昇する。このような動作が繰り返され、1次側電流がOCL閾値iS1を越えて次々に上昇する電流暴走が発生する。
【0014】
このような電流暴走が発生することを考慮し、スイッチング素子等DC−DCコンバータの回路に用いられる素子については、素子の定格のマージンを十分取る必要があり、サイズが大きく、コストも高い素子を使用しなければならない。また、これらの定格の高い素子を使用することにより、DC−DCコンバータの回路が大型化しまた、回路全体のコストも高いものになってしまうという問題点がある。
【0015】
この発明は、このような課題を解決するためになされたもので、DC−DCコンバータ起動時における定常状態までの立ち上がり時間を短くするとともに、DC−DCコンバータ起動時や2次側の出力の短絡時の電流暴走を防止したDC−DCコンバータを提供することを目的とする。
【0016】
【課題を解決するための手段】
この発明の請求項1に係るDC−DCコンバータは、1次側コイルを介して直流電源に接続され且つデューティ制御されるスイッチング素子のスイッチング動作に伴って、2次側コイルに誘起される電流から直流電圧を生成するDC−DCコンバータにおいて、スイッチング素子をデューティ制御するPWM制御部と、スイッチング素子を流れる過電流を検出した場合、PWM制御部によるデューティ制御にかかわらず、スイッチング素子をオフする過電流判定部と、この過電流判定部のオフ動作によりスイッチング素子がオフした後、その後の2次側の出力に応じて所定のスキップ時間だけ継続してスイッチング素子をオフすることにより、デューティ制御のサイクルを変更するスキップ判定部とを有し、2次側の出力は、2次側出力電圧であって、2次側出力電圧が高くなるにしたがってスキップ時間を短くすることを特徴とするものである。過電流判定部のオフ動作によりスイッチング素子がオフした後、2次側出力電圧が低い場合には長くし、2次側出力電圧が高くなるに従って短くしたスキップ時間だけ継続してスイッチング素子をオフすることにより、電流暴走を防止しつつ、DC−DCコンバータ起動時の立ち上がりを早めている。
【0018】
【発明の実施の形態】
以下に、この発明の実施の形態を図面に基づいて説明する。
実施の形態1.
図1にこの発明の実施の形態1に係るDC−DCコンバータの電気回路図を示す。
このDC−DCコンバータは、図7のDC−DCコンバータに対して、主に、スキップ判定部としてパルスSKIP判定部30を追加して設けたものである。
【0019】
トランス1の1次側において、トランス1の1次側コイル1a(インダクタンスL1、巻数n1)の一端は図示しない入力電圧Vinの直流電源に接続され、他端は例えばMOSトランジスタからなるスイッチング素子(M1)6に接続されている。スイッチング素子6には過電流検出抵抗7が接続され、過電流検出抵抗7はトランス1の1次側のグランドに接地される。
また、トランス1の1次側に設けられたPWM制御部2は、トランス1の2次側の出力電圧Vout に連動するフィードバック電圧をフィードバック信号として入力し、2次側の出力電圧Vout が目標の値になるように所定のデューティ信号D1(パルス幅変調信号)を出力するICである。
【0020】
さらに、PWM制御部2は、AND回路23の入力側に接続されている。このAND回路23の入力側は、OCL判定部4およびパルスSKIP判定部30にも接続されている。したがって、AND回路23には、PWM制御部2からのデューティ信号D1、OCL判定部4からの出力信号S1およびパルスSKIP判定部30からの出力信号T1が入力され、これらの信号の論理積が出力信号P1として出力される。
AND回路23の出力側は駆動回路5に接続され、駆動回路5にはスイッチング素子6が接続されている。駆動回路5は、AND回路23の出力信号P1に基づいてスイッチング素子6をオン、オフさせる。
【0021】
また、OCL判定部4は、NOT回路25を介して、パルスSKIP判定部30の入力端子31に接続されている。さらに、OCL判定部4には、スイッチング素子6と過電流検出抵抗7との間の電位Vrが入力される。OCL判定部4は、入力された電位Vrを基に、スイッチング素子6に流れる電流i1が図3に示されるOCL閾値iS1以上の過電流である場合に、AND回路23およびNOT回路25に出力する出力信号S1をLoにする。ここで、OCL判定部4、過電流検出抵抗7およびAND回路23は過電流判定部を構成する。過電流判定部は、スイッチング素子6を流れる電流i1を検出し、検出した電流i1が基準値以上のときはスイッチング素子6をオフするように構成されている。
【0022】
一方、トランス1の2次側において、2次側コイル1b(インダクタンスL2、巻数n2)に整流ダイオード11および平滑コンデンサ(C1)12が接続され、平滑コンデンサ12はグランドに接地される。整流ダイオード11および平滑コンデンサ12によりDC−DCコンバータの出力電圧Vout が直流電圧として生成され、これらの間の位置13から取り出され図示しない他の回路に供給されるとともに、出力電圧Vout に連動する電圧がPWM制御部2にフィードバックされDC−DCコンバータの制御に利用される。
【0023】
パルスSKIP判定部30の入力端子33は、直列に配置された抵抗41および42の間に接続されている。抵抗41は一端に出力電圧Vout がかかり、抵抗42は一端が接地されており、2次側の出力電圧Vout に連動する分圧Vsが入力端子33に入力される。
ここで、分圧Vsは、
Vs=Vout ×R1/(R1+R2) ………(式3)
として表される。
【0024】
図2に詳細に示されるように、パルスSKIP判定部30には、第1オペアンプ34および第2オペアンプ35が配置されている。第1オペアンプ34の入力端子(+)には分圧Vsが入力される。第2オペアンプ35の入力端子(+)は、オフセット電圧をかけるためにパルスSKIP判定部30の基準電圧V1に接続され、反転入力端子(−)には、第1オペアンプ34の出力が抵抗値R4の抵抗37を介して入力される。また、第2オペアンプ35には抵抗値R5の帰還抵抗38が接続されている。
【0025】
このように構成された回路により、第2オペアンプ35の出力として閾値電圧Vtが生成される。
ここで、閾値電圧Vtは、
Vt=V1+(R5/R4)×(V1−Vs) ………(式4)
として表される。
次に、第2オペアンプ35の出力は、コンパレータ36の反転入力端子(−)に入力される。また、コンパレータ36の入力端子(+)は、MOSトランジスタである放電スイッチ(M2)39と静電容量C2のコンデンサ40が並列に接続された回路に接続されている。この放電スイッチ39およびコンデンサ40には所定の電源に接続された基準電流Iref が流れる。
【0026】
放電スイッチ39は、NOT回路25を介してOCL判定部4の出力信号S1により制御され、出力信号S1がLoのときにオンされ、出力信号S1がHiのときにオフされる。
ここで、パルスSKIP判定部30、NOT回路25およびAND回路23はスキップ判定部を構成する。なお、AND回路23は過電流判定部を構成するとともにスキップ判定部をも構成することになる。
【0027】
次に、この発明の実施の形態に係るDC−DCコンバータの動作を図1および2の電気回路図並びに図3のタイムチャートに従って説明する。
図3のタイムチャートは、DC−DCコンバータの起動時、すなわち2次側の出力電圧Vout が当初0Vである場合における、トランス1の1次側コイル1aを流れる1次側電流i1および2次側コイル1bを流れる2次側電流i2の様子を示すタイミングチャートである。
【0028】
DC−DCコンバータ起動当初、時刻t0において、OCL判定部4の出力信号S1およびパルスSKIP判定部30の出力信号T1はHiであり、PWM制御部2のデューティ出力信号D1に従い、スイッチング素子6がオンする。スイッチング素子6がオンすると、1次側電流i1は徐々に上昇する。1次側電流i1がOCL閾値iS1に達すると、OCL判定部4は1次側電流i1が過電流であると判定して、出力信号S1をLoにする。
【0029】
OCL判定部4の出力信号S1がLoになることによりスイッチング素子6はオフされる。OCL判定部4には多少の時間遅れがあるので、1次側電流i1の終期値i110がOCL閾値iS1を多少上回った時点で、スイッチング素子6がオフされることになる。
このように、時刻t1において、スイッチング素子6がオフされると、2次側コイル1bに2次側電流i2が流れる。2次側電流i2の初期値i120は、1次側電流i1の終期値i110に対応して、1次側換算OCL閾値iS2の値をわずかに上回る値である。
その後の2次側電流i2は、上述した(式1)により求められ、i2=(n1/n2)×i1−Vout /L2×Δtoff であり且つ出力電圧Vout は低い状態あるので、2次側電流i2は緩やかに減少する。
【0030】
また、OCL判定部4の出力信号S1がLoになると、NOT回路25を介してパルスSKIP判定部30の入力端子31がHiになり、放電スイッチ39がオンする。放電スイッチ39のオンにより、コンデンサ40は放電される。コンデンサ40の放電により、コンパレータ36の入力端子(+)電圧VcはVtより低い電圧になるので、コンパレータ36の出力であるパルスSKIP判定部30の出力信号T1も、OCL判定部4の出力信号S1と同様にLoになる。
【0031】
上述したOCL判定部4の判定によりスイッチング素子6が一旦オフすると、過電流検出抵抗7には電流が流れなくなり、OCL判定部4の出力信号S1がHiになる。しかしながら、パルスSKIP判定部30の出力信号T1は、依然としてLoのままであるので、OCL判定部4の出力信号S1がHiになっても、スイッチング素子6が即座にオンすることはなく、PWM制御部2からのデューティ出力D1に従ってスイッチング素子6が動作することはない。すなわち、PWM制御部2からのデューティ出力信号D1のパルスがスキップされることになる。
【0032】
OCL判定部4の出力信号S1がHiになると、パルスSKIP判定部30の入力端子31がLoになり、放電スイッチ39がオフする。
放電スイッチ39がオフすると、コンデンサ40が基準電流Irefにより充電され、コンパレータ36の入力端子(+)の電圧Vcは、図4に示されるように徐々に高くなる。一方、閾値電圧Vt0は、(式4)より2次側の出力電圧Vout の増加ともに、少しずつ減少する。
コンパレータ36の入力端子(+)の電圧Vcが、コンパレータ36の反転入力端子(−)に入力される閾値電圧Vtを上回ると、パルスSKIP判定部30の出力信号T1はHiになる。
【0033】
ここで、パルスSKIP判定部30の出力信号T1がLoからHiに切り替わるまでのスキップ時間Tsは、
Ts=C2×Vt/Iref ………(式5)
で求められる。
また、(式4)により表される閾値電圧Vtは出力電圧Vout の分圧Vsが小さいほど大きい。
したがって、図5の直線aに示されるように、出力電圧Vout とスキップ時間Tsとの間には、負の比例関係があり、出力電圧Vout が低いときほど、スキップ時間Tsが長くなるように設定されている。
【0034】
このように設定されたスキップ時間Tsによって、パルスSKIP判定部30は、スキップ時間Tsが経過してから出力信号T1をLoからHiに切り替えるので、スキップ時間Tsの間に、OCL判定部4の出力信号S1がたとえHiになっていても、PWM制御部2のデューティ信号D1に基づいてスイッチング素子6が動作することはない。
ここでは、コンバータ起動後の、最初のスキップ時間Ts1は2次側の電流i2がOCL閾値iS2を下回って減少するまでの時間になるように設定されている。
【0035】
スキップ時間Ts1だけ経過した時刻t2において、パルスSKIP判定部30の出力信号T1がHiになると、すでにOCL判定部30の出力信号S1は、Hiになっているので、AND回路23の出力信号P1は、PWM制御部2のデューティ信号D1に対応することになり、デューティ信号D1に基づいてスイッチング素子6がオンすることになる。
このとき、1次側電流i1は、2次側電流i2に対応して、OCL閾値iS1を下回った付近から、(式2)に基づいて再度上昇する。1次側電流i1が再度OCL閾値iS1を越えると、OCL判定部4の出力信号S1がLoになり、時刻t3において、スイッチング素子6がオフされ、再度2次側電流i2が誘起される。この際、スキップ時間Ts1の経過により、2次側の出力電圧Vout は、図9に比べ十分高められているので、2次側電流i2の減少の割合が多くなる。
【0036】
スイッチング素子6がオフされるので、OCL判定部4の出力信号S1はHiに戻るが、パルスSKIP判定部30の出力信号T1はLoのままであるので、出力電圧Vout の値に応じて、再度スキップ時間Ts2だけ、スイッチング素子6がオフ状態に維持される。
この際、スキップ時間Ts2の経過により、2次側の出力電圧Vout はさらに高められ、スキップ時間Ts3のようにスキップ時間Tsは出力電圧Vout の上昇に応じて小さくなりながら、このような一連の動作を繰り返すことによって、出力電圧Vout が所望の定常状態の電圧まで高められる。
【0037】
このように、コンバータ起動当初から1次側コイル1aに大電流を流し、再度1次側コイル1aに電流を流すタイミングを、出力電圧Vout に応じたスキップ時間Tsだけ遅らせることにより、電流暴走を防止しつつ、コンバータを早期に定常状態まで起動することができる。
すなわち、出力電圧Vout に応じてスキップ時間Tsを変更して、スイッチング素子6のデューティ制御のサイクルを一時的に長くなるように変更することによって、電流暴走を防止しつつ、コンバータを早期に定常状態まで起動することができる。
また、電流暴走を防止できので、スイッチング素子等DC−DCコンバータの回路に用いられる素子の定格のマージンを小さくすることができる。したがって、コンパクトで安価な素子を使用することが可能になり、DC−DCコンバータの全体回路のダウンサイジングやコストダウンを図ることができる。
【0038】
実施の形態2.
この発明の実施の形態2に係るDC−DCコンバータは、図1のパルスSKIP判定部30の入力端子33に接続される抵抗41および42の回路に、図6に示されるように、所定の基準電圧にVref に一端が接続された抵抗51を追加したものであり、その他の構成は図1と同様であるので、全体の回路図は省略する。
抵抗51は、抵抗値R3を有し、分圧Vsにオフセット電圧を与えるように構成されている。
ここで、分圧Vsは、
として表される。
【0039】
このように回路を構成すると、出力電圧Vout が0Vの場合であっても、分圧Vsは0Vにならず、オフセット電圧が与えられる。
ところで、実施の形態1では、出力電圧Vout が0Vの場合における閾値電圧Vt01は(式4)によりVt01=V1+(R5/R4)×V1となり、最大スキップ時間Tsmaxは、(式5)によりTsmax=C2×Vt01/Iref となり、パルスSKIP判定部30の内部の回路構成により定められてしまう。
しかしながら、この実施の形態2のような回路構成にすると、出力電圧Vout が0Vの場合における、閾値電圧Vt02は(式4)および(式6)によりVt02=V1+(R5/R4)×{V1−(Vref /R3)/(1/R1+1/R2+1/R3)}となり、最大スキップ時間Tsmaxは、(式5)によりTsmax=C2×Vt02/Iref となる。
【0040】
したがって、パルスSKIP判定部30の入力端子33に入力される分圧Vsにオフセット電圧を与える回路を、パルスSKIP判定部30の外部に構成をすることにより、図5の線図bに示されるように、最大スキップ時間Tsmaxを容易に変更することができる。
なお、この実施の形態2においては、最大スキップ時間Tsmaxを上述した回路構成により変更できるようにしたが、(式5)からも明らかなように、パルスSKIP判定部30のコンデンサ40の静電容量C2や基準電流Iref の値を変更することによっても、最大スキップ時間Tsmaxを変更することができる。
【0041】
上述した実施の形態1および2においては、図1、2および6に示されるように、パルスSKIP判定部30の入力端子33に入力される分圧Vsを生成するにあたり、2次側の出力電圧Voutを利用したが、これに限定されるものではなく、PWM制御部2に入力される2次側のフィードバック電圧を利用してもよい。すなわち、図1、2および6において、出力電圧Vout を抵抗41の一端に印加する代わりに、PWM制御部2に入力される2次側のフィードバック電圧を抵抗41に印加する。
また、実施の形態1および2においては、スイッチング素子を用いたフライバック方式のDC−DCコンバータを例に説明したが、この発明に係るDC−DCコンバータは、これに限定されるものではなく、フォワードタイプのDC−DCコンバータにも適用できる。また、トランスを用いないDC−DCコンバータ、例えば、極性反転コンバータ、ステップダウンコンバータにも適用できる。
【0042】
【発明の効果】
以上説明したように、この発明に係るDC−DCコンバータによれば、2次側出力電圧が低い場合には長くし、2次側出力電圧が高くなるに従って短くしたスキップ時間だけ継続してスイッチング素子をオフすることにより、デューティ制御のサイクルを変更するので、DC−DCコンバータ起動時における定常状態までの立ち上がり時間を短くするとともに、DC−DCコンバータ起動時や2次側の出力の短絡時の電流暴走を防止することができる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1に係るDC−DCコンバータの電気回路図である。
【図2】 図1のパルスSKIP判定部の内部および周辺を示す電気回路図である。
【図3】 実施の形態1に係るDC−DCコンバータの1次側コイル1aを流れる1次側電流i1および2次側コイル1bを流れる2次側電流i2の様子を示すタイミングチャートである。
【図4】 図1のパルスSKIP判定部の動作を模式的に示すグラフである。
【図5】 実施の形態1および2における出力電圧とスキップ時間との関係を示すグラフである。
【図6】 実施の形態2に係るDC−DCコンバータのパルスSKIP判定部の入力端子に接続される抵抗の回路構成を示す電気回路図である。
【図7】 従来のDC−DCコンバータの電気回路図である。
【図8】 従来のDC−DCコンバータにおいて、出力電圧が高い場合に、1次側電流i1および2次側電流i2の様子を示すタイミングチャートである。
【図9】 従来のDC−DCコンバータにおいて、出力電圧が低い場合に、1次側電流i1および2次側電流i2の様子を示すタイミングチャートである。
【符号の説明】
1a…1次側コイル、1b…2次側コイル、2…PWM制御部、4…OCL判定部(過電流判定部)、6…スイッチング素子、7…過電流検出抵抗(過電流判定部)、30…パルスSKIP判定部(スキップ判定部)、Ts…スキップ時間、Vout …2次側の出力電圧。
Claims (1)
- 1次側コイルを介して直流電源に接続され且つデューティ制御されるスイッチング素子のスイッチング動作に伴って、2次側コイルに誘起される電流から直流電圧を生成するDC−DCコンバータにおいて、
前記スイッチング素子をデューティ制御するPWM制御部と、
前記スイッチング素子を流れる過電流を検出した場合、前記PWM制御部による前記デューティ制御にかかわらず、スイッチング素子をオフする過電流判定部と、
この過電流判定部の前記オフ動作により前記スイッチング素子がオフした後、
その後の2次側の出力に応じて所定のスキップ時間だけ継続してスイッチング素子をオフすることにより、デューティ制御のサイクルを変更するスキップ判定部と
を有し、
前記2次側の出力は、2次側出力電圧であって、
前記2次側出力電圧が高くなるにしたがって前記スキップ時間を短くすることを特徴とするDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002360824A JP4082200B2 (ja) | 2002-12-12 | 2002-12-12 | Dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002360824A JP4082200B2 (ja) | 2002-12-12 | 2002-12-12 | Dc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004194452A JP2004194452A (ja) | 2004-07-08 |
JP4082200B2 true JP4082200B2 (ja) | 2008-04-30 |
Family
ID=32759788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002360824A Expired - Fee Related JP4082200B2 (ja) | 2002-12-12 | 2002-12-12 | Dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4082200B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006085847A1 (en) * | 2005-01-28 | 2006-08-17 | Semiconductor Components Industries, L.L.C. | Soft-start circuit and method therefor |
KR100917623B1 (ko) | 2006-02-13 | 2009-09-17 | 삼성전자주식회사 | Led 구동장치 |
CN105006966B (zh) * | 2015-05-05 | 2017-08-15 | 深圳市稳先微电子有限公司 | 一种开关电源控制芯片及反激式ac‑dc转换器 |
JP6620013B2 (ja) | 2015-12-25 | 2019-12-11 | ローム株式会社 | スイッチング電源装置 |
JP7074633B2 (ja) * | 2018-09-26 | 2022-05-24 | Fdk株式会社 | スイッチング電源装置 |
-
2002
- 2002-12-12 JP JP2002360824A patent/JP4082200B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004194452A (ja) | 2004-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9054596B2 (en) | Device for synchronous DC-DC conversion and synchronous DC-DC converter | |
JP4238914B2 (ja) | スイッチング電源回路 | |
JP4291324B2 (ja) | Dc/dcコンバータのための制御装置 | |
JP5641140B2 (ja) | スイッチング電源装置の制御回路およびスイッチング電源 | |
JP5517114B2 (ja) | フィードフォワード信号に応答する電源コントローラのための方法および装置 | |
US7760520B2 (en) | Current controlled switching mode power supply | |
US7839667B2 (en) | Adaptive leading-edge blanking circuit and method for switching mode power converter | |
JP6702010B2 (ja) | スイッチング電源装置 | |
US9716436B2 (en) | Soft start controller of a converter | |
JP2017127109A (ja) | スイッチング電源装置 | |
JP2004535150A (ja) | 電力コンバータの同期整流器を制御するための方法及び装置 | |
KR101642761B1 (ko) | Dc-dc 컨버터용 소프트 스타트 장치 및 방법 | |
US10491127B2 (en) | Power supply control unit and isolation type switching power supply device | |
WO2015075508A1 (en) | A flyback switching mode power supply with voltage control and a method thereof | |
JP4161551B2 (ja) | 高圧電源装置 | |
JP2003272887A (ja) | 放電灯点灯回路 | |
US7199643B2 (en) | Hot swappable pulse width modulation power supply circuits | |
JP4082200B2 (ja) | Dc−dcコンバータ | |
TW200408179A (en) | Over-current protection apparatus and method of switching type regulator | |
JP2018113811A (ja) | スイッチング電源装置 | |
JP2003299354A (ja) | フライバックコンバータの同期整流回路 | |
JP2009219250A (ja) | Dc/dc電力変換装置 | |
US8593830B2 (en) | Reverse current limit protection for active clamp converters | |
JP2008271664A (ja) | 降圧型のdc−dcコンバータ | |
JP4950254B2 (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |