JP3486346B2 - ベアチップ実装構造 - Google Patents
ベアチップ実装構造Info
- Publication number
- JP3486346B2 JP3486346B2 JP20224598A JP20224598A JP3486346B2 JP 3486346 B2 JP3486346 B2 JP 3486346B2 JP 20224598 A JP20224598 A JP 20224598A JP 20224598 A JP20224598 A JP 20224598A JP 3486346 B2 JP3486346 B2 JP 3486346B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- chip
- mounting structure
- conductive particles
- anisotropic conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップを、バ
ンプを形成することなく安価にフリップチップ実装する
ベアチップ実装構造に関する。
ンプを形成することなく安価にフリップチップ実装する
ベアチップ実装構造に関する。
【０００２】
【従来の技術】近年、電子機器に対する高機能化、軽量
化、薄型化、小型化の市場ニーズの高まりに伴い、ベア
チップをプリント配線板、その他の基板に直接的に実装
するフリップチップ実装がなされている。
化、薄型化、小型化の市場ニーズの高まりに伴い、ベア
チップをプリント配線板、その他の基板に直接的に実装
するフリップチップ実装がなされている。
【０００３】このフリップチップ実装においては、一般
に、図２に示したように、予め、ＩＣチップ１のＡｌ電
極パッド２上に、必要に応じてＴｉ等のバリア層を介し
て、金、半田等でバンプ３を形成し、これと回路基板１
０の端子１１とを、導電性粒子２１と絶縁性接着剤２２
からなる異方性導電接着材２０で接続することがなされ
ている。
に、図２に示したように、予め、ＩＣチップ１のＡｌ電
極パッド２上に、必要に応じてＴｉ等のバリア層を介し
て、金、半田等でバンプ３を形成し、これと回路基板１
０の端子１１とを、導電性粒子２１と絶縁性接着剤２２
からなる異方性導電接着材２０で接続することがなされ
ている。
【０００４】
【発明が解決しようとする課題】しかしながら、ＩＣチ
ップ１へのバンプ３の形成には時間とコストがかかるの
で、図２のような実装構造を有する製品は生産性を向上
させることができず、コストアップがもたらされる。ま
た、バンプ３の形成は、通常、専門業者に委ねられるの
で、ＩＣチップ１を回路基板１０に実装して電子機器を
製造するメーカーにとっては、そのＩＣチップ１に関す
る機密の外部への漏れが問題となる。
ップ１へのバンプ３の形成には時間とコストがかかるの
で、図２のような実装構造を有する製品は生産性を向上
させることができず、コストアップがもたらされる。ま
た、バンプ３の形成は、通常、専門業者に委ねられるの
で、ＩＣチップ１を回路基板１０に実装して電子機器を
製造するメーカーにとっては、そのＩＣチップ１に関す
る機密の外部への漏れが問題となる。
【０００５】このような問題に対しては、図３に示すよ
うに、ＩＣチップ１のＡｌ電極パッド２にバンプを形成
することなく、Ａｌ電極パッド２と回路基板１０の端子
１１とを直接に異方性導電接着材２０で接続することが
考えられる。
うに、ＩＣチップ１のＡｌ電極パッド２にバンプを形成
することなく、Ａｌ電極パッド２と回路基板１０の端子
１１とを直接に異方性導電接着材２０で接続することが
考えられる。
【０００６】このようにＡｌ電極パッド２にバンプを形
成しないＩＣチップ１においては、Ａｌ電極パッド２の
表面にＡｌ酸化被膜が生じるので、これを異方性導電接
着材２０を用いて回路基板１０と接続するためには、異
方性導電接着材２０に使用する導電性粒子として、接続
時にＡｌ電極パッド２の表面のＡｌ酸化被膜を破って導
通をとれるようにする硬い粒子（硬質導電性粒子２３）
を使用する必要がある。そこで、この硬質導電性粒子２
３としては、Ｎｉ等の金属粒子が使用される。
成しないＩＣチップ１においては、Ａｌ電極パッド２の
表面にＡｌ酸化被膜が生じるので、これを異方性導電接
着材２０を用いて回路基板１０と接続するためには、異
方性導電接着材２０に使用する導電性粒子として、接続
時にＡｌ電極パッド２の表面のＡｌ酸化被膜を破って導
通をとれるようにする硬い粒子（硬質導電性粒子２３）
を使用する必要がある。そこで、この硬質導電性粒子２
３としては、Ｎｉ等の金属粒子が使用される。
【０００７】しかし、導電性粒子として金属粒子等の硬
質導電性粒子２３を使用すると、バンプの無い分、ＩＣ
チップ１のパッシベーション膜４と回路基板１０あるい
はその端子１１との間隔が狭まる。そのため、ＩＣチッ
プ１と回路基板１０とを異方性導電接着材２０を用いて
接続する際に、異方性導電接着材２０中の硬質導電性粒
子２３の作用によりパッシベーション膜４にクラック５
が入り、パッシベーション膜４下の回路が腐食しやすく
なり、ＩＣチップ１の動作安定性が低下するという問題
がある。
質導電性粒子２３を使用すると、バンプの無い分、ＩＣ
チップ１のパッシベーション膜４と回路基板１０あるい
はその端子１１との間隔が狭まる。そのため、ＩＣチッ
プ１と回路基板１０とを異方性導電接着材２０を用いて
接続する際に、異方性導電接着材２０中の硬質導電性粒
子２３の作用によりパッシベーション膜４にクラック５
が入り、パッシベーション膜４下の回路が腐食しやすく
なり、ＩＣチップ１の動作安定性が低下するという問題
がある。
【０００８】本発明は、以上のようなベアチップを基板
にフリップチップ実装する際の問題に対し、バンプレス
ＩＣチップと回路基板の端子とを異方性導電接着材を用
いて安価に接続し、かつそのＩＣチップのパッシベーシ
ョン膜にクラックが入ることを防止し、ＩＣチップの動
作安定性を高く維持できるようにすることを目的とす
る。
にフリップチップ実装する際の問題に対し、バンプレス
ＩＣチップと回路基板の端子とを異方性導電接着材を用
いて安価に接続し、かつそのＩＣチップのパッシベーシ
ョン膜にクラックが入ることを防止し、ＩＣチップの動
作安定性を高く維持できるようにすることを目的とす
る。
【０００９】上述の目的を達成するため、本発明は、電
極パッドの周囲にパッシベーション膜が形成されている
バンプレスベアＩＣチップの当該電極パッドと、回路基
板の端子とが、少なくとも表面が金属の硬質導電性粒子
を含有する異方性導電接着材で接合されており、硬質導
電性粒子の粒径が有機絶縁膜の膜厚の１５０〜４００％
であるベアチップ実装構造であって、異方性導電接合の
際に該パッシベーション膜にクラックが発生することを
防止するための緩衝材として有機絶縁膜が、回路基板の
端子に対向するパッシベーション膜上に少なくとも形成
されていることを特徴とするベアチップ実装構造を提供
する。
極パッドの周囲にパッシベーション膜が形成されている
バンプレスベアＩＣチップの当該電極パッドと、回路基
板の端子とが、少なくとも表面が金属の硬質導電性粒子
を含有する異方性導電接着材で接合されており、硬質導
電性粒子の粒径が有機絶縁膜の膜厚の１５０〜４００％
であるベアチップ実装構造であって、異方性導電接合の
際に該パッシベーション膜にクラックが発生することを
防止するための緩衝材として有機絶縁膜が、回路基板の
端子に対向するパッシベーション膜上に少なくとも形成
されていることを特徴とするベアチップ実装構造を提供
する。
【００１０】本発明で使用するベアチップＩＣはバンプ
を有していないので、回路基板への実装時に、そのＡｌ
電極パッド表面にはＡｌ酸化被膜が生じている。しか
し、このＩＣチップと回路基板とを接続する異方性導電
接着材の導電性粒子として、少なくとも表面が金属の硬
質導電性粒子を使用するので、ＩＣチップと回路基板と
の接続時にはこの硬質導電性粒子がＡｌ酸化被膜を破
り、ＩＣチップのＡｌ電極パッドと回路基板の端子との
導通を確保することが可能となる。
を有していないので、回路基板への実装時に、そのＡｌ
電極パッド表面にはＡｌ酸化被膜が生じている。しか
し、このＩＣチップと回路基板とを接続する異方性導電
接着材の導電性粒子として、少なくとも表面が金属の硬
質導電性粒子を使用するので、ＩＣチップと回路基板と
の接続時にはこの硬質導電性粒子がＡｌ酸化被膜を破
り、ＩＣチップのＡｌ電極パッドと回路基板の端子との
導通を確保することが可能となる。
【００１１】さらに本発明では、実装するＩＣチップと
して、パッシベーション膜上に有機絶縁膜を形成したも
のを使用する。この有機絶縁膜は、硬質導電性粒子とパ
ッシベーション膜との緩衝材として機能し、パッシベー
ション膜にクラックが入ることを防止する。
して、パッシベーション膜上に有機絶縁膜を形成したも
のを使用する。この有機絶縁膜は、硬質導電性粒子とパ
ッシベーション膜との緩衝材として機能し、パッシベー
ション膜にクラックが入ることを防止する。
【００１２】したがって、本発明によれば、安価でかつ
ＩＣチップの動作安定性の良いＩＣチップの実装構造を
得ることが可能となる。本発明の実装構造は、ＩＣチッ
プのパッケージ用途にも有用なものとなり、さらにこの
実装構造を繰り返し形成することにより、マルチチップ
モジュールの形成にも有用なものとなる。
ＩＣチップの動作安定性の良いＩＣチップの実装構造を
得ることが可能となる。本発明の実装構造は、ＩＣチッ
プのパッケージ用途にも有用なものとなり、さらにこの
実装構造を繰り返し形成することにより、マルチチップ
モジュールの形成にも有用なものとなる。
【００１３】
【発明の実施の形態】以下、本発明の異方性導電接着材
を、図面を参照しつつ詳細に説明する。なお、各図中、
同一符号は同一又は同等の構成要素を表している。
を、図面を参照しつつ詳細に説明する。なお、各図中、
同一符号は同一又は同等の構成要素を表している。
【００１４】図１は、本発明のベアチップ実装構造の断
面図である。同図のように、本発明において、ＩＣチッ
プ１はＡｌ電極パッド２上にバンプを有しておらず、パ
ッシベーション膜４上に有機絶縁膜６を有しており、Ｉ
Ｃチップ１と回路基板１０の端子１１とを異方性導電接
着材２０を用いて接続した構造となっている。
面図である。同図のように、本発明において、ＩＣチッ
プ１はＡｌ電極パッド２上にバンプを有しておらず、パ
ッシベーション膜４上に有機絶縁膜６を有しており、Ｉ
Ｃチップ１と回路基板１０の端子１１とを異方性導電接
着材２０を用いて接続した構造となっている。
【００１５】ここで、パッシベーション膜４としては、
ＩＣチップの製造の最終段階で表面保護膜として形成さ
れた公知のＳｉＮ膜等をそのまま使用することができ
る。
ＩＣチップの製造の最終段階で表面保護膜として形成さ
れた公知のＳｉＮ膜等をそのまま使用することができ
る。
【００１６】パッシベーション膜４上の有機絶縁膜６と
しては、異方性導電接着材２０中の硬質導電性粒子２３
のパッシベーション膜４に対する緩衝材として機能し、
パッシベーション膜４にクラックが発生することを防止
できる限り、種々の絶縁性膜を形成することができる。
例えば、ＢＴレジン（ビスマレイミドトリアジン樹
脂）、ＰＥＥＫ（ポリエーテルエーテルケトン）、ＰＰ
Ｓ（ポリフェニレンスルフィド）、ＰＯＢ（ポリオキシ
ベンゾイル）、ＰＥＩ（ポリエーテルイミド）、ＰＡＩ
（ポリアミドイミド）等の膜を形成することができる。
中でも、緩衝性、耐熱性の点から厚さ１〜１０μｍのポ
リイミド膜が好ましい。
しては、異方性導電接着材２０中の硬質導電性粒子２３
のパッシベーション膜４に対する緩衝材として機能し、
パッシベーション膜４にクラックが発生することを防止
できる限り、種々の絶縁性膜を形成することができる。
例えば、ＢＴレジン（ビスマレイミドトリアジン樹
脂）、ＰＥＥＫ（ポリエーテルエーテルケトン）、ＰＰ
Ｓ（ポリフェニレンスルフィド）、ＰＯＢ（ポリオキシ
ベンゾイル）、ＰＥＩ（ポリエーテルイミド）、ＰＡＩ
（ポリアミドイミド）等の膜を形成することができる。
中でも、緩衝性、耐熱性の点から厚さ１〜１０μｍのポ
リイミド膜が好ましい。
【００１７】この有機絶縁膜６は、Ａｌ電極パッド２が
開口するように感光性有機絶縁膜形成用組成物を塗布
し、感光し、エッチングすることにより形成できる。
開口するように感光性有機絶縁膜形成用組成物を塗布
し、感光し、エッチングすることにより形成できる。
【００１８】一方、異方性導電接着材２０としては、少
なくとも表面が金属の硬質導電性粒子２３と、絶縁性接
着剤２２からなるものを使用する。
なくとも表面が金属の硬質導電性粒子２３と、絶縁性接
着剤２２からなるものを使用する。
【００１９】異方性導電接着材２０を構成する導電性粒
子として、少なくとも表面が金属の硬質導電性粒子２３
を使用することにより、異方性導電接着材２０でＩＣチ
ップ１と回路基板１０とを接続するときに、Ａｌ電極パ
ッド２上に生じているＡｌ酸化膜を破ってＡｌ電極パッ
ド２と回路基板１０の端子１１とを確実に導通させるこ
とができる。
子として、少なくとも表面が金属の硬質導電性粒子２３
を使用することにより、異方性導電接着材２０でＩＣチ
ップ１と回路基板１０とを接続するときに、Ａｌ電極パ
ッド２上に生じているＡｌ酸化膜を破ってＡｌ電極パッ
ド２と回路基板１０の端子１１とを確実に導通させるこ
とができる。
【００２０】硬質導電性粒子２３としては、硬度が圧縮
硬さＫ値として３００ｋｇｆ／ｍｍ2以上の粒子を使用
することが好ましい。この圧縮硬さＫ値とは、次式
（I）
硬さＫ値として３００ｋｇｆ／ｍｍ2以上の粒子を使用
することが好ましい。この圧縮硬さＫ値とは、次式
（I）
【００２１】
【数１】Ｋ＝Ｅ／（１−σ2） （I）
（式中、Ｅは球体の弾性率、σは球体のポアッソン比を
表す。）により定義され、次式（II）
表す。）により定義され、次式（II）
【００２２】
【数２】
Ｋ＝（３／√２）・Ｆ・Ｓ-3/2・Ｒ-1/2 （II）
（式中、Ｆは球体にかける圧縮力、Ｓは圧縮変形量、Ｒ
は球体の半径を表す。）により近似的に求められる値で
あり、球体の硬さを普遍的かつ定量的に表すものであ
る。従ってＫ値により微粒子の硬さを定量的かつ一義的
に表すことができる。
は球体の半径を表す。）により近似的に求められる値で
あり、球体の硬さを普遍的かつ定量的に表すものであ
る。従ってＫ値により微粒子の硬さを定量的かつ一義的
に表すことができる。
【００２３】この式（II）は次のようにして導びかれた
ものである。即ち、ランダウ−リフシッツ理論物理学教
程「弾性理論」（東京図書１９７２年発行）４２頁の２
つの弾性球体の接触の式である次式（１）、（２）
ものである。即ち、ランダウ−リフシッツ理論物理学教
程「弾性理論」（東京図書１９７２年発行）４２頁の２
つの弾性球体の接触の式である次式（１）、（２）
【００２４】
【数３】
ｈ＝Ｆ2/3［Ｄ2（１／Ｒ＋１／Ｒ’）］1/3 （１）
Ｄ＝（３／４）［（１−σ2）／Ｅ＋（１−σ’2）／Ｅ’］ （２）
（式中、Ｒ、Ｒ’は各弾性球体の半径、ｈはＲ＋Ｒ’と
両球体の中心間の距離の差、Ｆは圧縮力、ＥとＥ’は２
つの弾性球体の弾性率、σとσ’は２つの弾性球体のポ
アッソン比を表す。）に対し、一方の弾性球体を板に置
き換え、かつ両側から圧縮し、Ｒ’→∞、Ｅ≫Ｅ’とす
ることにより近似的に次式（３）
両球体の中心間の距離の差、Ｆは圧縮力、ＥとＥ’は２
つの弾性球体の弾性率、σとσ’は２つの弾性球体のポ
アッソン比を表す。）に対し、一方の弾性球体を板に置
き換え、かつ両側から圧縮し、Ｒ’→∞、Ｅ≫Ｅ’とす
ることにより近似的に次式（３）
【００２５】
【数４】
Ｆ＝（２1/2／３）（Ｓ3/2）（Ｅ・Ｒ1/2）（１−σ2） （３）
（式中、Ｓは圧縮変形量を表す。）を得、この式（３）
を上述のＫの定義式（I）に適用することにより前述の
式（II）が得られる。
を上述のＫの定義式（I）に適用することにより前述の
式（II）が得られる。
【００２６】硬質導電性粒子２３の具体例としては、Ｎ
ｉ、硬質半田、Ｃｏ、Ｃｕ等からなる金属粒子、硬質プ
ラスチックを核材とし、その表面にＮｉ、Ｃｏ、Ｃｕ等
の金属層を形成した粒子等をあげることができる。な
お、半田粒子を使用する場合には、ＩＣのメモリー保護
の点からＰｂ含有量の低い低α線タイプのものが好まし
い。
ｉ、硬質半田、Ｃｏ、Ｃｕ等からなる金属粒子、硬質プ
ラスチックを核材とし、その表面にＮｉ、Ｃｏ、Ｃｕ等
の金属層を形成した粒子等をあげることができる。な
お、半田粒子を使用する場合には、ＩＣのメモリー保護
の点からＰｂ含有量の低い低α線タイプのものが好まし
い。
【００２７】また、硬質導電性粒子２３の粒径は、有機
絶縁膜６の形成材料にもよるが、有機絶縁膜６の膜厚以
上、特に膜厚の１５０％〜４００％とすることが好まし
く、通常、１．５〜２０μｍとすることが好ましい。こ
れにより、硬質導電性粒子２３を有効に変形させ、接続
信頼性を確保することができる。
絶縁膜６の形成材料にもよるが、有機絶縁膜６の膜厚以
上、特に膜厚の１５０％〜４００％とすることが好まし
く、通常、１．５〜２０μｍとすることが好ましい。こ
れにより、硬質導電性粒子２３を有効に変形させ、接続
信頼性を確保することができる。
【００２８】異方性導電接着材２０を構成する絶縁性接
着剤２２としては、種々の熱硬化性接着剤や熱可塑性接
着剤を使用することができる。ＩＣチップ１の実装後の
信頼性の点からは、エポキシ系樹脂、ウレタン系樹脂、
アクリレート系樹脂、ＢＴレジン樹脂等の熱硬化性接着
剤を使用することが好ましい。なお、これら樹脂成分か
ら絶縁性接着剤を調製する場合に、単一種の樹脂成分を
使用してもよく、複数種を混合して使用してもよい。
着剤２２としては、種々の熱硬化性接着剤や熱可塑性接
着剤を使用することができる。ＩＣチップ１の実装後の
信頼性の点からは、エポキシ系樹脂、ウレタン系樹脂、
アクリレート系樹脂、ＢＴレジン樹脂等の熱硬化性接着
剤を使用することが好ましい。なお、これら樹脂成分か
ら絶縁性接着剤を調製する場合に、単一種の樹脂成分を
使用してもよく、複数種を混合して使用してもよい。
【００２９】異方性導電接着材２０としては、硬質導電
性粒子２３と絶縁性接着剤２２とを混合し、液状に調製
したもの、あるいはフィルム状に成形したものを使用す
ることができるが、作業性の点からはフィルム状のもの
を使用することが好ましい。
性粒子２３と絶縁性接着剤２２とを混合し、液状に調製
したもの、あるいはフィルム状に成形したものを使用す
ることができるが、作業性の点からはフィルム状のもの
を使用することが好ましい。
【００３０】ＩＣチップ１を実装する回路基板１０には
特に制限はない。公知のフィルム状あるいは板状のプリ
ント配線基板を使用することができる。
特に制限はない。公知のフィルム状あるいは板状のプリ
ント配線基板を使用することができる。
【００３１】上述の異方性導電接着材２０を用いてＩＣ
チップ１と回路基板１０とを接続し、本発明の実装構造
を得るに際しては、ＩＣチップ１と回路基板１０との間
に異方性導電接着材２０を配し、加熱加圧する。
チップ１と回路基板１０とを接続し、本発明の実装構造
を得るに際しては、ＩＣチップ１と回路基板１０との間
に異方性導電接着材２０を配し、加熱加圧する。
【００３２】
【実施例】以下、本発明を実施例に基づいて具体的に説
明する。
明する。
【００３３】実施例１〜３、比較例１，２
図４に示すように、ＩＣチップ１の全面に、クラックチ
ェック用パターンとして、２μｍ間隔のＡｌパターン７
を形成し、その上にパッシベーション膜を、ＩＣチップ
１の全周にわたって形成されているＡｌ電極パッド２が
開口するように形成した。さらに実施例１〜３にはパッ
シベーション膜上に厚さ２μｍ又は５μｍのポリイミド
膜を表１に示すように設けた。このポリイミド膜のパタ
ーンは、感光性ポリイミド膜を塗布し、感光し、エッチ
ングすることにより行った。
ェック用パターンとして、２μｍ間隔のＡｌパターン７
を形成し、その上にパッシベーション膜を、ＩＣチップ
１の全周にわたって形成されているＡｌ電極パッド２が
開口するように形成した。さらに実施例１〜３にはパッ
シベーション膜上に厚さ２μｍ又は５μｍのポリイミド
膜を表１に示すように設けた。このポリイミド膜のパタ
ーンは、感光性ポリイミド膜を塗布し、感光し、エッチ
ングすることにより行った。
【００３４】一方、フェノキシ樹脂、エポキシ樹脂、硬
化剤を５０：５０：３０の重量比で配合した絶縁性接着
剤と、表１に示す導電性粒子とから異方性導電接着材を
調製し、これを乾燥膜厚が２０μｍになるようにフィル
ム化し、異方性導電膜を得た。得られた異方性導電膜を
配線板上に貼付し、その上に上述のＩＣチップを重ね合
わせ、温度１８０℃、圧力４００ｋｇｆ／ｃｍ2で２０
秒間加熱加圧することによりＩＣチップを実装した。な
お、異方性導電膜の成膜と配線板への貼付に代えて、異
方性導電接着材を配線板上に乾燥膜厚が２０μｍとなる
ように直接塗布することによっても同様にＩＣチップを
実装することができた。
化剤を５０：５０：３０の重量比で配合した絶縁性接着
剤と、表１に示す導電性粒子とから異方性導電接着材を
調製し、これを乾燥膜厚が２０μｍになるようにフィル
ム化し、異方性導電膜を得た。得られた異方性導電膜を
配線板上に貼付し、その上に上述のＩＣチップを重ね合
わせ、温度１８０℃、圧力４００ｋｇｆ／ｃｍ2で２０
秒間加熱加圧することによりＩＣチップを実装した。な
お、異方性導電膜の成膜と配線板への貼付に代えて、異
方性導電接着材を配線板上に乾燥膜厚が２０μｍとなる
ように直接塗布することによっても同様にＩＣチップを
実装することができた。
【００３５】評価
実施例及び比較例で作製したＩＣチップの実装構造につ
いて、(1)実装直後とエージング後のパッシベーション
膜のクラックの有無、(2)導通性を次のように評価し
た。これらの結果を表１に示す。
いて、(1)実装直後とエージング後のパッシベーション
膜のクラックの有無、(2)導通性を次のように評価し
た。これらの結果を表１に示す。
【００３６】(1)パッシベーション膜のクラックの有無
導電性粒子がパッシベーション膜にクラックを生じさ
せ、Ａｌパターン７に到達すると図４のＡｌパターン７
はショートするので、実装直後のパッシベーション膜の
クラックの有無を、導通検査でショートの有無を調べる
ことにより行った。また、温度８５℃、湿度８５％のオ
ーブン中で加湿エージングさせた場合に、パッシベーシ
ョン膜にクラックが入ると水分が侵入し、Ａｌパターン
７が腐食に至るので、加湿エージング後に赤外線顕微鏡
でＡｌパターン７を観察し、その腐食の有無を調べるこ
とにより、エージング後のパッシベーション膜のクラッ
クの有無を判定した。
せ、Ａｌパターン７に到達すると図４のＡｌパターン７
はショートするので、実装直後のパッシベーション膜の
クラックの有無を、導通検査でショートの有無を調べる
ことにより行った。また、温度８５℃、湿度８５％のオ
ーブン中で加湿エージングさせた場合に、パッシベーシ
ョン膜にクラックが入ると水分が侵入し、Ａｌパターン
７が腐食に至るので、加湿エージング後に赤外線顕微鏡
でＡｌパターン７を観察し、その腐食の有無を調べるこ
とにより、エージング後のパッシベーション膜のクラッ
クの有無を判定した。
【００３７】(2)導通性
四端子法により、ＩＣチップと配線板の端子との異方性
導電膜による接続部に電流を１ｍＡ流し、その接続部に
かかる電圧を測定し、接続部の抵抗を求めた（図４参
照）。この場合、接続部の抵抗は、ＩＣチップの実装直
後と、温度８５℃、湿度８５％のオーブン中での加湿エ
ージング後に測定した。そして、加湿エージング後の抵
抗が、実装直後の抵抗の２倍以上になった場合に導通が
不安定であると評価し、２倍未満を良好と評価した。
導電膜による接続部に電流を１ｍＡ流し、その接続部に
かかる電圧を測定し、接続部の抵抗を求めた（図４参
照）。この場合、接続部の抵抗は、ＩＣチップの実装直
後と、温度８５℃、湿度８５％のオーブン中での加湿エ
ージング後に測定した。そして、加湿エージング後の抵
抗が、実装直後の抵抗の２倍以上になった場合に導通が
不安定であると評価し、２倍未満を良好と評価した。
【００３８】
【表１】 実施例１ 実施例２ 実施例３ ホ゜リイミト゛
膜の厚さ ２μｍ ２μｍ ５μｍ
導電性粒子(粒径) Ｎｉ(6μm) フ゜ラスチック核(5μm) 鉛レス半田(5μm)
Niメッキ(0.2μm) 圧縮硬さK値(kgf/mm2) 約6000 800 約4000 ハ゜ッシヘ゛ーション
膜クラック
実装直後 無 無 無
エーシ゛ンク゛後 無 無 無
導通性
実装直後 良好 良好 良好
エーシ゛ンク゛後 良好 良好 良好 比較例１ 比較例２ ホ゜リイミト゛
膜 無し 無し
導電性粒子(粒径) Ｎｉ(6μm) フ゜ラスチック核(5μm)
Niメッキ(0.2μm) 圧縮硬さK値(kgf/mm2) 約6000 200 ハ゜ッシヘ゛ーション
膜クラック
実装直後 有 無
エーシ゛ンク゛後 有 無
導通性
実装直後 良好 不安定
エーシ゛ンク゛後 良好 不安定
【００３９】表１の結果から、ＩＣチップにポリイミド
膜を設けることにより、パッシベーション膜のクラック
を防止できることがわかる。また、導電性粒子が軟質で
あるとＡｌ電極パッドとの導通が十分にとれないことが
わかる（比較例２）。
膜を設けることにより、パッシベーション膜のクラック
を防止できることがわかる。また、導電性粒子が軟質で
あるとＡｌ電極パッドとの導通が十分にとれないことが
わかる（比較例２）。
【００４０】
【発明の効果】本発明によれば、ＩＣチップと基板の端
子とを異方性導電接着材を用いて安価に接続し、かつそ
の場合にバンプを形成しなくても、ＩＣチップのパッシ
ベーション膜にクラックが入らず、ＩＣチップの動作安
定性を高く維持することが可能となる。
子とを異方性導電接着材を用いて安価に接続し、かつそ
の場合にバンプを形成しなくても、ＩＣチップのパッシ
ベーション膜にクラックが入らず、ＩＣチップの動作安
定性を高く維持することが可能となる。
【図１】本発明のＩＣチップの実装構造の断面図であ
る。
る。
【図２】従来のＩＣチップの実装構造の断面図である。
【図３】従来のＩＣチップの実装構造をバンプレスにし
た場合の断面図である。
た場合の断面図である。
【図４】ＩＣチップに形成したＡｌパターンの平面図で
ある。
ある。
１ ＩＣチップ
２ Ａｌ電極パッド
３ バンプ
４ パッシベーション膜
５ クラック
６ 有機絶縁膜
７ Ａｌパターン
１０ 回路基板
１１ 端子
２０ 異方性導電接着材
２１ 導電性粒子
２２ 絶縁性接着剤
２３ 硬質導電性粒子
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 武市 元秀
栃木県鹿沼市さつき町12−３ ソニーケ
ミカル株式会社内
(56)参考文献 特開 平４−30542（ＪＰ，Ａ)
特開 平10−144727（ＪＰ，Ａ)
Claims (4)
- 【請求項１】 電極パッドの周囲にパッシベーション膜
が形成されているバンプレスベアＩＣチップの当該電極
パッドと、回路基板の端子とが、少なくとも表面が金属
の硬質導電性粒子を含有する異方性導電接着材で接合さ
れており、硬質導電性粒子の粒径が有機絶縁膜の膜厚の
１５０〜４００％であるベアチップ実装構造であって、
異方性導電接合の際に該パッシベーション膜にクラック
が発生することを防止するための緩衝材として有機絶縁
膜が、回路基板の端子に対向するパッシベーション膜上
に少なくとも形成されていることを特徴とするベアチッ
プ実装構造。 - 【請求項２】 硬質導電性粒子の硬度が、圧縮硬さＫ値
として３００ｋｇｆ／ｍｍ２以上である請求項１記載の
ベアチップ実装構造。 - 【請求項３】 有機絶縁膜がポリイミド膜である請求項
１又は２記載のベアチップ実装構造。 - 【請求項４】 ポリイミド膜の厚みが１〜１０μｍであ
る請求項１〜３のいずれかに記載のベアチップ実装構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20224598A JP3486346B2 (ja) | 1998-07-16 | 1998-07-16 | ベアチップ実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20224598A JP3486346B2 (ja) | 1998-07-16 | 1998-07-16 | ベアチップ実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000036515A JP2000036515A (ja) | 2000-02-02 |
| JP3486346B2 true JP3486346B2 (ja) | 2004-01-13 |
Family
ID=16454365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20224598A Expired - Lifetime JP3486346B2 (ja) | 1998-07-16 | 1998-07-16 | ベアチップ実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3486346B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011068913A (ja) * | 2010-12-24 | 2011-04-07 | Sony Chemical & Information Device Corp | 異方性導電接着フィルム、接続構造体及びその製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100769204B1 (ko) * | 2001-12-06 | 2007-10-23 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조방법 |
| TWI331370B (en) | 2004-06-18 | 2010-10-01 | Megica Corp | Connection between two circuitry components |
| US8022544B2 (en) | 2004-07-09 | 2011-09-20 | Megica Corporation | Chip structure |
| US7465654B2 (en) | 2004-07-09 | 2008-12-16 | Megica Corporation | Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures |
| US7452803B2 (en) | 2004-08-12 | 2008-11-18 | Megica Corporation | Method for fabricating chip structure |
| US7960269B2 (en) | 2005-07-22 | 2011-06-14 | Megica Corporation | Method for forming a double embossing structure |
| JP2013175515A (ja) * | 2012-02-23 | 2013-09-05 | Sharp Corp | 電子部品およびその製造方法 |
| JP6057521B2 (ja) * | 2012-03-05 | 2017-01-11 | デクセリアルズ株式会社 | 異方性導電材料を用いた接続方法及び異方性導電接合体 |
| KR20220110772A (ko) * | 2019-12-06 | 2022-08-09 | 쇼와덴코머티리얼즈가부시끼가이샤 | 접속체의 제조 방법 및 접착제 필름 |
-
1998
- 1998-07-16 JP JP20224598A patent/JP3486346B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011068913A (ja) * | 2010-12-24 | 2011-04-07 | Sony Chemical & Information Device Corp | 異方性導電接着フィルム、接続構造体及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000036515A (ja) | 2000-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100290993B1 (ko) | 반도체장치,반도체탑재용배선기판및반도체장치의제조방법 | |
| JP3296306B2 (ja) | 異方導電性接着剤および接着用膜 | |
| US7901768B2 (en) | Multilayer anisotropic conductive adhesive and connection structure using the same | |
| US6451875B1 (en) | Connecting material for anisotropically electroconductive connection | |
| KR100771033B1 (ko) | 접속구조체의 제조방법 | |
| US6426021B2 (en) | Anisotropically electroconductive adhesive material and connecting method | |
| JP2007208082A (ja) | 半導体装置の製造方法 | |
| JP3624818B2 (ja) | 異方性導電接続材料、接続体、およびその製造方法 | |
| JPWO2006100909A1 (ja) | 半導体装置及びその製造方法 | |
| KR100659447B1 (ko) | 반도체 칩, 반도체 장치, 반도체 장치의 제조 방법 및전자기기 | |
| JP3486346B2 (ja) | ベアチップ実装構造 | |
| TWI381036B (zh) | Then the film | |
| JP2000058589A (ja) | 半導体装置及びその製造方法 | |
| JP2005264109A (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
| TW497238B (en) | Semiconductor device | |
| JP5712884B2 (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
| Connell et al. | Conductive adhesive flip-chip bonding for bumped and unbumped die | |
| US20100123258A1 (en) | Low Temperature Board Level Assembly Using Anisotropically Conductive Materials | |
| Nagai et al. | Anisotropic conductive adhesive films for flip-chip interconnection onto organic substrates | |
| JP3422243B2 (ja) | 樹脂フィルム | |
| US7041237B2 (en) | Adhesive and electric device | |
| JP2012072404A (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
| JP2000332391A (ja) | Ｉｃチップの接続方法 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000090727A (ja) | 異方性導電接着剤用導電性粒子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |