JP3485786B2 - 音声データの圧縮／伸長装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、音声の録音時に音
声データを圧縮処理すると共に、音声の再生時に圧縮デ
ータを伸長処理する音声データの圧縮／伸長装置、及
び、この圧縮／伸長装置に用いるデジタルフィルタに関
する。

【０００２】

【従来の技術】録音及び再生が可能なデジタルオーディ
オ機器においては、音声信号をデジタル化した音声デー
タに圧縮処理を施して圧縮データを生成し、その圧縮デ
ータを記録媒体に記録するように構成される。そして、
記録媒体から読み出される圧縮データに対しては、録音
時とは逆の伸長処理を施し、音声データを再生するよう
に構成される。

【０００３】図８は、音声データを圧縮して圧縮データ
を生成すると共に、圧縮データを伸長して音声データを
生成する音声データの圧縮／伸長装置の構成を示すブロ
ック図である。記録動作、即ち、圧縮処理のときには、
アッテネータ１、デジタルフィルタ２、改良離散コサイ
ン変換回路３及び量子化回路４が動作し、アッテネータ
１に入力される音声データを圧縮して圧縮データを生成
する。

【０００４】アッテネータ１は、音声信号がＡ／Ｄ変換
された音声データを受け取り、必要に応じて音声データ
を減衰する。デジタルフィルタ２は、アッテネータ１を
通して入力される音声データを所定の周波数帯域毎に分
離して複数の帯域データを生成する。改良離散コサイン
変換(MDCT: Modified Discrete Cosine Transform)回路
３は、デジタルフィルタ２から入力される帯域データに
対して離散コサイン変換を施し、各帯域データに対応す
る係数データを生成する。そして、量子化回路４は、Ｍ
ＤＣＴ回路３から入力される係数データを所定の量子化
テーブルに従って量子化することにより、圧縮データを
生成する。ＭＤＣＴ回路３及び量子化回路４における演
算処理は、通常、複数の帯域データに対して時分割で行
われる。

【０００５】再生動作、即ち、伸長処理のときには、逆
量子化回路５、改良離散コサイン逆変換回路６、デジタ
ルフィルタ７及びアッテネータ８が動作し、所定の記録
媒体から読み出されて逆量子化５に入力される圧縮デー
タを伸長して音声データを再生する。逆量子化回路５
は、圧縮処理系の量子化回路４と同一の量子化テーブル
を参照し、ＭＤＣＴ回路３において生成された係数デー
タと対応する係数データを生成する。改良離散コサイン
逆変換(IMDCT: Inverse Modified Discrete Cosine Tra
nsform)回路６は、ＭＤＣＴ回路３とは逆の変換処理を
施し、デジタルフィルタ２において生成された帯域デー
タと対応する帯域データを生成する。デジタルフィルタ
７は、ＩＭＤＣＴ回路６から入力される周波数帯域別の
帯域データを合成して音声データを生成する。そして、
アッテネータ８は、デジタルフィルタ７から入力される
音声データを必要に応じて減衰し、Ｄ／Ａ変換器やアン
プをを含む次段の回路に供給する。逆量子化回路５及び
ＩＭＤＣＴ回路６における演算処理は、ＭＤＣＴ回路３
及び量子化回路４と同様に、複数の帯域データに対して
時分割で行われる。これにより、デジタルフィルタ７に
は、複数の帯域データが時分割で入力されることにな
る。

【０００６】

【発明が解決しようとする課題】デジタルフィルタ２、
７は、通常、複数のレジスタ及び各種の演算器の組み合
わせにより構成される。また、各デジタルフィルタ２、
７におけるデータの処理は、時系列のデータを所定の期
間保持しながら連続的に行われる。このため、所定のデ
ータの処理が完了した後でも、各部に内蔵されるレジス
タには、それぞれの処理過程で一時的に保持された各種
のデータが残されることになる。このような残留データ
は、次に入力されてくるデータとは無関係であり、各部
の演算処理において、演算誤差を発生させる要因となっ
ている。従って、録音または再生の開始時点においてノ
イズが発生しやすくなる。

【０００７】通常、録音または再生の開始時点で発生す
るノイズについては、そのタイミングでアッテネータ
１、８を動作させることによって抑圧される。しかしな
がら、入力側にアッテネータ１が接続されるデジタルフ
ィルタ２においては、入力側のデータを抑圧したとして
も、デジタルフィルタ２に内蔵されるレジスタ内に残さ
れたデータに起因して不要なデータが出力されるおそれ
がある。

【０００８】そこで本発明は、音声データの圧縮あるい
は伸長の各処理において、それぞれの動作開始時点で各
部が初期化される間、不要なデータが出力されないよう
にすることを目的とする。

【０００９】

【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、第１の特徴とするとこ
ろは、音声データを所定の周波数帯域毎に分離し、各帯
域毎に符号化処理を施して圧縮データを生成すると共
に、記録媒体から読み出される周波数帯域別の複数の圧
縮データにそれぞれ復号化処理を施し、互いに合成して
音声データを生成する音声データの圧縮／伸長装置であ
って、上記音声データを複数の周波数帯域に分離して複
数の帯域データを生成する第１のデジタルフィルタと、
上記第１のデジタルフィルタで生成される上記複数の帯
域データを時系列で符号化して圧縮データを生成する符
号化回路と、所定の記録媒体から読み出される複数の圧
縮データを復号化して複数の帯域データを生成する復号
化回路と、上記復号化回路で生成される上記複数の帯域
データを合成して音声データを生成する第２のデジタル
フィルタと、を備え、上記第１のデジタルフィルタは、
上記複数の帯域データを選択的に「０」に置き換える置
換手段を含み、圧縮処理の初期化動作の間、上記符号化
回路に対して「０」を供給すると共に、上記第２のデジ
タルフィルタは、上記音声データを減衰して出力する減
衰手段を含み、伸長処理の初期化動作の間、上記音声デ
ータを「０」まで減衰することにある。

【００１０】さらに、第２の特徴とするところは、上記
音声データを複数の周波数帯域に分離して複数の帯域デ
ータを生成すると共に、複数の帯域データを合成して音
声データを生成するデジタルフィルタと、上記デジタル
フィルタで生成される上記複数の帯域データを時系列で
符号化して圧縮データを生成する符号化回路と、所定の
記録媒体から読み出される複数の圧縮データを復号化し
て複数の帯域データを生成し、上記デジタルフィルタに
供給する復号化回路と、を備え、上記デジタルフィルタ
は、出力する上記複数の帯域データを選択的に「０」に
置き換える置換手段及び出力する上記音声データを減衰
して出力する減衰手段を含み、圧縮処理の初期化動作の
間、上記符号化回路に対して「０」を供給すると共に、
伸長処理の初期化動作の間、上記音声データを「０」ま
で減衰することにある。

【００１１】本発明の音声データの圧縮／伸長回路によ
れば、音声データの圧縮処理の際には、初期化動作の
間、分離処理を行うデジタルフィルタの出力がデジタル
フィルタの回路動作に関係なく、すべて「０」に置き換
えられる。また、圧縮データの伸長処理の際には、初期
化動作の間、合成処理によって生成された音声データが
すべて「０」抑圧される。

【００１２】

【発明の実施の形態】図１は、本発明の音声データの圧
縮／伸長装置に関する第１の実施形態を示すブロック図
である。ＭＤＣＴ回路１２、量子化回路１３、逆量子化
回路１４及びＩＭＤＣＴ回路１５は、それぞれ、図８に
示すＭＤＣＴ回路３、量子化回路４、逆量子化回路５及
びＩＭＤＣＴ回路６と同一である。即ち、デジタルフィ
ルタ１１で生成される帯域データからＭＤＣＴ回路１２
及び量子化回路１３によって圧縮データを生成し、圧縮
データから逆量子化回路１４及びＩＭＤＣＴ回路１５に
よってデジタルフィルタ１６に入力する帯域データを生
成するように構成している。

【００１３】 本発明の特徴とするところは、第１のデ
ジタルフィルタ１１の出力側に置換手段としての置換回
路１１ｃを設け、後述するＱＭＦ回路１１ｂの出力を所
定の期間に強制的に「０」に置き換えるようにしたこと
にある。そして、第２のデジタルフィルタ１６の出力側
に設けた減衰手段としてのアッテネータ１６ｂにより、
後述するＱＭＦ回路１６ａの出力を所定の期間にすべて
「０」に減衰させるようにしたことにある。

【００１４】第１のデジタルフィルタ１１は、減衰回路
１１ａ、ＱＭＦ回路１１ｂ及び置換回路１１ｃを有す
る。減衰回路１１ａは、音声データの入力端子に接続さ
れ、入力されてくる音声データを所望のレベルまで減衰
させる。ＱＭＦ回路１１ｂは、減衰回路１１ａを介して
入力される音声データを取り込み、所定の周波数帯域毎
に分離して複数の帯域データを生成する。置換回路１１
ｃは、ＱＭＦ回路１１ｂから入力される帯域データまた
は「０」の何れか一方を選択し、ＭＤＣＴ回路１２へ供
給する。この置換回路１１ｃは、通常ＱＭＦ回路１１ｂ
側を選択しており、ＱＭＦ回路１１ｂで初期化動作が行
われる間に限って「０」を選択する。従って、録音動作
を開始したとき、ＱＭＦ回路１１ｂから如何なるデータ
が出力されたとしても、ＭＤＣＴ回路１２に対しては、
すべて「０」が供給されるため、ノイズの発生が抑圧さ
れる。

【００１５】第２のデジタルフィルタ１６は、ＱＭＦ回
路１６ａ及び減衰回路１６ｂを有する。ＱＭＦ回路１６
ａは、第１のデジタルフィルタ１１のＱＭＦ回路１１ｂ
とは逆の処理を行うものであり、ＩＭＤＣＴ回路１５か
ら入力される複数の帯域データを合成して音声データを
生成する。減衰回路１６ｂは、第１のデジタルフィルタ
１１の減衰回路１１ａと同一のものであり、ＱＭＦ回路
１６ａから入力される音声データを所望のレベルまで減
衰させる。この減衰回路１６ｂは、音声データに所定の
係数を乗算する乗算器であり、ＱＭＦ回路１６ａからの
データの出力を停止するとき、即ち、ＱＭＦ回路１６ａ
で初期化動作が行われている間は、乗数を「０」とする
ことで、出力を「０」としている。従って、再生動作を
開始したとき、ＱＭＦ回路１６ａから出力されるすべて
の音声データが「０」に抑圧される。

【００１６】以上の音声データの圧縮／伸長装置におい
ては、録音動作の開始時点や再生動作の開始時点で、不
要なデータを出力することがないため、ノイズの発生を
防止することができる。また、第１及び第２のデジタル
フィルタ１１、１６について、図８に示す装置と回路規
模を比較しても、実質的には置換回路１１ｃのみが増え
ており、回路規模の増加はほとんどない。

【００１７】第１及び第２のデジタルフィルタ１１、１
６の構成を説明するにあたり、まず、デジタルフィルタ
の演算動作について説明する。ＦＩＲ型(Finite Impuls
e Response)のデジタルフィルタは、式(1)に示すよう
に、入力データＸ(n)とインパルス応答との畳み込みに
よって出力データＹ(n)を得るように構成される。

【００１８】

【数１】

【００１９】ここで、ｈ(k)はフィルタ係数、Ｎはタッ
プ数である。そこで、式(1)をＺ変換すると、

【００２０】

【数２】

【００２１】が得られ、この式(2)より、

【００２２】

【数３】

【００２３】となり、周波数応答がわかる。そして、ω
＝２πｋ／Ｎとすると、式(3)は、

【００２４】

【数４】

【００２５】となる。この式(4)は、離散的フーリエ変
換(ＤＦＴ:Discrete Fourier Transform)の式とみなす
ことができる。従って、フィルタ係数ｈ(k)は、式(4)に
よって与えられる周波数特性を逆変換(ＩＤＦＴ:Invers
e Discrete Fourier Transform)することにより求めら
れる。

【００２６】ところで、第１のフィルタ係数ｈ1(n)を有
するデジタルフィルタに対し、

【００２７】

【数５】

【００２８】により与えられる第２のフィルタ係数ｈ2
(n)を有するデジタルフィルタは、その周波数応答性か
らミラーフィルタと称される。このようなミラーフィル
タにおけるＺ変換の関係は、

【００２９】

【数６】

【００３０】である。ここで、周波数応答性を考える
と、

【００３１】

【数７】

【００３２】であることから、式(6)は、

【００３３】

【数８】

【００３４】となる。これにより、ミラーフィルタの周
波数応答性が、π／２で対称となることがわかる。ここ
で、π／２がサンプリング周期の１／４であることか
ら、このミラーフィルタは、ＱＭＦ(Quadrature Mirror
Filter)と称される。このようなＱＭＦは、アイイーイ
ーイー・トランザクションズ・オン・アコースティック
ス・スピーチ・アンド・シグナル・プロセッシング，エ
イエスエスピー３２巻３号，１９８４年６月，(IEEE Tr
ans. Acoust., Speech, Signal Process.,Vol.ASSP-32,
No.3,June1984)第５２２頁〜第５３１頁に詳述されてい
る。

【００３５】以上のＱＭＦにより分離フィルタを構成す
る場合には、入力データＸ(n)とインパルス応答との畳
み込み処理と、それらの加算または減算処理により、式
(9)及び式(10)に示すようにして、入力データＸ(n)の帯
域データである２つの出力データＹa(n)、Ｙb(n)を得
る。

【００３６】

【数９】

【００３７】

【数１０】

【００３８】この式(9)及び式(10)に従う演算を実行す
るようにして第１のデジタルフィルタ１１のＱＭＦ回路
１１ｂが構成される。また、合成フィルタを構成する場
合には、第１の入力データＸa(n)及び第２の入力データ
Ｘb(n)の加算値または減算値に対するインパルス応答の
畳み込み処理により、式(11)及び式(12)に示すように、
入力データＸa(n)、Ｘb(n)の合成データである出力デー
タＹ(n)を得る。

【００３９】

【数１１】

【００４０】

【数１２】

【００４１】この式(11)及び式(12)に従う演算を実行す
るようにして第２のデジタルフィルタ１６のＱＭＦ回路
１６ａが構成される。図２は、第１のデジタルフィルタ
１１ｂの構成を示すブロック図である。ＲＡＭ２１は、
後述する乗算器２５に接続され、乗算器２５から入力さ
れる減衰入力データｘ(n)を所定の期間記憶し、その演
算処理の各ステップ毎に順次読み出して出力する。ＲＯ
Ｍ２２は、予め複数のフィルタ係数ｈ(k)を記憶し、１
ステップごとに増加するｋの値に対応して所定のフィル
タ係数ｈ(k)を読み出して繰り返し出力する。このｋ
は、上述の式(9)〜式(10)に示したｋに一致するもので
ある。第１のセレクタ２３は、エンコード入力とＲＡＭ
２１とに接続され、時系列の入力データＸ(n)またはＲ
ＡＭ２１から読み出される減衰入力データｘ(n)の何れ
か一方を選択して出力する。第２のセレクタ２４は、ア
ッテネート入力とＲＯＭ２２とに接続され、アッテネー
ト係数ｇ(m)またはＲＯＭ２２から読み出されるフィル
タ係数ｈ(k)の何れか一方を選択して出力する。これら
第１及び第２のセレクタ２３、２４は、共通の選択制御
信号ＳＣに応答して、選択制御される。

【００４２】乗算器２５は、第１のセレクタ２３及び第
２のセレクタ２４に接続され、第１のセレクタ２３で選
択された入力データＸ(n)または減衰入力データｘ(n)の
一方と、第２のセレクタ２４で選択されたアッテネート
係数ｇ(m)またはフィルタ係数ｈ(k)の一方とを乗算す
る。ここで、第１のセレクタ２３が入力データＸ(n)を
選択するときには第２のセレクタ２４がアッテネート係
数ｇ(m)を選択し、第１のセレクタ２３が減衰入力デー
タｘ(n)を選択するときには第２のセレクタ２４がフィ
ルタ係数ｈ(k)を選択するようして動作する。これによ
り、乗算器２５は、入力データＸ(n)とアッテネート係
数ｇ(m)との乗算、あるいは、減衰入力データｘ(n)とフ
ィルタ係数ｈ(k)との乗算を行う。そして、入力データ
Ｘ(n)とアッテネート係数ｇ(m)との乗算データがＲＡＭ
２１に供給され、減衰入力データｘ(n)とフィルタ係数
ｈ(k)との乗算データが累加算器２６に供給される。

【００４３】加算器２７及びレジスタ２８よりなる累加
算器２６は、乗算器２５に接続され、乗算器２５から入
力される乗算データをタップ数に従って累加算する。即
ち、レジスタ２８から読み出したデータと乗算器２５か
ら入力される乗算データとを加算器２７で加算し、その
加算データを再びレジスタ２８に格納することにより、
乗算器２５の乗算データを累加算する。

【００４４】 第１のレジスタ２９及び第２のレジスタ
３０は、累加算器２６に接続され、累加算器２６から連
続して入力される累加算データを交互に取り込んで格納
し、それぞれ所定のタイミングで出力する。例えば、累
加算器２６から奇数番目に出力される中間データＡ
（ｎ）を第１のレジスタ２９に格納し、偶数番目に出力
される中間データＢ（ｎ）を第２のレジスタ３０に格納
するように構成される。加減算器３１は、第１のレジス
タ２９及び第２のレジスタ３０に接続され、各レジスタ
２９、３０から読み出される中間データＡ（ｎ）、Ｂ
（ｎ）を減算あるいは加算する。

【００４５】出力レジスタ３２は、加減算器３１に接続
され、各演算処理毎に加減算器３１から入力される加減
算データを格納し、出力データＹa(n)、Ｙb(n)として出
力する。例えば、減算演算及び加算演算を交互に繰り返
す加減算器３１に対応し、減算データを出力データＹa
(n)として出力し、加算データを出力データＹb(n)とし
て出力する。第３のセレクタ３３は、出力レジスタ３２
及び固定データ「０」に接続され、初期化動作を行う所
定の期間にのみ出力データＹa(n)、Ｙb(n)を「０」に置
き換えて出力する。この第３のセレクタ３３の出力が、
最終的なエンコード出力となる。

【００４６】以上のデジタルフィルタは、乗算器２５が
アッテネート係数ｇ(m)の乗算とフィルタ係数ｈ(k)の乗
算とを時分割で行い、入力データＸ(n)に対してアッテ
ネート処理と分離処理とが施された出力データＹa(n)、
Ｙb(n)を生成する。アッテネート係数ｇ(m)の乗算によ
って減衰回路１１ａが実現され、フィルタ係数ｈ(k)の
乗算から中間データＡ(n)、Ｂ(n)の加減算まででＱＭＦ
回路１１ｂが実現される。そして、第３のセレクタ３３
により、置換回路１１ｃが実現される。

【００４７】 図３は、図１に示すデジタルフィルタ
が、タップ数Ｎを「４」とした場合の動作を説明するタ
イミング図であり、ｎ＝４のときを示している。最初
に、第１のセレクタ２３は、入力データＸ（ｎ）を選択
し、第２のセレクタ２４は、アッテネート係数ｇ（ｍ）
を選択している。この状態において、入力データＸ
（８）が入力されると、乗算器２５において、入力デー
タＸ（８）とアッテネート係数ｇ（１）との乗算が行わ
れ、その乗算データｘ（８）（＝Ｘ（８）・ｇ（１））
が減衰入力データとしてＲＡＭ２１に書き込まれる。こ
こで、アッテネート係数ｇ（１）については、入力デー
タＸ（ｎ）に対する減衰の程度を決定するものであり、
通常は、一定値に固定されている。そして、減衰入力デ
ータｘ（８）のＲＡＭ２１への書き込みが完了した時点
で、第１のセレクタ２３は、減衰入力データｘ（８）側
（ＲＡＭ２１側）に切り換えられ、同時に、第２のセレ
クタ２４は、フィルタ係数ｈ（ｋ）側（ＲＯＭ２２側）
に切り換えられる。

【００４８】デジタルフィルタによるデータの分離処理
は、ＲＡＭ２１に記憶された減衰入力データｘ(8)に対
して行われる。即ち、入力データＸ(n)を減衰入力デー
タｘ(n)に置き換え、タップ数Ｎ＝４として式(9)及び式
(10)を計算して得られる以下の式(13)及び式(14)に従う
演算処理を実行する。

【００４９】

【数１３】

【００５０】

【数１４】

【００５１】図３においては、入力データＸ(0)〜Ｘ(7)
の書き込みについて図示を省略してあるが、入力データ
Ｘ(0)〜Ｘ(7)は、入力データＸ(8)よりも先に入力され
ており、それぞれアッテネート係数ｇ(1)が乗算されて
減衰入力データｘ(0)〜ｘ(7)としてＲＡＭ２１に記憶さ
れている。第１及び第２のセレクタ２３、２４について
は、入力データＸ(0)〜Ｘ(7)と減衰入力データｘ(0)〜
ｘ(7)との乗算処理に対応して切り換えられる。

【００５２】 まず、ＲＡＭ２１から第１のセレクタ２
３を通して減衰入力データｘ（８）が読み出され、これ
に対応してＲＯＭ２２から第２のセレクタ２４を通して
フィルタ係数ｈ（０）が読み出されると、これらが乗算
器２５によって乗算され、その乗算データが累加算器２
６に供給される。このとき、累加算器２６のデータはク
リアされており、減衰入力データｘ（８）とフィルタ係
数ｈ（０）との乗算値が、 Ａ（１）＝ｈ（０）・ｘ（８） なるデータとしてそのままレジスタ２８に格納される。
続いて、ＲＡＭ２１から減衰入力データｘ（６）、ｘ
（４）、ｘ（２）が順に読み出されると共に、ＲＯＭ２
２からフィルタ係数ｈ（２）、ｈ（４）、ｈ（６）が順
に読み出され、それぞれ乗算器２５により乗算されて各
乗算データが順次累加算器２６に供給される。累加算器
２５では、入力される乗算データが累加算され、 Ａ（２）＝ｈ（２）・ｘ（６）＋Ａ（１） Ａ（３）＝ｈ（４）・ｘ（４）＋Ａ（２） Ａ（４）＝ｈ（６）・ｘ（２）＋Ａ（３） なるデータがレジスタ２８に順次格納される。そして、
最終的に格納された、 Ａ（４）＝ｈ（０）・ｘ（８）＋ｈ（２）・ｘ（６）＋
ｈ（４）・ｘ（４）＋ｈ（６）・ｘ（２） なるデータが、第１のレジスタ２９に格納される。

【００５３】 続いて、ＲＡＭ２１から第１のセレクタ
２３を通して減衰入力データｘ（７）が読み出され、こ
れに対応してＲＯＭ２２から第２のセレクタ２４を通し
てフィルタ係数ｈ（１）が読み出されると、これらが乗
算器２５によって乗算され、その乗算データが累加算器
２６に供給される。このとき、累加算器２６のレジスタ
２８はクリアされており、減衰入力データｘ（７）とフ
ィルタ係数ｈ（１）との乗算値が、 Ｂ（１）＝ｈ（１）・ｘ（７） なるデータとしてそのままレジスタ２８に格納される。
続いて、ＲＡＭ２１から減衰入力データｘ（５）、ｘ
（３）、ｘ（１）が順に読み出されると共に、ＲＯＭ２
２からフィルタ係数ｈ（３）、ｈ（５）、ｈ（７）が順
に読み出され、それぞれの乗算データが累加算器２６に
順次供給される。従って、 Ｂ（２）＝ｈ（３）・ｘ（５）＋Ｂ（１） Ｂ（３）＝ｈ（５）・ｘ（３）＋Ｂ（２） Ｂ（４）＝ｈ（７）・ｘ（１）＋Ｂ（３） なるデータがレジスタ２８に順次格納される。そして、
最終的に格納された、 Ｂ（４）＝ｈ（１）・ｘ（７）＋ｈ（３）・ｘ（５）＋
ｈ（５）・ｘ（３）＋ｈ（７）・ｘ（１） なるデータが、第２のレジスタ３０に格納される。

【００５４】 そして、第１のレジスタ２９及び第２の
レジスタ３０からデータＡ（４）、Ｂ（４）がそれぞれ
加減算器３１に入力され、データＡ（４）とデータＢ
（４）とが加算され、さらに、データＡ（４）からデー
タＢ（４）が減算される。この加減算器３１の加算デー
タ、即ち、 Ａ（４）＋Ｂ（４）＝ｈ（６）・Ｘ（２）＋ｈ（４）・
Ｘ（４）＋ｈ（２）・Ｘ（６）＋ｈ（０）・Ｘ（８）＋
ｈ（７）・Ｘ（１）＋ｈ（５）・Ｘ（３）＋ｈ（３）・
Ｘ（５）＋ｈ（１）・Ｘ（７） は、出力データＹｂ（４）として出力レジスタ３２に格
納される。また、減算データ、即ち、 Ａ（４）−Ｂ（４）＝ｈ（６）・Ｘ（２）＋ｈ（４）・
Ｘ（４）＋ｈ（２）・Ｘ（６）＋ｈ（０）・Ｘ（８）−
ｈ（７）・Ｘ（１）−ｈ（５）・Ｘ（３）−ｈ（３）・
Ｘ（５）−ｈ（１）・Ｘ（７） は、出力データＹａ（４）として出力レジスタ３２に格
納される。この結果、式（１３）及び式（１４）で表さ
れる演算処理が成されたことになる。

【００５５】図４は、第２のデジタルフィルタ１６ａの
構成を示すブロック図である。加減算器４１は、デコー
ド入力に接続され、時系列で入力される第１の入力デー
タＸa(n)及び第２の入力データＸb(n)に対して、減算処
理及び加算処理を施す。即ち、第１の入力データＸa(n)
から第２の入力データＸb(n)を減算し、さらに、第１の
入力データＸa(n)と第２の入力データＸb(n)とを加算す
ることにより、加減算データ｛Ｘa(n)±Ｘb(n)｝を生成
する。ＲＡＭ４２は、加減算器４１に接続され、加減算
データ｛Ｘa(n)±Ｘb(n)｝をそれぞれ所定の期間記憶
し、演算処理の各ステップ毎に順次読み出して出力す
る。ＲＯＭ４３は、予め複数のフィルタ係数ｈ(k)を記
憶し、１ステップごとに増加するｋの値に対応して所定
のフィルタ係数ｈ(k)を読み出して繰り返し出力する。
このｋは、上述の式(11)〜式(12)に示したｋに一致する
ものである。

【００５６】 第１のセレクタ４４は、ＲＡＭ４２及び
後述するレジスタ５０に接続され、ＲＡＭ４２から読み
出される加減算データ｛Ｘａ（ｎ）±Ｘｂ（ｎ）｝また
はレジスタ５０に保持される合成データの何れか一方を
選択して出力する。第２のセレクタ４５は、アッテネー
ト入力とＲＯＭ４３とに接続され、アッテネート係数ｇ
（ｍ）またはＲＯＭ４３から読み出されるフィルタ係数
ｈ（ｋ）の何れか一方を選択して出力する。尚、アッテ
ネート係数ｇ（ｍ）は、このデジタルフィルタ１６ｂの
初期化動作の間「０」が選択される。これら第１及び第
２のセレクタ４４、４５は、共通の選択制御信号ＳＣに
応答して選択制御される。

【００５７】乗算器４６は、第１のセレクタ４４及び第
２のセレクタ４５に接続され、第１のセレクタ４４で選
択された加減算データ｛Ｘa(n)±Ｘb(n)｝または合成デ
ータＹ(n)の一方と、第２のセレクタ４５で選択された
アッテネート係数ｇ(m)またはフィルタ係数ｈ(k)の一方
とを乗算する。ここで、第１のセレクタ４４が加減算デ
ータ｛Ｘa(n)±Ｘb(n)｝を選択するときには第２のセレ
クタ４５がフィルタ係数ｈ(k)を選択し、第１のセレク
タ４４が合成データＹ(n)を選択するときには第２のセ
レクタ４５がアッテネート係数ｇ(m)を選択するようし
て動作する。これにより、乗算器４６は、加減算データ
｛Ｘa(n)±Ｘb(n)｝とフィルタ係数ｈ(k)との乗算、あ
るいは、合成データＹ(n)とアッテネート係数ｇ(m)との
乗算を行う。そして、加減算データ｛Ｘa(n)±Ｘb(n)｝
とフィルタ係数ｈ(k)との乗算データが累加算器４７に
供給され、合成データＹ(n)とアッテネート係数ｇ(m)と
の乗算データが出力レジスタ５１に供給される。

【００５８】加算器４８及びレジスタ４９よりなる累加
算器４７は、乗算器４６に接続され、乗算器４６の乗算
結果をタップ数に従って累加算する。即ち、レジスタ４
９から読み出したデータと乗算器４６から入力される乗
算データとを加算器４８で加算し、その加算データを再
びレジスタ４９に格納することにより、乗算器４６の乗
算結果を累加算する。レジスタ５０は、累加算器４７に
接続され、累加算器４７の累加算データを格納し、合成
データＹ(n)として第１のセレクタ４４に供給する。そ
して、出力レジスタ５１は、乗算器４６に接続され、合
成データＹ(n)及びアッテネート係数ｇ(m)に対応する乗
算データを格納し、出力データｙ(n)として出力する。
この出力レジスタ５１の出力が、入力データＸa(n)、Ｘ
b(n)に対するデコード出力となる。

【００５９】 以上のデジタルフィルタは、乗算器４６
がフィルタ係数ｈ（ｋ）の乗算とアッテネート係数ｇ
（ｍ）の乗算とを時分割で行い、入力データＸａ
（ｎ）、Ｘｂ（ｎ）に対して分離処理とアッテネート処
理とが施された出力データｙ（ｎ）を生成する。入力デ
ータＸａ（ｎ）、Ｘｂ（ｎ）の加減算処理から乗算デー
タの累加算まででＱＭＦ回路１６ａが実現され、アッテ
ネート係数ｇ（ｍ）の乗算によって減衰回路１６ｂが実
現される。

【００６０】図５は、図４に示すデジタルフィルタが、
タップ数Ｎを「４」とした合成フィルタとして働く場合
の動作を説明するタイミング図であり、ｎ＝４のときを
示している。デジタルフィルタによるデータの合成処理
は、時系列で入力される第１及び第２の入力データＸa
(n)、Ｘb(n)に対して行われる。即ち、タップ数Ｎ＝４
として式(11)及び式(12)を計算して得られる以下の式(1
5)及び式(16)に従う演算処理を実行する。

【００６１】

【数１５】

【００６２】

【数１６】

【００６３】加減算器４１に入力データＸa(4)、Ｘb(4)
が入力されると、まず、入力データＸa(4)から入力デー
タＸb(4)が減算され、その減算データ｛Ｘa(4)−Ｘb
(4)｝がＲＡＭ４２に書き込まれる。図５では、入力デ
ータＸa(1)〜Ｘa(3)、Ｘb(1)〜Ｘb(3)の減算処理につい
て図示を省略してあるが、入力データＸa(1)〜Ｘa(3)、
Ｘb(1)〜Ｘb(3)は、入力データＸa(4)、Ｘb(4)等と同様
に、加減算器４１によってそれぞれ減算され、減算デー
タ｛Ｘa(1)−Ｘb(1)｝〜｛Ｘa(3)−Ｘb(3)｝としてＲＡ
Ｍ４２に記憶されている。

【００６４】 最初に、第１のセレクタ４４は、減算デ
ータ｛Ｘａ（ｎ）−Ｘｂ（ｎ）｝を選択し、第２のセレ
クタ４５は、フィルタ係数ｈ（ｋ）を選択している。こ
こで、ＲＡＭ４２から減算データ｛Ｘａ（４）−Ｘｂ
（４）｝が読み出され、これに対応してＲＯＭ４３から
フィルタ係数ｈ（０）が読み出されると、これらが乗算
器４６で乗算され、乗算データが累加算器４７に供給さ
れる。このとき、累加算器４７のレジスタ４９はクリア
されており、減算データ｛Ｘａ（４）−Ｘｂ（４）｝と
フィルタ係数ｈ（０）との乗算値が、 Ａ（１）＝ｈ（０）・｛Ｘａ（４）−Ｘｂ（４）｝ なるデータとしてそのまま格納される。続いて、ＲＡＭ
４２から減算データ｛Ｘａ（３）−Ｘｂ（３）｝、｛Ｘ
ａ（２）−Ｘｂ（２）｝、｛Ｘａ（１）−Ｘｂ（１）｝
が順に読み出されると共に、ＲＯＭ４３からフィルタ係
数ｈ（２）、ｈ（４）、ｈ（６）が順に読み出される
と、それぞれが乗算器４６で乗算され、その乗算データ
が順次累加算器４７に入力される。累加算器４７では、
入力される乗算データが累加算され、 Ａ（２）＝ｈ（２）・｛Ｘａ（３）−Ｘｂ（３）｝＋Ａ
（１） Ａ（３）＝ｈ（４）・｛Ｘａ（２）−Ｘｂ（２）｝＋Ａ
（２） Ａ（４）＝ｈ（６）・｛Ｘａ（１）−Ｘｂ（１）｝＋Ａ
（３） なるデータがレジスタ４９に順次格納される。そして、
最終的に格納された、 Ａ（４）＝ｈ（０）・｛Ｘａ（４）−Ｘｂ（４）｝＋ｈ
（２）・｛Ｘａ（３）−Ｘｂ（３）｝＋ｈ（４）・｛Ｘ
ａ（２）−Ｘｂ（２）｝＋ｈ（６）・｛Ｘａ（１）−Ｘ
ｂ（１）｝ なるデータが、合成データＹ（８）としてレジスタ５０
に格納される。この結果、上述の式（１５）で表される
演算処理が成されたことになる。

【００６５】乗算器４６において、減算データ｛Ｘa(1)
−Ｘb(1)｝とフィルタ係数ｈ(6)との乗算を完了した時
点で、第１のセレクタ４４は合成データＹ(n)（レジス
タ４０）側に切り換えられ、第２のセレクタ４５はアッ
テネート係数ｇ(m)側に切り換えられる。そして、レジ
スタ５０に格納された合成データＹ(8)は、第１のセレ
クタ４４を通して乗算器４６に入力され、第２のセレク
タ４５を通して入力されるアッテネート係数ｇ(1)と乗
算される。これにより、乗算データｇ(1)・Ｙ(8)が出力
データｙ(8)として出力レジスタ５１に格納される。

【００６６】続いて、第１の入力データＸa(4)と第２の
入力データＸb(4)とが加減算器４１で加算され、その加
算データ｛Ｘa(4)＋Ｘb(4)｝が、ＲＡＭ４２に書き込ま
れる。図５では、入力データＸa(1)〜Ｘa(3)、Ｘb(1)〜
Ｘb(3)に関する加算処理について図示を省略してある
が、入力データＸa(1)〜Ｘa(3)、Ｘb(1)〜Ｘb(3)は、入
力データＸa(4)、Ｘb(4)等と同様に、加減算器４１によ
り加算され、加算データ｛Ｘa(1)＋Ｘb(1)｝〜｛Ｘa(3)
＋Ｘb(3)｝としてＲＡＭ４２に記憶されている。このと
き、第１のセレクタ４４は加算データ｛Ｘa(n)＋Ｘb
(n)｝側（ＲＡＭ４２側）に戻され、第２のセレクタ４
５は、フィルタ係数ｈ(k)側（ＲＯＭ４３側）に戻され
る。

【００６７】 ＲＡＭ４２から加算データ｛Ｘａ（４）
＋Ｘｂ（４）｝が読み出され、これに対応してＲＯＭ４
３からフィルタ係数ｈ（１）が読み出されると、これら
が乗算器４６で乗算され、その乗算データが累加算器４
７に入力される。このとき、累加算器４７のデータはク
リアされており、加算データ｛Ｘａ（４）＋Ｘｂ
（４）｝とフィルタ係数ｈ（１）との乗算データが、 Ｂ（１）＝ｈ（１）・｛Ｘａ（４）＋Ｘｂ（４）｝ なるデータとしてそのままレジスタ４９に格納される。
続いて、ＲＡＭ４２から加算データ｛Ｘａ（３）＋Ｘｂ
（３）｝、｛Ｘａ（２）＋Ｘｂ（２）｝、｛Ｘａ（１）
＋Ｘｂ（１）｝が順に読み出されると共に、ＲＯＭ４３
からフィルタ係数ｈ（３）、ｈ（５）、ｈ（７）が順に
読み出され、それぞれの乗算データが順次累加算器４６
に供給される。従って、 Ｂ（２）＝ｈ（３）・｛Ｘａ（３）＋Ｘｂ（３）｝＋Ｂ
（１） Ｂ（３）＝ｈ（５）・｛Ｘａ（２）＋Ｘｂ（２）｝＋Ｂ
（２） Ｂ（４）＝ｈ（７）・｛Ｘａ（１）＋Ｘｂ（１）｝＋Ｂ
（３） なるデータがレジスタ４９に順次格納される。最終的に
格納された、 Ｂ（４）＝ｈ（１）・｛Ｘａ（４）＋Ｘｂ（４）｝＋ｈ
（３）・｛Ｘａ（３）＋Ｘｂ（３）｝＋ｈ（５）・｛Ｘ
ａ（２）＋Ｘｂ（２）｝＋ｈ（７）・｛Ｘａ（１）＋Ｘ
ｂ（１）｝ なるデータが合成データＹ（９）としてレジスタ５０に
格納される。この結果、上述の式（１２）で表される演
算処理が成されたことになる。

【００６８】乗算器４６において、加算データ｛Ｘa(1)
＋Ｘb(1)｝とフィルタ係数ｈ(7)との乗算を完了した時
点で、第１のセレクタ４４は合成データＹ(n)（レジス
タ４０）側に切り換えられ、第２のセレクタ４５はアッ
テネート係数ｇ(m)側に切り換えられる。そして、レジ
スタ５０に格納された合成データＹ(9)は、第１のセレ
クタ４４を通して乗算器４６に入力され、第２のセレク
タ４５を通して入力されるアッテネート係数ｇ(1)と乗
算される。これにより、乗算データｇ(1)・Ｙ(9)が出力
データｙ(9)として出力レジスタ５１に格納される。

【００６９】 図６は、本発明の音声データの圧縮／伸
長装置に関する第２の実施形態を示すブロック図であ
る。この図において、ＭＤＣＴ回路１２、量子化回路１
３、逆量子化回路１４及びＩＭＤＣＴ回路１５は、図１
と同一のものであり、説明は省略する。この第２の実施
形態は、デジタルフィルタ１７が音声データの分離処理
と帯域データの合成処理とを切り換えるようにして動作
させている点が第１の実施形態と異なる。即ち、音声デ
ータの分離処理と帯域データの合成処理とでは、ほとん
どの演算器が同一で、それらの演算順序のみが異なって
いるため、セレクタの切り換え動作によってそれそれの
処理を切り換えられるようにしている。

【００７０】デジタルフィルタ１７は、減衰回路１７
ａ、ＱＭＦ回路１７ｂ及び置換回路１７ｃを有する。減
衰回路１７ａは、入力及び出力を切り換えることによ
り、入力されてくる音声データを減衰してＱＭＦ回路１
７ｂに入力すると共に、ＱＭＦ回路１７ｂから出力され
る音声データを減衰して外部へ出力する。ＱＭＦ回路１
７ｂは、圧縮処理の際、減衰回路１７ａを通して入力さ
れる音声データを所定の周波数帯域毎に分離して複数の
帯域データを生成し、ＩＭＤＣＴ回路１５から入力され
る複数の帯域データを合成して音声データを生成する。
置換回路１７ｃは、ＱＭＦ回路１７ｂの帯域データ出力
に接続され、ＱＭＦ回路１７ｂの初期化動作の間、ＱＭ
Ｆ回路１７ｂから入力される帯域データを「０」に置き
換えて出力する。

【００７１】 以上の音声データの圧縮／伸長装置にお
いては、デジタルフィルタ１７において、減衰回路１７
ａ及びＱＭＦ回路１７ｂを圧縮処理用と分離処理用とで
共通化したことで、大幅な回路規模の縮小が図られてい
る。図７は、デジタルフィルタ１７の構成を示すブロッ
ク図である。

【００７２】 ＲＡＭ６１は、後述する第２のセレクタ
７４に接続され、第２のセレクタ７４から入力される時
系列のデータを所定の期間記憶し、演算処理の各ステッ
プ毎に順次読み出して出力する。ＲＯＭ６２は、予め複
数のフィルタ係数ｈ（ｋ）を記憶し、１ステップごとに
増加するｋの値に対応して所定のフィルタ係数ｈ（ｋ）
を読み出して繰り返し出力する。このｋは、上述の式
（９）〜式（１２）に示したｋに一致するものである。

【００７３】第３のセレクタ６３は、エンコード入力と
ＲＡＭ６１とに接続され、時系列の音声データＸ(n)ま
たはＲＡＭ６１から読み出されるデータの何れか一方を
選択して出力する。第４のセレクタ６４は、アッテネー
ト入力とＲＯＭ６２とに接続され、アッテネート係数ｇ
(m)またはＲＯＭ６２から読み出されるフィルタ係数ｈ
(k)の何れか一方を選択して出力する。第５のセレクタ
６５は、第３のセレクタ６３及び累加算器６７に接続さ
れ、第３のセレクタ６３の選択データまたは累加算器６
７の累加算データの何れか一方を選択して出力する。こ
れら第３〜第５のセレクタ６３〜６５は、それぞれ共通
の選択制御信号ＳＣ１、ＳＣ２に応答して選択制御され
る。

【００７４】乗算器６６は、第５のセレクタ６５及び第
４のセレクタ６４に接続され、第５のセレクタ６５の選
択データと、第４のセレクタ６４の選択データとを乗算
する。ここで、第３のセレクタ６３が音声データＸ(n)
を選択するときには第４のセレクタ６４がアッテネート
係数ｇ(m)を選択し、第３のセレクタ６３がＲＡＭ６１
からのデータを選択するときには第４のセレクタ６４が
フィルタ係数ｈ(k)を選択するようして動作する。ま
た、第５のセレクタ６５が累加算データを選択するとき
には第４のセレクタ６４がアッテネート係数ｇ(m)を選
択し、第５のセレクタ６５が第３のセレクタ６３の選択
データを選択するときには第４のセレクタ６４が第３の
セレクタ６３の選択動作に従うようして動作する。これ
により、乗算器６６は、ＲＡＭ６１から読み出されたデ
ータとフィルタ係数ｈ(k)との乗算を行い、その乗算デ
ータを累加算器６７に供給する。また、乗算器６６は、
エンコード入力から入力される音声データＸ(n)とアッ
テネート係数ｇ(m)と乗算して減衰音声データｘ(n)を生
成し、累加算器６７から生成される音声データＹ(n)と
アッテネート係数ｇ(m)とを乗算して減衰音声データｙ
(n)を生成する。

【００７５】累加算器６７は、加算器６８及びレジスタ
６９からなり、乗算器６６から入力される乗算データを
タップ数に従って累加算する。この累加算器６７は、図
２の累加算器２６と同一である。第１のセレクタ７０
は、累加算器６７及びデコード入力に接続され、累加算
器６７から入力される累加算データまたは時系列の帯域
データＸa(n)、Ｘb(n)の一方を選択して出力する。第１
のレジスタ７１及び第２のレジスタ７２は、第１のセレ
クタ７０に接続され、第１のセレクタ７０から連続して
入力される累加算データあるいは帯域データＸa(n)、Ｘ
b(n)を交互に取り込んで格納し、それぞれ所定のタイミ
ングで出力する。例えば、第１のセレクタ６７から奇数
番目に出力されるデータＡ(n)を第１のレジスタ７１に
格納し、偶数番目に出力されるデータＢ(n)を第２のレ
ジスタ７２に格納する。加減算器７３は、第１のレジス
タ７１及び第２のレジスタ７２に接続され、各レジスタ
７１、７２から読み出される中間データＡ(n)、Ｂ(n)を
減算あるいは加算する。第２のセレクタ７４は、加減算
器７３及び乗算器６６に接続され、加減算器７３から入
力される加減算データまたは乗算器６６から入力される
乗算データの一方を選択して出力する。

【００７６】 第１の出力レジスタ７５は、加減算器７
３に接続され、所定の演算処理が完了する毎に加減算器
７３から入力される加減算データを格納し、帯域データ
Ｙａ（ｎ）、Ｙｂ（ｎ）として出力する。例えば、減算
演算及び加算演算を交互に繰り返す加減算器７３に対応
し、減算データを第１の帯域データＹａ（ｎ）として出
力し、加算データを第２の帯域データＹｂ（ｎ）として
出力する。第６のセレクタ７６は、第１の出力レジスタ
７５及び固定値「０」に接続され、このデジタルフィル
タ１７の初期化動作の間を「０」に置き換える。この第
６のセレクタ７６の出力が、最終的なエンコード出力と
なる。第２の出力レジスタ７７は、乗算器６６に接続さ
れ、所定の演算処理が完了する毎に乗算器６６から出力
される乗算データを格納し、減衰音声データｙ（ｎ）と
して出力する。この第２の出力レジスタ７７の出力がデ
コード出力となる。

【００７７】以上のデジタルフィルタは、第１のセレク
タ７０が累加算器６７の累加算データを選択し、第５の
セレクタ６５が第３のセレクタ６３の選択データを選択
したときに分離フィルタとして働く。これにより、音声
データＸ(n)を減衰させた減衰音声データｘ(n)に対する
帯域データＹa(n)、Ｙb(n)が第１の出力レジスタ７５か
ら出力される。このとき、アッテネート係数ｇ(m)の乗
算が減衰回路１７ａを実現し、フィルタ係数ｈ(k)の乗
算から中間データＡ(n)、Ｂ(n)の加減算まででＱＭＦ回
路１７ｂを実現する。そして、第６のセレクタ７６によ
り、置換回路１７ｃが実現される。また、第１のセレク
タ７０が帯域データＸa(n)、Ｘb(n)を選択し、第３のセ
レクタ６３がＲＡＭ６１から読み出されるデータを選択
したときに合成フィルタとして働き、帯域データＸa
(n)、Ｘa(n)に対する音声データＹ(n)を減衰させた減衰
音声データｙ(n)が出力される。このとき、帯域データ
Ｘa(n)、Ｘb(n)の加減算から乗算データの累加算までで
ＱＭＦ回路１７ｂを実現し、アッテネート係数ｇ(m)の
乗算が減衰回路１７ａを実現する。

【００７８】以上のデジタルフィルタの分離動作は、図
２に示すデジタルフィルタの動作に一致している。ま
た、合成動作では、時系列で入力される帯域データＸa
(n)、Ｘb(n)が第１及び第２のレジスタ７１、７２に格
納された後、図４に示すデジタルフィルタの動作に一致
している。

【００７９】

【発明の効果】本発明によれば、デジタルフィルタが初
期化される間、そのデジタルフィルタから「０」が出力
されるようになる。従って、音声データの録音動作や再
生動作を開始したときに、ノイズが発生するのを防止す
ることができる。また、ＱＭＦ回路と減衰回路とで乗算
器を共通に用いるようにしたことで、回路規模の縮小が
図れ、結果的に消費電力の低減が望める。

【図面の簡単な説明】

【図１】本発明の音声データの圧縮／伸長装置の第１の
実施形態を示すブロック図である。

【図２】図１の第１のデジタルフィルタの構成を示すブ
ロック図である。

【図３】図１の第１のデジタルフィルタの動作を説明す
るタイミング図である。

【図４】図１の第２のデジタルフィルタの構成を示すブ
ロック図である。

【図５】図１の第２のデジタルフィルタの動作を説明す
るタイミング図である。

【図６】本発明の音声データの圧縮／伸長装置の第２の
実施形態を示すブロック図である。

【図７】図６のデジタルフィルタの構成を示すブロック
図である。

【図８】従来の音声データの圧縮／伸長装置の構成を示
すブロック図である。

【符号の説明】

１、８ アッテネータ ２、７、１１、１６、１７ デジタルフィルタ ３、１２ ＭＤＣＴ回路 ４、１３ 量子化回路 ５、１４ 逆量子化回路 ６、１５ ＩＭＤＣＴ回路 １１ａ、１６ｂ、１７ａ 減衰回路 １１ｂ、１６ａ、１７ｂ ＱＭＦ回路 １１ｃ、１７ｃ 置換回路 ２１、４２、６１ ＲＡＭ ２２、４３、６２ ＲＯＭ ２３、２４、３３、４４、４５、６３、６４、６５、７
４、７６ セレクタ ２５、４６、６６ 乗算器 ２６、４７、６７ 累加算器 ２７、４８、６８ 加算器 ２８、２９、３０、４９、５０、６９、７１、７２ レ
ジスタ ３１、４１、７３ 加減算器３２ 、５１、７５、７７ 出力レジスタ

フロントページの続き (56)参考文献 特開 平７−28494（ＪＰ，Ａ) 特開 平２−140020（ＪＰ，Ａ) 特開 平９−27751（ＪＰ，Ａ) 特開 平７−13599（ＪＰ，Ａ) 特開 平11−220359（ＪＰ，Ａ) 特開 平11−220403（ＪＰ，Ａ) 特開 平11−220356（ＪＰ，Ａ) 特開 平11−220358（ＪＰ，Ａ) 特開 平11−220357（ＪＰ，Ａ) 特開 平６−216716（ＪＰ，Ａ) 特開 平７−131295（ＪＰ，Ａ) 特開 平６−216715（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 3/00 - 11/00 H03H 17/02

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 音声データを所定の周波数帯域毎に分離
   し、各帯域毎に符号化処理を施して圧縮データを生成す
   ると共に、記録媒体から読み出される周波数帯域別の複
   数の圧縮データにそれぞれ復号化処理を施し、互いに合
   成して音声データを生成する音声データの圧縮／伸長装
   置であって、 上記音声データを複数の周波数帯域に分離して複数の帯
   域データを生成する第１のデジタルフィルタと、上記第
   １のデジタルフィルタで生成される上記複数の帯域デー
   タを時系列で符号化して圧縮データを生成する符号化回
   路と、所定の記録媒体から読み出される複数の圧縮デー
   タを復号化して複数の帯域データを生成する復号化回路
   と、上記復号化回路で生成される上記複数の帯域データ
   を合成して音声データを生成する第２のデジタルフィル
   タと、を備え、上記第１のデジタルフィルタは、上記複
   数の帯域データを選択的に「０」に置き換える置換手段
   を含み、圧縮処理の初期化動作の間、上記符号化回路に
   対して「０」を供給すると共に、上記第２のデジタルフ
   ィルタは、上記音声データを減衰して出力する減衰手段
   を含み、伸長処理の初期化動作の間、上記音声データを
   「０」まで減衰する音声データの圧縮／伸長装置におい
   て、 上記第１のデジタルフィルタは、時系列入力データ及び
   この時系列入力データに基づいて生成された減衰入力デ
   ータが、所定のアッテネート係数及び上記減衰入力デー
   タに対応したフィルタ係数と共に入力され、上記時系列
   入力データ及び上記所定のアッテネート係数の組または
   上記減衰入力データ及び上記フィルタ係数の組の何れか
   一方の組を選択するセレクタと、上記セレクタの選択デ
   ータの組を互いに乗算する乗算器と、上記時系列入力デ
   ータ及び所定のアッテネート係数の組に対する上記乗算
   器の演算結果を記憶し、上記減衰入力データとして上記
   セレクタに供給するＲＡＭと、上記減衰入力データ及び
   上記フィルタ係数の組に対応する上記乗算器の演算結果
   を順次累加算する累加算器と、上記累加算器の演算結果
   を交互に取り込む第１及び第２のレジスタと、上記第１
   及び第２のレジスタから取り出される２つの演算結果を
   加算または減算する加減算器と、を備え、上記加減算器
   の演算結果を上記入力時系列データの分離データとなる
   第１及び第２の出力時系列データとして出力することを
   特徴とする音声データの圧縮／伸長装置。
2. 【請求項２】 音声データを所定の周波数帯域毎に分離
   し、各帯域毎に符号化処理を施して圧縮データを生成す
   ると共に、記録媒体から読み出される周波数帯域別の複
   数の圧縮データにそれぞれ復号化処理を施し、互いに合
   成して音声データを生成する音声データの圧縮／伸長装
   置であって、 上記音声データを複数の周波数帯域に分離して複数の帯
   域データを生成する第１のデジタルフィルタと、上記第
   １のデジタルフィルタで生成される上記複数の帯域デー
   タを時系列で符号化して圧縮データを生成する符号化回
   路と、所定の記録媒体から読み出される複数の圧縮デー
   タを復号化して複数の帯域データを生成する復号化回路
   と、上記復号化回路で生成される上記複数の帯域データ
   を合成して音声データを生成する第２のデジタルフィル
   タと、を備え、上記第１のデジタルフィルタは、上記複
   数の帯域データを選択的に「０」に置き換える置換手段
   を含み、圧縮処理の初期化動作の間、上記符号化回路に
   対して「０」を供給すると共に、上記第２のデジタルフ
   ィルタは、上記音声データを減衰して出力する減衰手段
   を含み、伸長処理の初期化動作の間、上記音声データを
   「０」まで減衰する音声データの圧縮／伸長装置におい
   て、 上記第２のデジタルフィルタは、第１及び第２の時系列
   入力データを加算または減算する加減算器と、上記加減
   算器から得られる加減算データを記憶するＲＡＭと、上
   記ＲＡＭから読み出された加減算データ及び各加減算デ
   ータに対応する合成データが、上記加減算データに対応
   したフィルタ係数及び所定のアッテネート係数と共に入
   力され、上記加減算データ及び上記フィルタ係数の組ま
   たは上記合成データ及び上記アッテネート係数の組の何
   れか一方の組を選択するセレクタと、上記セレクタの選
   択データの組を互いに乗算する乗算器と、上記加減算デ
   ータ及び上記フィルタ係数の組に対応する上記乗算器の
   乗算デー タを順次累加算する累加算器と、この累加算器の演算結
   果を取り込み、上記合成データとして上記セレクタに供
   給するレジスタと、を備え、上記合成データ及び上記ア
   ッテネート係数の組に対応する上記乗算器の乗算データ
   を上記第１及び第２の時系列入力データの合成データと
   なる出力データとして出力することを特徴とする音声デ
   ータの圧縮／伸長装置。
3. 【請求項３】 音声データを所定の周波数帯域毎に分離
   し、各帯域毎に符号化処理を施して圧縮データを生成す
   ると共に、記録媒体から読み出される周波数帯域別の複
   数の圧縮データにそれぞれ復号化処理を施し、互いに合
   成して音声データを生成する音声データの圧縮／伸長装
   置であって、 上記音声データを複数の周波数帯域に分離して複数の帯
   域データを生成すると共に、複数の帯域データを合成し
   て音声データを生成するデジタルフィルタと、上記デジ
   タルフィルタで生成される上記複数の帯域データを時系
   列で符号化して圧縮データを生成する符号化回路と、所
   定の記録媒体から読み出される複数の圧縮データを復号
   化して複数の帯域データを生成し、上記デジタルフィル
   タに供給する復号化回路と、を備え、上記デジタルフィ
   ルタは、出力する上記複数の帯域データを選択的に
   「０」に置き換える置換手段及び出力する上記音声デー
   タを減衰して出力する減衰手段を含み、圧縮処理の初期
   化動作の間、上記符号化回路に対して「０」を供給する
   と共に、伸長処理の初期化動作の間、上記音声データを
   「０」まで減衰することを特徴とする音声データの圧縮
   ／伸長装置。
4. 【請求項４】 上記デジタルフィルタは、時系列のデー
   タを順次記憶するＲＡＭと、上記ＲＡＭから読み出した
   データに所定のフィルタ係数を乗算する乗算器と、上記
   乗算器の演算結果を累加算する累加算器と、分離処理の
   ときに上記累加算器の演算結果を選択し、合成処理のと
   きに第１及び第２の帯域データを選択する第１のセレク
   タと、上記セレクタの選択データを交互に取り込む第１
   及び第２のレジスタと、上記第１及び第２のレジスタか
   ら取り出される２つのデータを加算または減算する加減
   算器と、分離処理のときに上記加減算器の演算結果を選
   択し、合成処理のときに音声データを選択して上記ＲＡ
   Ｍに供給する第２のセレクタと、を含み、上記音声デー
   タに上記乗算器で所定のアッテネート係数を乗算して上
   記ＲＡＭに記憶し、上記加減算器の演算結果を上記音声
   データに対する帯域データとして出力すると共に、上記
   累加算器の演算結果に上記乗算器で所定のアッテネート
   係数を乗算し、上記第１及び第２の帯域データに対する
   音声データとして出力することを特徴とする請求項３に
   記載の音声データの圧縮／伸長装置。