JP3349421B2 - 音声データの圧縮／伸長装置及びデジタルフィルタ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、音声の録音時に音
声データを圧縮処理すると共に、音声の再生時に圧縮デ
ータを伸長処理する音声データの圧縮／伸長装置、及
び、この圧縮／伸長装置に用いるデジタルフィルタに関
する。

【０００２】

【従来の技術】ＦＩＲ型(Finite Impulse Response)の
デジタルフィルタは、式(1)に示すように、入力データ
Ｘ(n)とインパルス応答との畳み込みによって出力デー
タＹ(n)を得るように構成される。

【０００３】

【数１】

【０００４】ここで、ｈ(k)はフィルタ係数、Ｎはタッ
プ数である。そこで、式(1)をＺ変換すると、

【０００５】

【数２】

【０００６】が得られ、この式(2)より、

【０００７】

【数３】

【０００８】となり、周波数応答がわかる。そして、ω
＝２πｋ／Ｎとすると、式(3)は、

【０００９】

【数４】

【００１０】となる。この式(4)は、離散的フーリエ変
換(ＤＦＴ:Discrete Fourier Transform)の式とみなす
ことができる。従って、フィルタ係数ｈ(k)は、式(4)に
よって与えられる周波数特性を逆変換(ＩＤＦＴ:Invers
e Discrete Fourier Transform)することにより求めら
れる。図９は、標準的なＦＩＲ型のデジタルフィルタの
構成を示す回路図である。

【００１１】複数の遅延素子１は、例えばシフトレジス
タにより構成され、互いに直列に接続されて入力データ
Ｘ(n)をそれぞれ一定の期間Ｔだけ遅延する。複数の乗
算器２は、入力データＸ(n)の入力側及び各遅延素子１
の出力側にそれぞれ接続され、入力データＸ(n)及び各
遅延素子１の出力に固有のフィルタ係数ｈ(k)をそれぞ
れ乗算する。これにより、入力データＸ(n)に対してイ
ンパルス応答の畳み込み処理が行われる。

【００１２】総和加算器３は、各乗算器２の出力、即
ち、所定のフィルタ係数ｈ(k)が乗算された入力データ
Ｘ(n)及び各遅延素子１の出力の総和をとり、出力デー
タＹ(n)として出力する。従って、入力データＸ(n)に対
して、上述の式(1)に従う演算が実行されたことにな
る。このようなデジタルフィルタは、タップ数Ｎに応じ
て遅延素子１及び乗算器２が配列されるため、タップ数
Ｎの増加に伴って回路規模が大きくなるという問題を有
している。そこで、時系列の入力データを一旦メモリに
記憶し、そのメモリから読み出した入力データにフィル
タ係数を順次乗算しながら、その乗算結果を累加算する
ようにしたストアードプログラム方式のデジタルフィル
タが提案されている。

【００１３】図１０は、ストアードプログラム方式のデ
ジタルフィルタの構成を示すブロック図である。ＲＡＭ
１１は、時系列で入力される入力データＸ(n)を順次記
憶し、ＲＯＭ１２は、予め複数のフィルタ係数ｈ(k)を
記憶する。また、ＲＡＭ１１は、記憶した入力データＸ
(n)を１ステップ毎に読み出して出力し、ＲＯＭ１２
は、１ステップごとに増加するｋの値に対応して特定の
フィルタ係数ｈ(k)を読み出して出力する。なお、この
ｋは、式(1)に示したｋに一致するものである。そし
て、乗算器１３は、ＲＡＭ１１から読み出された入力デ
ータＸ(n-k)にＲＯＭ１２から読み出されたフィルタ係
数ｈ(k)を乗算する。

【００１４】累加算器１４は、加算器１５及びレジスタ
１６からなり、乗算器１３の乗算結果を累加算する。即
ち、加算器１５により乗算器１３の出力とレジスタ１６
の出力とが加算され、その加算結果が再びレジスタ１６
に格納されることにより、乗算器１３の乗算結果が順次
加算される。出力レジスタ１７は、累加算器１４から出
力される累加算結果を取り込み、出力データＹ(n)とし
て出力する。

【００１５】このＦＩＲ型デジタルフィルタでは、ＲＡ
Ｍ１１及びＲＯＭ１２からそれぞれ入力データＸ(n)及
びフィルタ係数ｈ(k)を順次読み出して積和演算を繰り
返すことにより、式(1)に従う演算を実行して出力デー
タＹ(n)を得ている。このため、タップ数Ｎが大きくな
ったとしても、回路規模が大きくなることはない。とこ
ろで、第１のフィルタ係数ｈ1(n)を有するデジタルフィ
ルタに対し、

【００１６】

【数５】

【００１７】により与えられる第２のフィルタ係数ｈ2
(n)を有するデジタルフィルタは、その周波数応答性か
らミラーフィルタと称される。このようなミラーフィル
タにおけるＺ変換の関係は、

【００１８】

【数６】

【００１９】である。ここで、周波数応答性を考える
と、

【００２０】

【数７】

【００２１】であることから、式(6)は、

【００２２】

【数８】

【００２３】となる。これにより、ミラーフィルタの周
波数応答性が、π／２で対称となることがわかる。ここ
で、π／２がサンプリング周期の１／４であることか
ら、このミラーフィルタは、ＱＭＦ(Quadrature Mirror
Filter)と称される。このようなＱＭＦは、アイイーイ
ーイー・トランザクションズ・オン・アコースティック
ス・スピーチ・アンド・シグナル・プロセッシング，エ
イエスエスピー３２巻３号，１９８４年６月，(IEEE Tr
ans. Acoust., Speech, Signal Process.,Vol.ASSP-32,
No.3,June1984)第５２２頁〜第５３１頁に詳述されてい
る。

【００２４】上述のＱＭＦにより、周波数成分の帯域分
離が行われる分離フィルタにおいては、式(9)及び式(1
0)に示すように、入力データＸ(n)とインパルス応答と
の畳み込み処理と、それらの加算または減算処理によ
り、入力データＸ(n)の帯域データである２つの出力デ
ータＹa(n)、Ｙb(n)を得るように構成される。

【００２５】

【数９】

【００２６】

【数１０】

【００２７】図１１は、式(9)及び式(10)に従う帯域分
離処理が行われる分離フィルタの構成を示すブロック図
である。複数の遅延素子２１は、直列に接続され、入力
データＸ(n)をそれぞれ一定期間Ｔだけ遅延する。複数
の第１の乗算器２２は、入力データＸ(n)の入力側及び
偶数段の遅延素子２１の出力側に接続され、入力データ
Ｘ(n)及び各遅延素子２１の出力にそれぞれフィルタ係
数ｈ(2k)を乗算する。また、複数の第２の乗算器２４
は、奇数段の遅延素子２１の出力側に接続され、各遅延
素子２１の出力にそれぞれフィルタ係数ｈ(2k+1)を乗算
する。これにより、入力データＸ(n)に対するインパル
ス応答の畳み込み処理が行われる。

【００２８】第１の総和加算器２４は、第１の乗算器２
２の各出力を全て加算し、中間データＡnを出力する。
一方、第２の総和加算器２５は、第２の乗算器２３の各
出力を全て加算し、中間データＢnを出力する。減算器
２６は、第１の総和加算器２４から入力される中間デー
タＡnから、第２の総和加算器２５から入力される中間
データＢnを減算し、第１の出力データＹa(n)として出
力する。また、加算器２７は、第１の総和加算器２４か
ら入力される中間データＡnと、第２の総和加算器２５
から入力される中間データＢnとを加算し、第２の出力
データＹb(n)として出力する。このようにして式(9)及
び式(10)に従う演算処理が達成される。

【００２９】一方、上述のＱＭＦにより、周波数成分の
帯域合成が行われる合成フィルタにおいては、式(11)及
び式(12)に示すように、第１の入力データＸa(n)及び第
２の入力データＸb(n)の加算値または減算値に対するイ
ンパルス応答の畳み込み処理により、入力データＸa
(n)、Ｘb(n)の合成データである出力データＹ(n)を得る
ように構成される。

【００３０】

【数１１】

【００３１】

【数１２】

【００３２】図１２は、式(11)及び式(12)に従う帯域合
成処理が行われる合成フィルタの構成を示すブロック図
である。減算器３１は、第１の入力データＸa(n)から第
２の入力データＸb(n)を減算し、加算器３２は、第１の
入力データＸa(n)と第２の入力データＸb(n)とを加算す
る。切り換えスイッチ３３は、減算器３１の出力と加算
器３２の出力とを交互に切り換えて出力する。

【００３３】複数の遅延素子３４は、直列に接続され、
減算器３１の出力または加算器３２の出力それぞれ一定
期間（Ｔ）だけ遅延する。複数の第１の乗算器３５は、
スイッチ３３の出力及び偶数段の遅延素子３４の出力側
に接続され、スイッチ３３の出力及び各遅延素子３４の
出力にフィルタ係数ｈ(2k)を乗算する。また、複数の第
２の乗算器３６は、奇数段の遅延素子３４の出力側に接
続され、各遅延素子３４の出力にフィルタ係数ｈ(2k+1)
を乗算する。これにより、第１の入力データＸa(n)及び
第２の入力データＸb(n)の減算値および加算値に対する
インパルス応答の畳み込み処理が行われる。

【００３４】第１の総和加算器３７は、第１の乗算器３
５の出力を全て加算し、中間データＡnを出力する。一
方、第２の総和加算器３８は、第２の乗算器２６の出力
を全て加算し、中間データＢnを出力する。そして、切
り換えスイッチ３９は、切り換えスイッチ３３と同期し
て、中間データＡnと中間データＢnとを交互に切り換
え、出力データＹ(n)として出力する。このようにして
式(11)及び式(12)に従う演算処理が達成される。

【００３５】以上のような分離フィルタ及び合成フィル
タを上述のストアードプログラム方式により構成するこ
とは、本出願人により提案された特開平６−２１６７１
５号公報及び特開平７−１３１２９５号公報に開示され
ている。図１３は、録音動作において音声データを圧縮
処理し、再生動作において記録媒体から読み出された圧
縮データを伸長処理する音声データの圧縮／伸長装置の
構成を示すブロック図である。

【００３６】記録動作、即ち、圧縮処理のときには、ア
ッテネータ４１、デジタルフィルタ４２、改良離散コサ
イン変換回路４３及び量子化回路４４が動作し、アッテ
ネータ４１に入力される音声データを圧縮して圧縮デー
タを生成する。アッテネータ４１は、音声信号がＡ／Ｄ
変換された音声データを受け取り、必要に応じて音声デ
ータを減衰する。デジタルフィルタ４２は、例えば図１
１に示すＱＭＦであり、アッテネータ４１を通して入力
される音声データを所定の周波数帯域毎に分離して複数
の帯域データを生成する。改良離散コサイン変換(MDCT:
Modified Discrete Cosine Transform)回路４３は、デ
ジタルフィルタ４２から入力される帯域データに対して
離散コサイン変換を施し、各帯域データに対応する係数
データを生成する。そして、量子化回路４４は、ＭＤＣ
Ｔ回路４３から入力される係数データを所定の量子化テ
ーブルに従って量子化することにより、圧縮データを生
成する。ＭＤＣＴ回路４３及び量子化回路４４における
演算処理は、通常、複数の帯域データに対して時分割で
行われる。

【００３７】再生動作、即ち、伸長処理のときには、逆
量子化回路４５、改良離散コサイン逆変換回路４６、デ
ジタルフィルタ４７及びアッテネータ４８が動作し、所
定の記録媒体から読み出される圧縮データを伸長して音
声データを再生する。逆量子化回路４５は、圧縮処理系
の量子化回路４４と同一の量子化テーブルを参照し、Ｍ
ＤＣＴ回路４３において生成された係数データと対応す
る係数データを生成する。改良離散コサイン逆変換(IMD
CT: Inverse Modified Discrete Cosine Transform)回
路４６は、ＭＤＣＴ回路４３とは逆の変換処理を施し、
デジタルフィルタ４２において生成された帯域データと
対応する帯域データを生成する。デジタルフィルタ４２
は、例えば図１２に示すＱＭＦであり、ＩＭＤＣＴ回路
４６から入力される周波数帯域別の帯域データを合成し
て音声データを生成する。そして、アッテネータ４８
は、デジタルフィルタ４７から入力される音声データを
必要に応じて減衰し、Ｄ／Ａ変換器やアンプをを含む次
段の回路に供給する。逆量子化回路４５及びＩＭＤＣＴ
回路４６における演算処理は、ＭＤＣＴ回路４３及び量
子化回路４４と同様に、複数の帯域データに対して時分
割で行われる。これにより、デジタルフィルタ４７に
は、複数の帯域データが時分割で入力されることにな
る。

【００３８】

【発明が解決しようとする課題】音声の録音及び再生が
可能なＭＤ(Mini Disc)プレーヤ等のデジタルオーディ
オ機器においては、図１３に示すように、アッテネータ
４１から量子化回路４４までの圧縮系の回路と、逆量子
化回路４５からアッテネータ４８までの伸長系の回路と
が並列に設けられる。デジタルデータを取り扱うアッテ
ネータ４１、４８やデジタルフィルタ４２、４７におい
ては、通常、乗算器が用いられるため、データのビット
数が大きくなると、回路規模が増大するという問題が生
じる。このような回路規模の増大は、回路の消費電力を
大きくすると共に、コストを上昇させる。

【００３９】そこで本発明は、音声データの録音及び再
生を可能にする音声データの圧縮／伸長回路の回路規模
を小さくすることを目的とする。

【００４０】

【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、音声データを所定の周波数帯域毎に分離し、各帯域
毎に符号化処理を施して圧縮データを生成すると共に、
記録媒体から読み出される周波数帯域別の複数の圧縮デ
ータにそれぞれ復号化処理を施し、互いに合成して音声
データを生成する音声データの圧縮／伸長装置であっ
て、上記音声データを複数の周波数帯域に分離して複数
の帯域データを生成すると共に、複数の帯域データを合
成して上記音声データを生成するデジタルフィルタと、
上記音声データの入出力側と上記デジタルフィルタとの
間に接続され、上記デジタルフィルタに入力される上記
音声データあるいは上記デジタルフィルタから出力され
る上記音声データを減衰するアッテネータと、上記圧縮
データの入出力側と上記デジタルフィルタとの間に接続
され、上記デジタルフィルタで生成される上記帯域デー
タを時系列で符号化して圧縮データを生成する符号化回
路と、上記圧縮データの入出力側と上記デジタルフィル
タとの間に接続され、記録媒体から読み出される上記圧
縮データを復号化して上記帯域データを生成する復号化
回路と、を備えたことにある。

【００４１】本発明の音声データの圧縮／伸長回路によ
れば、音声データの分離処理と帯域データの合成処理と
を切り替えてデジタルフィルタを動作させるようにした
ことで、デジタルフィルタに入出力される音声データを
減衰させるアッテネータを１つにすることができる。さ
らに、本発明の特徴とするところは、音声データを分離
して複数の帯域データを生成すると共に、複数の帯域デ
ータを合成して音声データ生成するデジタルフィルタで
あって、時系列のデータを順次記憶するＲＡＭと、上記
ＲＡＭから読み出したデータに所定のフィルタ係数を乗
算する乗算器と、上記乗算器の演算結果を累加算する累
加算器と、分離処理のときに上記累加算器の演算結果を
選択し、合成処理のときに第１及び第２の帯域データを
選択する第１のセレクタと、上記セレクタの選択データ
を交互に取り込む第１及び第２のレジスタと、上記第１
及び第２のレジスタから取り出される２つのデータを加
算または減算する加減算器と、分離処理のときに上記加
減算器の演算結果を選択し、合成処理のときに音声デー
タを選択して上記ＲＡＭに供給する第２のセレクタと、
を含み、上記音声データに上記乗算器で所定のアッテネ
ート係数を乗算して上記ＲＡＭに記憶し、上記加減算器
の演算結果を上記音声データに対する帯域データとして
出力すると共に、上記累加算器の演算結果に上記乗算器
で所定のアッテネート係数を乗算し、上記第１及び第２
の帯域データに対する音声データとして出力することに
ある。

【００４２】本発明のデジタルフィルタによれば、セレ
クタの切り替えにより乗算器及び累加算器の処理と加減
算器の処理とを入れ替えるようにしたことで、音声デー
タの分離処理と帯域データの合成処理とが切り替えられ
る。このとき、フィルタ係数を乗算する乗算器を用いて
音声データにアッテネート係数を乗算することにより、
１つの乗算器により、デジタルフィルタとアッテネータ
とを実現することができる。

【００４３】

【発明の実施の形態】図１は、本発明の音声データの圧
縮／伸長装置に関する第１の実施形態を示すブロック図
である。ＭＤＣＴ回路５３、量子化回路５４、逆量子化
回路５５及びＩＭＤＣＴ回路５６は、それぞれ、図１３
に示すＭＤＣＴ回路４３、量子化回路４４、逆量子化回
路４５及びＩＭＤＣＴ回路４６と同一である。即ち、デ
ジタルフィルタ５２で生成される帯域データからＭＤＣ
Ｔ回路４３及び量子化回路４４によって圧縮データを生
成し、圧縮データから逆量子化回路４５及びＩＭＤＣＴ
回路４６によってデジタルフィルタ５２に入力する帯域
データを生成するように構成している。

【００４４】本発明の特徴とするところは、デジタルフ
ィルタ５２において、音声データの圧縮処理と帯域デー
タの分離処理とを切り替えて行うようにすると共に、こ
のデジタルフィルタ５２に双方向にデータの入出力が可
能なアッテネータ５１を接続したことにある。アッテネ
ータ５１は、入力端子と出力端子とを切り替えること
で、データの入出力が双方向で可能なように構成され、
音声データの入出力とデジタルフィルタとの間に接続さ
れる。これにより、アッテネータ５１は、音声データを
減衰させてデジタルフィルタ５２に供給すると共に、デ
ジタルフィルタ５２から出力される音声データを減衰さ
せて次段の回路へ供給する。

【００４５】デジタルフィルタ５２は、乗算器、累加算
器及び加減算器を含み、これらの演算器の間を接続する
セレクタの切り替え動作により、音声データに対する分
離処理と帯域データに対する合成処理とを可能にしてい
る。即ち、分離処理の場合、音声データに対して最初に
乗算処理を施し、その乗算値を累加算した後、２種類の
累加算値に加減算処理を施して帯域データを生成するよ
うに構成される。そして、合成処理の場合、複数の帯域
データに対して最初に加減算処理を施した後、その加減
算値に乗算処理を施し、さらに、その乗算値を累加算し
て音声データを生成するように構成される。

【００４６】このデジタルフィルタ５２は、図１３に示
すデジタルフィルタ４２、４７と比較すると、演算処理
の順序を変えるセレクタが追加されており、単一のデジ
タルフィルタとしては回路規模が大きくなっている。し
かしながら、デジタルフィルタ５２は、音声データに対
する圧縮処理と帯域データに対する伸長処理とで同一の
演算器を用いて２つのデジタルフィルタ４２、４７に相
当する機能を達成しており、実質的な回路規模は縮小さ
れている。

【００４７】以上の音声データの圧縮／伸長装置におい
ては、アッテネータ５１及びデジタルフィルタ５２がそ
れぞれ１つであり、図１３に示す装置と比較して、回路
規模が縮小されている。通常の圧縮／伸長装置では、圧
縮処理と伸長処理とを同時に行うことはなく、アッテネ
ータ５１及びデジタルフィルタ５２を時分割で動作させ
れば十分に対応可能である。

【００４８】図２は、図１に示すデジタルフィルタ５２
の構成を示すブロック図であり、図３及び図４は、その
動作を説明するタイミング図である。ＲＡＭ６１は、後
述する第２のセレクタ７４に接続され、第２のセレクタ
７４から入力される時系列のデータを所定の期間記憶
し、演算処理の各ステップ毎に順次読み出して出力す
る。ＲＯＭ６２は、予め複数のフィルタ係数ｈ(k)を記
憶し、１ステップごとに増加するｋの値に対応して所定
のフィルタ係数ｈ(k)を読み出して繰り返し出力する。
このｋは、上述の式(9)〜式(12)に示したｋに一致する
ものである。乗算器６３は、ＲＡＭ６１及びＲＯＭ６２
に接続され、ＲＡＭ６１から読み出されたデータにＲＯ
Ｍ６２から読み出されたフィルタ係数ｈ(k)を乗算す
る。累加算器６４は、加算器６５及びレジスタ６６から
なり、乗算器６３に接続されて乗算器６３の乗算結果を
タップ数に従って累加算する。即ち、レジスタ６６から
読み出したデータと乗算器６３から入力される乗算デー
タとを加算器６５で加算し、その加算データを再びレジ
スタ６６に格納することにより、乗算器６３の乗算結果
を累加算する。

【００４９】第１のセレクタ６７は、累加算器６４及び
デコード入力に接続され、累加算器６４から入力される
累加算データまたは時系列の帯域データＸa(n)、Ｘb(n)
の一方を選択して出力する。ここで、デコード入力から
は、２種類の帯域データＸa(n)、Ｘb(n)が時分割で１デ
ータずつ交互に入力される。第１のレジスタ６８及び第
２のレジスタ６９は、第１のセレクタ６７に接続され、
第１のセレクタ６７から連続して入力される累加算デー
タあるいは帯域データＸa(n)、Ｘb(n)を交互に取り込ん
で格納し、それぞれ所定のタイミングで出力する。例え
ば、第１のセレクタ６７から奇数番目に出力されるデー
タＡ(n)を第１のレジスタ６８に格納し、偶数番目に出
力されるデータＢ(n)を第２のレジスタ６９に格納する
ように構成される。加減算器７０は、第１のレジスタ６
８及び第２のレジスタ６９に接続され、各レジスタ６
８、６９から読み出されるデータＡ(n)、Ｂ(n)を減算あ
るいは加算する。第２のセレクタ７４は、加減算器７０
及びエンコード入力に接続され、加減算器７０から入力
される加減算データまたは時系列の音声データＸ(n)の
一方を選択して出力する。

【００５０】第１の出力レジスタ７１は、加減算器７０
に接続され、各演算処理毎に加減算器７０から入力され
る加減算データを格納し、帯域データＹa(n)、Ｙb(n)と
して出力する。例えば、減算演算及び加算演算を交互に
繰り返す加減算器７０に対応し、減算データを第１の帯
域データＹa(n)として出力し、加算データを第２の帯域
データＹb(n)として出力する。この第１の出力レジスタ
７１の出力がエンコード出力となる。第２の出力レジス
タ７２は、累加算器６４に接続され、所定の演算処理を
完了して累加算器６４から入力される累加算データを格
納し、音声データＹ(n)として出力する。この第２の出
力レジスタ７２の出力がデコード出力となる。

【００５１】以上のデジタルフィルタは、第１のセレク
タ６７が累加算器６４の累加算データを選択し、第２の
セレクタ７４が音声データＸ(n)を選択したときに分離
フィルタとして働き、音声データＸ(n)に対する帯域デ
ータＹa(n)、Ｙb(n)を第１の出力レジスタ７１から出力
する。そして、第１のセレクタ６７が帯域データＸa
(n)、Ｘa(n)を選択し、第２のセレクタ７４が加減算器
７０の加減算データを選択したときに合成フィルタとし
て働き、帯域データＸa(n)、Ｘa(n)に対する合成データ
Ｙ(n)を第２の出力レジスタ７２から出力する。

【００５２】図２に示すデジタルフィルタが、タップ数
Ｎを「４」とした分離フィルタとして働く場合の動作を
図３に示す。この図では、ｎ＝４のときを示している。
この動作の際、第１のセレクタ６７は累加算器６４の累
加算データを選択し、第２のセレクタ７４は音声データ
Ｘ(n)を選択している。タップ数Ｎ＝４として式(9)及び
式(10)を計算すると、式(9)について、

【００５３】

【数１３】

【００５４】となり、式(10)について、

【００５５】

【数１４】

【００５６】となる。音声データＸ(8)は、第２のセレ
クタ７４を通してＲＡＭ６１に書き込まれる。図３で
は、音声データＸ(0)〜Ｘ(7)の書き込みについて図示を
省略してあるが、音声データＸ(0)〜Ｘ(7)は、音声デー
タＸ(8)よりも先に入力されており、それぞれＲＡＭ６
１に記憶されている。

【００５７】まず、ＲＡＭ６１から音声データＸ(8)が
読み出され、これに対応してＲＯＭ６２からフィルタ係
数ｈ(0)が読み出されると、これらが乗算器６３によっ
て乗算され、その乗算データが累加算器６４に供給され
る。このとき、累加算器６４のデータはクリアされてお
り、音声データＸ(8)とフィルタ係数ｈ(0)との乗算値
が、 Ａ1＝ｈ(0)・Ｘ(8) なるデータとしてそのままレジスタ６６に格納される。
続いて、ＲＡＭ６１から音声データＸ(6)、Ｘ(4)、Ｘ
(2)が順に読み出されると共に、ＲＯＭ６２からフィル
タ係数ｈ(2)、ｈ(4)、ｈ(6)が順に読み出され、それぞ
れ乗算器６３により乗算され、各乗算データが順次累加
算器６４に供給される。累加算器６４では、入力される
乗算データが累加算され、 Ａ2＝ｈ(2)・Ｘ(6)＋Ａ1 Ａ3＝ｈ(4)・Ｘ(4)＋Ａ2 Ａ4＝ｈ(6)・Ｘ(2)＋Ａ3 なるデータがレジスタ６６に順次格納される。そして、
最終的に格納された、 Ａ4＝ｈ(0)・Ｘ(8)＋ｈ(2)・Ｘ(6)＋ｈ(4)・Ｘ(4)＋ｈ
(6)・Ｘ(2) なるデータが、第１のセレクタ６７を通して第１のレジ
スタ６８に格納される。

【００５８】続いて、ＲＡＭ６１から音声データＸ(7)
が読み出され、これに対応してＲＯＭ６２からフィルタ
係数ｈ(1)が読み出されると、これらが乗算器６３によ
って乗算され、その乗算データが累加算器６４に供給さ
れる。このとき、累加算器６４のレジスタ６６はクリア
されており、音声データＸ(7)とフィルタ係数ｈ(1)との
乗算値が、 Ｂ1＝ｈ(1)・Ｘ(7) なるデータとしてそのままレジスタ６６に格納される。
続いて、ＲＡＭ６１から音声データＸ(5)、Ｘ(3)、Ｘ
(1)が順に読み出されると共に、ＲＯＭ６２からフィル
タ係数ｈ(3)、ｈ(5)、ｈ(7)が順に読み出され、それぞ
れの乗算データが累加算器６４に順次供給される。従っ
て、 Ｂ2＝ｈ(3)・Ｘ(5)＋Ｂ1 Ｂ3＝ｈ(5)・Ｘ(3)＋Ｂ2 Ｂ4＝ｈ(7)・Ｘ(1)＋Ｂ3 なるデータがレジスタ６６に順次格納される。そして、
最終的に格納された、 Ｂ4＝ｈ(1)・Ｘ(7)＋ｈ(3)・Ｘ(5)＋ｈ(5)・Ｘ(3)＋ｈ
(7)・Ｘ(1) なるデータが、第１のセレクタ６７を通して第２のレジ
スタ６９に格納される。

【００５９】そして、第１のレジスタ６８及び第２のレ
ジスタ６９からデータＡ4、Ｂ4がそれぞれ加減算器７０
に入力され、データＡ4とデータＢ4とが加算され、さら
に、データＡ4からデータＢ4が減算される。この加減算
器７０の加算データ、即ち、 Ａ4＋Ｂ4＝ｈ(6)・Ｘ(2)＋ｈ(4)・Ｘ(4)＋ｈ(2)・Ｘ(6)
＋ｈ(0)・Ｘ(8)＋ｈ(7)・Ｘ(1)＋ｈ(5)・Ｘ(3)＋ｈ(3)
・Ｘ(5)＋ｈ(1)・Ｘ(7) は、第１の帯域データＹb(4)として第１の出力レジスタ
７１に格納される。また、減算データ、即ち、 Ａ4−Ｂ4＝ｈ(6)・Ｘ(2)＋ｈ(4)・Ｘ(4)＋ｈ(2)・Ｘ(6)
＋ｈ(0)・Ｘ(8)−ｈ(7)・Ｘ(1)−ｈ(5)・Ｘ(3)−ｈ(3)
・Ｘ(5)−ｈ(1)・Ｘ(7) は、第２の帯域データＹa(4)として第１の出力レジスタ
７１に格納される。この結果、式(13)及び式(14)で表さ
れる演算処理が成されたことになる。

【００６０】図１に示すデジタルフィルタが、タップ数
Ｎを「４」とした合成フィルタとして働く場合の動作を
図４に示す。この図では、ｎ＝４のときを示している。
この動作の際、第１のセレクタ６７が帯域データＸa
(n)、Ｘa(n)を選択し、第２のセレクタ７４が加減算器
５０の加減算データを選択している。タップ数Ｎ＝４と
して式(11)および式(12)を計算すると、式(11)につい
て、

【００６１】

【数１５】

【００６２】となり、式(12)について、

【００６３】

【数１６】

【００６４】となる。時分割で交互に入力される２種類
の帯域データＸa(4)、Ｘb(4)は、第１のセレクタ６７を
通してぞれぞれ第１のレジスタ６８及び第２のレジスタ
６９に格納される。そして、第１のレジスタ６８に格納
された帯域データＸa(4)から第２のレジスタ６９に格納
された帯域データＸb(4)が、加減算器７０によって減算
され、その減算データ｛Ｘa(4)−Ｘb(4)｝が第２のセレ
クタ７４を通してＲＡＭ６１に書き込まれる。図４で
は、帯域データＸa(1)〜Ｘa(3)、Ｘb(1)〜Ｘb(3)の減算
処理について図示を省略してあるが、帯域データＸa(1)
〜Ｘa(3)、Ｘb(1)〜Ｘb(3)は、帯域データＸa(4)、Ｘb
(4)等と同様に、第１のレジスタ６８及び第２のレジス
タ６９にそれぞれ格納された後、加減算器７０によって
それぞれ減算され、減算データ｛Ｘa(1)−Ｘb(1)｝〜
｛Ｘa(3)−Ｘb(3)｝としてＲＡＭ６１に記憶されてい
る。

【００６５】まず、ＲＡＭ６１から減算データ｛Ｘa(4)
−Ｘb(4)｝が読み出され、これに対応してＲＯＭ６２か
らフィルタ係数ｈ(0)が読み出されると、乗算器６３で
これらが乗算され、乗算データが累加算器６４に供給さ
れる。このとき、累加算器６４のレジスタ６６はクリア
されており、減算データ｛Ｘa(4)−Ｘb(4)｝とフィルタ
係数ｈ(0)との乗算値が、 Ａ1＝ｈ(0)・｛Ｘa(4)−Ｘb(4)｝ なるデータとしてそのままレジスタ６６に格納される。
続いて、ＲＡＭ６１から減算データ｛Ｘa(3)−Ｘb
(3)｝、｛Ｘa(2)−Ｘb(2)｝、｛Ｘa(1)−Ｘb(1)｝が順
に読み出されると共に、ＲＯＭ６２からフィルタ係数ｈ
(2)、ｈ(4)、ｈ(6)が順に読み出されると、それぞれが
乗算器６３で乗算され、その乗算データが順次累加算器
６４に供給される。累加算器６４では、入力される乗算
データが累加算され、 Ａ2＝ｈ(2)・｛Ｘa(3)−Ｘb(3)｝＋Ａ1 Ａ3＝ｈ(4)・｛Ｘa(2)−Ｘb(2)｝＋Ａ2 Ａ4＝ｈ(6)・｛Ｘa(1)−Ｘb(1)｝＋Ａ3 なるデータがレジスタ６６に順次格納される。そして、
最終的に格納された、 Ａ4＝ｈ(0)・｛Ｘa(4)−Ｘb(4)｝＋ｈ(2)・｛Ｘa(3)−
Ｘb(3)｝＋ｈ(4)・｛Ｘa(2)−Ｘb(2)｝＋ｈ(6)・｛Ｘa
(1)−Ｘb(1)｝ なるデータが、出力データＹ(8)として第２の出力レジ
スタ７２に格納される。

【００６６】続いて、第１のレジスタ６８に格納された
帯域データＸa(4)と第２のレジスタ６９に格納された帯
域データＸb(4)とが加減算器７０で加算され、その加算
データ｛Ｘa(4)＋Ｘb(4)｝が、第２のセレクタ７４を通
してＲＡＭ６１に書き込まれる。図４では、帯域データ
Ｘa(1)〜Ｘa(3)、Ｘb(1)〜Ｘb(3)に関する加算処理につ
いて図示を省略してあるが、帯域データＸa(1)〜Ｘa
(3)、Ｘb(1)〜Ｘb(3)は、帯域データＸa(4)、Ｘb(4)等
と同様に、第１のレジスタ６８及び第２のレジスタ６９
にそれぞれ格納された後、加減算器７０により加算さ
れ、加算データ｛Ｘa(1)＋Ｘb(1)｝〜｛Ｘa(3)＋Ｘb
(3)｝としてＲＡＭ６１に記憶されている。

【００６７】ＲＡＭ６１から加算データ｛Ｘa(4)＋Ｘb
(4)｝が読み出され、これに対応してＲＯＭ６２からフ
ィルタ係数ｈ(1)が読み出されると、乗算器６３でこれ
らが乗算され、その乗算データが累加算器６４に供給さ
れる。このとき、累加算器６４のデータはクリアされて
おり、加算データ｛Ｘa(4)＋Ｘb(4)｝とフィルタ係数ｈ
(1)との乗算データが、 Ｂ1＝ｈ(1)・｛Ｘa(4)＋Ｘb(4)｝ なるデータとしてそのままレジスタ６６に格納される。
続いて、ＲＡＭ６１から加算データ｛Ｘa(3)＋Ｘb
(3)｝、｛Ｘa(2)＋Ｘb(2)｝、｛Ｘa(1)＋Ｘb(1)｝が順
に読み出されると共に、ＲＯＭ６２からフィルタ係数ｈ
(3)、ｈ(5)、ｈ(7)が順に読み出され、それぞれの乗算
データが順次累加算器６４に供給される。従って、 Ｂ2＝ｈ(3)・｛Ｘa(3)＋Ｘb(3)｝＋Ｂ1 Ｂ3＝ｈ(5)・｛Ｘa(2)＋Ｘb(2)｝＋Ｂ2 Ｂ4＝ｈ(7)・｛Ｘa(1)＋Ｘb(1)｝＋Ｂ3 なるデータがレジスタ６６に順次格納される。最終的に
格納された、 Ｂ4＝ｈ(1)・｛Ｘa(4)＋Ｘb(4)｝＋ｈ(3)・｛Ｘa(3)＋
Ｘb(3)｝＋ｈ(5)・｛Ｘa(2)＋Ｘb(2)｝＋ｈ(7)・｛Ｘa
(1)＋Ｘb(1)｝ なるデータが音声データＹ(9)として第２の出力レジス
タ７２に格納される。この結果、式(15)及び式(16)で表
される演算処理が成されたことになる。

【００６８】図５は、本発明の音声データの圧縮／伸長
装置に関する第２の実施形態を示すブロック図である。
この図において、ＭＤＣＴ回路５３、量子化回路５４、
逆量子化回路５５及びＩＭＤＣＴ回路５６は、図１と同
一のものであり、説明は省略する。この第２の実施形態
は、デジタルフィルタ５７がアッテネート機能を内蔵し
ている点が第１の実施形態と異なる。即ち、音声データ
に対する分離処理及び帯域データに対する合成処理を行
うための演算回路の一部（詳しくは乗算器）を音声デー
タの減衰処理にも用いるようにすることで、第１の実施
形態以上に回路規模を縮小することが可能になる。

【００６９】デジタルフィルタ５７は、図１に示すデジ
タルフィルタ５２と同様に、乗算器、累加算器及び加減
算器により音声データに対する分離処理と帯域データに
対する合成処理と行うと共に、乗算器により音声データ
にアッテネート係数を乗算して音声データを減衰するよ
うにしている。即ち、分離処理及び合成処理のために設
けられる乗算器、累加算器及び加減算器の内、乗算器に
よって音声データの減衰処理を行うようにすることで、
新たな演算回路を追加することなくデジタルフィルタに
アッテネート機能を追加することができる。

【００７０】このデジタルフィルタ５７は、図１に示す
デジタルフィルタ５２と比較すると、乗算器をアッテネ
ータとして動作させるためのセレクタが追加されてお
り、単一のデジタルフィルタとしては回路規模が大きく
なっている。しかしながら、デジタルフィルタ５７は、
音声データに対する圧縮処理及び帯域データに対する伸
長処理に加えて、音声データに対する減衰処理を可能に
しており、装置全体として回路規模は縮小されている。

【００７１】図６は、図５に示すデジタルフィルタ５７
の構成を示すブロック図であり、図７及び図８は、その
動作を説明するタイミング図である。ＲＡＭ８１は、後
述する第２のセレクタ９４に接続され、第２のセレクタ
９３から入力される時系列のデータを所定の期間記憶
し、演算処理の各ステップ毎に順次読み出して出力す
る。ＲＯＭ８２は、予め複数のフィルタ係数ｈ(k)を記
憶し、１ステップごとに増加するｋの値に対応して所定
のフィルタ係数ｈ(k)を読み出して繰り返し出力する。
このｋは、上述の式(9)〜式(10)に示したｋに一致する
ものである。

【００７２】第３のセレクタ８３は、エンコード入力と
ＲＡＭ８１とに接続され、時系列の音声データＸ(n)ま
たはＲＡＭ８１から読み出されるデータの何れか一方を
選択して出力する。第４のセレクタ８４は、アッテネー
ト入力とＲＯＭ８２とに接続され、アッテネート係数ｇ
(m)またはＲＯＭ８２から読み出されるフィルタ係数ｈ
(k)の何れか一方を選択して出力する。第５のセレクタ
８５は、第３のセレクタ８３及び累加算器８７に接続さ
れ、第３のセレクタ８３の選択データまたは累加算器８
７の累加算データの何れか一方を選択して出力する。こ
れら第３〜第５のセレクタ８３〜８５は、それぞれ共通
の選択制御信号ＳＣ１、ＳＣ２に応答して選択制御され
る。

【００７３】乗算器８６は、第５のセレクタ８５及び第
４のセレクタ８４に接続され、第５のセレクタ８５の選
択データと、第４のセレクタ８４の選択データとを乗算
する。ここで、第３のセレクタ８３が音声データＸ(n)
を選択するときには第４のセレクタ８４がアッテネート
係数ｇ(m)を選択し、第３のセレクタ８３がＲＡＭ８１
からのデータを選択するときには第４のセレクタ８４が
フィルタ係数ｈ(k)を選択するようして動作する。ま
た、第５のセレクタ８５が累加算データを選択するとき
には第４のセレクタ８４がアッテネート係数ｇ(m)を選
択し、第５のセレクタ８５が第３のセレクタ８３の選択
データを選択するときには第４のセレクタ８４が第３の
セレクタ８３の選択動作に従うようして動作する。これ
により、乗算器８７は、ＲＡＭ８１から読み出されたデ
ータとフィルタ係数ｈ(k)との乗算を行い、その乗算デ
ータを累加算器８７に供給する。また、乗算器８７は、
エンコード入力から入力される音声データＸ(n)とアッ
テネート係数ｇ(m)と乗算して減衰音声データｘ(n)を生
成し、累加算器８７から生成される音声データＹ(n)と
アッテネート係数ｇ(m)とを乗算して減衰音声データｙ
(n)を生成する。

【００７４】累加算器８６は、加算器８８及びレジスタ
８９からなり、乗算器８５から入力される乗算データを
タップ数に従って累加算する。この累加算器８７は、図
１の累加算器６４と同一である。第１のセレクタ９０
は、累加算器８７及びデコード入力に接続され、累加算
器８７から入力される累加算データまたは時系列の帯域
データＸa(n)、Ｘb(n)の一方を選択して出力する。第１
のレジスタ９１及び第２のレジスタ９２は、第１のセレ
クタ９０に接続され、第１のセレクタ６７から連続して
入力される累加算データあるいは帯域データＸa(n)、Ｘ
b(n)を交互に取り込んで格納し、それぞれ所定のタイミ
ングで出力する。例えば、第１のセレクタ６７から奇数
番目に出力されるデータＡ(n)を第１のレジスタ６８に
格納し、偶数番目に出力されるデータＢ(n)を第２のレ
ジスタ６９に格納する。加減算器９３は、第１のレジス
タ９１及び第２のレジスタ９２に接続され、各レジスタ
９１、９２から読み出される中間データＡ(n)、Ｂ(n)を
減算あるいは加算する。第２のセレクタ９４は、加減算
器９３及び乗算器８６に接続され、加減算器９３から入
力される加減算データまたは乗算器８６から入力される
乗算データの一方を選択して出力する。

【００７５】第１の出力レジスタ９５は、加減算器９３
に接続され、所定の演算処理が完了する毎に加減算器９
３から入力される加減算データを格納し、帯域データＹ
a(n)、Ｙb(n)として出力する。例えば、減算演算及び加
算演算を交互に繰り返す加減算器９３に対応し、減算デ
ータを第１の帯域データＹa(n)として出力し、加算デー
タを第２の帯域データＹb(n)として出力する。この第１
の出力レジスタ９５の出力がエンコード出力となる。第
２の出力レジスタ９６は、乗算器８６に接続され、所定
の演算処理が完了する毎に乗算器８６から出力される乗
算データを格納し、減衰音声データｙ(n)として出力す
る。この第２の出力レジスタ７２の出力がデコード出力
となる。

【００７６】以上のデジタルフィルタは、第１のセレク
タ９０が累加算器８７の累加算データを選択し、第５の
セレクタ８５が第３のセレクタ８３の選択データを選択
したときにアッテネータ及び分離フィルタとして働く。
これにより、音声データＸ(n)を減衰させた減衰音声デ
ータｘ(n)に対する帯域データＹa(n)、Ｙb(n)が第１の
出力レジスタ９５から出力される。そして、第１のセレ
クタ９０が帯域データＸa(n)、Ｘb(n)を選択し、第３の
セレクタ８３がＲＡＭ８１から読み出されるデータを選
択したときに合成フィルタとして働き、帯域データＸa
(n)、Ｘa(n)に対する音声データＹ(n)を減衰させた減衰
音声データｙ(n)が出力される。

【００７７】図６に示すデジタルフィルタが、タップ数
Ｎを「４」とした分離フィルタとして働く場合の動作を
図７に示す。この図では、ｎ＝４のときを示している。
この動作の際、第１のセレクタ９０は累加算器８７の累
加算データを選択し、第５のセレクタ８５は第３のセレ
クタ８３の選択データを選択している。最初に、第３の
セレクタ８３は、音声データＸ(n)を選択し、第４のセ
レクタ８４は、アッテネート係数ｇ(m)を選択してい
る。この状態において、音声データＸ(8)が入力される
と、乗算器８６において、音声データＸ(8)とアッテネ
ート係数ｇ(1)との乗算が行われ、その乗算データｘ(8)
（＝Ｘ(8)・ｇ(1)）が減衰入力データとしてＲＡＭ８１
に書き込まれる。ここで、アッテネート係数ｇ(1)につ
いては、音声データＸ(n)に対する減衰の程度を決定す
るものであり、通常は、一定値に固定されている。そし
て、減衰音声データｘ(8)のＲＡＭ８１への書き込みが
完了した時点で、第３のセレクタ８３は、減衰入力デー
タｘ(8)側（ＲＡＭ８１側）に切り換えられ、同時に、
第４のセレクタ８４は、フィルタ係数ｈ(k)側（ＲＯＭ
８２側）に切り換えられる。

【００７８】第３及び第４のセレクタ８３、８４の切り
換えが完了した後の減衰音声データｘ(n)に対する処理
については、図３に示す動作と同一である。結果的に、
式(13)及び式(14)において、音声データＸ(n)を減衰音
声データ(n)に置換した式によって表される演算処理が
成されたことになる。従って、音声データＸ(n)が減衰
されたのち、２種類の帯域データＹa(n)、Ｙb(n)が生成
される。

【００７９】図６に示すデジタルフィルタが、タップ数
Ｎを「４」とした合成フィルタとして働く場合の動作を
図８に示す。この図では、ｎ＝４のときを示している。
この動作の際、第１のセレクタ９０はエンコード入力の
音声データＸa(n)、Ｘb(n)をを選択し、第３のセレクタ
８３はＲＡＭ８１から読み出されるデータを選択してい
る。

【００８０】最初に、第４のセレクタ８４は、フィルタ
係数ｈ(k)を選択し、第５のセレクタ８５は、第３のセ
レクタ８３の選択データ、即ち、ＲＡＭ８１から読み出
されるデータを選択している。このときの構成は、図２
に示すデジタルフィルタが分離フィルタとして動作する
ときの構成に一致しており、デコード入力から入力され
る音声データＸa(n)、Ｘb(n)から音声データＹ(n)の生
成までは、図４に示す動作と同一である。但し、乗算器
８６において、アッテネート係数ｇ(m)の乗算処理を行
う時間を確保するため、累加算器８７で所定のタップ数
の累加算処理が完了した後に次の累加算処理を開始する
間での時間を図４の場合よりも長く設定している。従っ
て、式(15)及び式(16)によって表される演算処理が成さ
れたことになる。

【００８１】音声データＹ(n)が生成された後には、第
５のセレクタ８５が音声データＹ(n)（累加算器８７）
側に切り換えられ、第４のセレクタ８４がアッテネート
係数ｇ(m)側に切り換えられる。この状態において、累
加算器８７から音声データＹ(8)が出力されると、乗算
器８６において、音声データＹ(8)とアッテネート係数
ｇ(1)との乗算が行われ、その乗算データｙ(8)（＝Ｙ
(8)・ｇ(1)）が減衰音声データとして第２の出力レジス
タ９６に格納される。従って、２種類の音声データＸa
(n)、Ｘb(n)が合成された後、所望のレベルに減衰され
た減衰音声データｙ(n)が生成される。

【００８２】以上の実施形態においては、デジタルフィ
ルタのタップ数を４とした場合を例示したが、回路構成
を変更することなく、タップ数を５以上に設定すること
は、動作タイミングの変更により容易である。

【００８３】

【発明の効果】本発明によれば、セレクタの切り替えに
よりデジタルフィルタで、音声データの分離処理と帯域
データの合成処理と実現するようにしたことで、アッテ
ネータ及びデジタルフィルタをそれぞれ１つにすること
ができ、回路規模の縮小が図れる。そして、デジタルフ
ィルタを構成する乗算器によってアッテネータを構成す
ることにより、さらなる回路規模の縮小が図れる。

【図面の簡単な説明】

【図１】本発明の音声データの圧縮／伸長装置の第１の
実施形態を示すブロック図である。

【図２】図１の音声データの圧縮／伸長装置のデジタル
フィルタの構成を示すブロック図である。

【図３】図２のデジタルフィルタの分離動作を説明する
タイミング図である。

【図４】図２のデジタルフィルタの合成動作を説明する
タイミング図である。

【図５】本発明の音声データの圧縮／伸長装置の第２の
実施形態を示すブロック図である。

【図６】図５の音声データの圧縮／伸長装置のデジタル
フィルタの構成を示すブロック図である。

【図７】図６のデジタルフィルタの分離動作を説明する
タイミング図である。

【図８】図６のデジタルフィルタの合成動作を説明する
タイミング図である。

【図９】ＦＩＲ型デジタルフィルタの構成を示す回路図
である。

【図１０】ストアードプログラム方式のＱＭＦの構成を
示すブロック図である。

【図１１】ＱＭＦを用いた分離フィルタの構成図であ
る。

【図１２】ＱＭＦを用いた合成フィルタの構成図であ
る。

【図１３】従来の音声データの圧縮／伸長装置の構成を
示すブロック図である。

【符号の説明】

１、２１、３１ 遅延素子 ２、２２、２３、３５、３６ 乗算器 ３、２４、２５、３７、３８ 総和加算器 １１、６１、８１ ＲＡＭ １２、６２、８２ ＲＯＭ １３、６３、８６ 乗算器 １４、６４、８７ 累加算器 １５、６５、８８ 加算器 １６、６６、６８、６９、８９、９１、９２ レジスタ １７、７１、７２、９５、９６ 出力レジスタ ２６、３１ 減算器 ２７、３２ 加算器 ６７、７４、８３、８４、８５、９０、９４ セレクタ ４１、４８、５１ アッテネータ ４２、４７、５２、５７ デジタルフィルタ ４３、５３ 離散コサイン変換（ＭＤＣＴ）回路 ４４、５４ 量子化回路 ４５、５５ 逆量子化回路 ４６、５６ 離散コサイン逆変換（ＩＭＤＣＴ）回路 ７０、９３ 加減算器

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−216715（ＪＰ，Ａ) 特開 平７−131295（ＪＰ，Ａ) 特開 平７−319631（ＪＰ，Ａ) 特開 平７−273661（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 7/30 H03H 17/06

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 音声データを所定の周波数帯域毎に分離
   し、各帯域毎に符号化処理を施して圧縮データを生成す
   ると共に、記録媒体から読み出される周波数帯域別の複
   数の圧縮データにそれぞれ復号化処理を施し、互いに合
   成して音声データを生成する音声データの圧縮／伸長装
   置であって、 上記音声データを複数の周波数帯域に分離して複数の帯
   域データを生成すると共に、複数の帯域データを合成し
   て上記音声データを生成するデジタルフィルタと、上記
   音声データの入出力側と上記デジタルフィルタとの間に
   接続され、上記デジタルフィルタに入力される上記音声
   データあるいは上記デジタルフィルタから出力される上
   記音声データを減衰するアッテネータと、上記圧縮デー
   タの入出力側と上記デジタルフィルタとの間に接続さ
   れ、上記デジタルフィルタで生成される上記帯域データ
   を時系列で符号化して圧縮データを生成する符号化回路
   と、上記圧縮データの入出力側と上記デジタルフィルタ
   との間に接続され、記録媒体から読み出される上記圧縮
   データを復号化して上記帯域データを生成する復号化回
   路と、を備えたことを特徴とするを備えたことを特徴と
   する音声データの圧縮／伸長装置。
2. 【請求項２】 上記デジタルフィルタは、時系列のデー
   タを順次記憶するＲＡＭと、上記ＲＡＭから読み出した
   データに所定のフィルタ係数を乗算する乗算器と、上記
   乗算器の演算結果を累加算する累加算器と、分離処理の
   ときに上記累加算器の演算結果を選択し、合成処理のと
   きに第１及び第２の帯域データを選択する第１のセレク
   タと、上記セレクタの選択データを交互に取り込む第１
   及び第２のレジスタと、上記第１及び第２のレジスタか
   ら取り出される２つのデータを加算または減算する加減
   算器と、分離処理のときに上記加減算器の演算結果を選
   択し、合成処理のときに音声データを選択して上記ＲＡ
   Ｍに供給する第２のセレクタと、を含み、上記加減算器
   の演算結果を上記音声データに対する帯域データとして
   出力すると共に、上記累加算器の演算結果を上記第１及
   び第２の帯域データに対する音声データとして出力する
   ことを特徴とする請求項１に記載の音声データの圧縮／
   伸長装置。
3. 【請求項３】 上記アッテネータを、上記デジタルフィ
   ルタの乗算器を用いて構成することを特徴とする請求項
   ２に記載の音声データの圧縮／伸長装置。
4. 【請求項４】 音声データを分離して複数の帯域データ
   を生成すると共に、複数の帯域データを合成して音声デ
   ータ生成するデジタルフィルタであって、 時系列のデータを順次記憶するＲＡＭと、上記ＲＡＭか
   ら読み出したデータに所定のフィルタ係数を乗算する乗
   算器と、上記乗算器の演算結果を累加算する累加算器
   と、分離処理のときに上記累加算器の演算結果を選択
   し、合成処理のときに第１及び第２の帯域データを選択
   する第１のセレクタと、上記セレクタの選択データを交
   互に取り込む第１及び第２のレジスタと、上記第１及び
   第２のレジスタから取り出される２つのデータを加算ま
   たは減算する加減算器と、分離処理のときに上記加減算
   器の演算結果を選択し、合成処理のときに音声データを
   選択して上記ＲＡＭに供給する第２のセレクタと、を含
   み、上記音声データに上記乗算器で所定のアッテネート
   係数を乗算して上記ＲＡＭに記憶し、上記加減算器の演
   算結果を上記音声データに対する帯域データとして出力
   すると共に、上記累加算器の演算結果に上記乗算器で所
   定のアッテネート係数を乗算し、上記第１及び第２の帯
   域データに対する音声データとして出力することを特徴
   とするデジタルフィルタ。
5. 【請求項５】 上記乗算器に対して、上記音声データま
   たは上記ＲＡＭの出力のいずれか一方を選択して上記乗
   算器に供給する第３のセレクタと、上記フィルタ係数あ
   るいは上記アッテネート係数のいずれか一方を上記乗算
   器に供給する第４のセレクタと、を備えたことを特徴と
   する請求項４に記載のデジタルフィルタ。
6. 【請求項６】 上記第３のセレクタの選択出力または上
   記累加算器の演算結果のいずれか一方を選択して上記乗
   算器に供給する第５のセレクタ、をさらに備えたことを
   特徴とする請求項５に記載のデジタルフィルタ。