JP3484960B2 - 熱電変換素子及び熱電変換素子の製造方法 - Google Patents
熱電変換素子及び熱電変換素子の製造方法Info
- Publication number
- JP3484960B2 JP3484960B2 JP35188197A JP35188197A JP3484960B2 JP 3484960 B2 JP3484960 B2 JP 3484960B2 JP 35188197 A JP35188197 A JP 35188197A JP 35188197 A JP35188197 A JP 35188197A JP 3484960 B2 JP3484960 B2 JP 3484960B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- alloy
- trivalent
- thermoelectric conversion
- thermoelectric semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、熱電変換素子の構
造及び製造方法に関し、さらに詳しくは熱電半導体の性
能劣化を防止し得るようにした熱電変換素子及びその製
造方法に関するものである。
造及び製造方法に関し、さらに詳しくは熱電半導体の性
能劣化を防止し得るようにした熱電変換素子及びその製
造方法に関するものである。
【０００２】
【従来の技術】従来の熱電変換素子の製造方法は、熱電
半導体であるＢｉ−Ｓｂ−Ｔｅ系合金若しくはＢｉ−Ｔ
ｅ−Ｓｅ系合金と電極とを接合するにあたって、拡散防
止層としてＮｉを５μｍ以上熱電半導体に直接形成し、
Ｓｎ−Ｐｂ半田材で接合をおこなっている（例えば、特
開平４−２４９３８５号公報）。
半導体であるＢｉ−Ｓｂ−Ｔｅ系合金若しくはＢｉ−Ｔ
ｅ−Ｓｅ系合金と電極とを接合するにあたって、拡散防
止層としてＮｉを５μｍ以上熱電半導体に直接形成し、
Ｓｎ−Ｐｂ半田材で接合をおこなっている（例えば、特
開平４−２４９３８５号公報）。
【０００３】
【発明が解決しようとする課題】しかし、従来の電極接
合技術では、電極接合時の熱電半導体の接合面の酸化や
空孔、微小な空隙の発生による素子性能の低下が発生す
ることがある。また、電極接合後の通電時に発生する熱
や上下面の温度差による熱応力、その熱サイクルによる
繰り返し応力の発生や結露等により、熱電半導体接合面
近傍が酸化したり歪みが発生し、素子性能の低下が起こ
ることがある。
合技術では、電極接合時の熱電半導体の接合面の酸化や
空孔、微小な空隙の発生による素子性能の低下が発生す
ることがある。また、電極接合後の通電時に発生する熱
や上下面の温度差による熱応力、その熱サイクルによる
繰り返し応力の発生や結露等により、熱電半導体接合面
近傍が酸化したり歪みが発生し、素子性能の低下が起こ
ることがある。
【０００４】本発明は上述の点に鑑みてなされたもので
あって、熱電半導体に性能を低下させないための合金層
を形成することで、電極接合時及び電極接合後の通電時
に熱電変換素子の劣化を防止し得る熱電変換素子及び熱
電変換素子の製造方法を提供するにある。
あって、熱電半導体に性能を低下させないための合金層
を形成することで、電極接合時及び電極接合後の通電時
に熱電変換素子の劣化を防止し得る熱電変換素子及び熱
電変換素子の製造方法を提供するにある。
【０００５】
【課題を解決するための手段】上記課題を解決するため
本発明の熱電変換素子及び熱電変換素子の製造方法は、
熱電半導体と電極材とを接合する際に、熱電半導体の接
合面に予め熱電半導体の性能を劣化させないようにする
ための合金層を形成するようにしたものである。
本発明の熱電変換素子及び熱電変換素子の製造方法は、
熱電半導体と電極材とを接合する際に、熱電半導体の接
合面に予め熱電半導体の性能を劣化させないようにする
ための合金層を形成するようにしたものである。
【０００６】本発明の請求項１の熱電変換素子は、
ａ．熱電半導体Ｂｉ−Ｔｅ−Ｓｅ系合金（一般にｎ型と
呼ばれるもの） ｂ．３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，
Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素
と、Ｂｉ，Ｔｅ，Ｓｅのうち少なくとも一種類の金属若
しくはＢｉ−Ｔｅ−Ｓｅ系合金との合金層 以上のａ．，ｂ．から成ることを特徴とする。
呼ばれるもの） ｂ．３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，
Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素
と、Ｂｉ，Ｔｅ，Ｓｅのうち少なくとも一種類の金属若
しくはＢｉ−Ｔｅ−Ｓｅ系合金との合金層 以上のａ．，ｂ．から成ることを特徴とする。
【０００７】つまり、図１に示すように熱電半導体Ａの
対向する両面に合金層Ｂを一体に形成してある。熱電半
導体ＡはＢｉ−Ｔｅ−Ｓｅ系合金である。合金層Ｂは３
価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓ
ｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素とＢ
ｉ，Ｔｅ，Ｓｅのうち少なくとも一種類の金属若しくは
Ｂｉ−Ｔｅ−Ｓｅ系合金との合金層である。
対向する両面に合金層Ｂを一体に形成してある。熱電半
導体ＡはＢｉ−Ｔｅ−Ｓｅ系合金である。合金層Ｂは３
価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓ
ｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素とＢ
ｉ，Ｔｅ，Ｓｅのうち少なくとも一種類の金属若しくは
Ｂｉ−Ｔｅ−Ｓｅ系合金との合金層である。
【０００８】この請求項１のように３価若しくは４価の
元素がｎ型熱電半導体中に合金として存在することによ
り、キャリア濃度を減少させる効果を有する。一般に、
ｎ型熱電変換素子は僅かに酸化すると酸素がドーパント
として作用することでキャリア濃度が増大し、ゼーベッ
ク係数が小さくなるために、性能指数であるＺの値が減
少する。そこで３価及び４価の合金層Ｂを熱電半導体Ａ
の表面に形成させることで、酸化によるキャリア濃度の
増大を抑制させ、ひいてはゼーベック係数の低下を抑制
し、性能の低下を抑制できる。また熱電半導体Ａの切断
加工時や電極接合時、通電時に発生する応力等により、
熱電半導体接合界面近傍には微細なクラックや結晶の歪
みによる格子欠陥、Ｔｅ遊離後の空孔等が多数存在して
いると考えられる。これらの空孔若しくは空隙部に３価
及び４価の元素が満たされることで、接触抵抗が減少し
性能低下防止に大きな効果がある。
元素がｎ型熱電半導体中に合金として存在することによ
り、キャリア濃度を減少させる効果を有する。一般に、
ｎ型熱電変換素子は僅かに酸化すると酸素がドーパント
として作用することでキャリア濃度が増大し、ゼーベッ
ク係数が小さくなるために、性能指数であるＺの値が減
少する。そこで３価及び４価の合金層Ｂを熱電半導体Ａ
の表面に形成させることで、酸化によるキャリア濃度の
増大を抑制させ、ひいてはゼーベック係数の低下を抑制
し、性能の低下を抑制できる。また熱電半導体Ａの切断
加工時や電極接合時、通電時に発生する応力等により、
熱電半導体接合界面近傍には微細なクラックや結晶の歪
みによる格子欠陥、Ｔｅ遊離後の空孔等が多数存在して
いると考えられる。これらの空孔若しくは空隙部に３価
及び４価の元素が満たされることで、接触抵抗が減少し
性能低下防止に大きな効果がある。
【０００９】本発明の請求項２の熱電変換素子は、
ａ′．熱電半導体Ｂｉ−Ｓｂ−Ｔｅ系合金（一般にｐ型
と呼ばれるもの） ｂ′．３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，
Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素
と、Ｂｉ，Ｓｂ，Ｔｅのうち少なくとも一種類の金属若
しくはＢｉ−Ｓｂ−Ｔｅ系合金との合金層 以上のａ′．，ｂ′．から成ることを特徴とする。
と呼ばれるもの） ｂ′．３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，
Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素
と、Ｂｉ，Ｓｂ，Ｔｅのうち少なくとも一種類の金属若
しくはＢｉ−Ｓｂ−Ｔｅ系合金との合金層 以上のａ′．，ｂ′．から成ることを特徴とする。
【００１０】つまり、図２に示すように熱電半導体Ａ′
の両面に合金層Ｂ′を一体に形成してある。熱電半導体
Ａ′はＢｉ−Ｓｂ−Ｔｅ系合金である。合金層Ｂ′は３
価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓ
ｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素とＢ
ｉ，Ｓｂ，Ｔｅのうち少なくとも一種類の金属若しくは
Ｂｉ−Ｓｂ−Ｔｅ系合金との合金層である。
の両面に合金層Ｂ′を一体に形成してある。熱電半導体
Ａ′はＢｉ−Ｓｂ−Ｔｅ系合金である。合金層Ｂ′は３
価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓ
ｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素とＢ
ｉ，Ｓｂ，Ｔｅのうち少なくとも一種類の金属若しくは
Ｂｉ−Ｓｂ−Ｔｅ系合金との合金層である。
【００１１】この請求項２のように３価若しくは４価元
素がｐ型熱電半導体中に合金として存在することによ
り、キャリア濃度を増大させる効果を有する。一般に、
ｐ型熱電変換素子は酸化するとキャリア濃度が減少し、
導電率が減少するため、性能指数であるＺの値が減少す
ることがある。そこで、３価及び４価元素の合金層を熱
電半導体表面上に形成することで、酸化によるキャリア
濃度の減少を抑制させ、ひいては導電率の低下を抑制
し、性能の低下を抑制できる。また熱電半導体Ａ′の切
断加工時や電極接合時、通電時に発生する応力等によ
り、熱電半導体接合界面近傍には微細なクラックや結晶
の歪みによる格子欠陥、Ｔｅ遊離後の空孔等が多数存在
していると考えられる。これらの空孔若しくは空隙部に
３価及び４価の元素が満たされることで、接触抵抗が減
少し性能低下防止に大きな効果がある。
素がｐ型熱電半導体中に合金として存在することによ
り、キャリア濃度を増大させる効果を有する。一般に、
ｐ型熱電変換素子は酸化するとキャリア濃度が減少し、
導電率が減少するため、性能指数であるＺの値が減少す
ることがある。そこで、３価及び４価元素の合金層を熱
電半導体表面上に形成することで、酸化によるキャリア
濃度の減少を抑制させ、ひいては導電率の低下を抑制
し、性能の低下を抑制できる。また熱電半導体Ａ′の切
断加工時や電極接合時、通電時に発生する応力等によ
り、熱電半導体接合界面近傍には微細なクラックや結晶
の歪みによる格子欠陥、Ｔｅ遊離後の空孔等が多数存在
していると考えられる。これらの空孔若しくは空隙部に
３価及び４価の元素が満たされることで、接触抵抗が減
少し性能低下防止に大きな効果がある。
【００１２】本発明の請求項３の熱電変換素子は、
ａ″．請求項１または請求項２におけるｎ型若しくはｐ
型熱電半導体 ｂ″．３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，
Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素
と、Ｂｉ，Ｓｂ，Ｔｅ，Ｓｅのうち少なくとも一種類の
金属若しくはＢｉ−Ｔｅ−Ｓｅ系合金若しくはＢｉ−Ｓ
ｂ−Ｔｅ系合金との合金層 ｃ．３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，
Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素
からなる層 以上のａ″．，ｂ″．，ｃ．から成ることを特徴とす
る。
型熱電半導体 ｂ″．３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，
Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素
と、Ｂｉ，Ｓｂ，Ｔｅ，Ｓｅのうち少なくとも一種類の
金属若しくはＢｉ−Ｔｅ−Ｓｅ系合金若しくはＢｉ−Ｓ
ｂ−Ｔｅ系合金との合金層 ｃ．３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，
Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素
からなる層 以上のａ″．，ｂ″．，ｃ．から成ることを特徴とす
る。
【００１３】つまり、図３に示すように熱電半導体Ａ″
の両面に合金層Ｂ″を一体に形成すると共に合金層Ｂ″
の上に３価若しくは４価の元素の層Ｃを一体に形成して
ある。熱電半導体Ａ″はＢｉ−Ｔｅ−Ｓｅ系合金（ｎ
型）またはＢｉ−Ｓｂ−Ｔｅ系合金である。合金層Ｂ″
は３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，
Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素とＢ
ｉ，Ｓｂ，Ｔｅ，Ｓｅのうち少なくとも一種類の金属若
しくはＢｉ−Ｔｅ−Ｓｅ系合金若しくはＢｉ−Ｓｂ−Ｔ
ｅ系合金との合金層である。元素の層Ｃは３価若しくは
４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓ
ｎ）のうち少なくとも一種類の元素からなる層である。
の両面に合金層Ｂ″を一体に形成すると共に合金層Ｂ″
の上に３価若しくは４価の元素の層Ｃを一体に形成して
ある。熱電半導体Ａ″はＢｉ−Ｔｅ−Ｓｅ系合金（ｎ
型）またはＢｉ−Ｓｂ−Ｔｅ系合金である。合金層Ｂ″
は３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，
Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素とＢ
ｉ，Ｓｂ，Ｔｅ，Ｓｅのうち少なくとも一種類の金属若
しくはＢｉ−Ｔｅ−Ｓｅ系合金若しくはＢｉ−Ｓｂ−Ｔ
ｅ系合金との合金層である。元素の層Ｃは３価若しくは
４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓ
ｎ）のうち少なくとも一種類の元素からなる層である。
【００１４】請求項３では合金層Ｂ″近傍の熱電半導体
Ａ″若しくは合金層Ｂ″内部で結晶のゆがみを生じたり
微細なクラックが発生した場合、その空孔や空隙を満た
すための、３価若しくは４価元素の供給を行うことがで
きる。また合金層Ｂ″を構成する元素の一部と同種の元
素の層Ｃであるため、接合性がよく良好な接触抵抗と接
合強度が得られる。
Ａ″若しくは合金層Ｂ″内部で結晶のゆがみを生じたり
微細なクラックが発生した場合、その空孔や空隙を満た
すための、３価若しくは４価元素の供給を行うことがで
きる。また合金層Ｂ″を構成する元素の一部と同種の元
素の層Ｃであるため、接合性がよく良好な接触抵抗と接
合強度が得られる。
【００１５】本発明の請求項４の熱電変換素子は、
ａ″．請求項１または請求項２におけるｎ型若しくはｐ
型熱電半導体 ｂ″．３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，
Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素
と、Ｂｉ，Ｓｂ，Ｔｅ，Ｓｅのうち少なくとも一種類の
金属若しくはＢｉ−Ｔｅ−Ｓｅ系合金若しくはＢｉ−Ｓ
ｂ−Ｔｅ系合金との合金層 ｃ．３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，
Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素
からなる層 ｄ．拡散防止効果を有する金属（Ｔｉ，Ｃｒ，Ｃｏ，Ｎ
ｉ，Ｎｂ，Ｍｏ，Ｗ）のうち少なくとも一種類の元素か
らなる層 ｅ．電極材（半田材、電極） 以上のａ″．，ｂ″．，ｃ．，ｄ．，ｅ．若しくは
ａ″．，ｂ″．，ｄ．，ｅ．からから成ることを特徴と
する。
型熱電半導体 ｂ″．３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，
Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素
と、Ｂｉ，Ｓｂ，Ｔｅ，Ｓｅのうち少なくとも一種類の
金属若しくはＢｉ−Ｔｅ−Ｓｅ系合金若しくはＢｉ−Ｓ
ｂ−Ｔｅ系合金との合金層 ｃ．３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，
Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素
からなる層 ｄ．拡散防止効果を有する金属（Ｔｉ，Ｃｒ，Ｃｏ，Ｎ
ｉ，Ｎｂ，Ｍｏ，Ｗ）のうち少なくとも一種類の元素か
らなる層 ｅ．電極材（半田材、電極） 以上のａ″．，ｂ″．，ｃ．，ｄ．，ｅ．若しくは
ａ″．，ｂ″．，ｄ．，ｅ．からから成ることを特徴と
する。
【００１６】つまり、図４に示すように熱電半導体Ａ″
の両面に合金層Ｂ″を一体に形成すると共に合金層Ｂ″
の上に、必要に応じて３価若しくは４価の元素の層Ｃを
一体に形成し、その上に拡散防止層Ｄを一体に形成し、
拡散防止層Ｄの上に電極材Ｅを一体に形成してある。熱
電半導体Ａ″はＢｉ−Ｔｅ−Ｓｅ系合金（ｎ型）または
Ｂｉ−Ｓｂ−Ｔｅ系合金である。合金層Ｂ″は３価若し
くは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇ
ｅ，Ｓｎ）のうち少なくとも一種類の元素とＢｉ，Ｓ
ｂ，Ｔｅ，Ｓｅのうち少なくとも一種類の金属若しくは
Ｂｉ−Ｔｅ−Ｓｅ系合金若しくはＢｉ−Ｓｂ−Ｔｅ系合
金との合金層である。元素の層Ｃは３価若しくは４価元
素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）の
うち少なくとも一種類の元素からなる層である。拡散防
止層Ｄは拡散防止効果を有する金属（Ｔｉ，Ｃｒ，Ｃ
ｏ，Ｎｉ，Ｎｂ，Ｍｏ，Ｗ）のうち少なくとも一種類の
元素からなる層である。電極材Ｅは電極Ｅ1 と半田材Ｅ
2 である。
の両面に合金層Ｂ″を一体に形成すると共に合金層Ｂ″
の上に、必要に応じて３価若しくは４価の元素の層Ｃを
一体に形成し、その上に拡散防止層Ｄを一体に形成し、
拡散防止層Ｄの上に電極材Ｅを一体に形成してある。熱
電半導体Ａ″はＢｉ−Ｔｅ−Ｓｅ系合金（ｎ型）または
Ｂｉ−Ｓｂ−Ｔｅ系合金である。合金層Ｂ″は３価若し
くは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇ
ｅ，Ｓｎ）のうち少なくとも一種類の元素とＢｉ，Ｓ
ｂ，Ｔｅ，Ｓｅのうち少なくとも一種類の金属若しくは
Ｂｉ−Ｔｅ−Ｓｅ系合金若しくはＢｉ−Ｓｂ−Ｔｅ系合
金との合金層である。元素の層Ｃは３価若しくは４価元
素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）の
うち少なくとも一種類の元素からなる層である。拡散防
止層Ｄは拡散防止効果を有する金属（Ｔｉ，Ｃｒ，Ｃ
ｏ，Ｎｉ，Ｎｂ，Ｍｏ，Ｗ）のうち少なくとも一種類の
元素からなる層である。電極材Ｅは電極Ｅ1 と半田材Ｅ
2 である。
【００１７】請求項４では電極材Ｅから通電が可能であ
り、また拡散防止層Ｄにて電極材Ｅの熱電半導体Ａ″へ
の拡散を防止でき、元素の層Ｃや合金層Ｂ″にて酸化や
熱電半導体Ａ″表面の空孔や空隙の発生による性能低下
を抑制できる。本発明の請求項５の熱電変換素子の製造
方法は、熱電半導体Ｂｉ−Ｔｅ−Ｓｅ系合金若しくはＢ
ｉ−Ｓｂ−Ｔｅ系合金に、３価若しくは４価元素（Ｂ，
Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少な
くとも一種類の元素と、Ｂｉ，Ｓｂ，Ｔｅ，Ｓｅのうち
少なくとも一種類の金属若しくはＢｉ−Ｔｅ−Ｓｅ系合
金若しくはＢｉ−Ｓｂ−Ｔｅ系合金との合金層を形成す
る工程を有することを特徴とする。
り、また拡散防止層Ｄにて電極材Ｅの熱電半導体Ａ″へ
の拡散を防止でき、元素の層Ｃや合金層Ｂ″にて酸化や
熱電半導体Ａ″表面の空孔や空隙の発生による性能低下
を抑制できる。本発明の請求項５の熱電変換素子の製造
方法は、熱電半導体Ｂｉ−Ｔｅ−Ｓｅ系合金若しくはＢ
ｉ−Ｓｂ−Ｔｅ系合金に、３価若しくは４価元素（Ｂ，
Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少な
くとも一種類の元素と、Ｂｉ，Ｓｂ，Ｔｅ，Ｓｅのうち
少なくとも一種類の金属若しくはＢｉ−Ｔｅ−Ｓｅ系合
金若しくはＢｉ−Ｓｂ−Ｔｅ系合金との合金層を形成す
る工程を有することを特徴とする。
【００１８】つまり、図５に示すように熱電半導体Ａ″
に合金層Ｂ″を一体に形成するように製造している。熱
電半導体Ａ″はＢｉ−Ｔｅ−Ｓｅ系合金（ｎ型）または
Ｂｉ−Ｓｂ−Ｔｅ系合金である。合金層Ｂ″は３価若し
くは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇ
ｅ，Ｓｎ）のうち少なくとも一種類の元素とＢｉ，Ｓ
ｂ，Ｔｅ，Ｓｅのうち少なくとも一種類の金属若しくは
Ｂｉ−Ｔｅ−Ｓｅ系合金若しくはＢｉ−Ｓｂ−Ｔｅ系合
金との合金層である。
に合金層Ｂ″を一体に形成するように製造している。熱
電半導体Ａ″はＢｉ−Ｔｅ−Ｓｅ系合金（ｎ型）または
Ｂｉ−Ｓｂ−Ｔｅ系合金である。合金層Ｂ″は３価若し
くは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇ
ｅ，Ｓｎ）のうち少なくとも一種類の元素とＢｉ，Ｓ
ｂ，Ｔｅ，Ｓｅのうち少なくとも一種類の金属若しくは
Ｂｉ−Ｔｅ−Ｓｅ系合金若しくはＢｉ−Ｓｂ−Ｔｅ系合
金との合金層である。
【００１９】請求項５のように製造することで、請求項
１や請求項２で述べたように酸化による性能を低下を抑
制できる熱電変換素子を製造できる。本発明の請求項６
の熱電変換素子の製造方法は、請求項５において、合金
層の表面に合金化した３価若しくは４価の元素の層を形
成する工程を有することを特徴とする。
１や請求項２で述べたように酸化による性能を低下を抑
制できる熱電変換素子を製造できる。本発明の請求項６
の熱電変換素子の製造方法は、請求項５において、合金
層の表面に合金化した３価若しくは４価の元素の層を形
成する工程を有することを特徴とする。
【００２０】つまり、図６に示すように熱電半導体Ａ″
の両面に合金層Ｂ″を一体に形成し、合金層Ｂ″の上に
３価若しくは４価の元素の層Ｃを一体に形成するように
製造している。熱電半導体Ａ″はＢｉ−Ｔｅ−Ｓｅ系合
金（ｎ型）またはＢｉ−Ｓｂ−Ｔｅ系合金である。合金
層Ｂ″は３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔ
ｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の
元素とＢｉ，Ｓｂ，Ｔｅ，Ｓｅのうち少なくとも一種類
の金属若しくはＢｉ−Ｔｅ−Ｓｅ系合金若しくはＢｉ−
Ｓｂ−Ｔｅ系合金との合金層である。元素の層Ｃは３価
若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，
Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素からなる層
である。
の両面に合金層Ｂ″を一体に形成し、合金層Ｂ″の上に
３価若しくは４価の元素の層Ｃを一体に形成するように
製造している。熱電半導体Ａ″はＢｉ−Ｔｅ−Ｓｅ系合
金（ｎ型）またはＢｉ−Ｓｂ−Ｔｅ系合金である。合金
層Ｂ″は３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔ
ｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の
元素とＢｉ，Ｓｂ，Ｔｅ，Ｓｅのうち少なくとも一種類
の金属若しくはＢｉ−Ｔｅ−Ｓｅ系合金若しくはＢｉ−
Ｓｂ−Ｔｅ系合金との合金層である。元素の層Ｃは３価
若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，
Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素からなる層
である。
【００２１】請求項６のように製造することで、請求項
３のように酸化による性能の低下の抑制を持続できる熱
電変換素子を製造できる。本発明の請求項７の熱電変換
素子の製造方法は、請求項５において、３価若しくは４
価元素層を真空成膜法により熱電半導体表面に形成し、
成膜中の熱若しくは成膜後に加熱をすることで合金層を
形成する工程を有することを特徴とする。
３のように酸化による性能の低下の抑制を持続できる熱
電変換素子を製造できる。本発明の請求項７の熱電変換
素子の製造方法は、請求項５において、３価若しくは４
価元素層を真空成膜法により熱電半導体表面に形成し、
成膜中の熱若しくは成膜後に加熱をすることで合金層を
形成する工程を有することを特徴とする。
【００２２】つまり、図７に示すように熱電半導体Ａ″
に３価若しくは４価の元素層を真空成膜法で形成し、成
膜中の熱若しくは成膜後に加熱することで合金層Ｂ″を
形成するように製造している。熱電半導体Ａ″はＢｉ−
Ｔｅ−Ｓｅ系合金（ｎ型）またはＢｉ−Ｓｂ−Ｔｅ系合
金である。合金層Ｂ″は３価若しくは４価元素（Ｂ，Ｇ
ａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なく
とも一種類の元素とＢｉ，Ｓｂ，Ｔｅ，Ｓｅのうち少な
くとも一種類の金属若しくはＢｉ−Ｔｅ−Ｓｅ系合金若
しくはＢｉ−Ｓｂ−Ｔｅ系合金との合金層である。
に３価若しくは４価の元素層を真空成膜法で形成し、成
膜中の熱若しくは成膜後に加熱することで合金層Ｂ″を
形成するように製造している。熱電半導体Ａ″はＢｉ−
Ｔｅ−Ｓｅ系合金（ｎ型）またはＢｉ−Ｓｂ−Ｔｅ系合
金である。合金層Ｂ″は３価若しくは４価元素（Ｂ，Ｇ
ａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なく
とも一種類の元素とＢｉ，Ｓｂ，Ｔｅ，Ｓｅのうち少な
くとも一種類の金属若しくはＢｉ−Ｔｅ−Ｓｅ系合金若
しくはＢｉ−Ｓｂ−Ｔｅ系合金との合金層である。
【００２３】ここで真空成膜法とは、スパッタリング
（イオンプレーテング）、蒸着、ＣＶＤ、溶射等であ
り、イオンビームアシスト成膜のようにイオンビームを
単独で用いたり、イオンビームで成膜をアシストするこ
とも含む。請求項７のように製造することで合金層Ｂ″
を薄く効果的に形成でき、酸化も防止することができ
る。また合金層形成工程の全てを乾式で行える。
（イオンプレーテング）、蒸着、ＣＶＤ、溶射等であ
り、イオンビームアシスト成膜のようにイオンビームを
単独で用いたり、イオンビームで成膜をアシストするこ
とも含む。請求項７のように製造することで合金層Ｂ″
を薄く効果的に形成でき、酸化も防止することができ
る。また合金層形成工程の全てを乾式で行える。
【００２４】本発明の請求項８の熱電変換素子の製造方
法は、請求項６において、３価若しくは４価元素層を真
空成膜法により熱電半導体表面に形成し、成膜中の熱若
しくは成膜後に加熱をすることで合金層及び３価若しく
は４価元素層を形成する工程を有することを特徴とす
る。つまり、図８に示すように熱電半導体Ａ″に３価若
しくは４価の元素層を真空成膜法で形成し、成膜中の熱
若しくは成膜後に加熱することで合金層Ｂ″及び３価若
しくは４価の元素の層Ｃを形成するように製造してい
る。
法は、請求項６において、３価若しくは４価元素層を真
空成膜法により熱電半導体表面に形成し、成膜中の熱若
しくは成膜後に加熱をすることで合金層及び３価若しく
は４価元素層を形成する工程を有することを特徴とす
る。つまり、図８に示すように熱電半導体Ａ″に３価若
しくは４価の元素層を真空成膜法で形成し、成膜中の熱
若しくは成膜後に加熱することで合金層Ｂ″及び３価若
しくは４価の元素の層Ｃを形成するように製造してい
る。
【００２５】ここで真空成膜法とは、スパッタリング
（イオンプレーテング）、蒸着、ＣＶＤ、溶射等であ
り、イオンビームアシスト成膜のようにイオンビームを
単独で用いたり、イオンビームで成膜をアシストするこ
とも含む。請求項８のように製造することで合金層Ｂ″
と３価若しくは４価の元素の層Ｃを同時に形成でき、酸
化も防止することができる。また合金層Ｂ″と３価若し
くは４価の元素の層Ｃの形成工程を全て乾式で行うこと
ができる。
（イオンプレーテング）、蒸着、ＣＶＤ、溶射等であ
り、イオンビームアシスト成膜のようにイオンビームを
単独で用いたり、イオンビームで成膜をアシストするこ
とも含む。請求項８のように製造することで合金層Ｂ″
と３価若しくは４価の元素の層Ｃを同時に形成でき、酸
化も防止することができる。また合金層Ｂ″と３価若し
くは４価の元素の層Ｃの形成工程を全て乾式で行うこと
ができる。
【００２６】本発明の請求項９の熱電変換素子の製造方
法は、請求項５または請求項６において、合金層形成後
に拡散防止効果を有する金属（Ｔｉ，Ｃｒ，Ｃｏ，Ｎ
ｉ，Ｎｂ，Ｍｏ，Ｗ）のうち少なくとも一種類の元素か
らなる層を形成し、 １．Ｃｕ電極を半田接合する工程 ２．半田を厚盛する工程 ３．Ｃｕメッキする工程 上記の１．，２．，３．のいずれかの方法で電極を形成
する工程を有することを特徴とする。
法は、請求項５または請求項６において、合金層形成後
に拡散防止効果を有する金属（Ｔｉ，Ｃｒ，Ｃｏ，Ｎ
ｉ，Ｎｂ，Ｍｏ，Ｗ）のうち少なくとも一種類の元素か
らなる層を形成し、 １．Ｃｕ電極を半田接合する工程 ２．半田を厚盛する工程 ３．Ｃｕメッキする工程 上記の１．，２．，３．のいずれかの方法で電極を形成
する工程を有することを特徴とする。
【００２７】つまり、図９（ａ）に示すように熱電半導
体Ａ″の上に合金層Ｂ″を一体に形成し、必要に応じて
図９（ｂ）に示すように合金層Ｂ″の上に３価若しくは
４価の元素の層Ｃを一体に形成し、図９（ｃ）に示すよ
うに元素の層Ｃの上若しくは合金層Ｂ″の上に拡散防止
層Ｄを一体に形成し、図９（ｄ）または図９（ｅ）また
は図９（ｆ）のように電極材Ｅを一体に形成するように
製造している。熱電半導体Ａ″はＢｉ−Ｔｅ−Ｓｅ系合
金（ｎ型）またはＢｉ−Ｓｂ−Ｔｅ系合金である。合金
層Ｂ″は３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔ
ｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の
元素とＢｉ，Ｓｂ，Ｔｅ，Ｓｅのうち少なくとも一種類
の金属若しくはＢｉ−Ｔｅ−Ｓｅ系合金若しくはＢｉ−
Ｓｂ−Ｔｅ系合金との合金層である。元素の層Ｃは３価
若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，
Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素からなる層
である。拡散防止層Ｄは拡散防止効果を有する金属（Ｔ
ｉ，Ｃｒ，Ｃｏ，Ｎｉ，Ｎｂ，Ｍｏ，Ｗ）のうち少なく
とも一種類の元素からなる層である。電極材Ｅは電極Ｅ
1 または半田材Ｅ2 である。電極材Ｅを一体に積層する
場合、図９（ｄ）のようにＣｕ電極Ｅ1 を半田材Ｅ2 に
て半田付けするか、または図９（ｄ）のように半田材Ｅ
2 を厚盛りするか、または図９（ｆ）のようにＣｕメッ
キにて電極Ｅ1を形成するかにより行っている。
体Ａ″の上に合金層Ｂ″を一体に形成し、必要に応じて
図９（ｂ）に示すように合金層Ｂ″の上に３価若しくは
４価の元素の層Ｃを一体に形成し、図９（ｃ）に示すよ
うに元素の層Ｃの上若しくは合金層Ｂ″の上に拡散防止
層Ｄを一体に形成し、図９（ｄ）または図９（ｅ）また
は図９（ｆ）のように電極材Ｅを一体に形成するように
製造している。熱電半導体Ａ″はＢｉ−Ｔｅ−Ｓｅ系合
金（ｎ型）またはＢｉ−Ｓｂ−Ｔｅ系合金である。合金
層Ｂ″は３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔ
ｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の
元素とＢｉ，Ｓｂ，Ｔｅ，Ｓｅのうち少なくとも一種類
の金属若しくはＢｉ−Ｔｅ−Ｓｅ系合金若しくはＢｉ−
Ｓｂ−Ｔｅ系合金との合金層である。元素の層Ｃは３価
若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，
Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素からなる層
である。拡散防止層Ｄは拡散防止効果を有する金属（Ｔ
ｉ，Ｃｒ，Ｃｏ，Ｎｉ，Ｎｂ，Ｍｏ，Ｗ）のうち少なく
とも一種類の元素からなる層である。電極材Ｅは電極Ｅ
1 または半田材Ｅ2 である。電極材Ｅを一体に積層する
場合、図９（ｄ）のようにＣｕ電極Ｅ1 を半田材Ｅ2 に
て半田付けするか、または図９（ｄ）のように半田材Ｅ
2 を厚盛りするか、または図９（ｆ）のようにＣｕメッ
キにて電極Ｅ1を形成するかにより行っている。
【００２８】請求項９のように製造することで請求項４
のように、通電が可能であり、電極材Ｅの熱電半導体
Ａ″への拡散を防止することによる、酸化や熱電半導体
Ａ″表面の空孔や空隙発生による性能低下を抑制できる
熱電変換素子を製造できる。本発明の請求項１０の熱電
変換素子の製造方法は、請求項９において、拡散防止層
表面にＮｉ層を形成することを特徴とする。
のように、通電が可能であり、電極材Ｅの熱電半導体
Ａ″への拡散を防止することによる、酸化や熱電半導体
Ａ″表面の空孔や空隙発生による性能低下を抑制できる
熱電変換素子を製造できる。本発明の請求項１０の熱電
変換素子の製造方法は、請求項９において、拡散防止層
表面にＮｉ層を形成することを特徴とする。
【００２９】つまり、図１０（ａ）に示すように熱電半
導体Ａ″の上に合金層Ｂ″を一体に形成し、必要に応じ
て合金層Ｂ″の上に３価若しくは４価の元素の層Ｃを一
体に形成し、元素の層Ｃの上若しくは合金層Ｂ″の上に
拡散防止層Ｄを一体に形成し、図１０（ｂ）に示すよう
に拡散防止層Ｄの上にＮｉ層Ｆを一体に形成し、Ｎｉ層
Ｆの上に電極材Ｅを一体に形成するように製造してい
る。熱電半導体Ａ″はＢｉ−Ｔｅ−Ｓｅ系合金（ｎ型）
またはＢｉ−Ｓｂ−Ｔｅ系合金である。合金層Ｂ″は３
価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓ
ｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素とＢ
ｉ，Ｓｂ，Ｔｅ，Ｓｅのうち少なくとも一種類の金属若
しくはＢｉ−Ｔｅ−Ｓｅ系合金若しくはＢｉ−Ｓｂ−Ｔ
ｅ系合金との合金層である。元素の層Ｃは３価若しくは
４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓ
ｎ）のうち少なくとも一種類の元素からなる層である。
拡散防止層Ｄは拡散防止効果を有する金属（Ｔｉ，Ｃ
ｒ，Ｃｏ，Ｎｂ，Ｍｏ，Ｗ）のうち少なくとも一種類の
元素からなる層である。
導体Ａ″の上に合金層Ｂ″を一体に形成し、必要に応じ
て合金層Ｂ″の上に３価若しくは４価の元素の層Ｃを一
体に形成し、元素の層Ｃの上若しくは合金層Ｂ″の上に
拡散防止層Ｄを一体に形成し、図１０（ｂ）に示すよう
に拡散防止層Ｄの上にＮｉ層Ｆを一体に形成し、Ｎｉ層
Ｆの上に電極材Ｅを一体に形成するように製造してい
る。熱電半導体Ａ″はＢｉ−Ｔｅ−Ｓｅ系合金（ｎ型）
またはＢｉ−Ｓｂ−Ｔｅ系合金である。合金層Ｂ″は３
価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓ
ｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素とＢ
ｉ，Ｓｂ，Ｔｅ，Ｓｅのうち少なくとも一種類の金属若
しくはＢｉ−Ｔｅ−Ｓｅ系合金若しくはＢｉ−Ｓｂ−Ｔ
ｅ系合金との合金層である。元素の層Ｃは３価若しくは
４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓ
ｎ）のうち少なくとも一種類の元素からなる層である。
拡散防止層Ｄは拡散防止効果を有する金属（Ｔｉ，Ｃ
ｒ，Ｃｏ，Ｎｂ，Ｍｏ，Ｗ）のうち少なくとも一種類の
元素からなる層である。
【００３０】請求項１０のように製造することにより、
半田材Ｅ2 の濡れ性を確保できる。本発明の請求項１１
の熱電変換素子の製造方法は、請求項１０において、Ｎ
ｉ層表面に半田濡れ性を向上させる金属層（Ｃｕ，Ｓ
ｎ，Ａｕ，Ｂｉ−Ｓｎのうち少なくとも一種類の金属）
を形成することを特徴とする。つまり、図１１（ａ）に
示すように熱電半導体Ａ″の上に合金層Ｂ″を一体に形
成し、必要に応じて合金層Ｂ″の上に３価若しくは４価
の元素の層Ｃを一体に形成し、元素の層Ｃの上若しくは
合金層Ｂ″の上に拡散防止層Ｄを一体に形成し、拡散防
止層Ｄの上にＮｉ層Ｆを一体に形成し、図１１（ｂ）の
ようにＮｉ層Ｆの上に半田濡れ性向上層Ｇを一体に形成
し、図１１（ｃ）のように半田濡れ向上層Ｇの上に半田
付けにて半田材Ｅ2 を一体に形成し、図１１（ｄ）に示
すように半田材Ｅ2 の上にＣｕ電極Ｅ1 を一体に形成す
るように製造している。熱電半導体Ａ″はＢｉ−Ｔｅ−
Ｓｅ系合金（ｎ型）またはＢｉ−Ｓｂ−Ｔｅ系合金であ
る。合金層Ｂは３価若しくは４価元素（Ｂ，Ｇａ，Ｉ
ｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一
種類の元素とＢｉ，Ｓｂ，Ｔｅ，Ｓｅのうち少なくとも
一種類の金属若しくはＢｉ−Ｔｅ−Ｓｅ系合金若しくは
Ｂｉ−Ｓｂ−Ｔｅ系合金との合金層である。元素の層Ｃ
は３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，
Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素から
なる層である。拡散防止層Ｄは拡散防止効果を有する金
属（Ｔｉ，Ｃｒ，Ｃｏ，Ｎｉ，Ｎｂ，Ｍｏ，Ｗ）のうち
少なくとも一種類の元素からなる層である。半田濡れ向
上層Ｇは半田濡れ性を向上させる金属層（Ｃｕ，Ｓｎ，
Ａｕ，Ｂｉ−Ｓｎのうち少なくとも一種類の金属）であ
る。
半田材Ｅ2 の濡れ性を確保できる。本発明の請求項１１
の熱電変換素子の製造方法は、請求項１０において、Ｎ
ｉ層表面に半田濡れ性を向上させる金属層（Ｃｕ，Ｓ
ｎ，Ａｕ，Ｂｉ−Ｓｎのうち少なくとも一種類の金属）
を形成することを特徴とする。つまり、図１１（ａ）に
示すように熱電半導体Ａ″の上に合金層Ｂ″を一体に形
成し、必要に応じて合金層Ｂ″の上に３価若しくは４価
の元素の層Ｃを一体に形成し、元素の層Ｃの上若しくは
合金層Ｂ″の上に拡散防止層Ｄを一体に形成し、拡散防
止層Ｄの上にＮｉ層Ｆを一体に形成し、図１１（ｂ）の
ようにＮｉ層Ｆの上に半田濡れ性向上層Ｇを一体に形成
し、図１１（ｃ）のように半田濡れ向上層Ｇの上に半田
付けにて半田材Ｅ2 を一体に形成し、図１１（ｄ）に示
すように半田材Ｅ2 の上にＣｕ電極Ｅ1 を一体に形成す
るように製造している。熱電半導体Ａ″はＢｉ−Ｔｅ−
Ｓｅ系合金（ｎ型）またはＢｉ−Ｓｂ−Ｔｅ系合金であ
る。合金層Ｂは３価若しくは４価元素（Ｂ，Ｇａ，Ｉ
ｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一
種類の元素とＢｉ，Ｓｂ，Ｔｅ，Ｓｅのうち少なくとも
一種類の金属若しくはＢｉ−Ｔｅ−Ｓｅ系合金若しくは
Ｂｉ−Ｓｂ−Ｔｅ系合金との合金層である。元素の層Ｃ
は３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，
Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素から
なる層である。拡散防止層Ｄは拡散防止効果を有する金
属（Ｔｉ，Ｃｒ，Ｃｏ，Ｎｉ，Ｎｂ，Ｍｏ，Ｗ）のうち
少なくとも一種類の元素からなる層である。半田濡れ向
上層Ｇは半田濡れ性を向上させる金属層（Ｃｕ，Ｓｎ，
Ａｕ，Ｂｉ−Ｓｎのうち少なくとも一種類の金属）であ
る。
【００３１】請求項１１のように製造することにより、
半田材Ｅ2 の濡れ性を一層確保できる。本発明の請求項
１２の熱電変換素子の製造方法は、請求項９または請求
項１０または請求項１１において、拡散防止層、Ｎｉ
層、半田濡れ性向上層を真空成膜法により形成する工程
を有することを特徴とする。
半田材Ｅ2 の濡れ性を一層確保できる。本発明の請求項
１２の熱電変換素子の製造方法は、請求項９または請求
項１０または請求項１１において、拡散防止層、Ｎｉ
層、半田濡れ性向上層を真空成膜法により形成する工程
を有することを特徴とする。
【００３２】つまり、図１２（ａ）に示すように熱電半
導体Ａ″の上に合金層Ｂ″を一体に形成し、必要に応じ
て合金層Ｂ″の上に３価若しくは４価の元素の層Ｃを一
体に形成し、元素の層Ｃの上若しくは合金層Ｂ″の上に
真空成膜法によって拡散防止層Ｄを一体に形成し、図１
２（ｂ）に示すように拡散防止層Ｄの上にＮｉ層Ｆを真
空成膜法によって一体に形成し、図１２（ｃ）に示すよ
うにＮｉ層Ｆの上に半田濡れ性向上層Ｇを真空成膜法に
よって一体に形成し、半田濡れ性向上層Ｇの上に電極材
Ｅを一体に形成するように製造している。熱電半導体
Ａ″はＢｉ−Ｔｅ−Ｓｅ系合金（ｎ型）またはＢｉ−Ｓ
ｂ−Ｔｅ系合金である。合金層Ｂ″は３価若しくは４価
元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）
のうち少なくとも一種類の元素とＢｉ，Ｓｂ，Ｔｅ，Ｓ
ｅのうち少なくとも一種類の金属若しくはＢｉ−Ｔｅ−
Ｓｅ系合金若しくはＢｉ−Ｓｂ−Ｔｅ系合金との合金層
である。元素の層Ｃは３価若しくは４価元素（Ｂ，Ｇ
ａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なく
とも一種類の元素からなる層である。拡散防止層Ｄは拡
散防止効果を有する金属（Ｔｉ，Ｃｒ，Ｃｏ，Ｎｉ，Ｎ
ｂ，Ｍｏ，Ｗ）のうち少なくとも一種類の元素からなる
層である。半田濡れ向上層Ｇは半田濡れ性を向上させる
金属層（Ｃｕ，Ｓｎ，Ａｕ，Ｂｉ−Ｓｎのうち少なくと
も一種類の金属）である。
導体Ａ″の上に合金層Ｂ″を一体に形成し、必要に応じ
て合金層Ｂ″の上に３価若しくは４価の元素の層Ｃを一
体に形成し、元素の層Ｃの上若しくは合金層Ｂ″の上に
真空成膜法によって拡散防止層Ｄを一体に形成し、図１
２（ｂ）に示すように拡散防止層Ｄの上にＮｉ層Ｆを真
空成膜法によって一体に形成し、図１２（ｃ）に示すよ
うにＮｉ層Ｆの上に半田濡れ性向上層Ｇを真空成膜法に
よって一体に形成し、半田濡れ性向上層Ｇの上に電極材
Ｅを一体に形成するように製造している。熱電半導体
Ａ″はＢｉ−Ｔｅ−Ｓｅ系合金（ｎ型）またはＢｉ−Ｓ
ｂ−Ｔｅ系合金である。合金層Ｂ″は３価若しくは４価
元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）
のうち少なくとも一種類の元素とＢｉ，Ｓｂ，Ｔｅ，Ｓ
ｅのうち少なくとも一種類の金属若しくはＢｉ−Ｔｅ−
Ｓｅ系合金若しくはＢｉ−Ｓｂ−Ｔｅ系合金との合金層
である。元素の層Ｃは３価若しくは４価元素（Ｂ，Ｇ
ａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なく
とも一種類の元素からなる層である。拡散防止層Ｄは拡
散防止効果を有する金属（Ｔｉ，Ｃｒ，Ｃｏ，Ｎｉ，Ｎ
ｂ，Ｍｏ，Ｗ）のうち少なくとも一種類の元素からなる
層である。半田濡れ向上層Ｇは半田濡れ性を向上させる
金属層（Ｃｕ，Ｓｎ，Ａｕ，Ｂｉ−Ｓｎのうち少なくと
も一種類の金属）である。
【００３３】ここで真空成膜法とは、スパッタリング
（イオンプレーテング）、蒸着、ＣＶＤ、溶射等であ
り、イオンビームアシスト成膜のようにイオンビームを
単独で用いたり、イオンビームで成膜をアシストするこ
とも含む。請求項１２のように製造することで、酸化防
止、成膜工程の全てを乾式で行える。
（イオンプレーテング）、蒸着、ＣＶＤ、溶射等であ
り、イオンビームアシスト成膜のようにイオンビームを
単独で用いたり、イオンビームで成膜をアシストするこ
とも含む。請求項１２のように製造することで、酸化防
止、成膜工程の全てを乾式で行える。
【００３４】
【発明の実施の形態】熱電変換素子は例えば次のように
して製造される。熱電半導体Ａ″はＢｉ−Ｔｅ−Ｓｅ系
合金（ｎ型）またはＢｉ−Ｓｂ−Ｔｅ系合金（ｐ型）で
あり、この熱電半導体Ａ″の接合部表面がサンドペーパ
ーで湿式研磨され、その後、純水で超音波洗浄が行われ
る。次いで熱電半導体Ａ″の表面が例えばＡｒプラズマ
エッチング（逆スパッタリング）される。次いで熱電半
導体Ａ″の表面に３価若しくは４価の元素（Ｂ，Ｇａ，
Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも
一種類の元素が図７に示すように真空成膜法により熱電
半導体Ａ″の表面に形成し、成膜中の熱若しくは成膜後
に加熱することで合金層Ｂ″が形成される。例えば、Ｓ
ｎを熱電半導体Ａ″の表面にスパッタリングし、スパッ
タリング時の加熱により熱電半導体Ａ″にＳｎを拡散し
た合金層Ｂ″が形成される。このときスパッタリングの
ような真空成膜法により図８に示すように合金層Ｂ″と
３価若しくは４価の元素の層Ｃが形成されてもよい。上
記合金層Ｂ″または元素の層Ｃ上には、拡散防止効果を
有する金属（Ｔｉ，Ｃｒ，Ｃｏ，Ｎｉ，Ｎｂ，Ｍｏ，
Ｗ）のうち少なくとも一種類の元素からなる拡散防止層
Ｄが図１２（ａ）のように真空成形膜法にて形成され
る。例えばＭｏがスパッタリングされて元素の層Ｃまた
は合金層Ｂ″の上に拡散防止層Ｄが形成される。次いで
拡散防止層Ｄの上にＮｉ層Ｆが図１２（ｂ）のように真
空成膜法によって形成されるのであるが、例えばＮｉを
表面にスパッタリングすることにより形成される。次い
で拡散防止層Ｄの上に半田濡れ性を向上させる金属（Ｃ
ｕ，Ｓｎ，Ａｕ，Ｂｉ−Ｓｎのうち一種類の金属）より
なる半田濡れ性向上層Ｇが図１２（ｃ）に示すように真
空成膜法によって形成されるのであるが、例えばＣｕを
スパッタリングすることで半田濡れ性向上層Ｇが形成さ
れる。次に半田濡れ性向上層Ｇの上に電極材Ｅが形成さ
れるのであるが、例えば、図９（ｄ）に示すように半田
材Ｅ2 が半田付けされ、Ｃｕ電極Ｅ1 が半田付けで接合
される。上記のようにして熱電変換素子が形成され、電
極接合時及び電極接合後の通電時に熱電半導体の劣化を
防止することができる。
して製造される。熱電半導体Ａ″はＢｉ−Ｔｅ−Ｓｅ系
合金（ｎ型）またはＢｉ−Ｓｂ−Ｔｅ系合金（ｐ型）で
あり、この熱電半導体Ａ″の接合部表面がサンドペーパ
ーで湿式研磨され、その後、純水で超音波洗浄が行われ
る。次いで熱電半導体Ａ″の表面が例えばＡｒプラズマ
エッチング（逆スパッタリング）される。次いで熱電半
導体Ａ″の表面に３価若しくは４価の元素（Ｂ，Ｇａ，
Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも
一種類の元素が図７に示すように真空成膜法により熱電
半導体Ａ″の表面に形成し、成膜中の熱若しくは成膜後
に加熱することで合金層Ｂ″が形成される。例えば、Ｓ
ｎを熱電半導体Ａ″の表面にスパッタリングし、スパッ
タリング時の加熱により熱電半導体Ａ″にＳｎを拡散し
た合金層Ｂ″が形成される。このときスパッタリングの
ような真空成膜法により図８に示すように合金層Ｂ″と
３価若しくは４価の元素の層Ｃが形成されてもよい。上
記合金層Ｂ″または元素の層Ｃ上には、拡散防止効果を
有する金属（Ｔｉ，Ｃｒ，Ｃｏ，Ｎｉ，Ｎｂ，Ｍｏ，
Ｗ）のうち少なくとも一種類の元素からなる拡散防止層
Ｄが図１２（ａ）のように真空成形膜法にて形成され
る。例えばＭｏがスパッタリングされて元素の層Ｃまた
は合金層Ｂ″の上に拡散防止層Ｄが形成される。次いで
拡散防止層Ｄの上にＮｉ層Ｆが図１２（ｂ）のように真
空成膜法によって形成されるのであるが、例えばＮｉを
表面にスパッタリングすることにより形成される。次い
で拡散防止層Ｄの上に半田濡れ性を向上させる金属（Ｃ
ｕ，Ｓｎ，Ａｕ，Ｂｉ−Ｓｎのうち一種類の金属）より
なる半田濡れ性向上層Ｇが図１２（ｃ）に示すように真
空成膜法によって形成されるのであるが、例えばＣｕを
スパッタリングすることで半田濡れ性向上層Ｇが形成さ
れる。次に半田濡れ性向上層Ｇの上に電極材Ｅが形成さ
れるのであるが、例えば、図９（ｄ）に示すように半田
材Ｅ2 が半田付けされ、Ｃｕ電極Ｅ1 が半田付けで接合
される。上記のようにして熱電変換素子が形成され、電
極接合時及び電極接合後の通電時に熱電半導体の劣化を
防止することができる。
【００３５】以下本発明を具体的な実施例によりさらに
詳細に説明する。 （実施例）本発明の実施例で用いた熱電半導体は、ｐ
型、ｎ型とも粉末押出焼結材であり、その成分はｐ型は
Ｂｉ０．５，Ｓｂ１．５，Ｔｅ３、ｎ型がＢｉ２，Ｔｅ
２．８５，Ｓｅ０．１５である。この熱電半導体の表面
に、下記のようにＳｎ，Ｍｏ，Ｎｉ，Ｃｕを順次成膜し
た。
詳細に説明する。 （実施例）本発明の実施例で用いた熱電半導体は、ｐ
型、ｎ型とも粉末押出焼結材であり、その成分はｐ型は
Ｂｉ０．５，Ｓｂ１．５，Ｔｅ３、ｎ型がＢｉ２，Ｔｅ
２．８５，Ｓｅ０．１５である。この熱電半導体の表面
に、下記のようにＳｎ，Ｍｏ，Ｎｉ，Ｃｕを順次成膜し
た。
【００３６】Ｓｎ，Ｍｏ，Ｎｉ，Ｃｕの成膜条件及び合
金層の形成法は以下の通りである。 １）．熱電半導体を４００番サンドペーパーで湿式研磨
する。 ２）．純水で超音波洗浄を行い乾燥させる。 ３）．Ａｒ、６．６Ｐａ、３００Ｗで６０ｓ、ＲＦプラ
ズマを発生させ、熱電半導体表面を逆スパッタリングす
る。
金層の形成法は以下の通りである。 １）．熱電半導体を４００番サンドペーパーで湿式研磨
する。 ２）．純水で超音波洗浄を行い乾燥させる。 ３）．Ａｒ、６．６Ｐａ、３００Ｗで６０ｓ、ＲＦプラ
ズマを発生させ、熱電半導体表面を逆スパッタリングす
る。
【００３７】４）．Ａｒ、０．４Ｐａ、１５００Ｗで２
０ｓ、ＤＣプラズマを発生させ、Ｓｎターゲットをスパ
ッタリングすることにより、０．５μｍの薄膜を形成す
る。このとき、スパッタリング粒子による加熱で、０．
１〜０．５μｍの合金層が形成されると共にＳｎ鏡面膜
（緻密な膜の形成、すなわち多孔質膜の場合は鏡面膜が
形成されない。）が形成される。
０ｓ、ＤＣプラズマを発生させ、Ｓｎターゲットをスパ
ッタリングすることにより、０．５μｍの薄膜を形成す
る。このとき、スパッタリング粒子による加熱で、０．
１〜０．５μｍの合金層が形成されると共にＳｎ鏡面膜
（緻密な膜の形成、すなわち多孔質膜の場合は鏡面膜が
形成されない。）が形成される。
【００３８】５）．Ａｒ、１．０Ｐａ、３０００Ｗで３
０ｓ、ＤＣプラズマを発生させ、Ｍｏターゲットをスパ
ッタリングすることにより、０．５μｍの拡散防止層を
形成する。 ６）．Ａｒ、０．２Ｐａ、３０００Ｗで３０ｓ、ＤＣプ
ラズマを発生させ、Ｎｉターゲットをスパッタリングす
ることにより、０．６μｍのＮｉ層を形成する。
０ｓ、ＤＣプラズマを発生させ、Ｍｏターゲットをスパ
ッタリングすることにより、０．５μｍの拡散防止層を
形成する。 ６）．Ａｒ、０．２Ｐａ、３０００Ｗで３０ｓ、ＤＣプ
ラズマを発生させ、Ｎｉターゲットをスパッタリングす
ることにより、０．６μｍのＮｉ層を形成する。
【００３９】７）．Ａｒ、４．０Ｐａ、３０００Ｗで４
０ｓ、ＤＣプラズマを発生させ、Ｃｕターゲットをスパ
ッタリングすることにより、１．０μｍのＣｕ層を形成
する。 ８）．半田付けを行う。 ９）．Ｃｕ電極を接合する上記のように作製した熱電変
換素子の性能指数Ｚを測定し、さらに下記条件で加熱し
た後の性能指数Ｚを測定した。表１にｎ型熱電変換素子
の加熱試験結果、表２にｐ型熱電変換素子の加熱試験結
果を示す。この結果からいずれも性能劣化が見られない
ことがわかる。
０ｓ、ＤＣプラズマを発生させ、Ｃｕターゲットをスパ
ッタリングすることにより、１．０μｍのＣｕ層を形成
する。 ８）．半田付けを行う。 ９）．Ｃｕ電極を接合する上記のように作製した熱電変
換素子の性能指数Ｚを測定し、さらに下記条件で加熱し
た後の性能指数Ｚを測定した。表１にｎ型熱電変換素子
の加熱試験結果、表２にｐ型熱電変換素子の加熱試験結
果を示す。この結果からいずれも性能劣化が見られない
ことがわかる。
【００４０】
【表１】
【００４１】
【表２】
【００４２】作製した熱電変換素子のｐ型とｎ型を直列
につなぎ熱電変換モジュールを作製し、熱サイクル試験
を行った。熱サイクル試験はモジュールの両面が変形し
ないように熱交換基板で１５ｋｇｆ固定し、片面の温度
を常に３０℃以下に保ったまま、もう一方の面を３０℃
から８０℃に変化させた。温度は電流（５Ａ）をオン／
オフすることにより変化させた。熱サイクル試験前と試
験後のモジュールの電気抵抗の測定結果を表３に示す。
これにより本発明モジュール使用時の経時劣化が小さい
ことが明らかである。
につなぎ熱電変換モジュールを作製し、熱サイクル試験
を行った。熱サイクル試験はモジュールの両面が変形し
ないように熱交換基板で１５ｋｇｆ固定し、片面の温度
を常に３０℃以下に保ったまま、もう一方の面を３０℃
から８０℃に変化させた。温度は電流（５Ａ）をオン／
オフすることにより変化させた。熱サイクル試験前と試
験後のモジュールの電気抵抗の測定結果を表３に示す。
これにより本発明モジュール使用時の経時劣化が小さい
ことが明らかである。
【００４３】
【表３】
【００４４】
【発明の効果】本発明の請求項１の発明は、３価若しく
は４価元素がｎ型熱電半導体中に合金として存在するこ
とにより、キャリア濃度を減少させる効果を有する。一
般に、ｎ型熱電変換素子は僅かに酸化すると酸素がドー
パントとして作用することでキャリア濃度が増大し、ゼ
ーベック係数が小さく成るため、性能指数Ｚが減少す
る。そこで、３価及び４価元素の合金層を熱電半導体表
面上に形成することで、酸化によるキャリア濃度の増大
を抑制させ、ひいてはゼーベック係数の低下を抑制し、
性能の低下を抑制できる。
は４価元素がｎ型熱電半導体中に合金として存在するこ
とにより、キャリア濃度を減少させる効果を有する。一
般に、ｎ型熱電変換素子は僅かに酸化すると酸素がドー
パントとして作用することでキャリア濃度が増大し、ゼ
ーベック係数が小さく成るため、性能指数Ｚが減少す
る。そこで、３価及び４価元素の合金層を熱電半導体表
面上に形成することで、酸化によるキャリア濃度の増大
を抑制させ、ひいてはゼーベック係数の低下を抑制し、
性能の低下を抑制できる。
【００４５】本発明の請求項２の発明は、３価若しくは
４価元素がｐ型熱電半導体中に合金として存在すること
により、キャリア濃度を増加させる効果を有する。一般
に、ｐ型熱電変換素子は酸化するとキャリア濃度が減少
し、導電率が減少するため、性能係数Ｚが減少すること
がある。そこで、３価及び４価元素の合金層を熱電半導
体表面上に形成することで、酸化によるキャリア濃度の
減少を抑制させ、ひいては導電率の低下を抑制し、性能
低下を抑制できる。
４価元素がｐ型熱電半導体中に合金として存在すること
により、キャリア濃度を増加させる効果を有する。一般
に、ｐ型熱電変換素子は酸化するとキャリア濃度が減少
し、導電率が減少するため、性能係数Ｚが減少すること
がある。そこで、３価及び４価元素の合金層を熱電半導
体表面上に形成することで、酸化によるキャリア濃度の
減少を抑制させ、ひいては導電率の低下を抑制し、性能
低下を抑制できる。
【００４６】本発明の請求項３の発明は、接触抵抗が減
少し性能低下の防止に大きな効果がある。つまり、熱電
半導体の切断加工時や電極接合時、通電時に発生する応
力等により、熱電半導体接合界面近傍には微細なクラッ
クや結晶の歪み、Ｔｅ遊離後の空孔が多数存在している
と考えられる。そこで合金層の表面に３価若しくは４価
の元素膜が存在することで、これらの空孔若しくは空隙
部に３価及び４価の元素が満たされ、接触抵抗が減少し
性能低下防止に大きな効果がある。
少し性能低下の防止に大きな効果がある。つまり、熱電
半導体の切断加工時や電極接合時、通電時に発生する応
力等により、熱電半導体接合界面近傍には微細なクラッ
クや結晶の歪み、Ｔｅ遊離後の空孔が多数存在している
と考えられる。そこで合金層の表面に３価若しくは４価
の元素膜が存在することで、これらの空孔若しくは空隙
部に３価及び４価の元素が満たされ、接触抵抗が減少し
性能低下防止に大きな効果がある。
【００４７】本発明の請求項４の発明は、通電が可能で
あり、電極材の熱電半導体への拡散が防止でき、また酸
化や熱電半導体表面の空孔や空隙の発生による性能低下
を抑制できる。本発明の請求項５の発明は、請求項１や
請求項２の発明のように酸化による性能の低下を抑制で
きる熱電変換素子を製造できる。
あり、電極材の熱電半導体への拡散が防止でき、また酸
化や熱電半導体表面の空孔や空隙の発生による性能低下
を抑制できる。本発明の請求項５の発明は、請求項１や
請求項２の発明のように酸化による性能の低下を抑制で
きる熱電変換素子を製造できる。
【００４８】本発明の請求項６の発明は、請求項３の発
明のように酸化による性能の低下の抑制を持続できる熱
電変換素子を製造できる。本発明の請求項７の発明は、
合金層を薄く効果的に形成でき、酸化も防止することが
できる。また合金層形成工程の全てを乾式で行える。本
発明の請求項８の発明は、合金層と３価若しくは４価の
元素の層を同時に形成でき、酸化も防止することができ
る。また合金層と３価若しくは４価の元素の層の形成工
程を全て乾式で行える。
明のように酸化による性能の低下の抑制を持続できる熱
電変換素子を製造できる。本発明の請求項７の発明は、
合金層を薄く効果的に形成でき、酸化も防止することが
できる。また合金層形成工程の全てを乾式で行える。本
発明の請求項８の発明は、合金層と３価若しくは４価の
元素の層を同時に形成でき、酸化も防止することができ
る。また合金層と３価若しくは４価の元素の層の形成工
程を全て乾式で行える。
【００４９】本発明の請求項９の発明は、請求項４のよ
うに通電が可能であり、電極材の熱電半導体への拡散を
防止することによる、また酸化や熱電半導体表面の空孔
や空隙の発生による性能低下を抑制できる熱電変換素子
を製造できる。本発明の請求項１０の発明は、Ｎｉ層に
より半田の濡れ性が確保できる。本発明の請求項１１の
発明は、Ｃｕ，Ｓｎ，Ａｕのうち少なくとも一種類の金
属層により半田の濡れ性を向上できる。
うに通電が可能であり、電極材の熱電半導体への拡散を
防止することによる、また酸化や熱電半導体表面の空孔
や空隙の発生による性能低下を抑制できる熱電変換素子
を製造できる。本発明の請求項１０の発明は、Ｎｉ層に
より半田の濡れ性が確保できる。本発明の請求項１１の
発明は、Ｃｕ，Ｓｎ，Ａｕのうち少なくとも一種類の金
属層により半田の濡れ性を向上できる。
【００５０】本発明の請求項１２の発明は、請求項９乃
至請求項１１の成膜を真空中で行うことにより酸化を防
止できる。また成膜工程の全てを乾式で行うことができ
る。
至請求項１１の成膜を真空中で行うことにより酸化を防
止できる。また成膜工程の全てを乾式で行うことができ
る。
【図１】（ａ）はｎ型熱電半導体に合金層を形成した状
態の断面図、（ｂ）は（ａ）のＸ部拡大図である。
態の断面図、（ｂ）は（ａ）のＸ部拡大図である。
【図２】（ａ）はｐ型熱電半導体に合金層を形成した状
態の断面図、（ｂ）は（ａ）のＸ部拡大図である。
態の断面図、（ｂ）は（ａ）のＸ部拡大図である。
【図３】（ａ）は熱電半導体に合金層及び３価若しくは
４価の元素の層を形成した状態の断面図、（ｂ）は
（ａ）のＸ部拡大図である。
４価の元素の層を形成した状態の断面図、（ｂ）は
（ａ）のＸ部拡大図である。
【図４】（ａ）は熱電半導体に合金層、３価若しくは４
価の元素の層、拡散防止層及び電極材を形成した状態の
断面図、（ｂ）は（ａ）のＸ部拡大図である。
価の元素の層、拡散防止層及び電極材を形成した状態の
断面図、（ｂ）は（ａ）のＸ部拡大図である。
【図５】熱電半導体に合金層を形成する状態を説明する
断面図である。
断面図である。
【図６】（ａ）は熱電半導体に合金層及び３価若しくは
４価の元素の層を形成した状態の断面図、（ｂ）は
（ａ）のＸ部拡大図である。
４価の元素の層を形成した状態の断面図、（ｂ）は
（ａ）のＸ部拡大図である。
【図７】熱電半導体に真空成膜法により合金層を形成す
る状態を説明する断面図である。
る状態を説明する断面図である。
【図８】熱電半導体に真空成膜法により合金層及び３価
若しくは４価の元素の層を形成する状態を説明する断面
図である。
若しくは４価の元素の層を形成する状態を説明する断面
図である。
【図９】熱電半導体に合金層、３価若しくは４価の元素
の層、拡散防止層及び電極材を形成する状態を説明する
断面図である。
の層、拡散防止層及び電極材を形成する状態を説明する
断面図である。
【図１０】拡散防止層のにＮｉ層を形成する状態を説明
する断面図である。
する断面図である。
【図１１】拡散防止層の上にＮｉ層、半田濡れ性向上
層、電極材を形成する状態を説明する断面図である。
層、電極材を形成する状態を説明する断面図である。
【図１２】（ａ）は拡散防止層を形成する状態を説明す
る断面図、（ｂ）はＮｉ層を形成する状態を説明する断
面図、（ｃ）は半田濡れ性向上層を形成する状態を説明
する断面図である。
る断面図、（ｂ）はＮｉ層を形成する状態を説明する断
面図、（ｃ）は半田濡れ性向上層を形成する状態を説明
する断面図である。
Ａ ｎ型熱電半導体
Ａ′ ｐ型熱電半導体
Ａ″ ｎ型またはｐ型熱電半導体
Ｂ 合金層
Ｂ′ 合金層
Ｂ″ 合金層
Ｃ ３価若しくは４価の元素の層
Ｄ 拡散防止層
Ｅ 電極材
Ｆ Ｎｉ層
Ｇ 半田濡れ性向上層
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 35/16
H01L 35/32
Claims (12)
- 【請求項１】ａ．熱電半導体Ｂｉ−Ｔｅ−Ｓｅ系合金
（ｎ型） ｂ．３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，
Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素
と、Ｂｉ，Ｔｅ，Ｓｅのうち少なくとも一種類の金属若
しくはＢｉ−Ｔｅ−Ｓｅ系合金との合金層 以上のａ．，ｂ．から成ることを特徴とする熱電変換素
子。 - 【請求項２】ａ′．熱電半導体Ｂｉ−Ｓｂ−Ｔｅ系合金
（ｐ型） ｂ′．３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，
Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素
と、Ｂｉ，Ｓｂ，Ｔｅのうち少なくとも一種類の金属若
しくはＢｉ−Ｓｂ−Ｔｅ系合金との合金層 以上のａ′．，ｂ′．から成ることを特徴とする熱電変
換素子。 - 【請求項３】ａ″．請求項１または請求項２におけるｎ
型若しくはｐ型熱電半導体 ｂ″．３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，
Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素
と、Ｂｉ，Ｓｂ，Ｔｅ，Ｓｅのうち少なくとも一種類の
金属若しくはＢｉ−Ｔｅ−Ｓｅ系合金若しくはＢｉ−Ｓ
ｂ−Ｔｅ系合金との合金層 ｃ．３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，
Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素
からなる層 以上のａ″．，ｂ″．，ｃ．から成ることを特徴とする
熱電変換素子。 - 【請求項４】ａ″．請求項１または請求項２におけるｎ
型若しくはｐ型熱電半導体 ｂ″．３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，
Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素
と、Ｂｉ，Ｓｂ，Ｔｅ，Ｓｅのうち少なくとも一種類の
金属若しくはＢｉ−Ｔｅ−Ｓｅ系合金若しくはＢｉ−Ｓ
ｂ−Ｔｅ系合金との合金層 ｃ．３価若しくは４価元素（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，
Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のうち少なくとも一種類の元素
からなる層 ｄ．拡散防止効果を有する金属（Ｔｉ，Ｃｒ，Ｃｏ，Ｎ
ｉ，Ｎｂ，Ｍｏ，Ｗ）のうち少なくとも一種類の元素か
らなる層 ｅ．電極材（半田材、電極） 以上のａ″．，ｂ″．，ｃ．，ｄ．，ｅ．若しくは
ａ″．，ｂ″．，ｄ．，ｅ．からから成ることを特徴と
する熱電変換素子。 - 【請求項５】 熱電半導体Ｂｉ−Ｔｅ−Ｓｅ系合金若し
くはＢｉ−Ｓｂ−Ｔｅ系合金に、３価若しくは４価元素
（Ｂ，Ｇａ，Ｉｎ，Ｔｌ，Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）のう
ち少なくとも一種類の元素と、Ｂｉ，Ｓｂ，Ｔｅ，Ｓｅ
のうち少なくとも一種類の金属若しくはＢｉ−Ｔｅ−Ｓ
ｅ系合金若しくはＢｉ−Ｓｂ−Ｔｅ系合金との合金層を
形成する工程を有することを特徴とする熱電変換素子の
製造方法。 - 【請求項６】 請求項５において、合金層の表面に合金
化した３価若しくは４価の元素の層を形成する工程を有
することを特徴とする熱電変換素子の製造方法。 - 【請求項７】 請求項５において、３価若しくは４価元
素を真空成膜法により熱電半導体表面に形成し、成膜中
の熱若しくは成膜後に加熱をすることで合金層を形成す
る工程を有することを特徴とする熱電変換素子の製造方
法。 - 【請求項８】 請求項６において、３価若しくは４価元
素層を真空成膜法により熱電半導体表面に形成し、成膜
中の熱若しくは成膜後に加熱をすることで合金層及び３
価若しくは４価元素層を形成する工程を有することを特
徴とする熱電変換素子の製造方法。 - 【請求項９】 請求項５または請求項６において、合金
層形成後に拡散防止効果を有する金属（Ｔｉ，Ｃｒ，Ｃ
ｏ，Ｎｉ，Ｎｂ，Ｍｏ，Ｗ）のうち少なくとも一種類の
元素からなる層を形成し、 １．Ｃｕ電極を半田接合する工程 ２．半田を厚盛する工程 ３．Ｃｕメッキする工程 上記の１．，２．，３．のいずれかの方法で電極を形成
する工程を有することを特徴とする熱電変換素子の製造
方法。 - 【請求項１０】 請求項９において、拡散防止層表面に
Ｎｉ層を形成することを特徴とする熱電変換素子の製造
方法。 - 【請求項１１】 請求項１０において、Ｎｉ層表面に半
田濡れ性を向上させる金属層（Ｃｕ，Ｓｎ，Ａｕ，Ｂｉ
−Ｓｎ半田のうち少なくとも一種類の金属）を形成する
ことを特徴とする熱電変換素子の製造方法。 - 【請求項１２】 請求項９または請求項１０または請求
項１１において、拡散防止層、Ｎｉ層、半田濡れ性向上
層を真空成膜法により形成する工程を有することを特徴
とする熱電変換素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35188197A JP3484960B2 (ja) | 1997-12-22 | 1997-12-22 | 熱電変換素子及び熱電変換素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35188197A JP3484960B2 (ja) | 1997-12-22 | 1997-12-22 | 熱電変換素子及び熱電変換素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11186616A JPH11186616A (ja) | 1999-07-09 |
| JP3484960B2 true JP3484960B2 (ja) | 2004-01-06 |
Family
ID=18420255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35188197A Expired - Fee Related JP3484960B2 (ja) | 1997-12-22 | 1997-12-22 | 熱電変換素子及び熱電変換素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3484960B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100009455A (ko) | 2008-07-18 | 2010-01-27 | 삼성전자주식회사 | 열전재료 및 칼코게나이드 화합물 |
| US9660165B2 (en) | 2008-08-29 | 2017-05-23 | Lg Chem, Ltd. | Thermoelectric conversion material and producing method thereof, and thermoelectric conversion element using the same |
| EP2319082B1 (en) * | 2008-08-29 | 2017-11-15 | LG Chem, Ltd. | New compound semiconductor and producing method thereof, and solar cell and thermoelectric conversion element using the same |
| JP5282593B2 (ja) * | 2009-02-06 | 2013-09-04 | 宇部興産株式会社 | 熱電変換素子及びそれを用いた熱電変換モジュール |
| IT1403545B1 (it) * | 2011-02-02 | 2013-10-31 | Eonsudenergia Srl | Catalizzatore per la termolisi di rifiuti |
| KR101207300B1 (ko) | 2012-07-27 | 2012-12-03 | 한국기계연구원 | 열전 소자 제조방법 |
| JP6078438B2 (ja) | 2013-08-30 | 2017-02-08 | 株式会社Kelk | 熱電発電モジュール |
| KR102125051B1 (ko) | 2017-03-30 | 2020-06-19 | 주식회사 엘지화학 | 열전 모듈 |
| KR102340798B1 (ko) | 2017-11-01 | 2021-12-16 | 주식회사 엘지화학 | 열전 소자 및 이를 포함하는 열전 모듈 |
-
1997
- 1997-12-22 JP JP35188197A patent/JP3484960B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11186616A (ja) | 1999-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3144328B2 (ja) | 熱電変換素子およびその製造方法 | |
| EP1079445A2 (en) | Thermoelectric conversion device and method of manufacturing the same | |
| JP6078438B2 (ja) | 熱電発電モジュール | |
| KR20120115079A (ko) | 열전장치, 전극 물질 및 그 제조방법 | |
| JP3484960B2 (ja) | 熱電変換素子及び熱電変換素子の製造方法 | |
| JP2004204256A (ja) | 低熱膨張平角導体 | |
| US20160163948A1 (en) | Thermoelectric Device Fabrication Using Direct Bonding | |
| JP4136845B2 (ja) | 半導体モジュールの製造方法 | |
| JP2001028462A (ja) | 熱電素子及び熱電素子の製造方法 | |
| JP2003092435A (ja) | 熱電モジュール及びその製造方法 | |
| JP6404983B2 (ja) | 熱電発電モジュール | |
| JPH09293906A (ja) | 熱電変換素子 | |
| JP3918424B2 (ja) | 熱電変換モジュールの製造方法 | |
| JPS6141135B2 (ja) | ||
| JP4104032B2 (ja) | 半導体発光装置およびその製造方法 | |
| JP6850988B2 (ja) | 熱電変換モジュール | |
| JPS59232692A (ja) | セラミツクと金属等との接合用ろう材及びこれを用いたセラミツクと金属等の複合体 | |
| WO2021019891A1 (ja) | 熱電モジュール及び熱電モジュールの製造方法 | |
| FR3005529A1 (fr) | Module thermoelectrique | |
| JP3930410B2 (ja) | 熱電素子モジュール及びその製造方法 | |
| JPH09172204A (ja) | 熱電変換装置およびその製造方法 | |
| US3702787A (en) | Method of forming ohmic contact for semiconducting devices | |
| WO2021079644A1 (ja) | 熱電変換素子とその製造方法、および熱電変換デバイス | |
| JP3733708B2 (ja) | アルミニウムを用いるシリコンウェハーの接合方法 | |
| JPH0472764A (ja) | 半導体装置の裏面電極 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030924 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |