JP3481134B2 - 不揮発性半導体記憶装置とその製造方法 - Google Patents
不揮発性半導体記憶装置とその製造方法Info
- Publication number
- JP3481134B2 JP3481134B2 JP14331198A JP14331198A JP3481134B2 JP 3481134 B2 JP3481134 B2 JP 3481134B2 JP 14331198 A JP14331198 A JP 14331198A JP 14331198 A JP14331198 A JP 14331198A JP 3481134 B2 JP3481134 B2 JP 3481134B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- memory device
- memory
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
どの不揮発性半導体記憶装置とその製造方法に関する。
本発明は、特にメモリの高密度化が必要さされる分野
や、高速かつ大容量の情報記録を必要とされる分野に適
用するのに適する。
て、シリコン基板表面を凸形状に加工し、その側面にチ
ャネル領域を形成する、いわゆる三次元構造デバイスが
検討されている。図1は Pein らによって提案されたフ
ラッシュメモリの概略図である(IEEE ELECTRON DEVICE
LETTERS, VOL.14, NO.8, 1993, PP.415-417参照)。シ
リコン基板上に形成した柱状の凸形状(ピラー)11の
側面を覆うように浮遊ゲート12が形成されており、さ
らにその外側を覆うように、ワードライン14が形成さ
れている。
チングを用いている。この構造では、メモリトランジス
タのチャネル長は、そのエッチング深さにより決定され
る。しかし、その場合、同一組成中でエッチングを停止
しなければならないため、エッチング深さの制御が極め
て困難である。つまり、トランジスタにおけるもっとも
重要なパラメータの1つであるチャネル長の制御性が悪
いということを意味する。
ドレインとメタルビットラインとの接続にコンタクトホ
ールを用いている。つまり、1つのシリコンピラーあた
り1つのコンタクトホールを設けていることになる。こ
の場合、シリコンピラーの寸法は、コンタクトホールと
さらにその周りのマスク合わせ余裕を考慮した大きさよ
り小さくできず、このことが微細化にとって障害となっ
ている。
て、金属配線の最小加工寸法は大きい。また、この差
は、エレクトロマイグレーション等の問題により、微細
化の世代が進むにつれて大きくなる傾向にある。第1図
では、メモリの配置間隔とメタルビット線の配置間隔は
同一である必要がある。このため、この素子ではメタル
の最小加工寸法によって、メモリ面積が律速されること
になる。
御性の問題に関しては、エピタキシャル成長法を用いる
ことにより解決が図られている(特開平8−25061
2号公報参照)。そこでは、シリコン基板上にあらかじ
めダミーとなるSiO2パターンを形成しておき、その
後SiO2パターンの開口している部分に、エピタキシ
ャル成長を選択的に行うことによって、シリコンピラー
を形成している。エピタキシャル成長法を用いると、そ
の膜厚は精密に制御できる。このため、エッチングで作
製する場合に比べて、シリコンピラーの高さ、つまりチ
ャネル長の制御性が向上する。しかし、この方法ではダ
ミーパターンの形成及び除去という工程が新たに追加さ
れることになり、工程数の増加を招く。
げられる問題に関しては、アレイ構成を工夫することに
より解決する方法が提案されている(特開平9−199
695号公報参照)。これは1つのシリコンピラーに2
つのメモリトランジスタを形成する同一発明者による先
願の発明(特開平6−13627号公報参照)の改良で
あるが、アレイ構成をNAND型とすることで、シリコ
ンピラー上に形成されていたコンタクトホールをなくし
ている。しかし、この方法ではNAND接続に共通の問
題である、ランダムアクセス速度の低下という問題が新
たに生じる。また更に、この方法を用いても、メタルビ
ット線によって素子間隔が律速されてしまうという問題
を回避できない。
用いる特開平8−250612号の発明でも、コンタク
トホールの問題の解決法について述べられている。そこ
では、層間絶縁膜のエッチバックによる自己整合的な手
段によってシリコンピラー上面のみを露出させ、メタル
ビットラインをコンタクトさせる方法が紹介されてい
る。その方法を用いると、シリコンピラーの寸法は、コ
ンタクトホールを用いる場合に比べ、明らかに微細化で
きる。しかし、メモリ内の層間膜工程を周辺トランジス
タと分ける必要があり、周辺トランジスタまで含めて考
えると、工程数の増加となる。
に、メモリアレイ内のコンタクトホールをなくす方法と
しては、埋め込みビットラインを用いたコンタクトレス
NOR型が一般的である。しかし、三次元構造を持つフ
ラッシュメモリにおいて、埋め込みビットライン構成を
持つデバイスはまだ知られていない。
シュメモリの発明では、メモリ部分の構造にのみ着目し
たものが多く、メモリアレイ構成や、ブロック選択トラ
ンジスタの構造、また、それらのレイアウトなど、これ
ら実際に記憶回路として実現する場合の各要素について
記述しているのは、前述の特開平9−199695号の
NAND型のものはあるものの、コンタクトレスNOR
型ではこれまで知られていない。
次元構造を有するフラッシュメモリなどの不揮発性半導
体記憶装置において、ランダムアクセス速度の大幅な向
上や、煩雑な工程の増加なしに、微細化を可能とするデ
バイス構造とその製造方法を提供することを目的とする
ものである。
に形成され,かつ複数個の記憶素子がマトリクス状に配
置された不揮発性半導体記憶装置である。そして、各記
憶素子は半導体基板の主平面に対して垂直な方向にチャ
ネルが形成されている構造を有し、かつ記憶素子アレイ
が形成されている領域全面に、記憶素子のソースとなる
共有拡散層が形成されていることを特徴とするものであ
る。本発明では、メモリアレイ領域の全面にソースが形
成されているため、ソース抵抗が大幅に低減でき、高速
化や消去後の閾値ばらつきの低減にも有効である。
形成されていることから、エッチング工程の前の工程で
ソース及びドレインを形成でき、エッチング工程以外の
工程によって、チャネル長を決定できる。チャネル長の
決定はイオン注入法を用いて、又はエピタキシャル成長
法を用いて行なうことができる。
ャネル長を決定する方法では、イオン注入法を用いて半
導体基板内にソースとなる共有拡散層を形成し、その上
にその半導体基板の層を介してドレインとなる拡散層を
イオン注入法を用いて形成した後、エッチングによって
ドレイン用拡散層を通ってソース用共有拡散層に至る深
さの溝を形成することにより、半導体基板の主平面に対
して垂直な方向のチャネル領域を形成する。この方法に
よれば、イオン注入深さによってメモリトランジスタの
チャネル長が決定されるため、チャネル長のばらつきが
低減できる。
用いてチャネル長を決定する方法では、ソースとなる共
有拡散層、その上に半導体基板層、さらにその上にドレ
インとなる拡散層をエピタキシャル成長法を用いて形成
した後、エッチングによってドレイン用拡散層を通って
ソース用共有拡散層に至る深さの溝を形成することによ
り、半導体基板の主平面に対して垂直な方向のチャネル
領域を形成する。この方法によれば、エピタキシャル成
長層の膜厚によってチャネル長が決定されるため、チャ
ネル長のばらつきが低減できる。また、前述の従来提案
されたエピタキシャル成長法ではエピタキシャル成長前
にダミーパターンの形成工程が必要であるが、本発明の
この方法ではそのようなダミーパターンの形成工程は必
要ではない。
も可能なフラッシュメモリのようなメモリのみならず、
読出し専用のMOSメモリにも適用することができる。
フラッシュメモリのようなメモリに適用した場合は、各
記憶素子では、第1導電型を有する半導体基板の主平面
上で、メモリアレイを形成する領域全面に、ソースとな
る第2導電型を有する第1半導体層が形成されており、
第1半導体層上に第1導電型を有する凸型で帯状の第2
半導体層が形成されており、第2半導体層上で、かつ、
帯の長手方向に平行な2つの側面側にそれぞれ寄せられ
た位置に形成され、第2導電型を有するドレインとなる
2つの帯状の第3、第4の半導体層が配置されており、
第2半導体層の長手方向に平行な側面上には、浮遊ゲー
トが絶縁層を介して配置されており、さらに上記構造の
上部には、第2半導体層の帯の長手方向と直交する方向
の帯状の制御ゲートが絶縁層を介して配置されている。
シュメモリで、コンタクトレスNOR型のアレイ構成が
実現でき、このことによってメモリの更なる高集積化が
可能となる。また、ソース抵抗が大幅に低減でき、高速
化や消去後の閾値ばらつきの低減にも有効である。
は、フラッシュメモリのようなメモリに適用した上記の
構造から浮遊ゲートとそれを他の部分から分離する絶縁
膜を除いた構造となる。このように、読み出し専用MO
Sメモリに適用した場合には、アクセス速度の大幅な低
下なく、集積度を改善できる。
すると、メモリ素子のドレインとなる拡散層と周辺回路
への接続用メタルビットラインとの間が、ブロック選択
トランジスタを介して接続されているのが好ましく、そ
の際ブロック選択トランジスタは凸型の第2半導体層の
上面部分に形成するのが好ましい。この構成により、メ
モリアレイに対して無理なくブロック選択トランジスタ
を形成できる。
のドレイン用拡散層を形成し、それぞれを別のブロック
選択トランジスタを介して同一のメタルビット線に接続
するのが好ましい。この構成によれば、メモリアレイ2
列に対してメタルビットラインは1本で構成でき、メタ
ルビットラインの最小加工寸法で律速されていたメモリ
ピッチの制限がなくなり、メモリの微細化が可能とな
る。
スタ間に、ブロック選択トランジスタのチャネル領域の
キャリア濃度よりも高いキャリア濃度を有する分離領域
が形成されているのが好ましい。それにより、ブロック
選択トランジスタ間の分離領域を簡便な方法で形成でき
る。
レイン形成をメモリのドレイン用拡散層の形成と同一の
工程で行うことができる。これによれば、メモリのドレ
イン拡散層とブロック選択トランジスタのソース/ドレ
インを同一工程で作成するため、レイアウト的な無駄が
なくなり、微細化につながる。
レイン形成をメモリのドレイン用拡散層の形成とは別の
工程で行うこともできる。この場合には、レイアウト的
には不利であるが、ブロック選択トランジスタの構造を
最適化でき、アクセス速度の向上など電気的諸特性を改
善できる。
て説明する。図2は、本発明を適用したフラッシュメモ
リの一実施例のメモリアレイ部分の概略を示したもので
ある。p型シリコン基板21上には全面にソースとなる
n型拡散層22が形成されている。その上層には凸形状
で、かつ帯状のp型シリコン層23が形成されている。
更にその上層には、ドレインとなる2つの帯状のn型の
拡散層24,25がp型シリコン層23の帯の長手方向
に平行な2つの側面側にそれぞれ寄せられた位置に形成
されている。p型シリコン層23の両側面には浮遊ゲー
ト26が酸化膜を介して配置されている。そして、これ
らの構造の上層には、酸化膜を介して帯状の制御ゲート
27がp型シリコン層23の長手方向に直交する方向に
配置されている。チャネルはn型拡散層24,25とn
型拡散層22の間のp型シリコン層23において、基板
21の主平面に対して垂直な方向に形成される。
メモリが拡散層で接続されている、いわゆる埋め込みビ
ットライン構成となっており、アレイ内にコンタクトホ
ールを用いていない。
メモリエリアの全面に形成されている。従来法ではソー
ス拡散層は凹部底部にのみ形成されていたため、高抵抗
になり易く、このことがアクセス速度と高集積化の両立
を図る上で障害となっていた。また、フラッシュメモリ
では、ソースでの一括消去を行うため、高いソース抵抗
は、消去後の閾値ばらつきの原因にもなる。本発明で
は、従来に比べソース抵抗を大幅に低減でき、高速化や
消去後の閾値ばらつきの低減に有利である。
モリのドレインと周辺回路への接続用メタルビットライ
ンとの間が、ブロック選択トランジスタを介して接続さ
れている。そのブロック選択トランジスタは、図2では
図示されていないが、凸形状で帯状のp型シリコン層2
3の上面部分に形成されている。
ソースは、全メモリで共通になっている。また、ドレイ
ンは埋め込み拡散層71によってブロック選択トランジ
スタ72のソースに接続され、さらにそのブロック選択
トランジスタ72を介してメタルビット線73に接続さ
れている。また、ドレイン拡散層71に隣接するドレイ
ン拡散層74は、他のブロック選択トランジスタ75を
介して、先と同一のメタルビット線73に接続されてい
る。これらの互いに隣接するドレイン拡散層71と74
は、図2の凸形状で帯状のp型シリコン層23上で互い
に隣接するドレイン拡散層24と25に該当している。
このように、1つのp型シリコン層23を共通にする2
列のメモリブロックに対してメタルビット線は1本の構
成となっており、メモリのピッチに対してメタルビット
線の間隔を2倍にできる。このため、従来メタルビット
線の最小加工寸法で律速されていたメモリピッチの制限
がなくなり、メモリの微細化が可能となる。
法を用いてチャネル長を決定する製造方法とともに、図
4から図6を参照して説明する。図4(a)から(f)
にメモリ部分の断面図を、図5(a)から(f)にブロ
ック選択トランジスタまで含めたデバイスの上面図を示
す。ここで図4は図5(a)におけるX−X’線位置で
の断面を表わしている。
のソースとなるn型拡散層31をイオン注入法を用いて
形成し、その上層にメモリのチャネル領域となる基板の
p型層33を介してドレインとなるn型拡散層32,3
4をイオン注入法を用いて形成する(図4(a)、図5
(a))。このとき、ブロック選択トランジスタのソー
ス/ドレインとなる領域(図5(a)の上下の斜線部)
にも同時にイオン注入を行なう。後に帯状に加工される
p型層33上で隣接するドレイン線間の分離領域(図5
(a)の中央部のクランク形状の白抜きの領域)と、ブ
ロック選択トランジスタのチャネル領域(図5(a)の
上下の横棒の白抜きの領域)には上層のイオン注入は施
さない。ドレイン間の分離領域、拡散層32のドレイン
によりつながる一連のメモリが、後に図5では下側に形
成されるブロック選択トランジスタに接続され、拡散層
34のドレインによりつながる一連のメモリが、図5で
は上側に形成されるブロック選択トランジスタに接続さ
れるようにパターン化されている。
用して拡散層32,34上に酸化膜35を形成する。そ
の後、この酸化膜35と通常のフォトリソグラフィー法
を利用し、後に帯状に加工されるp型層33上で隣接す
るドレイン間の分離領域にp型の不純物B(ボロン)を
イオン注入法を用いて注入する。36が形成された分離
領域である(図4(b)、図5(b))。
成膜した後に、分離領域36を挟んで隣接する拡散層3
2,34が残るように、拡散層32,34を通って拡散
層31に達するまでエッチングを行い、凸型で帯状の構
造を形成する。さらに、ブロック選択トランジスタ間の
分離領域44にp型不純物であるBを注入する(図4
(c)、図5(c))。
酸化膜39を形成し、次いで全面にp型ポリシリコンを
成膜し、さらにエッチバックを行なってチャネル層33
の側面に、浮遊ゲート38を形成する。このゲート酸化
工程で増速酸化によって拡散層31の露出している部分
には、ゲート酸化膜39よりも厚い増速酸化膜40が形
成される。さらに全面にポリシリコン間絶縁膜となるシ
リコン酸化膜/シリコン窒化膜/シリコン酸化膜の積層
膜を成膜する。さらにブロック選択トランジスタのチャ
ネルとなる部分46のポリシリコン間絶縁膜ならびに浮
遊ゲートを除去する(図4(d)、図5(d))。
の上にp型のポリシリコンを成膜する。そして、ポリシ
リコン/ポリシリコン間絶縁膜/浮遊ゲートを連続的
に、ドレイン線と垂直な方向に帯状にエッチングし、ワ
ードラインとなる制御ゲート41ならびにブロック選択
トランジスタのゲート45を形成する(図4(e)、図
5(e))。ブロック選択トランジスタは、図5(e)
のY−Y’線位置での断面図を示す図6のように形成さ
れる。
択トランジスタのドレイン領域にコンタクトホール46
を形成する。さらに同一凸部上のコンタクトホール同士
を接続するようにアルミによるメタルビット線43を形
成する。本実施例では、フラッシュメモリのチャネル長
はイオン注入深さにより決定される。イオン注入深さ
は、エッチング深さと比較して制御制がよく、このた
め、本実施例により製造されるメモリは、従来のものに
比べてチャネル長の制御性がよい。
シャル法を用いてチャネル長を決定する製造方法ととも
に、図7から図9を参照して説明する。図7(a)から
(f)にメモリ部分の断面図を、図8(a)から(f)
にブロック選択トランジスタまで含めたデバイスの上面
図を示す。ここで、図7は図8(a)におけるX−X’
線位置での断面図である。
スとなるn型層51、チャネル領域となるp型層52、
ドレインとなるn型層53をエピタキシャル成長法用い
て形成する。更にその上層にはシリコン酸化膜層54を
形成する(図7(a)、図8(a))。
法及び異方性エッチング技術を用いて、シリコン酸化膜
層54とn型層53を一部除去して、ブロック選択トラ
ンジスタのチャネル領域(図8(a)の上下の横棒の白
抜きの領域)と、後に帯状に加工されるp型層52上で
隣接するドレイン線間の分離領域(図8(a)の中央部
のクランク形状の領域)を形成する。ドレイン線間の分
離領域により、n型層53aによるドレインによりつな
がる一連のメモリが、後に図8では下側に形成されるブ
ロック選択トランジスタに接続され、n型層53bによ
るドレインによりつながる一連のメモリが、図8では上
側に形成されるブロック選択トランジスタに接続される
ようにパターン化されている。更に。ドレイン線間の分
離領域にp型不純物であるBの注入を行う(図7
(b)、図8(b))。55はB注入により形成された
分離領域である。
し、再度全面にシリコン酸化膜層56を形成する。その
後、分離領域55を挟んで隣接するn型層53a,53
bが残るように、n型層53a,53bを通ってn型層
51に達するまでエッチングを行い、凸型で帯状の構造
を形成する。さらに、ブロック選択トランジスタ間の分
離領域63にp型不純物であるBを注入する(図7
(c)、図8(c))。
化膜58を形成し、次いで全面にp型ポリシリコンを成
膜し、さらにエッチバックを行ってチャネル層52の側
面に浮遊ゲート57を形成する。このゲート酸化工程で
増速酸化によって拡散層51の露出している部分には、
ゲート酸化膜58よりも厚い増速酸化膜59が形成され
る。さらに、全面にポリシリコン間絶縁膜となるシリコ
ン酸化膜/シリコン窒化膜/シリコン酸化膜の積層膜を
成膜する。さらに、ブロック選択トランジスタのチャネ
ルとなる部分65のポリシリコン間絶縁膜ならびに浮遊
ゲートを除去する(図7(d)、図8(d))。
型のポリシリコンを成膜する。そして、ポリシリコン/
ポリシリコン間絶縁膜/浮遊ゲートを連続的に、ドレイ
ン線と垂直な方向に帯状にエッチングし、ワードライン
となる制御ゲート60と、ブロック選択トランジスタの
ゲート64を形成する。更に、ブロック選択トランジス
タのソース/ドレイン領域65にn型不純物を注入し、
選択トランジスタのソース/ドレインを形成する(図7
(e)、図8(e))。ブロック選択トランジスタは、
図8(e)のY−Y’線位置での断面図を示す図9のよ
うに形成される。図9で、69は形成された選択トラン
ジスタのソース/ドレインである。
らに選択トランジスタのドレイン領域にコンタクトホー
ル66を形成する。さらに、同一凸部上のコンタクトホ
ール同士を接続するようにアルミによるメタルビット線
62を形成する(図7(f)、図8(f))。本実施例
では、メモリトランジスタのチャネル長はエピタキシャ
ル成長層の膜厚によって、決定される。エピタキシャル
成長層の膜厚は、精密な制御が可能であり、これによっ
て、チャネル長の制御性が向上する。更に、従来エピタ
キシャル成長を用いる方法では、ダミーパターンを用い
ていたが、本実施例ではそのダミーパターンを形成する
工程は不要であり、従来に比べ工程の簡略化が可能であ
る。
ュメモリのみではなく、読み出し専用メモリ(マスクR
OM)への応用が可能である。つまり上記に示した実施
例において、浮遊ゲート及びポリシリコン間絶縁膜の工
程を省くことによって、読み出し専用メモリが実現でき
る。
記憶素子が半導体基板の主平面に対して垂直な方向にチ
ャネルが形成されている構造を有し、かつ記憶素子アレ
イが形成されている領域全面に、記憶素子のソースとな
る共有拡散層が形成されているので、ソース抵抗が大幅
に低減でき、高速化や消去後の閾値ばらつきの低減にも
有効である。また、メモリアレイ領域の全面にソースが
形成されていることから、エッチング工程の前の工程で
ソース及びドレインを形成でき、エッチング工程以外の
工程によって、チャネル長を決定できる。本発明の製造
方法ではチャネル長の決定はエピタキシャル成長法を用
いて行なうので、チャネル長のばらつきが低減できる。
さらに、前述の従来提案されたエピタキシャル成長法で
はエピタキシャル成長前にダミーパターンの形成工程が
必要であるが、本発明のエピタキシャル成長法ではその
ようなダミーパターンの形成工程は必要ではなく、少な
い工程数で半導体記憶装置を製造することができる。
概略斜視図である。
部分を示す概略斜視図である。
ンジスタとともに示す回路図である。
モリ部分の断面図で示す工程図である。
ロック選択トランジスタまで含めたデバイスの上面図で
示す工程図である。
スタを示す断面図であり、図5(e)のY−Y’線位置
での断面を表わしている。
メモリ部分の断面図で示す工程図である。
ロック選択トランジスタまで含めたデバイスの上面図で
示す工程図である。
スタを示す断面図であり、図8(e)のY−Y’線位置
での断面を表わしている。
型拡散層 26,38,57 浮遊ゲート 27,41,60 制御ゲート
Claims (7)
- 【請求項1】 半導体基板上に形成され、かつ複数個の
記憶素子がマトリクス状に配置された不揮発性半導体記
憶装置であって、各記憶素子では、第1導電型を有する
半導体基板の主平面上で、メモリアレイを形成する領域
全面に、ソースとなる第2導電型を有する第1半導体層
が形成されており、前記第1半導体層上に第1導電型を
有する凸型で帯状の第2半導体層が形成されており、前
記第2半導体層上で、かつ、帯の長手方向に平行な2つ
の側面側にそれぞれ寄せられた位置に形成され、第2導
電型を有するドレインとなる2つの帯状の第3、第4の
半導体層が配置されており、前記第2半導体層の長手方
向に平行な側面上には、浮遊ゲートが絶縁層を介して配
置されており、さらに上記構造の上部には、前記第2半
導体層の帯の長手方向と直交する方向の帯状の制御ゲー
トが絶縁層を介して配置されていることを特徴とする不
揮発性半導体記憶装置。 - 【請求項2】 半導体基板上に形成され、かつ複数個の
記憶素子がマトリクス状に配置された不揮発性半導体記
憶装置であって、各記憶素子では、第1導電型を有する
半導体基板の主平面上で、メモリアレイを形成する領域
全面に、ソースとなる第2導電型を有する第1半導体層
が形成されており、前記第1半導体層上に第1導電型を
有する凸型で帯状の第2半導体層が形成されており、前
記第2半導体層上で、かつ、帯の長手方向に平行な2つ
の側面側にそれぞれ寄せられた位置に形成され、第2導
電型を有するドレインとなる2つの帯状の第3、第4の
半導体層が配置されており、さらに上記構造の上部に
は、前記第2半導体層の帯の長手方向と直交する方向の
帯状の制御ゲートが絶縁層を介して配置されていること
を特徴とする不揮発性半導体記憶装置。 - 【請求項3】 ドレインとなる前記第3、第4の半導体
層と周辺回路への接続用メタルビットラインとの間が、
ブロック選択トランジスタを介して接続されており、か
つ前記ブロック選択トランジスタが前記凸型の第2半導
体層の上面部分に形成されている請求項1又は2に記載
の不揮発性半導体記憶装置。 - 【請求項4】 同一の前記凸型の第2半導体層上に形成
された前記第3、第4の半導体層が、それぞれ別のブロ
ック選択トランジスタを介して同一のメタルビット線に
接続されている請求項3に記載の不揮発性半導体記憶装
置。 - 【請求項5】 隣り合ったブロック選択トランジスタ間
に、ブロック選択トランジスタのチャネル領域のキャリ
ア濃度よりも高いキャリア濃度を有する分離領域が形成
されている請求項3又は4に記載の不揮発性半導体記憶
装置。 - 【請求項6】 半導体基板上に形成され、かつ複数個の
記憶素子がマトリクス状に配置された不揮発性半導体記
憶装置であって、各記憶素子が半導体基板の主平面に対
して垂直な方向にチャネルが形成されている構造を有
し、かつ記憶素子アレイが形成されている領域全面に、
記憶素子のソースとなる共有拡散層が形成されている不
揮発性半導体記憶装置を製造する方法であって、ソース
となる前記共有拡散層、その上に半導体基板層、さらに
その上にドレインとなる拡散層をエピタキシャル成長法
を用いて形成した後、エッチングによってドレイン用拡
散層を通ってソース用共有拡散層に至る深さの溝を形成
することにより、半導体基板の主平面に対して垂直な方
向のチャネル領域を形成することを特徴とする不揮発性
半導体記憶装置の製造方法。 - 【請求項7】 前記ドレイン用拡散層と周辺回路への接
続用メタルビットラインとの間に設けるブロック選択ト
ランジスタのソース及びドレイン形成を、前記ドレイン
用拡散層の形成とは別の工程で行う請求項6に記載の不
揮発性半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14331198A JP3481134B2 (ja) | 1998-05-25 | 1998-05-25 | 不揮発性半導体記憶装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14331198A JP3481134B2 (ja) | 1998-05-25 | 1998-05-25 | 不揮発性半導体記憶装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11340344A JPH11340344A (ja) | 1999-12-10 |
JP3481134B2 true JP3481134B2 (ja) | 2003-12-22 |
Family
ID=15335826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14331198A Expired - Fee Related JP3481134B2 (ja) | 1998-05-25 | 1998-05-25 | 不揮発性半導体記憶装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3481134B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6204529B1 (en) * | 1999-08-27 | 2001-03-20 | Hsing Lan Lung | 8 bit per cell non-volatile semiconductor memory structure utilizing trench technology and dielectric floating gate |
DE10207980C1 (de) | 2002-02-25 | 2003-06-26 | Infineon Technologies Ag | Floating-Gate-Speicherzelle, Floating-Gate-Speicheranordnung, Schaltkreis-Anordnung und Verfahren zum Herstellen einer Floating-Gate-Speicherzelle |
-
1998
- 1998-05-25 JP JP14331198A patent/JP3481134B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11340344A (ja) | 1999-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6709922B2 (en) | Method of manufacturing semiconductor integrated circuit device including nonvolatile semiconductor memory devices | |
US6541324B1 (en) | Method of forming a semiconductor array of floating gate memory cells having strap regions and a peripheral logic device region | |
JPS5974677A (ja) | 半導体装置及びその製造方法 | |
JPH0567791A (ja) | 電気的に書込および消去可能な半導体記憶装置およびその製造方法 | |
US6057193A (en) | Elimination of poly cap for easy poly1 contact for NAND product | |
JPH1154731A (ja) | 半導体装置 | |
JPH07235649A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JPH05102436A (ja) | 半導体メモリ装置とその製造方法 | |
US6747321B2 (en) | Semiconductor memory device with a silicide layer formed on regions other than source regions | |
US6656794B2 (en) | Method of manufacturing semiconductor device including a memory area and a logic circuit area | |
KR100481856B1 (ko) | 이이피롬 및 마스크롬을 구비하는 반도체 장치 및 그 제조방법 | |
US5637897A (en) | Nonvolatile semiconductor memory device with dual insulation layers between adjacent gate structures | |
JP4247762B2 (ja) | フラッシュメモリ装置及びその製造方法 | |
US6849553B2 (en) | Method of manufacturing semiconductor device | |
KR100348834B1 (ko) | 반도체 기억 장치의 제조 방법 | |
US7709881B2 (en) | Semiconductor integrated circuit device | |
JP2652931B2 (ja) | 不揮発性メモリ素子の製造方法 | |
JPH04226071A (ja) | 半導体メモリ装置 | |
JP3481134B2 (ja) | 不揮発性半導体記憶装置とその製造方法 | |
US5411904A (en) | Process for fabricating nonvolatile random access memory having a tunnel oxide film | |
JPH05218329A (ja) | 半導体装置とその製造方法 | |
JPH0817949A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2005183763A (ja) | 不揮発性メモリを含む半導体装置の製造方法 | |
US7084453B2 (en) | Method of forming different oxide thickness for high voltage transistor and memory cell tunnel dielectric | |
JP3950092B2 (ja) | Nand型不揮発性メモリー装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |